CN103684014B - 适用于模块化多电平变换器的子模块控制器与上层控制器间的通讯方法 - Google Patents

Abstract

一种适用于模块化多电平变换器的子模块控制器与上层控制器间的通讯方法，所述模块化多电平变换器由三相六桥臂组成，每相包括上下两个桥臂，每个桥臂包括串联的N个子模块及一个交流电抗器，所述的通讯方法是：通过两根光纤完成上层控制器和子模块控制器之间的高速信息交互，其中第一根光纤构成上层控制器对子模块控制器的信道，上层控制器通过此信道向子模块控制器发送命令信息；第二根光纤构成子模块控制器对上层控制器的信道，子模块控制器通过此信道向上层控制器发送子模块电容电压信息和子模块状态信息；本发明在不增加子模块间同步机制的前提下，实现了光纤的复用，将子模块控制器与上层控制器间的光纤使用量从三根减少到了两根，节省了经济成本以及空间成本，且适用于模块化多电平变换器系统的三级控制及两级控制方案，具备一定的推广价值。

Description

适用于模块化多电平变换器的子模块控制器与上层控制器间的通讯方法

技术领域

本发明涉及一种适用于模块化多电平变换器（MMC）的子模块控制器与上层控制器间的通讯方法，属于电力系统技术领域。

背景技术

模块化多电平变换器（ModularMultilevelConverter，MMC）为一种具有新型拓扑结构的电压源型变换器。MMC为三相六桥臂变换器，每相由上、下两个桥臂构成，每个桥臂由串联的N个子模块及一个交流电抗器构成，每个子模块都是一个二端口单元但不必局限于半桥或全桥两种结构。传统的半桥子模块，即包括两个串联的带有反并二极管的绝缘栅双极型晶体管（IGBT1、IGBT2）构成的半桥结构，及一个与半桥并联的电容。

鉴于MMC不仅保留了传统的级联型拓扑结构高度模块化的特点，并且具有公共的直流母线端子，所以特别适合于高压直流输电的场合。但子模块直流侧电容电压均衡、相间环流等问题都是制约MMC技术发展的瓶颈，且随着每个桥臂中子模块数目N的不断增加，系统的控制也变得更为复杂。

MMC现在主流的系统控制架构可分为三级控制及两级控制两种。

三级控制架构适用于子模块数较多的MMC系统，包括主控制器（一片主DSP及一片主FPGA），相控制器（三片FPGA）及子模块控制器（多片DSP，每片DSP控制一个子模块）。主控制器中的主DSP是MMC系统的运算及控制算法的核心，主FPGA作为主DSP的外设，通过控制总线、数据总线、地址总线实现两者间的通信和数据交换；每片相FPGA分别对应MMC主电路中一相的所有子模块，实现子模块电容电压均衡策略、完成PWM调制；子模块控制器实现子模块中上下对管驱动信号死区的生成、子模块闭锁、子模块旁路、子模块快速保护、子模块电容电压及状态信息（正常/故障）的实时监测、上报。

两级控制架构适用于子模块数较少的MMC系统，包括主控制器（一片主DSP及一片主FPGA）及子模块控制器（多片DSP，每片DSP控制一个子模块）。与三级控制的主FPGA相比，两级控制中的主FPGA还用于实现子模块电容电压均衡策略、完成PWM调制，将三级控制中相FPGA的功能移至主FPGA完成，其余控制器的功能均与三级控制相同。

但是，无论是三级控制还是两级控制，每个子模块控制器和上层控制器之间均需要多根光纤的连接，分别用于子模块开关管驱动信号的传输，系统保护和电压采样信息反馈，子模块数目N的增加必然带来更大的光纤使用量，很不经济。

而后又有学者对MMC系统三级控制架构进行了改进，上层控制器只向各子模块控制器传递每个载波周期的占空比信息以及保护信息，调制由每个子模块控制器直接实现，虽然将子模块控制器和上层控制器之间的光纤使用量减少到了两根，但子模块间的时钟同步问题又变得很棘手。

发明内容

本发明的目的在于克服现有的MMC系统级控制中，光纤使用量较大等不足，提供一种适用于模块化多电平变换器（MMC）的子模块控制器与上层控制器间的通讯方法。

本发明采用的的技术方案是：

本发明所述的一种适用于模块化多电平变换器的子模块控制器与上层控制器间的通讯方法，所述模块化多电平变换器由三相六桥臂组成，每相包括上下两个桥臂，每个桥臂包括串联的N个子模块及一个交流电抗器，每个子模块由一个半桥电路或者全桥电路及一个电容组成，并由一个子模块控制器控制，其特征在于所述的通讯方法是：通过两根光纤完成上层控制器和子模块控制器之间的高速信息交互，其中第一根光纤构成上层控制器对子模块控制器的信道，上层控制器通过此信道向子模块控制器发送命令信息；第二根光纤构成子模块控制器对上层控制器的信道，子模块控制器通过此信道向上层控制器发送子模块电容电压信息和子模块状态信息。

所述的上层控制器发送给子模块控制器的命令信息分为低频短脉冲、高频短脉冲、持续高电平、持续低电平，实现了第一根光纤的功能复用，且无需对各个子模块控制器进行同步；50Hz至10kHz的低频短脉冲表示驱动子模块中开关管正常工作；500kHz至1MHz的高频短脉冲表示对子模块进行保护；持续高电平表示使子模块工作在闭锁状态；持续低电平表示使子模块处于旁路状态。

所述的子模块控制器向上层控制器发送信息的协议是自定义单工异步串行通信协议，子模块正常工作时，子模块控制器将子模块的电容电压及子模块的状态信息通过第二根光纤周期性的发送至上层控制器；子模块故障时，子模块控制器立即对子模块实施保护并向上层控制器发送故障信息。

所述的子模块控制器向上层控制器发送信息的串行通信采用地址位模式，单帧数据包括1位起始位、8位数据位、1位地址位、1位奇偶校验位、1位停止位；若子模块电容电压信息为12位V[11:0]，状态信息为4位S[3:0]，则子模块控制器向上层控制器传送的一组有效信息需要由连续两帧信息表示，第一帧数据的低四位为状态信息，第一帧数据的高四位为电压信息的低四位，第二帧数据为电压信息的高八位，地址位用于区分有状态信息的帧和无状态信息的帧；状态信息最高位S[3]用于区分子模块故障、正常两种状态，状态信息的低三位S[2:0]用于区分子模块故障类型。

所述通讯方法基于如下两种模块化多电平变换器的控制架构：

A.三层模块化多电平变换器的控制架构：由主控制器、相控制器及子模块控制器构成，它适用于子模块数较多的模块化多电平变换器系统；所述的主控制器包括一片主DSP和一片主FPGA；所述的相控制器包括三片FPGA；所述的子模块控制器包括多片DSP，每片DSP控制一个子模块；

B.两层模块化多电平变换器的控制架构：由主控制器和子模块控制器构成，它适用于子模块数较少的模块化多电平变换器系统；其中所述的主控制器包括一片主DSP和一片主FPGA；所述的子模块控制器包括多片DSP，每片DSP控制一个子模块。

若将本发明应用于MMC的三级控制系统中，处于中间层的FPGA需要同步，但即便如此，也远比6N个子模块间的同步问题简单。

本发明提供了一种适用于模块化多电平变换器（MMC）子模块控制器与上层控制器间的通讯方法，在不增加子模块间同步机制的前提下，实现了光纤的复用，将子模块控制器与上层控制器间的光纤使用量从三根减少到了两根，节省了经济成本以及空间成本，且适用于MMC系统的三级控制及两级控制，具备一定的推广价值。

附图说明

图1是本发明的模块化多电平变换器MMC系统控制框图。

图2是本发明实施例中的模块化多电平变换器MMC系统三级控制框图。

图3是本发明实施例中的模块化多电平变换器MMC系统两级控制框图。

图4是本发明实施例中模块化多电平变换器MMC单相及子模块的拓扑结构图。

图5是本发明提供的子模块控制器对上层控制器传送的命令信息的响应图。

图6是本发明实施例中子模块控制器与上层控制器间串行通信协议帧格式。

图7是本发明实施例中子模块电容电压及状态信息在两帧中的分配图。

具体实施方式

下面将结合附图和实施例，对本发明的具体实施方式做进一步详细说明。图1-7所示，本发明所述的一种适用于模块化多电平变换器的子模块控制器002与上层控制器001间的通讯方法，所述模块化多电平变换器由三相六桥臂组成，每相包括上下两个桥臂，每个桥臂包括串联的N个子模块及一个交流电抗器，每个子模块由一个半桥电路或者全桥电路及一个电容组成，并由一个子模块控制器002控制，其特征在于所述的通讯方法是：通过两根光纤完成上层控制器001和子模块控制器002之间的高速信息交互，其中第一根光纤d构成上层控制器001对子模块控制器002的信道，上层控制器001通过此信道向子模块控制器002发送命令信息；第二根光纤e构成子模块控制器002对上层控制器001的信道，子模块控制器002通过此信道向上层控制器001发送子模块电容电压信息和子模块状态信息。

本发明所述的上层控制器001发送给子模块控制器002的命令信息分为低频短脉冲、高频短脉冲、持续高电平、持续低电平，实现了第一根光纤d的功能复用，且无需对各个子模块控制器进行同步；50Hz至10kHz的低频短脉冲表示驱动子模块中开关管正常工作；500kHz至1MHz的高频短脉冲表示对子模块进行保护；持续高电平表示使子模块工作在闭锁状态；持续低电平表示使子模块处于旁路状态。

本发明所述的子模块控制器002向上层控制器001发送信息的协议是自定义单工异步串行通信协议，子模块常工作时，子模块控制器002将子模块的电容电压及子模块的状态信息通过第二根光纤e周期性的发送至上层控制器001；子模块故障时，子模块控制器002立即对子模块实施保护并向上层控制器001发送故障信息。

所述的子模块控制器002向上层控制器001发送信息的串行通信采用地址位模式，单帧数据包括1位起始位、8位数据位、1位地址位、1位奇偶校验位、1位停止位；若子模块电容电压信息为12位V[11:0]，状态信息为4位S[3:0]，则子模块控制器002向上层控制器001传送的一组有效信息需要由连续两帧信息表示，第一帧数据的低四位为状态信息，第一帧数据的高四位为电压信息的低四位，第二帧数据为电压信息的高八位，地址位用于区分有状态信息的帧和无状态信息的帧；状态信息最高位S[3]用于区分子模块故障、正常两种状态，状态信息的低三位S[2:0]用于区分子模块故障类型。

本发明所述通讯方法基于如下两种模块化多电平变换器的控制架构：

A.三层模块化多电平变换器的控制架构：由主控制器101、相控制器102及子模块控制器103构成，它适用于子模块数较多的模块化多电平变换器系统；所述的主控制器101包括一片主DSP101-1和一片主FPGA101-2；所述的相控制器102包括三片FPGA102-1、102-2、102-3；所述的子模块控制器103包括多片DSP，每片DSP控制一个子模块；

B.两层模块化多电平变换器的控制架构：由主控制器201和子模块控制器202构成，它适用于子模块数较少的模块化多电平变换器系统；其中所述的主控制器201包括一片主DSP201-1和一片主FPGA201-2；所述的子模块控制器202包括多片DSP，每片DSP控制一个子模块。

以下实施例只用于说明本发明，但不限制本发明的保护范围。

实施例：将本发明应用于模块化多电平换流器MMC的三级控制系统中，如图2所示。所述模块化多电平换流器MMC为三相六桥臂半桥模块化多电平换流器。

如图4所示，每个桥臂由串联的N个子模块及一个交流电抗器构成，所述子模块包括两个串联的带有反并二极管的绝缘栅双极型晶体管IGBT1、IGBT2组成的半桥结构，及一个与半桥并联的电容。

MMC三级控制采用如下控制芯片：主控制器101由一片TMS320系列的DSP，即主DSP101-1和一片CycloneⅢ系列的现场可编程门阵列器件，即主FPGA101-2构成；相控制器102由三片CycloneⅢ系列的现场可编程门阵列器件构成，即相FPGA102-1、102-2、102-3，每片相FPGA分别对应MMC主电路中一相的所有子模块；每个子模块控制器103均为一片TMS320系列的具备简单功能的DSP。

对本实例具体实施方式做进一步说明之前，对各层控制器间的连接方式及通信协议做以下定义：主控制器101与相控制器102、子模块控制器103向上层相控制器102的信息传递均采用自定义异步串行通信协议，信道采用光纤。主控制器101通过2根光纤b、c与每个相控制器102进行互联，共用6根光纤完成两层控制器间的互联；每个相控制器102通过2根光纤d、e与每个子模块控制器103进行互联，每个相控制器102均通过4N根光纤与相内的所有子模块控制器103互联，共用12N根光纤完成两层控制器间的互联。

主控制器101与相控制器102间的通信实为FPGA间的通信，数据格式较自由，仅规定三相调制波为16位。

上层相控制器102通过第一根光纤d直接将命令信息发送给相应子模块，且无需同步各个子模块。如图5所示，所述命令信息可分为低频短脉冲、高频短脉冲、持续高电平、持续低电平，实现了对光纤d的功能复用；低频（50Hz至10kHz）短脉冲表示驱动子模块中开关管正常工作；高频（500kHz至1MHz）短脉冲表示对子模块进行保护；持续高电平表示使子模块工作在闭锁状态即系统处于停机；持续低电平表示使冗余子模块处于旁路状态。

上层相控制器102通过第二根光纤e接收所有子模块控制器103在单工通信方式下发送的子模块电容电压信息、子模块状态信息。子模块正常工作时，子模块控制器将子模块电容电压及子模块状态信息周期性的发送至上层相控制器102；子模块故障时，子模块控制器102立即对子模块实施保护并向上层控制器101发送故障信息。

所述子模块控制器103向上层相控制器102发送信息的串行通信协议采用地址位模式，如图6所示，单帧数据包括1位起始位、8位数据位、1位地址位、1位奇偶校验位、1位停止位。子模块电容电压信息为12位V[11:0]，状态信息为4位S[3:0]，则子模块控制器103向相控制器102传送的一组有效信息需由连续两帧信息表示，如图7所示。第一帧数据的低四位为状态信息，第一帧数据的高四位为电压信息的低四位，第二帧数据为电压信息的高八位，地址位用于区分有状态信息的帧和无状态信息的帧；状态信息最高位S[3]用于区分子模块故障、正常两种状态，状态信息第三位S[2:0]用于区分子模块故障类型。

规定系统检测到故障后，由下层报送至上层的信息为故障信息，由上层向下层传递的、用以保护正常工作的子模块的信息为保护信息。时序关系如下：

A.子模块控制器103检测到子模块故障，立即对其实施保护，并向所在相的相FPGA102发送故障信息；

B.相FPGA102收到故障信息后，向所在相剩余子模块控制器103发送保护信号（高频短脉冲），并通过光纤c将故障信息向上发送至主FPGA101-2；

C.主FPGA101-2收到故障信息后，将保护信息通过光纤b、d向下传送至剩余两个相FPGA102，两个相FPGA102再将保护信息传送至各个子模块控制器103。

此外，本发明还可应用于模块化多电平换流器MMC的两级控制系统中，如图3所示。主控制器201由一片TMS320系列的DSP，即主DSP201-1及一片CycloneⅢ系列的现场可编程门阵列器件，即主FPGA201-2构成；每个子模块控制器202均为一片TMS320系列的具备简单功能的DSP。除了控制器间的连接方式、故障及保护信息传递的时序关系不同外，其余均与三级控制相同。

两级控制的控制器间的连接方式：主控制器201与子模块控制器202间的信息传递采用自定义异步串行通信协议，信道采用光纤。主控制器201通过2根光纤b、c与每个子模块控制器202进行互联，通过4N根光纤与每相的所有子模块控制器202互联，共用12N根光纤完成控制器间的互联。

两级控制的故障及保护信息传递的时序关系：

A.子模块控制器202检测到子模块故障，立即保护，并向主FPGA201-2发送故障信息；

B.主FPGA201-2收到故障信息后，向所有剩余子模块控制器202传送保护信号(高频短脉冲)。

由以上实施例子可以看出，与现有的MMC系统级控制相比，本发明提供了一种适用于模块化多电平变换器MMC子模块控制器与上层控制器间的通讯方法，在不增加子模块间同步机制的前提下，实现了光纤的复用，将子模块控制器与上层控制器间的光纤使用量从三根减少到了两根，节省了经济成本以及空间成本，且适用于MMC系统的三级控制及两级控制，具备一定的推广价值。

Claims (3)

1.一种适用于模块化多电平变换器的子模块控制器与上层控制器间的通讯方法，所述模块化多电平变换器由三相六桥臂组成，每相包括上下两个桥臂，每个桥臂包括串联的N个子模块及一个交流电抗器，每个子模块由一个半桥电路或者全桥电路及一个电容组成，并由一个子模块控制器（002）控制，其特征在于所述的通讯方法是：通过两根光纤完成上层控制器（001）和子模块控制器（002）之间的高速信息交互，其中第一根光纤（d）构成上层控制器（001）对子模块控制器（002）的信道，上层控制器（001）通过此信道向子模块控制器（002）发送命令信息；第二根光纤（e）构成子模块控制器（002）对上层控制器（001）的信道，子模块控制器（002）通过此信道向上层控制器（001）发送子模块电容电压信息和子模块状态信息；

所述的上层控制器（001）发送给子模块控制器（002）的命令信息分为低频短脉冲、高频短脉冲、持续高电平、持续低电平，实现了第一根光纤（d）的功能复用，且无需对各个子模块控制器进行同步；50Hz至10kHz的低频短脉冲表示驱动子模块中开关管正常工作；500kHz至1MHz的高频短脉冲表示对子模块进行保护；持续高电平表示使子模块工作在闭锁状态；持续低电平表示使子模块处于旁路状态。

2.根据权利要求1所述的适用于模块化多电平变换器的子模块控制器与上层控制器间的通讯方法，其特征在于所述的子模块控制器（002）向上层控制器（001）发送信息的协议是自定义单工异步串行通信协议，子模块正常工作时，子模块控制器（002）将子模块的电容电压及子模块的状态信息通过第二根光纤(e)周期性的发送至上层控制器（001）；子模块故障时，子模块控制器（002）立即对子模块实施保护并向上层控制器（001）发送故障信息；

所述子模块控制器（002）向上层控制器（001）发送信息的串行通信协议采用地址位模式，单帧数据包括1位起始位、8位数据位、1位地址位、1位奇偶校验位、1位停止位；若子模块电容电压信息为12位V[11:0]，状态信息为4位S[3:0]，则子模块控制器（002）向上层控制器（001）传送的一组有效信息需要由连续两帧信息表示，第一帧数据的低四位为状态信息，第一帧数据的高四位为电压信息的低四位，第二帧数据为电压信息的高八位，地址位用于区分有状态信息的帧和无状态信息的帧；状态信息最高位S[3]用于区分子模块故障、正常两种状态，状态信息的低三位S[2:0]用于区分子模块故障类型。

3.根据权利要求1所述的适用于模块化多电平变换器的子模块控制器与上层控制器间的通讯方法，其特征在于所述通讯方法基于如下两种模块化多电平变换器的控制架构：

A.三层模块化多电平变换器的控制架构：由主控制器（101）、相控制器（102）及子模块控制器（103）构成，它适用于子模块数较多的模块化多电平变换器系统；所述的主控制器（101）包括一片主DSP（101-1）和一片主FPGA（101-2）；所述的相控制器（102）包括三片FPGA（102-1、102-2、102-3）；所述的子模块控制器（103）包括多片DSP，每片DSP控制一个子模块；

B.两层模块化多电平变换器的控制架构：由主控制器（201）和子模块控制器（202）构成，它适用于子模块数较少的模块化多电平变换器系统；其中所述的主控制器（201）包括一片主DSP（201-1）和一片主FPGA（201-2）；所述的子模块控制器（202）包括多片DSP，每片DSP控制一个子模块。