CN103680527A - 图案化介质及其制造方法 - Google Patents

图案化介质及其制造方法 Download PDF

Info

Publication number
CN103680527A
CN103680527A CN201310563617.XA CN201310563617A CN103680527A CN 103680527 A CN103680527 A CN 103680527A CN 201310563617 A CN201310563617 A CN 201310563617A CN 103680527 A CN103680527 A CN 103680527A
Authority
CN
China
Prior art keywords
area
pattern
layer
mask material
exterior layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310563617.XA
Other languages
English (en)
Inventor
K·鲁宾
R·鲁兹
J·利尔
L·万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HGST Netherlands BV
Original Assignee
Hitachi Global Storage Technologies Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Global Storage Technologies Netherlands BV filed Critical Hitachi Global Storage Technologies Netherlands BV
Publication of CN103680527A publication Critical patent/CN103680527A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/84—Processes or apparatus specially adapted for manufacturing record carriers
    • G11B5/855—Coating only part of a support with a magnetic layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/74—Record carriers characterised by the form, e.g. sheet shaped to wrap around a drum
    • G11B5/743—Patterned record carriers, wherein the magnetic recording layer is patterned into magnetic isolated data islands, e.g. discrete tracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/888—Shaping or removal of materials, e.g. etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing Of Magnetic Record Carriers (AREA)
  • Magnetic Record Carriers (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明公开了图案化介质及其制造方法。该方法包括：提供在光刻图案化表面层下具有外部层的衬底，光刻图案化表面层包括第一区域中的第一图案和第二区域中的第二图案；在第一区域上涂敷第一掩模材料；转移第二图案至第二区域中的外部层内；在光刻图案化表面层上形成自组装嵌段共聚物结构，自组装嵌段共聚物结构与第一区域中的第一图案对齐；在第二区域上涂敷第二掩模材料；转移聚合物链段图案至第一区域中的外部层内；按照转移至第二区域中的外部层的第二图案和转移至第一区域中的外部层的聚合物链段图案蚀刻衬底。

Description

图案化介质及其制造方法
技术领域
本公开的主题涉及用于制造图案化介质的技术，更具体地涉及制造具有特征密度不同的区域的图案化介质和集成电路。
背景技术
传统磁存储装置被用于存储数据和信息已有多年。磁存储装置一般包括磁性材料单元(“位”)，该磁性材料能被极化成不同的磁态，诸如正态和负态。每个位能存储取决于该位的磁极化状态的信息(一般为呈1或0的形式的二进制信息)。因而，磁存储装置一般包括：“读”元件，其在磁性材料上方经过并感知每一位的磁极化状态；以及“写”元件，其在磁性材料上方经过并改变每一位的磁极化状态，从而记录信息的单个单元。因此，磁存储装置上能存储的信息的量与磁存储装置上的磁位的数量成正比。
存在多种类型的磁存储装置，每个类型有不同的制造过程。例如，传统的颗粒磁记录装置是具有磁层位的盘，每个位上有多个磁颗粒。在颗粒磁装置中，所有位都是共面的，且盘的表面是光滑且连续的。为了增加颗粒磁盘上能存储的信息的量，位尺寸能被减小，同时保持颗粒尺寸不变。然而，对于更小的位，每个位上有更少的颗粒，这降低了信噪比(更少的信号，更大的噪声)。为了保持更好的信噪比，已经发展出了减小位尺寸和颗粒尺寸两者的方法，从而保持每个位上的相同数量的颗粒。但是，当颗粒变得过小时，热涨落会使颗粒自发地反转极性，从而导致不稳定的存储和信息的丢失。
位图案化介质装置是磁存储装置的另一示例。在位图案化介质中，利用传统光刻和蚀刻技术，位被物理地蚀刻至表面中。与颗粒磁记录装置不同，位图案化介质装置被形貌化地构图有交叉的沟槽和抬高的位岛。在一些实例中，沟槽被直接蚀刻至磁性材料内；在另一些实例中，物理图案被蚀刻至衬底内，然后磁性材料被被覆在图案化的衬底上。由于抬高的位岛和沟槽之间的物理分隔，为了增加装置的面位密度，每个独立位岛的宽度能被减小，同时仍保持高的信噪比和高的热稳定性。
事实上，传统位图案化介质的面位密度仅受传统光刻技术的分辨率极限限制，不受如颗粒磁记录装置中那样的稳定性问题限制。例如，在大于每平方英寸一万亿比特(Tbit/in2)的位密度的情况下，位图案化磁记录介质可以是热和磁稳定的。然而，传统光刻仅能形成最高约0.5Tbit/in2的位图案密度和相关的伺服特征。
光刻包括在待图案化介质上被覆抗蚀剂材料，和按特定的图案横过抗蚀剂材料发射射线(例如光或电子束)，从而显影抗蚀剂材料的特定部分。此射线制备了抗蚀剂材料的将被选择性去除的部分。抗蚀剂材料的被去除的部分暴露了介质的用于进一步处理的图案部分。虽然传统光刻工艺能够构图约30纳米小的特征，但是对位图案化介质中更小的特征和更高密度的图案的需求已将传统光刻技术推至其分辨率极限。
因此，已经发展和正在发展其他技术以增加位图案化介质的图案密度。例如，嵌段共聚物的定向自组装已经被实施，以获得大于1Tbit/in2的位密度。如美国专利第8059350号和美国专利第8119017号(两者的受让人与本申请的受让人相同)中进一步明确说明的那样，嵌段共聚物的定向自组装能用来增加面位密度和／或精制传统光刻位图案。由于嵌段共聚物的自组装与本公开的主题有关，所以与嵌段共聚物的自组装有关的附加细节和描述以下被包括在详细说明中。
然而，使用密度增加技术例如嵌段共聚物的定向自组装来生产图案化介质，会使图案化介质限制于单一特征密度。换句话说，若某应用需要既具有高特征密度区又具有低特征密度区的图案化介质，传统的密度增加技术不可使用。例如，传统位图案化磁记录硬盘驱动器一般包括数据区和伺服区。数据区一般包括重复的位岛以用于读／写信息，而伺服区部分地用于位置误差信令(PES)。为了提高位图案化磁硬盘驱动器的存储容量和性能，有益的是，增大数据位岛密度而超出传统光刻的分辨率极限，同时仍将伺服特征密度保持在传统光刻的分辨率极限内。由于传统密度增加技术会影响图案化介质的整个表面，所以这些技术不可用。
在另一示例中，集成电路常常包括多种不一致且非重复的特征。传统密度增加技术——例如嵌段共聚物的自组装——在制造集成电路时是无用的，因为集成电路表面上的不同区域各自可能需要不同的特征密度。
发明内容
由前述讨论显见，存在对以下方法的需求，该方法分别地处理图案化介质的多个区域，以在每个区域中获得不同的特征密度。响应于本技术领域的当前状态，更具体地，响应于当前可用的微制造方法和纳米制造方法仍未完全解决的本技术领域中的问题和需要，本申请的主题得以开发。因而，本公开被开发来提供一种克服本技术领域中的以上讨论的缺点中的诸多或全部缺点的，用于分别地处理图案化介质的多个区域的方法。
根据一实施方式，用于制造图案化介质的方法包括步骤：提供在光刻图案化表面层下具有外部层的衬底，该光刻图案化表面层包括第一区域中的第一图案和第二区域中的第二图案；在第一区域上涂敷第一掩模材料；在第二区域中转移第二图案至外部层内；去除第一掩模材料；在光刻图案化表面层上形成自组装嵌段共聚物结构，自组装嵌段共聚物结构与第一区域中的第一图案对齐且包括聚合物链段图案；在第二区域上涂敷第二掩模材料；在第一区域中转移聚合物链段图案至外部层内；去除第二掩模材料和自组装嵌段共聚物结构；以及按照转移至第二区域中的外部层的第二图案和转移至第一区域中的外部层的聚合物链段图案蚀刻衬底。
在一实施方式中，制造模板的方法可用来制造其他图案化介质。而且，第一区域可以是数据区域，第二区域可以是伺服区域。在另一实施方式中，第一区域是第一密度数据区域，第二区域是第二密度数据区域。在又一实施方式中，第一区域是第一密度伺服区域，第二区域是第二密度伺服区域。本方法也包括使用光致抗蚀剂材料或电子束抗蚀剂材料，例如ZEP520或聚甲基丙烯酸甲酯(“PMMA”)。
根据另一实施方式，用于制造图案化介质的方法包括步骤：提供衬底，衬底在光刻图案化表面层下具有外部层，该光刻图案化表面层包括第一区域中的第一图案和第二区域中的第二图案；在光刻图案化表面层之上涂敷保护层；在第一区域上涂敷第一掩模材料；通过按照第二图案剥离第二区域中光刻图案化表面层的部分在第二区域中形成保护层图案；在第二区域中转移保护层图案至外部层内；去除第一掩模材料和保护层；在光刻图案化表面层上形成自组装嵌段共聚物结构，自组装嵌段共聚物结构与第一区域中的第一图案对齐，且包括聚合物链段图案；在第二区域之上涂敷第二掩模材料；在第一区域中转移聚合物链段图案至外部层内；去除第二掩模材料和自组装嵌段共聚物结构；以及按照转移至第二区域中的外部层的保护层图案和转移至第一区域中的外部层的聚合物链段图案蚀刻衬底。
在一实施方式中，制造模板的方法可用来制造其他图案化介质。而且，第一区域可以是数据区域，第二区域可以是伺服区域。在另一实施方式中，第一区域是第一密度数据区域，第二区域是第二密度数据区域。在又一实施方式中，第一区域是第一密度伺服区域，第二区域是第二密度伺服区域。本方法也包括使用光致抗蚀剂材料或电子束抗蚀剂材料，例如ZEP或聚甲基丙烯酸甲酯。本方法可以进一步包括使用金属保护层。
本公开的主题也涉及一种图案化介质，其包括：衬底；涂敷于衬底上的外部层；涂敷于外部层上的光刻图案化表面层，该光刻图案化表面层包括第一区域中的第一图案和第二区域中的第二图案，其中第二区域中的第二图案被转移至外部层；以及与第一区域中的第一图案对齐的自组装嵌段共聚物结构。该图案化介质的第一区域可以是数据区域，第二区域可以是伺服区域。在另一实施方式中，第一区域是第一密度数据区域，第二区域是第二密度数据区域。在又一实施方式中，第一区域是第一密度伺服区域，第二区域是第二密度伺服区域。
此说明书全文中对特征、优点的提及或类似语言不表明可用本公开实现的所有特征和优点应当在或就在本发明的任何单个实施方式中。相反，提及特征和优点的语言被理解为意味着，结合一实施方式描述的具体特征、优点或特性被包括在本文公开的主题的至少一个实施方式中。因此，本说明书全文中对特征和优点的讨论和类似语言可以指同一实施方式，但是不是必定指同一实施方式。
进一步，本公开的所描述的特征、优点和特性可以以任何合适的方式组合在一个或更多个实施方式中。本领域技术人员将意识到，本申请的主题在没有具体实施方式的特定特征或优点中的一个或多个的情况下可被实施。在其他情形下，附加特征和优点可在某些实施方式中实现，其可以不出现在本公开的全部实施方式中。
本公开的这些特征和优点将因以下说明和所附权利要求而变得更充分明显，或可通过如以下阐述的本公开的实施而被了解。
附图说明
为了本公开的优点被容易地理解，将通过参照附图中示出的特定实施方式，给出对以上简要描述的本公开的更具体的说明。在这些附图仅绘示本公开的典型实施方式且因此将不被当作本公开的范围的限制的条件下，将通过附图的使用，以更多的特征和细节来描述和说明本申请的主题，附图中：
图1是位图案化磁存储驱动器的一实施方式的透视图，其具有图案化表面的放大图；
图2A是图案化介质的一种实施方式的横截面侧视图，该视图示出涂敷于衬底上的外部层；
图2B是图2A的图案化介质的根据一实施方式的横截面侧视图，但该视图示出涂敷于外部层之上的表面层；
图2C是图2B的图案化介质的根据一实施方式的横截面侧视图，但该视图示出覆盖表面层的抗蚀剂层；
图2D是图2C的图案化介质的根据一实施方式的横截面侧视图，但该视图示出经历了光刻构图工艺后的抗蚀剂层中的图案；
图2E是图2D的图案化介质的根据一实施方式的横截面侧视图，但该视图示出表面层和抗蚀剂层中的图案；
图2F是图2E的图案化介质的根据一实施方式的横截面侧视图，但该视图示出抗蚀剂层已经被去除后的表面层中的图案；
图3是简单蚀刻的一实施方式的横截面侧视图，其中外部层和衬底具有与原始光刻图案相应的蚀刻图案；
图4A是图案化介质的一实施方式的横截面侧视图，该视图示出被选择性地涂敷到衬底的第一区域上的新掩模材料；
图4B是图4A的图案化介质的根据一实施方式的横截面侧视图，但该视图示出第二区域中按照表面层的原始光刻图案蚀刻出的外部层；
图4C是图4B的图案化介质的根据一实施方式的横截面侧视图，但该视图示出表面层从第二区域中的衬底去除和该新掩模材料从第一区域去除；
图4D是图4C的图案化介质的根据一实施方式的横截面侧视图，但该视图示出涂敷在第一区域中的光刻图案化表面层上和第二区域中的光刻图案化外部层上的嵌段共聚物；
图4E是图4D的图案化介质的根据一实施方式的横截面侧视图，但该视图示出已经被退火后的嵌段共聚物；
图4F是图4E的图案化介质的根据一实施方式的横截面侧视图，但该视图示出被选择性地涂敷在衬底的第二区域上的另一掩模材料；
图4G是图4F的图案化介质的根据一实施方式的横截面侧视图，但该视图示出第一区域中的密度增加图案；
图4H是图4G的图案化介质的根据一实施方式的横截面侧视图，但该视图示出被蚀刻至第一区域中的表面层和外部层内的密度增加图案；
图4J是图4H的图案化介质的根据一实施方式的横截面侧视图，但该视图示出第一区域中的外部层的密度增加图案和第二区域中的外部层的原始光刻图案；
图4K是图4J的图案化介质的根据一实施方式的横截面侧视图，但该视图示出用第一区域中的密度增加图案和第二区域中的原始光刻图案蚀刻出的衬底；
图4L是图4K的图案化介质的根据一实施方式的横截面侧视图，但该视图示出所有加工层被剥离且第一区域具有蚀刻出的密度增加图案和第二区域具有蚀刻出的原始光刻图案的衬底；
图5A是图2E的图案化介质的根据一实施方式的横截面侧视图，但该视图示出涂敷在抗蚀剂层和外部层上的保护层；
图5B是图5A的图案化介质的根据一实施方式的横截面侧视图，但该视图示出抗蚀剂层自图案化介质剥离，并示出掩模材料在第一区域上的后续涂敷；
图5C是图5B的图案化介质的根据一实施方式的横截面侧视图，但该视图示出按照第二区域中的保护层图案蚀刻出的外部层；
图5D是图5C的图案化介质的横截面侧视图，但该视图示出掩模材料被去除；以及
图6是描述用于制造图案化介质的方法的一实施方式的示意性流程图。
具体实施方式
本公开的主题总体上涉及物理地构图介质。遍及本公开，术语“图案化介质”指包括物理图案化特征的任何设备或装置。例如，在一实施方式中，图案化介质指具有物理图案化数据位和伺服特征的磁存储硬盘驱动器。在另一实施方式中，图案化介质指能用来制造图案化盘的模板、铸模或冲模，该图案化盘能安装到硬盘驱动器内。在又一实施方式中，图案化介质指包括各种物理图案化特征的集成电路。
而且，在整个公开中，术语“衬底”指位图案化介质的一部件，尤其是最终获得物理图案化特征的部件。例如，在一实施方式中，术语“衬底”指硅晶片，该硅晶片蚀刻有上百万个物理图案化特征并形成基底，为了制造磁存储硬盘驱动器(一种图案化介质)，磁材料涂层可涂敷于该基底上。在另一实施方式中，术语“衬底”指磁层本身，因为磁层是实际获得物理图案化特征的材料。在另一实施方式中，术语“衬底”指为制造集成电路(一种图案化介质)作准备而被构图的半导体材料。
如图1所示，根据一实施方式，硬盘驱动器100包括多个图案化衬底或硬盘102。硬盘驱动器100的衬底102以及其他图案化介质装置的衬底包括至少上百万个独立的物理图案化特征152。特征152沿着衬底102布置，以形成物理图案。与集成电路上的特征类似，特征152的物理图案能以多种方式制造。本公开的主题总体上涉及将特征的这样的图案制造在图案化介质的衬底中。所形成的图案化衬底能用作模板。然后，该模板用于在其他盘上压印压印抗蚀剂图案。那些其他的盘可包含磁层。图案化的压印层用作掩模，该掩模用于利用诸如蚀刻或离子注入的多种构图方法中的一种来构图那些磁盘。
如图1所示，图案化介质通常包括衬底102，该衬底具有被蚀刻至衬底102的表面内的至少上百万个柱152和／或特征152。一些实施方式中，为了产生基本上平滑的表面，惰性的填充材料(未示出)可添加在衬底102的特征152之间(在沟槽中)，使得特征152的顶部与填充材料的表面共面。遍及本公开，术语“特征”用来表示被蚀刻至图案化介质的衬底内的独立的柱。于是，在例如图1所示的磁硬盘驱动器的图案化介质上，“特征”被定义为基本一致的和重复的数据岛和／或伺服特征。在模板、铸模和冲模上，“特征”被定义为沟槽和岛，该沟槽和岛将被用于将一图案盖印或压印至另一衬底。在集成电路上，“特征”被定义为表面元件，诸如栅、触点、或用于后续蚀刻／掺杂的标记。
在一实施方式中，衬底102是一种半导体，例如硅。在另一实施方式中，衬底102可包括石英、二氧化硅、SiO2、玻璃、铝合金、镍合金、硅合金、以及类似物。根据给定应用的特性，特征152能在宽度、高度、大小和密度方面变化。例如，特征152可以如所示那样是基本上圆柱形的，或者位可以是基本上矩形的、圆锥形的、椭圆形的、或类金字塔状的。在光刻构图中，特征152之间的距离(通常所说的位节距(bit pitch))可以为5-10纳米小。诸如嵌段共聚物的自组装的密度增加技术可用于减小位节距，并因而增大面位／特征密度。图1中还包括观察点154，其示出沿衬底102的表面的视图。
图2A-2F描绘根据一实施方式的用于制造图案化介质的方法的各阶段。图2A是图案化介质的一个实施方式的横截面侧视图，该视图示出涂敷于衬底102上的外部层104。如以上简要描述的那样，一实施方式中的衬底102可以是任何合适的半导体那样的材料，且可根据给定应用的特性选择。一般地，衬底102的材料是具有平滑表面的固体。通常硅被用作衬底，因此，本公开的所有页面中，术语“衬底”、“硅”和“晶片”将被可互换地使用，且全都指基底半导体材料，在一实施方式中，该基底半导体材料最终被蚀刻有图案化特征。在另一实施方式中，衬底102可以是磁性材料，该磁性材料被构图以制造磁记录硬盘驱动器。
外部层104可以是任何掩模材料，其充分地保护衬底102免受过早的蚀刻，并保持衬底102的表面没有缺陷。在一实施方式中，外部层104包括单层掩模材料。在另一实施方式中，外部层104包括多层掩模材料。例如，铬可被选作第一掩模材料，且可被涂敷于衬底102表面上。在涂敷铬之后，一层二氧化硅可被涂敷于铬之上，于是形成双涂层外部层104。在一实施方式中，外部层104与衬底102基本相同，因为外部层104是衬底102的构件。在另一实施方式中，外部层104可实质上不同于衬底102。在一实施方式中，取代铬，铝被使用。
二氧化硅和铬是“硬”掩模材料的示例，当图案化介质在后续处理步骤中以反应气体或化学溶剂处理时，所述“硬”掩模材料是非常耐腐蚀的，不会被损伤或破坏。这些“硬”掩模材料通常用于在外面的层经历化学洗涤和蚀刻的同时保护衬底。这些“硬”外部层104为制造者提供了在构图和处理衬底方面的更大的控制，因为“硬”外部层104允许制造者控制何时某蚀刻或洗涤工艺会穿透外部层104，并因而控制何时衬底102的实际蚀刻会发生。
也可以预期，外部层104可以包括“软”掩模材料，例如聚合物膜、抗蚀剂层等。这些“软”掩模材料更易受冲洗和蚀刻以及其他去除处理的影响，因此可能不能提供“硬”外部层104能提供的保护级别。涉及“软”掩模材料、冲洗和蚀刻的额外细节，将在下面参考图2B、2C和2E更详细地描述。其他材料可用来形成外部层104，且这样的其他材料将被本领域普通技术人员所认识到。
图2B是图2A的图案化介质的一实施方式的横截面侧视图，但该视图示出涂敷于外部层104之上的表面层106。表面层106可以是聚合物膜，该聚合物膜经历多个构图和处理步骤，直到获得最终期望的图案。表面层106可作为制造者在其上作业直到获得最终图案的工作表面或地图。一旦表面层106已绘制有最终图案，该最终图案然后可被转移穿过外部层104(通过蚀刻外部层)并进入衬底102内。然而，在一些实施方式中，表面层106、外部层104和衬底102可在同一处理步骤中且基本上同时被蚀刻。在另一些实施方式中，根据特定制造工艺的要求，表面层106和外部层104可被结合成单个保护或遮蔽层。
在一实施方式中，表面层106可以是刷聚合物(brush polymer)材料。刷聚合物一般是某长度的聚合物链，其能附着于表面上。通常，刷聚合物包括“头，，部和“尾”部两者，其中头部附着于表面，而尾部悬空且与其他附近的组元相互作用。例如，聚甲基丙烯酸甲酯(“PMMA”)可用作表面层106，且可被涂敷在外部层104上。
除了刷聚合物外，MAT聚合物或其他聚合物膜可用来覆盖外部层104的表面。MAT材料是交联聚合物，所述交联聚合物具有允许后续的嵌段共聚物层自组装成周期交替图案的化学表面特征。合适的表面层106的选择可与后续使用的构图和密度增加技术有关。例如，利用电子束光刻的构图(下面参照图2C和2D说明)可要求某种光刻抗蚀剂材料，该光刻抗蚀剂材料可附着或可不附着在某些表面层106成分上。
图2C是图2B的图案化介质的一实施方式的横截面侧视图，但该视图示出覆盖表面层106的抗蚀剂层108。如上面简要描述，抗蚀剂层108可类似于外部层104(即“硬”掩模层)，或者其可以是不同类型的聚合物膜。另外，抗蚀剂层108可包括抗蚀剂材料，诸如光刻或电子束光刻中使用的那些。在一实施方式中，抗蚀剂层108的目的可以是获得初始图案。例如，PMMA可以用作抗蚀剂层108，且其可用作一种电子束抗蚀剂。当电子按某图案在PMMA掩模材料上方经过时，PMMA的被辐射/被影响部分被认为已经“显影”，且已显影的部分可用选择性化学洗涤或其他选择性清洗或分解工艺去除。在其他抗蚀剂材料中，显影过的部分可保持，未显影的部分可被选择性地去除。其他抗蚀剂材料108可被使用，且不同的材料与下面的层102、104、106可以发生不同的反应，或者可用不同的方式选择性地去除。ZEP-520是可与电子束光刻一起被使用的适当抗蚀剂材料108的另一示例。其他类型的抗蚀剂材料108可被使用，诸如马萨诸塞州莫尔伯勒的希普勒公司(Shipley company)制造的Microposit SJR5440光致抗蚀剂。
图2D是图2C的图案化介质的一实施方式的横截面侧视图，但该视图示出经历光刻构图工艺后抗蚀剂层108中的图案114、116。如以上简要说明那样，光刻是在显影剂膜上选择性发射射线以选择性地去除部分显影剂膜的工艺。如图2D所示，抗蚀剂层108包括若干间隙，抗蚀剂层108的在间隙处的部分已被选择性地去除。在一实施方式中，抗蚀剂层108的被去除的部分可形成横跨抗蚀剂层108的沟或槽。抗蚀剂层108的剩余部分(即仍未被去除的部分)形成岛的光刻图案，所述岛的光刻图案将用作后续蚀刻工序的构图地图。
上述实施方式中，光刻构图形成了第一区域110中的第一图案114和第二区域112中的第二图案116。其他实施方式中，光刻构图可形成横过整个抗蚀剂层108延伸的单一图案，或光刻构图可形成横过抗蚀剂层108的多个区域延伸的多个图案。
在一实施方式中，第一区域110可代表诸如硬盘驱动器的磁盘或硬盘驱动器模板工具的图案化介质的数据区域，第二区域112可代表图案化介质上的伺服区域。在另一实施方式中，第一区域110可代表笫一密度数据区域，第二区域112可代表第二密度数据区域。在又一实施方式中，第一区域110可代表第一密度伺服区域，第二区域112可代表第二密度伺服区域。第一区域和第二区域也可代表诸如磁RAM(MRAM)或相变可擦除(PCE)或其他种类的集成电路的存储器件上的不同区域。在所述实施方式中，数据图案114包括重复且基本一致的数据岛，伺服图案116包括任意的、不重复的和／或实质上不一致的伺服特征。
图2E是图2D的图案化介质的一实施方式的横截面侧视图，但该视图示出转移至表面层106的第一图案114和第二图案116。一旦抗蚀剂层108已被光刻构图，则表面层106可被蚀刻或洗涤，以将光刻图案从抗蚀剂层108转移至表面层106。通过部分抗蚀剂层108的选择性去除形成于抗蚀剂层108中的沟或槽暴露表面层106的某些部分。因此，表面层106的暴露部分易受化学洗涤或蚀刻工艺影响，所述工艺去除部分表面层106。
多种蚀刻工艺(例如湿蚀刻或干蚀刻)可用来将抗蚀剂层108的光刻图案转移至其他层(例如表面层106、外部层104和／或衬底102)。本文公开的涉及蚀刻工艺的细节仅是纳米制造中涉及的诸多技术和方法的例证。因此，可以预期，下文没有描述的其他蚀刻工艺或技术也落入本公开的范围内。进一步地，下文描述的蚀刻技术不仅用于表面层的蚀刻，通常也用于蚀刻其它层，诸如外部层104的“硬”或“软”掩模材料的蚀刻和衬底102的蚀刻。
湿蚀刻(即化学洗涤)可用于构图层或某材料。湿蚀刻通常包括液相溶液(即蚀刻剂)。待蚀刻的衬底或材料可被浸入蚀刻剂，材料的未掩蔽区域被溶解、被解体、被损坏、被化学改性或受到其他影响从而被去除。一些蚀刻剂特别适合蚀刻某些材料。例如，缓冲盐酸可用于蚀刻二氧化硅，氢氧化钾可用于蚀刻硅晶片。可用的其他蚀刻剂包括但不限于盐酸、柠檬酸、硫酸和过氧化氢的混合物(即食人鱼蚀刻剂)、氟化铵和氢氟酸。
干蚀刻(即反应离子蚀刻)也可用于构图特定的材料。干蚀刻通常包括将高能自由基或离子发射至待蚀刻表面或材料上。发射的粒子与材料反应，导致材料散开或者分解以用于后续的去除。在被发射之前，可以通过使气体穿过导致颗粒形成等离子体的电场，向颗粒赋能或者加速之。例如，氧或氢等离子体可用于蚀刻聚合物膜，诸如抗蚀剂层108中或表面层106中使用的那些聚合物膜。在一实施方式中，含氟蚀刻剂诸如四氟化碳可用于蚀刻硅或二氧化硅。如以上参考图2A所述那样，若外部层104包括一层二氧化硅和另一层铬，则二氧化硅可用氟等离子体蚀刻，铬可用湿蚀刻剂或氯RIE(反应离子蚀刻)蚀刻工艺来蚀刻。
在一实施方式中，蚀刻过程可包括剥离过程。如上所述，诸多构图技术包括蚀刻材料的未掩蔽或暴露的区域。然而，作为备选步骤，新的掩模材料可被涂敷在已经图案化的层上。新掩模材料将覆盖沟槽和岛两者，且衬底可被浸入化学洗涤剂或蚀刻剂浴中。蚀刻剂将与岛的垂直侧面反应，且将溶解／分散组成岛的材料，导致它们被剥离和去除。此备选的蚀刻过程本质上将原始图案化的岛转变成沟槽，并将原始图案化的沟槽转变成岛。
图2F是图2E的图案化介质的一实施方式的横截面侧视图，但该视图示出已经去除抗蚀剂层108后的表面层106中的第一图案114和第二图案116。去除抗蚀剂层108可作为单独且独立的步骤来执行，或者抗蚀剂层108的去除可以与另一处理／蚀刻／清洗步骤同时执行。去除(例如剥离或清除)材料与蚀刻材料不同，因为去除通常包括分散或溶解某材料的全部，而不是仅未暴露的图案化的部分。该去除可通过将衬底102浸入尤其诸如丙酮浴或N-甲基-2-吡咯烷酮(“NMP”)浴的清洗溶剂浴内来实现。其他化学物质和工艺可用于将材料自衬底102去除，例如酸处理、热或高温处理、pH处理、压力处理等。
一旦表面层106已被蚀刻，则通常有两种方式来继续进行图案化介质的制造。第一种，如图3所示，制造者可继续进行简单的蚀刻，该蚀刻包括按照原始光刻图案114、116蚀刻外部层104和衬底102。第二种，如图4A-4L所示，制造者可继续进行密度增加技术以增大原始光刻图案114、116的密度。在一实施方式中，制造者可增加第一区域114或第二区域116的图案／特征密度。在另一实施方式中，制造者可增加第一区域114和第二区域116两者的图案／特征密度。
诸如双重构图和嵌段共聚物的自组装的若干技术可用于增加图案密度。可包括双重抗蚀剂技术、双重抗蚀剂显影技术、双重曝光和双重蚀刻等的双重构图，可用来通过多次构图、曝光和／或蚀刻衬底来增加图案化介质上的特征密度。尽管这样的技术可产生所期望的增加特征密度的结果，但时间和材料成本以及复杂的处理步骤通常使得这些方法不太理想。嵌段共聚物的定向自组装是用于在图案化介质上增加特征密度的较新的技术；然而，如以上在背景技术部分中讨论的那样，传统的定向自组装技术在衬底的整个表面上形成统一的特征密度。本公开的主题涉及使得制造者能使用密度增加技术，尤其是嵌段共聚物的自组装，还能制造多个区域具有不同特征密度的介质的方法。
使不同的区域蚀刻有不同的特征密度和形状是增加图案化介质的功用、效率和容量的重要方面。然而，在一些应用中，硬盘驱动器的数据区域和伺服区域相互依赖地对齐是至关重要的。若数据区域和伺服区域未相互对齐(即若数据区域和伺服区域之间的关系未知)，则伺服区域将提供不准确和／或不正确的定位反馈。需要伺服-数据关系来允许读／写头保持在目标数据轨道上。因此，虽然本公开涉及分别蚀刻不同区域以具有不同特征密度，但是所述区域的初始构图和对齐必须在单一步骤中完成，从而保持区域的相互对齐，使得数据区域和伺服区域之间的空间关系已知。
数据区域110可包括大致环形的线或大致径向的线，其构成用于后续形成数据位的基本元素。伺服区域112可包括与数据区域110同时被曝光的传统伺服图案，以保证涂敷中所需的对准程度而不导致重叠。这时，该工艺也确保了与嵌段共聚物处理兼容的材料和工艺。
利用嵌段共聚物的密度增加和／或图案调整在美国专利第8059350号和美国专利第8119017号中被更详细地描述，这两个专利都被转让给了与本申请相同的受让人，并且被引用结合在本文中。嵌段共聚物通常包括两个或更多个聚合物链段，所述聚合物链段在被退火时，分离成具有不同形态的重复图案。尽管此分离在微观尺度上表现为基本有序的，但宏观尺度上的长程有序并不完美，且交替聚合物链段序列可具有不一致性或缺陷。然而，当嵌段共聚物被涂敷在光刻图案化衬底上且随后被退火时，衬底表面上的对比光刻图案(contrasting lithographic pattern)方便和促进了聚合物链段的长程有序。在一实施方式中，在退火嵌段共聚物后，交替聚合物链段中的一个可被去除，于是形成与下面的光刻图案对齐的图案。在另一实施方式中，一旦嵌段共聚物已被退火，则聚合物链段可被交联，然后交替聚合物链段中的一个可被去除。
例如，如果嵌段共聚物120包括A聚合物链段组元122和B聚合物链段组元124(见图4E)，则一旦共聚物已被退火，聚合物链段组元的交替排列序列是---A-B-A-B-A---。一旦退火，聚合物链段组元之一，例如B链段组元124，可被选择性地从序列中去除(例如被分解)，于是链段序列会变成---A-(间隙)-A-(间隙)-A---。在另一实施方式中，来自交替聚合物链段序列的图案可通过原子层沉积、薄膜沉积、化学气相沉积等被转移至不同层。
交替聚合物链段的周期和大体尺寸取决于聚合物链段的分子量、体积分数和聚合物相互作用。例如，嵌段共聚物通常具有平衡周期(“L0”，见图4E)，该平衡周期代表共聚物已被退火且已相分离成交替的独立聚合物链段时，跨两个交替聚合物链段的距离。该周期代表聚合物链段的具有最低能量的交替序列的尺寸。该周期取决于组成嵌段共聚物的聚合物的尺寸和分子量、以及聚合物链段之间的聚合物相互作用(即弗洛里赫金斯相互作用参数(Flory-Huggins interaction parameters))。
因此，如果光刻图案化位节距(跨一个光刻图案化位和一个光刻图案化沟槽的距离)与嵌段共聚物的周期相同，则光刻图案密度不会增加，仅会被调整(尺寸、位置和对准精度)。然而，如果光刻图案化位节距是嵌段共聚物的周期的两倍，则对线图案而言，光刻图案密度将会加倍，对点图案而言，光刻图案密度会成为四倍。
可用的嵌段共聚物的具体示例包括聚(苯乙烯-b-甲基丙烯酸甲酯)(PS-b-MMA)、聚(环氧乙烷-b-异戊二烯)(PEO-b-PI)、聚(环氧乙烷-b-丁二烯)(PEO-b-PBD)、聚(环氧乙烷-b-苯乙烯)(PEO-b-PS)、以及其他。对合适的嵌段共聚物的选择可涉及若干因素，包括周期(L0)、嵌段共聚物形态、光刻分辨率、退火的容易和方法、相分离成交替聚合物链段序列的过程中正确序列排列的可能性、交联的稳定性、图案转移的可靠性、去除序列中聚合物单元之一的容易和方法、聚合物与周围材料(例如图案化抗蚀剂层、图案化表面层、图案化外部层等)的相互作用、以及处理完成之后去除嵌段共聚物的容易和方法。
图4A-4L描绘了使用嵌段共聚物的自组装来获得第一区域110上的密度增加同时维持第二区域112上的传统光刻密度的方法的一实施方式。尽管图中未示出，但可以预期，本公开也涉及在衬底102的不同区域上使用不同的密度增加技术来获得不同的特征密度。在另一实施方式中，本公开可被实施以调整一区域中的图案，且可被实施以增加另一区域的图案密度。
图4A是图案化介质的一实施方式的横截面侧视图，该视图显示了被选择性地涂敷在衬底102的第一区域110上的新掩模材料118。在一实施方式中，新掩模材料118可以是光致抗蚀剂材料，其轮廓位于第一区域110和第二区域112之间。在另一实施方式中，掩模材料118可进一步包括牺牲层，该牺牲层进一步保护部分衬底免遭过早的蚀刻，且在后续处理步骤中被去除。图4B是图4A的图案化介质的一实施方式的横截面侧视图，但该视图示出已按第二区域112中表面层106的原始光刻图案116蚀刻过的外部层104。在所描述的实施方式中，还没有发生密度增加或图案调整，且原始光刻图案116已被蚀刻或转移至第二区域112中的外部层104。
在一实施方式中，保护层(例如金属)可敷于光刻图案116的“沟槽”和“岛”上。如以上参照图2E简述那样，剥离工艺然后可去除／剥离光刻图案的“岛”，留下图案化保护层，图案化保护层可作为用于蚀刻第二区域112中的外部层104的掩模层。以下参照图5A-5D和图6叙述此工艺的更详细的说明。图4C是图4B的图案化介质的一实施方式的横截面侧视图，但该视图示出表面层106从第二区域112中的衬底102去除，还示出新掩模材料118从第一区域110去除。第二区域112中的表面层106的去除一般发生在第一区域110中的新掩模材料118的去除之前，从而第一区域110中的表面层106原地保留。在一实施方式中(未示出)，第二区域中的表面层106在本方法的此步骤中可不被去除，而是可稍后在第一区域中的表面层106被去除时去除。
图4D是图4C的图案化介质的一实施方式的横截面侧视图，但该视图示出涂敷在第一区域110中的光刻图案化表面层106上和在第二区域112的光刻图案化外部层104上的嵌段共聚物120。图4E是图4D的图案化介质的一实施方式的横截面侧视图，但该视图示出嵌段共聚物已退火后的嵌段共聚物120。嵌段共聚物120的聚合物单元122、124已分离成第一聚合物122和第二聚合物124的交替序列。由于促进长程有序和对齐的下面的光刻图案化表面层106，在第一区域110中，交替聚合物单元122、124的序列基本无缺陷。在所描述的实施方式中，第二区域112中聚合物序列122、124的有序和对齐不重要，因为第二区域112中的外部层104已经被蚀刻且第二区域112仅等候衬底102的蚀刻。
在所描述的实施方式中，嵌段共聚物120的周期(L0)是位节距的一半，这意味着第一区域110中交替序列的两个周期与位节距对齐。表面层106的岛和外部层104的沟槽之间的对比化学性质促进了此有序和对齐。在另一实施方式中，嵌段共聚物的周期与位节距的比可以是另外的比率。
图4F是图4E的图案化介质的一实施方式的横截面侧视图，但该视图示出选择性地涂敷在衬底102的第二区域112上的另一掩模材料128。在一实施方式中，新掩模材料128可以是轮廓位于第一区域110和第二区域112之间的光致抗蚀剂材料。在另一实施方式中，新掩模材料128可以是硬掩模材料(即二氧化硅、氧化铝、铝、铜、铬等)或软掩模材料(即聚合物膜)。在该正确的序列中，嵌段共聚物120(第一聚合物单元122和第二聚合物单元124的交替序列)可被交联以使聚合物融合在一起。交联可由热、压力、pH、辐射或其它引发。在一实施方式中，聚合物122、124的交联在新掩模材料128的涂敷之后发生。在另一实施方式中，聚合物122、124的交联发生在新掩模材料128的涂敷之前。
图4G是图4F的图案化介质的一实施方式的横截面侧视图，但该视图示出第一区域110中的密度增加图案115。密度增加图案115由第二聚合物单元124已被选择性去除之后的剩下的第一聚合物单元122形成。化学洗涤或其他剥离工艺可去除第二聚合物单元124。再一次，在所描述的实施方式中，第二区域112中的聚合物序列的有序和对齐不重要，且可没有对齐。而且，在一实施方式中，由于保护掩模材料128，第二聚合物单元124还没有从第二区域112去除。
图4H是图4G的图案化介质的一实施方式的横截面侧视图，但该视图示出被蚀刻入第一区域110中的表面层106和外部层104内的密度增加图案115。如上所述，蚀刻可以是湿蚀刻或干蚀刻。图4J是图4H的图案化介质的一实施方式的横截面侧视图，但该视图示出第一区域110中外部层104的密度增加图案115和第二区域112中外部层104的原始光刻图案116。在所描述的实施方式中，所有残余的(如果有的话)掩模、抗蚀剂和表面层118、128、108、106已被去除，图案化外部层104和衬底保留。图4K是图4J的图案化介质的一实施方式的横截面侧视图，但该视图示出蚀刻有第一区域110中的密度增加图案115和第二区域112中的原始光刻图案116的衬底102。图4L是图4K的图案化介质的一实施方式的横截面侧视图，但该视图示出衬底102，其中所有处理层都被剥离，第一区域110具有蚀刻的密度增加图案115，第二区域112具有蚀刻的原始光刻图案116。
图5A是根据一实施方式的图2E的图案化介质的横截面侧视图，但该视图通过示出涂敷于抗蚀剂层108和外部层104上的保护层130来示出用于处理第二区域112中的外部层104的备选步骤。因此，图5A-5D显示了用于处理第二区域112中的外部层104的，与图4A-4C中示出的实施方式不同的实施方式。在一实施方式中，保护层130可包括金属、铝、铬、铜等。
图5B是图5A的图案化介质的横截面侧视图，但该视图示出抗蚀剂层108和覆盖抗蚀剂层108的任意保护层130的剥离。根据一实施方式，图5B也描绘了第一区域110上掩模材料118的后续涂敷。该剥离可以通过湿蚀刻技术或其他去除工艺完成。如上所述，掩模材料118可以是抗蚀剂材料或可选择性涂敷的聚合物膜。
图5C是根据一实施方式的图5B的图案化介质的横截面侧视图，但该视图显示了按照第二区域112中的保护层图案132蚀刻的外部层104。在第一区域110被掩蔽时，第二区域112中的外部层104可被蚀刻。此蚀刻过程包括蚀刻／去除图案化保护层材料130之间中的图案化表面层106材料。一旦第二区域112中表面层106已被去除，第二区域112中暴露的外部层104可被蚀刻。于是，如以上参照图2E所述，剩余的图案(保护层图案)132本质上是通过光刻形成的原始第二图案116的反图案。
图5D是图5C的图案化介质的横截面侧视图，但该视图示出掩模材料118被去除。图5D基本上与图4C相同，除了第二区域112中的保护层图案132以外。因此，在一实施方式中，图5A-5D描绘了一备选实施方式，该实施方式用于将图2E所示的图案化介质转变成第二区域中有反图案的图4C所示的图案化介质。
图6是用于制造图案化介质的方法600的一实施方式的示意性流程图。方法600包括602提供在光刻图案化表面层之下有外部层的衬底。光刻图案化表面层至少具有第一区域和第二区域。在一实施方式中，第一区域和第二区域包括基本相同的光刻图案。在另一实施方式中，第一区域和第二区域包括非常不同的光刻图案。
在一实施方式中，在衬底102已被提供602之后，方法600可以以用于构图第二区域112中的外部层104的两种方式之一来继续进行。用于构图第二区域112中的外部层104的第一选择(图4A-4C示出)包括在第一区域上涂敷604掩模材料。如以上参照图2A讨论的那样，掩模材料118可以是任意材料，该材料能附着于表面层106的第一区域110或第二区域112，且能临时保护第一区域或第二区域免遭某些种类的化学洗涤或蚀刻工艺。一旦掩模材料已涂敷604于第一区域110，第二图案116被转移606至第二区域中的外部层。该转移可以通过湿或干蚀刻完成，也可包括密度增加技术，例如嵌段共聚物的自组装。
方法600中用于构图第二区域112中的外部层的第二选择(图5A-5D示出)包括在表面层106上涂敷703保护层130。保护层130可以是氧化铝、铜、镍等。然后第一掩模材料118被涂敷704于第一区域110上，于是方法600包括通过按照第二图案116剥离第二区域中表面层106的某些部分来形成705保护层图案132。在形成保护层图案132后，方法600包括转移706保护层图案132至第二区域112中的外部层104内。
在构图第二区域112中的外部层104后，方法600包括去除608第一掩模材料118，形成610聚合物链段图案115，且在第一区域110中使聚合物链段图案与第一图案114对齐。形成610聚合物链段图案115包括在表面层106上形成自组装嵌段共聚物结构，这在以上被参照图4D-4J进行了说明。方法600包括在第二区域112上涂敷612第二掩模材料128，转移614聚合物链段图案115至第一区域110中的外部层104内，然后去除616第二掩模材料128。
在构图第一区域110中的外部层104后，该方法最后包括蚀刻618、718衬底102。取决于构图第二区域112中的外部层104的步骤，在一实施方式中，方法600包括按照第二区域112中的第二图案116和第一区域110中的聚合物链段图案115蚀刻618衬底，或按照第二区域110中的保护层图案132和第一区域110中的聚合物链段图案115蚀刻718衬底。
下面的示例按照如上记载的本公开的说明和细节执行。硅晶片被覆盖以铬硬掩模层。在铬层之上，添加二氧化硅制成的另一硬掩模层。然后，垫聚合物膜被添加到硬掩模层之上。垫聚合物主要包括聚苯乙烯，它被旋涂在硬掩模的表面上至7-9nm厚，然后被交联。在垫聚合物的涂敷之后，聚(甲基丙烯酸甲酯)(“PMMA”)(一种电子束抗蚀剂材料)被涂敷在聚苯乙烯垫层上。
电子按照图案化方式横跨PMMA抗蚀剂材料被发射，以曝光和显影部分抗蚀剂材料。抗蚀剂材料的显影部分被去除，直到抗蚀剂材料的剩余部分形成第一光刻图案。第一光刻图案包括晶片的数据区域中基本一致和重复的柱和伺服区域中不重复和基本不一致的特征。在抗蚀剂材料被构图的情况下，氧等离子体被发射在晶片上，垫聚合物的暴露部分按照抗蚀剂材料图案被蚀刻。一旦垫聚合物被蚀刻，抗蚀剂材料用N-甲基-2-吡咯烷酮(NMP溶剂)去除。NMP溶剂不影响垫聚合物。
然后，SJR5440(光致抗蚀剂材料)仅被涂敷在数据区中的光刻图案化垫聚合物上。光致抗蚀剂材料大约0.7微米厚。此光致抗蚀剂材料描绘了数据区和伺服区之间的边界，且本质上临时掩蔽数据区域以免遭进一步处理。伺服区域未覆盖有光致抗蚀剂材料，并且因为垫聚合物仅部分地覆盖硬掩模层，所以伺服区域中的硬掩模硅层用四氟化碳等离子体(或其他含氟等离子体)蚀刻。然后，硬掩模铬层用含氯等离子体蚀刻。此铬蚀刻也去除伺服区域中的垫聚合物层，仅留下伺服区域中的图案化铬层。晶片再次用NMP清洗，以去除数据区中的光致抗蚀剂材料。
然后，横跨晶片的整个表面涂敷聚苯乙烯PMMA嵌段共聚物。嵌段共聚物随后被加热／退火，使得两聚合物相分离成独立聚合物单元的交替序列。独立聚合物单元的交替序列是有序的和对齐的，没有任何主要缺陷，因为数据区中的光刻图案化垫聚合物层有助于序列的长程有序和对齐。伺服区中的有序不重要，因为光刻伺服图案已经被向下转移至铬硬掩模层。垫聚合物柱和二氧化硅沟槽的对比化学成分使聚合物单元的序列有序和对齐。然后，嵌段共聚物被交联，使得独立聚合物单元被融合／连接在一起。涂敷光致抗蚀的另一涂层，这次在晶片的伺服区中。通过施加紫外线辐射，然后用乙酸洗涤晶片，PMMA聚合物单元被去除，于是仅留下间隔开的聚苯乙烯聚合物单元。此剩余的聚苯乙烯成为硬掩模层的新密度增加蚀刻地图。
再一次，二氧化硅层被蚀刻，且垫聚合物层和剩下的聚苯乙烯单元在铬蚀刻期间被去除。晶片再次用NMP清洗，以从伺服区去除光致抗蚀剂层，并去除任何其他剩余的杂质等。然后使用湿蚀刻技术蚀刻衬底，然后用食人鱼溶液(硫酸和过氧化氢)清洗晶片。然后，该晶片被用作用于制造独立图案化介质的母模板(master template)。
本说明书全文提及“一种实施方式”、“一实施方式”或类似表述，这意味着结合该实施方式说明的具体特征、结构或特性包含在本公开的至少一实施方式中。于是，本说明书全文中短语“在一种实施方式中”、“在一实施方式中，，和类似表述的出现可以全部指同一实施方式，但不是必然指同一实施方式。
此外，本公开的所述特征、结构或特性可以以任何合适的方式结合在一个或更多个实施方式中。在下面的描述中，提供了大量具体细节。然而，本领域技术人员将理解，本申请的主题可以被实施，而不具有所述具体细节中的一个或更多个，或者具有其它方法、部件、材料等等。在其它情况下，公知的结构、材料或操作未被示出或详细描述，以避免使本公开的各方面模糊。
这里包括的示意性流程图作为逻辑流程图得以概括地阐述。同样地，所描述的顺序和标示的步骤表示本方法的一实施方式。在功能、逻辑或效果上与所示方法的一个或更多个步骤或者所述步骤的部分等同的其他步骤和方法可以被想到。另外，所用的形式和符号被用来解释本方法的逻辑步骤，且被理解为不限制本方法的范围。尽管多种箭头类型和线型可用在流程图中，但它们被理解为不限制相应方法的范围。实际上，一些箭头或其他连接符可被使用以仅表示方法的逻辑流程。例如，箭头可表示所描述方法的所列举步骤之间的未指定期间的等待或监控时期。另外，具体方法发生的顺序可以严格地或可以不严格地遵从所示的相应步骤的顺序。
本公开的主题可以以其他具体的形式实施，而不脱离其主旨或本质特性。所述实施方式在所有方面将仅被认为是说明性的，而非限制性的。因此，本公开的范围由所附权利要求表示，而不是由前述描述表示。在权利要求的等同的含义和范围内发生的所有改变将被包含在其范围内。

Claims (23)

1.一种用于制造图案化介质的方法，包括：
提供在光刻图案化表面层下面具有外部层的衬底，该光刻图案化表面层包括第一区域中的第一图案和第二区域中的第二图案；
在所述第一区域上涂敷第一掩模材料；
转移所述第二图案至所述第二区域中的所述外部层内；
去除所述第一掩模材料；
在所述光刻图案化表面层上形成自组装嵌段共聚物结构，所述自组装嵌段共聚物结构与所述第一区域中的所述第一图案对齐且包括聚合物链段图案；
在所述第二区域上涂敷第二掩模材料；
转移所述聚合物链段图案至所述第一区域中的所述外部层内；
去除所述第二掩模材料和所述自组装嵌段共聚物结构；以及
按照转移至所述第二区域中的所述外部层的所述第二图案和转移至所述第一区域中的所述外部层的所述聚合物链段图案蚀刻所述衬底。
2.如权利要求1的方法，其中所述图案化介质是用于制造其他图案化介质的模板。
3.如权利要求1的方法，其中所述第一区域是数据区域，所述第二区域是伺服区域。
4.如权利要求1的方法，其中所述第一区域是第一密度数据区域，所述第二区域是第二密度数据区域。
5.如权利要求1的方法，其中所述第一区域是第一密度伺服区域，所述第二区域是第二密度伺服区域。
6.如权利要求1的方法，其中所述第一掩模材料和所述第二掩模材料中的至少一个包括光致抗蚀剂。
7.如权利要求1的方法，其中所述第一掩模材料和所述第二掩模材料中的至少一个包括电子束抗蚀剂。
8.如权利要求7的方法，其中所述电子束抗蚀剂包括ZEP或聚甲基丙烯酸甲酯。
9.一种用于制造图案化介质的方法，包括：
提供在光刻图案化表面层下具有外部层的衬底，该光刻图案化表面层包括第一区域中的第一图案和第二区域中的第二图案；
在所述光刻图案化表面层之上涂敷保护层；
在所述第一区域上涂敷第一掩模材料；
通过按照所述第二图案剥离所述光刻图案化表面层在所述第二区域中的部分在所述第二区域中形成保护层图案；
转移所述保护层图案至所述第二区域中的所述外部层内；
去除所述第一掩模材料和所述保护层；
在所述光刻图案化表面层上形成自组装嵌段共聚物结构，所述自组装嵌段共聚物结构与所述第一区域中的所述第一图案对齐，且包括聚合物链段图案；
在所述第二区域之上涂敷第二掩模材料；
转移所述聚合物链段图案至所述第一区域中的所述外部层内；
去除所述第二掩模材料和自组装嵌段共聚物结构；以及
按照转移至所述第二区域中的所述外部层的所述保护层图案和转移至所述第一区域中的所述外部层的所述聚合物链段图案蚀刻所述衬底。
10.如权利要求9的方法，其中所述图案化介质是用于制造其他图案化介质的模板。
11.如权利要求9的方法，其中所述第一区域是数据区域，所述第二区域是伺服区域。
12.如权利要求9的方法，其中所述第一区域是第一密度数据区域，所述第二区域是第二密度数据区域。
13.如权利要求9的方法，其中所述第一区域是第一密度伺服区域，所述第二区域是第二密度伺服区域。
14.如权利要求9的方法，其中所述第一掩模材料和所述第二掩模材料中的至少一个包括光致抗蚀剂。
15.如权利要求9的方法，其中所述第一掩模材料和所述第二掩模材料中的至少一个包括电子束抗蚀剂。
16.如权利要求15的方法，其中所述电子束抗蚀剂包括ZEP或聚甲基丙烯酸甲酯。
17.如权利要求9的方法，其中所述保护层包括金属。
18.一种图案化介质，包括：
衬底；
涂敷于所述衬底上的外部层；
涂敷于所述外部层上的光刻图案化表面层，该光刻图案化表面层包括第一区域中的第一图案和第二区域中的第二图案，其中所述第二区域中的所述第二图案被转移至所述外部层；以及
与所述第一区域中的所述第一图案对齐的自组装嵌段共聚物结构。
19.如权利要求18的图案化介质，其中所述第一区域是数据区域，所述第二区域是伺服区域。
20.如权利要求18的图案化介质，其中所述第一区域是第一密度数据区域，所述第二区域是第二密度数据区域。
21.如权利要求18的图案化介质，其中所述第一区域是第一密度伺服区域，所述第二区域是第二密度伺服区域。
22.如权利要求18的图案化介质，其中所述衬底包括磁层和非磁层。
23.如权利要求18的图案化介质，其中所述第二区域包括非重复结构。
CN201310563617.XA 2012-09-13 2013-09-13 图案化介质及其制造方法 Pending CN103680527A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/615,131 2012-09-13
US13/615,131 US9034197B2 (en) 2012-09-13 2012-09-13 Method for separately processing regions on a patterned medium

Publications (1)

Publication Number Publication Date
CN103680527A true CN103680527A (zh) 2014-03-26

Family

ID=50233581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310563617.XA Pending CN103680527A (zh) 2012-09-13 2013-09-13 图案化介质及其制造方法

Country Status (4)

Country Link
US (1) US9034197B2 (zh)
JP (1) JP2014056635A (zh)
CN (1) CN103680527A (zh)
SG (1) SG2013068531A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336572A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106298461A (zh) * 2015-05-20 2017-01-04 联华电子股份有限公司 制作不连续直线图案的方法与不连续直线图案结构
CN105336572B (zh) * 2014-07-28 2018-06-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN111065965A (zh) * 2017-09-13 2020-04-24 株式会社Lg化学 图案化基底的制备方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9928867B2 (en) * 2011-01-31 2018-03-27 Seagate Technology Llc Templates for patterned media
TWI672788B (zh) * 2013-03-27 2019-09-21 日商尼康股份有限公司 標記形成方法、標記檢測方法、及元件製造方法
US9281203B2 (en) * 2013-08-23 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon dot formation by direct self-assembly method for flash memory
US9064821B2 (en) 2013-08-23 2015-06-23 Taiwan Semiconductor Manufacturing Co. Ltd. Silicon dot formation by self-assembly method and selective silicon growth for flash memory
WO2015034690A1 (en) 2013-09-04 2015-03-12 Tokyo Electron Limited Uv-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly
US9793137B2 (en) 2013-10-20 2017-10-17 Tokyo Electron Limited Use of grapho-epitaxial directed self-assembly applications to precisely cut logic lines
US9349604B2 (en) * 2013-10-20 2016-05-24 Tokyo Electron Limited Use of topography to direct assembly of block copolymers in grapho-epitaxial applications
US9640397B2 (en) * 2014-03-14 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor integrated circuit using a directed self-assembly block copolymer
US11049725B1 (en) * 2014-05-29 2021-06-29 Corporation For National Research Initiatives Method for etching deep, high-aspect ratio features into silicon carbide and gallium nitride
US9865294B2 (en) * 2015-09-22 2018-01-09 Seagate Technology Llc Servo integrated BPM template
KR102436100B1 (ko) * 2015-09-24 2022-08-24 도쿄엘렉트론가부시키가이샤 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
CN108369899B (zh) * 2015-11-20 2023-11-17 东京毅力科创株式会社 形成用于亚分辨率基板图案化的蚀刻掩模的方法
US9947597B2 (en) 2016-03-31 2018-04-17 Tokyo Electron Limited Defectivity metrology during DSA patterning
FR3051964B1 (fr) * 2016-05-27 2018-11-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie
US10310144B2 (en) * 2016-06-09 2019-06-04 Intel Corporation Image sensor having photodetectors with reduced reflections
US10170591B2 (en) * 2016-06-10 2019-01-01 International Business Machines Corporation Self-aligned finFET formation
US10395978B2 (en) * 2017-02-27 2019-08-27 Imec Vzw Method of patterning target layer
US11567401B2 (en) * 2019-12-20 2023-01-31 Canon Kabushiki Kaisha Nanofabrication method with correction of distortion within an imprint system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101292327A (zh) * 2005-08-31 2008-10-22 美光科技公司 形成间距倍增接点的方法
US20090166321A1 (en) * 2007-12-26 2009-07-02 Albrecht Thomas R Self-assembly structures used for fabricating patterned magnetic media
US20090233236A1 (en) * 2008-03-17 2009-09-17 International Business Machines Corporation Method for fabricating self-aligned nanostructure using self-assembly block copolymers, and structures fabricated therefrom
CN101609691A (zh) * 2008-06-17 2009-12-23 日立环球储存科技荷兰有限公司 制造用于纳米压印图案化磁记录盘的母模的方法
US20120107583A1 (en) * 2010-10-29 2012-05-03 Shuaigang Xiao Block copolymer self-assembly methods and patterns formed thereby
US20120196094A1 (en) * 2011-01-31 2012-08-02 Seagate Technology Llc Hybrid-guided block copolymer assembly

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6746825B2 (en) 2001-10-05 2004-06-08 Wisconsin Alumni Research Foundation Guided self-assembly of block copolymer films on interferometrically nanopatterned substrates
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US7605081B2 (en) 2006-06-19 2009-10-20 International Business Machines Corporation Sub-lithographic feature patterning using self-aligned self-assembly polymers
US7964107B2 (en) 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
US7976715B2 (en) 2008-06-17 2011-07-12 Hitachi Global Storage Technologies Netherlands B.V. Method using block copolymers for making a master mold with high bit-aspect-ratio for nanoimprinting patterned magnetic recording disks
JP2010049745A (ja) 2008-08-21 2010-03-04 Fuji Electric Device Technology Co Ltd ナノインプリント用モールドおよびこれを用いて作製された磁気記録媒体
US8362179B2 (en) 2008-11-19 2013-01-29 Wisconsin Alumni Research Foundation Photopatternable imaging layers for controlling block copolymer microdomain orientation
US8059350B2 (en) 2009-10-22 2011-11-15 Hitachi Global Storage Technologies Netherlands B.V. Patterned magnetic recording disk with patterned servo sectors having chevron servo patterns
US20110292546A1 (en) 2010-05-25 2011-12-01 Seagate Technology Llc Timing track for master template substrate
US8815105B2 (en) 2011-02-28 2014-08-26 HGST Netherlands B.V. Method using block copolymers for making a master mold for nanoimprinting patterned magnetic recording disks with chevron servo patterns
US8475670B2 (en) 2011-07-11 2013-07-02 HGST Netherlands B.V. Method for manufacturing a patterned magnetic media with offset data and servo regions
US8501022B2 (en) 2011-11-02 2013-08-06 HGST Netherlands B.V. Method using block copolymers for making a master disk with radial nondata marks for nanoimprinting patterned magnetic recording disks
US8623223B2 (en) 2011-11-18 2014-01-07 HGST Netherlands B.V. Method using block copolymers for making a master disk with radial binary encoded nondata marks for nanoimprinting patterned magnetic recording disks

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101292327A (zh) * 2005-08-31 2008-10-22 美光科技公司 形成间距倍增接点的方法
US20090166321A1 (en) * 2007-12-26 2009-07-02 Albrecht Thomas R Self-assembly structures used for fabricating patterned magnetic media
US20090233236A1 (en) * 2008-03-17 2009-09-17 International Business Machines Corporation Method for fabricating self-aligned nanostructure using self-assembly block copolymers, and structures fabricated therefrom
CN101609691A (zh) * 2008-06-17 2009-12-23 日立环球储存科技荷兰有限公司 制造用于纳米压印图案化磁记录盘的母模的方法
US20120107583A1 (en) * 2010-10-29 2012-05-03 Shuaigang Xiao Block copolymer self-assembly methods and patterns formed thereby
CN102568498A (zh) * 2010-10-29 2012-07-11 希捷科技有限公司 嵌段共聚物自组合方法及由此形成的图案
US20120196094A1 (en) * 2011-01-31 2012-08-02 Seagate Technology Llc Hybrid-guided block copolymer assembly

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336572A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105336572B (zh) * 2014-07-28 2018-06-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106298461A (zh) * 2015-05-20 2017-01-04 联华电子股份有限公司 制作不连续直线图案的方法与不连续直线图案结构
CN111065965A (zh) * 2017-09-13 2020-04-24 株式会社Lg化学 图案化基底的制备方法
CN111065965B (zh) * 2017-09-13 2023-11-03 株式会社Lg化学 图案化基底的制备方法

Also Published As

Publication number Publication date
JP2014056635A (ja) 2014-03-27
US20140072830A1 (en) 2014-03-13
US9034197B2 (en) 2015-05-19
SG2013068531A (en) 2014-04-28

Similar Documents

Publication Publication Date Title
CN103680527A (zh) 图案化介质及其制造方法
US8673541B2 (en) Block copolymer assembly methods and patterns formed thereby
TWI608292B (zh) 使用接枝聚合物材料以便基板圖案化
US9626996B2 (en) Block copolymer self-assembly for pattern density multiplication and rectification
US9377683B2 (en) Imprint template with optically-detectable alignment marks and method for making using block copolymers
US8475669B2 (en) System, method and apparatus for master pattern generation, including servo patterns, for ultra-high density discrete track media using e-beam and self-assembly of block copolymer microdomains
JP4407770B2 (ja) パターン形成方法
US20090041986A1 (en) Method of making hierarchical articles
JP2013183014A (ja) パターン形成方法
US6898031B1 (en) Method for replicating magnetic patterns on hard disk media
JP2002303992A (ja) 微小構造の製造方法
US20130200498A1 (en) Methods and apparatus for lithography using a resist array
TWI509348B (zh) 提供用於裝置微影之可自我組合之嵌段共聚物之圖案化模板之方法
Hu et al. Nano-fabrication with a flexible array of nano-apertures
US20130287881A1 (en) Imprint mold for manufacturing bit-patterned medium and manufacturing method of the same
Yang et al. Directed Self‐Assembly of Block Copolymer for Bit Patterned Media with Areal Density of 1.5 Teradot/Inch2 and Beyond
Yang et al. Advanced lithography for bit patterned media
JP2010014857A (ja) マイクロレンズモールド製造方法、マイクロレンズモールド、マイクロレンズ
JP2011167780A (ja) パターン形成方法およびパターン形成体
US20070249175A1 (en) Pitch-shrinking technologies for lithographic application
JP2005038477A (ja) 磁気記録媒体用スタンパーの製造方法および磁気記録媒体用スタンパーの製造装置
US8404432B2 (en) Lithography process
US9349406B2 (en) Combining features using directed self-assembly to form patterns for etching
JP5837812B2 (ja) レジスト現像剤、レジストパターンの形成方法及びモールドの製造方法
JP2012150445A (ja) レジスト現像剤、レジストパターンの形成方法及びモールドの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20170524