CN103679061A - 国密sm4算法的可扩展高吞吐率的实现方法及装置 - Google Patents
国密sm4算法的可扩展高吞吐率的实现方法及装置 Download PDFInfo
- Publication number
- CN103679061A CN103679061A CN201310598463.8A CN201310598463A CN103679061A CN 103679061 A CN103679061 A CN 103679061A CN 201310598463 A CN201310598463 A CN 201310598463A CN 103679061 A CN103679061 A CN 103679061A
- Authority
- CN
- China
- Prior art keywords
- information
- grouping
- packet
- fifo
- arithmetic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
Abstract
本发明提供一种国密SM4算法的可扩展高吞吐率的实现方法及装置，涉及信息安全技术和集成电路设计领域。该方法包含步骤：S1、处理器将待处理的命令信息、数据信息、密钥信息按预定义的格式封装成数据包；S2、处理器启动DMA，SM4模块自动解析所述数据包；S3、SM4控制单元从所述命令FIFO读取命令信息，启动密钥扩展单元，依据输入数据FIFO发送的密钥信息进行密钥扩展，SM4控制单元依据分组工作模式字段信息启动分组运算单元，对发送的数据信息进行加/解密运算；S4、将分组运算单元进行加/解密运算结果写入输出数据FIFO；DMA通过输出接口从输出数据FIFO读取加/解密运算结果。本发明通过数据包、双总线接口和并行处理技术，提高了国密SM4算法实现方法的吞吐率。
Description
技术领域
本发明涉及信息安全技术和集成电路设计领域，具体涉及一种国密SM4算法的可扩展高吞吐率的实现方法及装置。
背景技术
随着信息技术的发展，政府、企业等对安全通讯以及存储数据的安全要求越来越高。国密算法（如SM4等）正被广泛地应用与经济、军事、行政等各部门，保护信息的安全性。SM4国密算法是我国公开发布的第一个商用密码分组算法，是一种对称的分组密码体制，其密钥长度和分组长度都固定为128位。
目前市场上针对安全移动存储、安全通讯的加解密设备主要采用软件实现。这些方法安全度低，容易被攻破，非常不适合金融、涉密机构等安全要求高的用户使用。而采用硬件实现的设备，虽然安全度提高了，但是其速度一般比较低，远远不能满足用户的高速度要求。
现有国密SM4算法的实现，通常采用“串行“工作方式，CPU先把数据写入SM4模块，启动SM4运算，CPU等待SM4运算完成中断，CPU再把结果读走；然后重复上述循环。也就是说，下一次SM4运算，必须等候上次完成。这样，SM4模块常常因为等候数据的输入输出而空闲，从而导致吞吐率非常低。并且，分组运算前都进行密钥扩展（不管密钥更新与否），这也降低了吞吐量。可见，为了满足相关领域大批量高速实时加解密的市场要求，国密SM4算法的高速实现显得十分重要。
发明内容
（一）解决的技术问题
针对现有技术的不足，本发明提供一种国密SM4算法的可扩展高吞吐率的实现方法及装置，使得解决了国密SM4算法的吞吐率低的问题。
（二）技术方案
为实现以上目的，本发明通过以下技术方案予以实现：
一种国密SM4算法的可扩展高吞吐率的实现方法，其特征在于，包含以下步骤：
S1、处理器将待处理的命令信息、数据信息、密钥信息按预定义的格式封装成数据包；
S2、处理器启动DMA，DMA将所述数据包通过输入接口写入SM4模块，SM4模块自动解析所述数据包，将所述数据包中的命令信息存入命令FIFO，将所述数据包中的数据信息、密钥信息存入输入数据FIFO；
S3、SM4控制单元从所述命令FIFO读取命令信息，根据所读取的命令信息中的更新密钥字段key_updt信息，启动密钥扩展单元，所述密钥扩展单元依据所述输入数据FIFO所发送的密钥信息进行密钥扩展，密钥扩展完成后，所述SM4控制单元依据所述分组工作模式字段block_mode信息启动分组运算单元，所述分组运算单元对所述输入数据FIFO发送的数据信息进行加/解密运算；
S4、将所述分组运算单元进行加/解密运算结果写入输出数据FIFO；所述DMA通过输出接口从所述输出数据FIFO读取加/解密运算结果。
优选的，所述数据包的命令信息进一步包括承前字段is_cont信息，所述SM4控制单元依据该字段信息，直接启动分组运算单元，对所述输入数据FIFO所传输的数据信息在前一次数据包处理的基础上进行加/解密运算。
优选的，当所述分组工作模式字段block_mode信息为并行处理模式时，SM4控制单元自动分发相应分组到各分组运算单元，分组运算单元进行分组级别的并行运算；当所述分组工作模式字段block_mode信息为串行处理模式时，SM4控制单元自动分发不同的数据包到不同的分组运算单元，分组运算单元进行数据包级别的并行运算。
本发明还提供了一种国密SM4算法的可扩展高吞吐率的装置，包括：输入接口、命令FIFO、输入数据FIFO、SM4控制单元、密钥扩展单元、分组运算单元、输出数据FIFO、输出接口，
其中，
所述输入接口，处理器启动DMA后，DMA将数据包通过输入接口写入SM4模块；
所述命令FIFO，接收SM4模块自动解析出数据包中的命令信息；
所述输入数据FIFO，接收SM4模块自动解析出数据包中的数据信息和密钥信息；
所述SM4控制单元，从所述命令FIFO读取命令信息，根据所读取的命令信息中的更新密钥字段key_updt信息，启动密钥扩展单元；
所述密钥扩展单元，依据所述输入数据FIFO所发送的密钥信息进行密钥扩展，密钥扩展完成后，所述SM4控制单元依据所述分组工作模式字段block_mode信息启动分组运算单元，所述分组运算单元对所述输入数据FIFO发送的数据信息进行加/解密运算；
所述输出数据FIFO，接收所述分组运算单元处理完成的数据，并通过输出接口将运算结果发送给所述DMA。
优选的，所述数据包的命令信息进一步包括承前字段is_cont信息，所述SM4控制单元依据该字段信息，直接启动分组运算单元，对所述输入数据FIFO所传输的数据信息在前一次数据包处理的基础上进行加/解密运算。
优选的，当所述分组工作模式字段block_mode信息为并行处理模式时，SM4控制单元自动分发相应分组到各分组运算单元，分组运算单元进行分组级别的并行运算；当所述分组工作模式字段block_mode信息为串行处理模式时，SM4控制单元自动分发不同的数据包到不同的分组运算单元，分组运算单元进行数据包级别的并行运算。
（三）有益效果
本发明提供了一种国密SM4算法的可扩展高吞吐率的实现方法及装置，通过采用双总线接口技术，DMA通过输入接口将数据包传输给SM4模块，SM4模块的将数据包分解为命令信息、数据信息和密钥信息，SM4控制单元接收命令信息后，对密钥扩展单元和运算控制单元进行相应的控制，运算控制单元运算结束通过输出接口再行传输给DMA。本发明通过数据包和双总线接口技术能够让SM4模块类似于数据流形式地进行工作，数据输入和输出相互不影响，从而减少了分组处理时间，提高了吞吐率。
本发明通过定义了数据包的格式，在SM4模块中进行相应的分割，方便了DMA模块的操作，并且只有在密钥更新时，才进行密钥扩展，进而减少了不需要的密钥扩展，以此减少了总的处理时间，从而提高了吞吐率。
本发明为了支持大数据的加/解密运算（例如，>1GB数据），将数据拆分多次运算，通过在命令信息中增加承前字段is_cont信息，所述SM4控制单元依据该字段信息，在该字段为1时，继续在前一次数据包处理的基础上直接启动分组运算单元对所述输入数据FIFO所数传的数据进行运算。
本发明通过选择合适的分组运算单元数目，进行并行运算，使得本发明具有很有的灵活性和扩展性，能够很好的ASIC/FPGA的面积开销和时钟频率的关系。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1、为本发明实施例的一种提高国密SM4算法吞吐率的方法的流程示意图；
图2、为本发明实施例的一种提高国密SM4算法吞吐率的方法的流程原理图；
图3、为本发明实施例的运算控制单元并行运算的流程示意图；
图4、为本发明实施例的SM4系统示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1：
现行所采用的国密SM4算法，在处理大数据的时候，普遍存在吞吐率的瓶颈问题。
吞吐率通常是采用以下公式进行计算：
吞吐率TP=时钟频率f*分组运算单元数N*128/分组运算时间t；
由上述公式可以看出，吞吐率TP的决定因素有时钟频率f、分组运算单元数N和分组运算时间t，通过对各要素的相应改变，就能够提高吞吐率TP。
如表1所示为吞吐率TP的要素关系图：
表1
时钟频率f，一方面取决于ASIC的工艺（或FPGA的性能），另一方面在于SM4的RTL实现（如通过插入寄存器，基于ROM的S-box等方式来提高）。
分组运算单元数N，需要考虑面积的代价。
分组运算时间t，不仅要考虑SM4分组运算时间，还要考虑数据输入输出时间。
下面介绍本发明实施例的方案：
如图1和2所示，本发明实施例提供了一种提高国密SM4算法吞吐率的方法，包含以下步骤：
S1、处理器将待处理的命令信息、数据信息、密钥信息按预定义的格式封装成数据包；
S2、处理器启动DMA（直接内存存取），DMA将所述数据包通过输入接口写入SM4模块，SM4模块自动解析所述数据包，将所述数据包中的命令信息存入命令FIFO，将所述数据包中的数据信息、密钥信息存入输入数据FIFO；
S3、SM4控制单元从所述命令FIFO读取命令信息，根据所读取的命令信息中的更新密钥字段key_updt信息，启动密钥扩展单元，所述密钥扩展单元依据所述输入数据FIFO所发送的密钥信息进行密钥扩展，密钥扩展完成后，所述SM4控制单元依据所述分组工作模式字段block_mode信息启动分组运算单元，所述分组运算单元对所述输入数据FIFO发送的数据信息进行加/解密运算；
S4、将所述分组运算单元进行加/解密运算结果写入输出数据FIFO；所述DMA通过输出接口从所述输出数据FIFO读取加/解密运算结果。
本发明提供了一种国密SM4算法的可扩展高吞吐率的实现方法及装置，通过采用双总线接口技术，DMA通过输入接口将数据包传输给SM4模块，SM4模块的将数据包分解为命令信息、数据信息和密钥信息，SM4控制单元接收命令信息后，对密钥扩展单元和运算控制单元进行相应的控制，运算控制单元运算结束通过输出接口再行传输给DMA。本发明通过数据包和双总线接口技术能够让SM4模块类似于数据流形式地进行工作，数据输入和输出相互不影响，从而减少了分组处理时间，提高了吞吐率。
进一步的，所述数据包的命令信息进一步包括承前字段is_cont信息，所述SM4控制单元依据该字段信息，直接启动分组运算单元对所述输入数据FIFO所传输的数据信息在前一次数据包处理的基础上进行加/解密运算。
本发明为了支持大数据被拆分多次运算（例如，>1GB数据的加/解密运算，常常为分成若干次运算），通过在命令信息中增加is_cont字段信息，所述SM4控制单元依据该字段信息，在该字段为1时，继续在前一次的基础上直接启动分组运算单元对所述输入数据FIFO所数传的数据进行运算。
表2为SM4模块解析的数据包格式：
表2
其中，单位是32位的字；这样，4个字即为128位。
1）命令项（cmd），必选项，描述了该数据包将进行的相关操作；
2）密钥项（key），可选项，需要更新密钥（即改变密钥）时，才包含，且将key_updt字段置1；
3）随机数项（rand），可选项，对于CBC等分组工作模式，该项为其初始向量；每次加/解密仅需包含一次，且将is_rand字段置1；
4）数据项（data），必选项，待加/解密的数据，其长度必须为128位倍数（即4n个字）。
表3为数据包格式中命令信息的各相关字段表：
表3
进一步的，当所述分组工作模式字段block_mode信息为并行处理模式时，SM4控制单元自动分发相应分组到各分组运算单元，分组运算单元进行分组级别的并行运算；当所述分组工作模式字段block_mode信息为串行处理模式时，SM4控制单元自动分发不同的数据包到不同的分组运算单元，分组运算单元进行数据包级别的并行运算。
如图3所示，为本发明实施例的运算控制单元并行运算的流程示意图，对于像ECB电码本模式和CTR计数器模式等分组工作模式，可以采用并行运算。以4个分组运算单位为例，分组运算单位0负责处理编号为4*k（k>=0）的分组；分组运算单位1负责处理编号为4*k+1的分组；分组运算单位2负责处理编号为4*k+2的分组；分组运算单位3负责处理编号为4*k+3的分组。
本发明实施例通过将输入数据FIFO所发送的数据信息分割成与时钟频率相适应的多块，并行进行运算，使得本方法具有很有的灵活性和扩展性，能够很好的平衡DMA的面积开销和时钟频率的关系。这样，无论是ASIC实现，还是FPGA实现，该方法均能较好地选择合适的时钟频率和分组运算单元数，已达到希望的运算吞吐率。
实施例2：
本发明实施例还提供了一种提高国密SM4算法吞吐率的装置，包括：输入接口、命令FIFO、输入数据FIFO、SM4控制单元、密钥扩展单元、分组运算单元、输出数据FIFO、输出接口，
其中，
所述输入接口，处理器启动DMA后，DMA将数据包通过输入接口写入SM4模块；
所述命令FIFO，接收SM4模块自动解析出数据包中的命令信息；
所述输入数据FIFO，接收SM4模块自动解析出数据包中的数据信息和密钥信息；
所述SM4控制单元，从所述命令FIFO读取命令信息，根据所读取的命令信息中的更新密钥字段key_updt信息，启动密钥扩展单元；
所述密钥扩展单元，依据所述输入数据FIFO所发送的密钥信息进行密钥扩展，密钥扩展完成后，所述SM4控制单元依据所述分组工作模式字段block_mode信息启动分组运算单元，所述分组运算单元对所述输入数据FIFO发送的数据信息进行加/解密运算；
所述输出数据FIFO，接收所述分组运算单元处理完成的数据，并通过输出接口将运算结果发送给所述DMA。
进一步的，所述数据包的命令信息进一步包括承前字段is_cont信息，所述SM4控制单元依据该字段信息，直接启动分组运算单元，对所述输入数据FIFO所传输的数据信息在前一次数据包处理的基础上进行加/解密运算。
进一步的，当所述分组工作模式字段block_mode信息为并行处理模式时，SM4控制单元自动分发相应分组到各分组运算单元，分组运算单元进行分组级别的并行运算；当所述分组工作模式字段block_mode信息为串行处理模式时，SM4控制单元自动分发不同的数据包到不同的分组运算单元，分组运算单元进行数据包级别的并行运算。
如图4所示，为本发明实施例的SM4系统示意图。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (6)
1.一种国密SM4算法的可扩展高吞吐率的实现方法，其特征在于，包含以下步骤：
S1、处理器将待处理的命令信息、数据信息、密钥信息按预定义的格式封装成数据包；
S2、处理器启动DMA，DMA将所述数据包通过输入接口写入SM4模块，SM4模块自动解析所述数据包，将所述数据包中的命令信息存入命令FIFO，将所述数据包中的数据信息、密钥信息存入输入数据FIFO；
S3、SM4控制单元从所述命令FIFO读取命令信息，根据所读取的命令信息中的更新密钥字段key_updt信息，启动密钥扩展单元，所述密钥扩展单元依据所述输入数据FIFO所发送的密钥信息进行密钥扩展，密钥扩展完成后，所述SM4控制单元依据所述分组工作模式字段block_mode信息启动分组运算单元，所述分组运算单元对所述输入数据FIFO发送的数据信息进行加/解密运算；
S4、将所述分组运算单元进行加/解密运算结果写入输出数据FIFO；所述DMA通过输出接口从所述输出数据FIFO读取加/解密运算结果。
2.如权利要求1所述的方法，其特征在于，所述数据包的命令信息进一步包括承前字段is_cont信息，所述SM4控制单元依据该字段信息，直接启动分组运算单元，对所述输入数据FIFO所传输的数据信息在前一次数据包处理的基础上进行加/解密运算。
3.如权利要求1所述的方法，其特征在于，当所述分组工作模式字段block_mode信息为并行处理模式时，SM4控制单元自动分发相应分组到各分组运算单元，分组运算单元进行分组级别的并行运算；当所述分组工作模式字段block_mode信息为串行处理模式时，SM4控制单元自动分发不同的数据包到不同的分组运算单元，分组运算单元进行数据包级别的并行运算。
4.一种国密SM4算法的可扩展高吞吐率的装置，其特征在于，包括：输入接口、命令FIFO、输入数据FIFO、SM4控制单元、密钥扩展单元、分组运算单元、输出数据FIFO、输出接口，
其中，
所述输入接口，处理器启动DMA后，DMA将数据包通过输入接口写入SM4模块；
所述命令FIFO，接收SM4模块自动解析出数据包中的命令信息；
所述输入数据FIFO，接收SM4模块自动解析出数据包中的数据信息和密钥信息；
所述SM4控制单元，从所述命令FIFO读取命令信息，根据所读取的命令信息中的更新密钥字段key_updt信息，启动密钥扩展单元；
所述密钥扩展单元，依据所述输入数据FIFO所发送的密钥信息进行密钥扩展，密钥扩展完成后，所述SM4控制单元依据所述分组工作模式字段block_mode信息启动分组运算单元，所述分组运算单元对所述输入数据FIFO发送的数据信息进行加/解密运算；
所述输出数据FIFO，接收所述分组运算单元处理完成的数据，并通过输出接口将运算结果发送给所述DMA。
5.如权利要求4所述的装置，其特征在于，所述数据包的命令信息进一步包括承前字段is_cont信息，所述SM4控制单元依据该字段信息，直接启动分组运算单元，对所述输入数据FIFO所传输的数据信息在前一次数据包处理的基础上进行加/解密运算。
6.如权利要求4所述的装置，其特征在于，当所述分组工作模式字段block_mode信息为并行处理模式时，SM4控制单元自动分发相应分组到各分组运算单元，分组运算单元进行分组级别的并行运算；当所述分组工作模式字段block_mode信息为串行处理模式时，SM4控制单元自动分发不同的数据包到不同的分组运算单元，分组运算单元进行数据包级别的并行运算。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310598463.8A CN103679061A (zh) | 2013-11-22 | 2013-11-22 | 国密sm4算法的可扩展高吞吐率的实现方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310598463.8A CN103679061A (zh) | 2013-11-22 | 2013-11-22 | 国密sm4算法的可扩展高吞吐率的实现方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103679061A true CN103679061A (zh) | 2014-03-26 |
Family
ID=50316568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310598463.8A Pending CN103679061A (zh) | 2013-11-22 | 2013-11-22 | 国密sm4算法的可扩展高吞吐率的实现方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103679061A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104579636A (zh) * | 2015-02-16 | 2015-04-29 | 滨州职业学院 | 一种超高速实现sm4算法的系统及其运行方法 |
| CN106788975A (zh) * | 2016-12-28 | 2017-05-31 | 北京天融信网络安全技术有限公司 | 基于sm4密码算法的加解密装置 |
| CN107171800A (zh) * | 2017-03-30 | 2017-09-15 | 山东超越数控电子有限公司 | 一种多通道密码算法的调度系统 |
| CN113378194A (zh) * | 2021-06-09 | 2021-09-10 | 罗克佳华(重庆)科技有限公司 | 一种加解密运算加速方法、系统及存储介质 |
| CN115549911A (zh) * | 2022-11-28 | 2022-12-30 | 苏州浪潮智能科技有限公司 | 一种加解密架构、方法、处理器和服务器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101114903A (zh) * | 2007-03-05 | 2008-01-30 | 中兴通讯股份有限公司 | 一种吉比特无源光网络系统中高级加密标准加密装置及其实现方法 |
| CN101764684A (zh) * | 2009-10-26 | 2010-06-30 | 广州杰赛科技股份有限公司 | 实现sms4算法的加解密系统 |
| US20100303231A1 (en) * | 2007-05-22 | 2010-12-02 | Koninklijke Philips Electronics N.V. | Updating cryptographic key data |
| CN101938739A (zh) * | 2010-09-06 | 2011-01-05 | 苏州国芯科技有限公司 | 一种应用于无线局域网的加密方法 |
| CN102799800A (zh) * | 2011-05-23 | 2012-11-28 | 中国科学院计算技术研究所 | 一种安全加密协处理器及无线传感器网络节点芯片 |
-
2013
- 2013-11-22 CN CN201310598463.8A patent/CN103679061A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101114903A (zh) * | 2007-03-05 | 2008-01-30 | 中兴通讯股份有限公司 | 一种吉比特无源光网络系统中高级加密标准加密装置及其实现方法 |
| US20100303231A1 (en) * | 2007-05-22 | 2010-12-02 | Koninklijke Philips Electronics N.V. | Updating cryptographic key data |
| CN101764684A (zh) * | 2009-10-26 | 2010-06-30 | 广州杰赛科技股份有限公司 | 实现sms4算法的加解密系统 |
| CN101938739A (zh) * | 2010-09-06 | 2011-01-05 | 苏州国芯科技有限公司 | 一种应用于无线局域网的加密方法 |
| CN102799800A (zh) * | 2011-05-23 | 2012-11-28 | 中国科学院计算技术研究所 | 一种安全加密协处理器及无线传感器网络节点芯片 |
Non-Patent Citations (2)
| Title |
|---|
| 杨小东 等: "AES密钥扩展新方法", 《微电子学与计算机》, vol. 29, no. 1, 31 January 2012 (2012-01-31), pages 102 - 108 * |
| 王简瑜 等: "AES和SMS4算法的可重构设计与高效实现", 《计算机工程》, vol. 34, no. 15, 31 August 2008 (2008-08-31), pages 159 - 161 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104579636A (zh) * | 2015-02-16 | 2015-04-29 | 滨州职业学院 | 一种超高速实现sm4算法的系统及其运行方法 |
| CN104579636B (zh) * | 2015-02-16 | 2018-01-05 | 滨州职业学院 | 一种超高速实现sm4算法的系统及其运行方法 |
| CN106788975A (zh) * | 2016-12-28 | 2017-05-31 | 北京天融信网络安全技术有限公司 | 基于sm4密码算法的加解密装置 |
| CN107171800A (zh) * | 2017-03-30 | 2017-09-15 | 山东超越数控电子有限公司 | 一种多通道密码算法的调度系统 |
| CN107171800B (zh) * | 2017-03-30 | 2020-07-17 | 山东超越数控电子股份有限公司 | 一种多通道密码算法的调度系统 |
| CN113378194A (zh) * | 2021-06-09 | 2021-09-10 | 罗克佳华(重庆)科技有限公司 | 一种加解密运算加速方法、系统及存储介质 |
| CN113378194B (zh) * | 2021-06-09 | 2023-02-28 | 罗克佳华(重庆)科技有限公司 | 一种加解密运算加速方法、系统及存储介质 |
| CN115549911A (zh) * | 2022-11-28 | 2022-12-30 | 苏州浪潮智能科技有限公司 | 一种加解密架构、方法、处理器和服务器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103679061A (zh) | 国密sm4算法的可扩展高吞吐率的实现方法及装置 | |
| US20170324713A1 (en) | Techniques for load balancing in a packet distribution system | |
| CN107103472B (zh) | 一种用于区块链的算法处理模块 | |
| CN101854353A (zh) | 一种基于fpga的多芯片并行加密方法 | |
| CN103294958B (zh) | 面向类Linux系统的内核级虚拟聚合并行加密方法 | |
| CN102724035B (zh) | 一种加密卡的加解密方法 | |
| CN103942107A (zh) | 一种分布式加密系统 | |
| CN102737270B (zh) | 一种基于国产算法的银行智能卡芯片安全协处理器 | |
| CN112613053B (zh) | 一种数据加解密方法及装置 | |
| CN102855448A (zh) | 一种字段级数据库加密装置 | |
| CN102073808A (zh) | 一种通过sata接口加密存储的方法和加密卡 | |
| CN104182696A (zh) | 一种基于Avalon接口的AES算法IP核的设计方法 | |
| CN107092835A (zh) | 一种虚拟存储盘的计算机数据加密装置及方法 | |
| CN103440227B (zh) | 一种支持并行运行算法的数据处理方法及装置 | |
| CN106202152B (zh) | 一种云平台的数据处理方法及系统 | |
| CN106201918B (zh) | 一种基于大数据量和大规模缓存快速释放的方法和系统 | |
| CN101101624A (zh) | 加密控制系统及方法 | |
| CN107679424A (zh) | 一种pcie转sata密码卡及系统 | |
| US20230185745A1 (en) | Data flow control module for autonomous flow control of multiple dma engines | |
| CN200941211Y (zh) | 用于密码学运算的微处理器内核 | |
| CN102023936B (zh) | 一种用于usb储存设备中加密数据的解密方法 | |
| US20150143102A1 (en) | Sending messages by oblivious transfer | |
| CN103942106B (zh) | 一种分布式加密方法 | |
| CN102023937A (zh) | 一种用于usb储存设备的数据流加密方法 | |
| Conti et al. | Design exploration of aes accelerators on fpgas and gpus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20170201 |
|
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |