CN101101624A

CN101101624A - 加密控制系统及方法

Info

Publication number: CN101101624A
Application number: CNA2007101197854A
Authority: CN
Inventors: 魏金宝
Original assignee: BEIJING HENGTAI TECHNOLOGIES Co Ltd
Current assignee: BEIJING HENGTAI TECHNOLOGIES Co Ltd
Priority date: 2007-07-31
Filing date: 2007-07-31
Publication date: 2008-01-09

Abstract

本发明涉及一种加密控制系统，包括接口模块，用于与外部设备进行数据通信；加解密模块，与所述接口模块连接，用于生成加解密所用密钥，并应用所述密钥对数据进行加解密处理；数据缓存模块，与所述接口模块连接，用于对数据进行缓存；微处理器模块，用于对所述接口模块、加解密模块、数据缓存模块进行控制。本发明还涉及一种加密控制方法。本发明所提供的加密控制系统能够完成批量数据的加解密处理，处理速度快，数据安全性高。

Description

加密控制系统及方法

技术领域

本发明涉及一种加密控制系统，尤其是一种能够对数据进行批处理加密的加密控制系统。本发明还涉及一种加密控制方法，尤其是一种能够实现对数据进行批处理加密的方法。

背景技术

随着社会信息化程度的不断提高，以及信息技术应用领域的不断拓展，信息安全问题所带来的负面影响也日益突出。信息安全作为非传统的安全因素，已经与我国的政治安全、经济安全、文化安全共同成为国家安全的重要组成部分。因此，如何保障网络信息的安全可靠运行，已经成为国家在信息化过程中面临的一个严峻挑战。

信息安全与微电子技术发展是密切相关的，尤其伴随集成电路技术的飞速发展，基于数据流的硬件加密技术将被广泛应用于信息安全领域。集成化芯片系统集成化芯片系统是微电子领域在本世纪的重要发展方向，伴随着互补金属氧化物半导体硅工艺技术的高速发展，集成电路的集成度也越来越高，已经可以把整个系统都集成在一个芯片之内。基于数据流加密的信息安全集成化芯片系统是一个比较复杂的集成系统，对它的研究面临着理论和产业化的挑战与机遇。其主要的研究难点包括系统级的集成化芯片系统设计、多模块多IP的系统集成和深亚微米的设计技术。

目前各国除了从法律和管理上加强数据的安全保护外，从技术上分别在软件和硬件两方面采取措施，推动着数据加密技术和物理防范技术的不断发展。然而，采用软件加密的方式，中央处理器(Central Processing Unit；以下简称：CPU)将处理大量的数据加密、解密工作，浪费了CPU的宝贵资源而且安全性差。此外，随着信息技术的进一步发展，计算机和网络上传输的数据不仅数量大而且传输的速度也越来越快。目前市场上主流的安全芯片通常用于实现身份认证的功能，尚不能满足高速数据加密传输，即不能满足对加密数据进行批处理的需要。

发明内容

本发明第一方面的实施例提供一种加密控制系统，用以完成对批量数据进行加密处理，提高数据加密处理速度。

本发明的第一方面通过一些实施例提供了如下的技术方案：

一种加密控制系统，包括接口模块，用于与外部设备进行数据通信；加解密模块，与所述接口模块连接，用于生成加解密所用密钥，并应用所述密钥对数据进行加解密处理；数据缓存模块，与所述接口模块连接，用于对数据进行缓存；微处理器模块，用于对所述接口模块、加解密模块、数据缓存模块进行控制。

所述数据缓存模块包括缓存控制器，与所述微处理器模块连接，用于根据所述微处理器模块的控制信号进行数据的读写操作，并产生缓存状态提示信息；第一端口子模块，与所述缓存控制器、接口模块连接，用于输入数据；第二端口子模块，与所述缓存控制器、加解密模块连接，用于输出数据；所述缓存控制器包括读指针单元，用于控制所述第一端口子模块对数据进行输入；写指针单元，用于控制所述第二端口子模块对数据进行输出。所述加解密模块包括真随机数发生器，用于输出密钥生成所用的随机数；非对称密码算法(以下简称：RSA)子模块，与所述真随机数发生器连接，用于完成非对称密码加解密处理；对称密码算法(Data Encryption Standard；以下简称：DES)子模块，与所述真随机数发生器连接，用于完成DES/3DES加解密处理；还包括存储模块，所述存储模块包括易失性存储器，用于存储用户程序运算结果和临时数据；非易失性存储器，用于存储用户程序、数据以及密钥、证书；系统还包括电源模块，与所述微处理器模块连接，用于对系统进行电源管理。

本发明所提供的加密控制系统能够完成批量数据的加解密处理，处理速度快，数据安全性高。

本发明的第二方面通过一些实施例提供了如下的技术方案：

一种数据加密控制方法，包括接收到外部设备发送的数据后，在微处理器的控制下将数据发送给数据缓存区的输出端；对所述输出端的数据进行提取、加解密处理，然后将经处理过的数据发送到所述数据缓存区的输入端；所述数据缓存区在所述微处理器的控制下进行输入端与输出端的反置，然后将经过处理的数据发送给存储介质进行存储。

所述加解密处理，包括根据真随机数发生器生成的随机数生成加解密所用的密钥信息；根据所述密钥信息，对数据进行加解密处理；述根据真随机数发生器生成的随机数生成加解密所用的密钥信息之后，还包括存储所述密钥信息；所述接收到外部设备发送的数据后，在微处理器的控制下将数据发送给数据缓存区的输出端之前，还包括所述微处理器根据外部读写信号控制数据缓冲区指针移动，并生成数据缓冲区状态指示信号。

本发明的第二方面的实施例提供一种加密控制方法，对数据进行加密之前先对先将数据进行缓存，以完成批量数据的加密处理，提高数据加密速度。

下面结合附图和具体实施例进一步说明本发明的技术方案。

附图说明

图1为本发明加密控制系统结构示意图；

图2为本发明加密控制系统另一实施例结构示意图；

图3为本发明系统总线连接结构示意图；

图4为本发明加密控制方法流程示意图。

具体实施方式

实施例一、

如图1所示，一种加密控制系统，包括接口模块1，用于与外部设备进行数据通信；加解密模块2，与所述接口模块连接，用于生成加解密所用密钥，并应用所述密钥对数据进行加解密处理；数据缓存模块5，与所述接口模块1连接，用于对数据进行缓存；微处理器模块4，用于对所述接口模块1、加解密模块2连接、数据缓存模块5进行控制。

微处理器模块4是整个系统的控制中心，使各个模块协调一致地工作；接口模块1用于与外部设备的数据通信，所述接口模块包括通用串行总线(Universal Serial Bus；以下简称：USB)接口、存储介质接口，例如闪存(以下简称FLASH)接口和硬盘接口等，接口模块1在微处理器模块4的控制下，接收外部设备的输入数据；接口模块1将接收到的数据发送给数据缓存模块5对数据进行缓存；然后在微处理器模块4的作用下将缓存数据发送给加解密模块2，加解密模块2在微处理器模块4的控制下，生成加解密所需要的密钥，并应用所生成的密钥对接收的数据进行加解密运算；微处理器模块4再控制数据缓存模块5将经过加解密运算的数据发送给外部设备。

本实施例所提供的系统完成了对批量数据的加解密过程，提高了数据的安全性，实现存储单元的数据加解密功能，防止对系统内部的敏感数据进行非法访问，从而保证系统内部的信息安全。

实施例二、

基于实施例一，如图2所示，与实施例一不同之处在于，所述数据缓存模块5包括缓存控制器51，与所述微处理器模块连接，用于根据所述微处理器模块的控制信号进行数据的读写操作，并产生缓存状态提示信息；第一端口子模块52，与所述缓存控制器、接口模块连接，用于输入数据；第二端口子模块53，与所述缓存控制器、加解密模块连接，用于输出数据。所述缓存控制器51包括读指针单元，用于控制所述第一端口子模块对数据进行输入和写指针单元，用于控制所述第二端口子模块对数据进行输出。所述的接口模块1包括USB接口10，为实现多种安全应用接口模块还配置了FLASH接口和ATA接口；所述加解密模块2包括真随机数发生器21，用于输出密钥生成所用的随机数；RSA子模块22与所述真随机数发生器21连接，用于完成RSA加解密运算；DES子模块23与所述真随机数发生器21连接，用于完成DES/3DES加解密算法。还包括存储模块3，所述存储模块3包括易失性存储器31，用于存储用户程序运算结果和临时数据；非易失性存储器32，用于存储用户程序、数据以及密钥、证书。还包括电源模块6在微处理器模块1的控制下，实现对整个系统的电源管理，支持低功耗；系统中的各个模块通过系统总线集成在一起，完成电气连接。

数据缓存区采用先进先出(以下简称：FIFO)原则，数据缓存模块5为FIFO模块；当从USB接口输入数据时，在微处理器模块4作用下将数据存入数据缓存模块5，然后将数据输入DES子模块23，DES子模块在微处理器模块4的控制下对数据进行加密处理，再将数据回写到数据缓存模块5当中；然后，数据缓存模块5中的加密数据取出，并存入存储模块3当中。

图3为系统总线连接结构示意图。通过USB接口10输入数据时，要由USB控制器11对输入数据进行控制，且经过加解密处理的数据存入存储介质时，应先经过存储介质控制器12，由存储介质控制器12对存入存储介质的数据进行控制，再通过存储介质接口13将数据输出到外接的存储设备中。

本实施例所提供的加密控制系统，可应用于带USB接口的加密硬盘和FLASH存储介质安全领域；通过生成随机数进行加解密运算，实现方法简单快速，且安全性高；针对不同数据对象采用不同的存储方式，有效地节省了资源。

实施例三、

如图4所示，一种数据加密控制方法，包括步骤101、接口模块接收到外部设备发送的数据后，在微处理模块的控制下将数据发送给数据缓存模块的输出端；步骤201、微处理器模块将数据缓存模块的输出端中的数据发送到加解密模块中，进行加解密处理，然后将经处理过的数据发送到所述数据缓存模块的输入端；步骤301、所述数据缓存模块在所述微处理器模块的控制下进行输入端与输出端的反置，然后将经过处理的数据发送给存储介质进行存储。其中，数据缓存模块中的第一端口子模块与第二端口子模块分别对应于数据缓存模块的数据输入端与输出端。

当外部设备从例如USB接口输入数据时，将会在微处理器模块的控制作用下将数据发送到数据缓存模块的输出端，而不是输出端；加解密模块提取数据缓存模块的输出端的数据，并根据真随机数发生器生成的随机数生成加解密所用的密钥信息；然后再根据所述密钥信息，对数据进行加解密处理；加解密处理后，在微处理器模块的作用下将数据发送给数据缓存模块的输入端；在微处理器模块的作用下，将数据缓存模块的输入端与输出端进行反向设置，即将输入端改为输出端，将输出端改为输入端；此时，原先在输入端缓存的经过加解密处理的数据，改为缓存在输出端，微处理器模块将输出端缓存的数据发送给存储介质进行存储。所述根据真随机数发生器生成的随机数生成加解密所用的密钥信息之后，存储模块还将存储所述密钥信息；所述接收到外部设备发送的数据后，在微处理器的控制下将数据发送给数据缓存区的输出端之前，还包括所述微处理器根据外部读写信号控制数据缓冲区指针移动，并生成数据缓冲区状态指示信号。本实施例采用FIFO方法进行数据缓存，与FIFO操作相关的有两个指针，写指针指向要写的内存部分，读指针指向要读的内存部分，并可以此产生FIFO空信号或满信号作为数据缓冲区状态指示信号；本实施例所提供的加密控制方法中，加解密模块在进行加密处理时，是将数据缓存模块的输出端缓存的全部数据进行处理，以实现数据的批量处理。对全部数据进行处理后，再将批量数据发送回数据缓存模块的输入端，数据缓存模块反置后将批量数据送出。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims

1、一种加密控制系统，其特征在于，包括：

接口模块，用于与外部设备进行数据通信；

加解密模块，与所述接口模块连接，用于生成加解密所用密钥，并应用所述密钥对数据进行加解密处理；

数据缓存模块，与所述接口模块连接，用于对数据进行缓存；

微处理器模块，用于对所述接口模块、加解密模块、数据缓存模块进行控制。

2、根据权利要求1所述的系统，其特征在于，所述数据缓存模块包括：

缓存控制器，与所述微处理器模块连接，用于根据所述微处理器模块的控制信号进行数据的读写操作，并产生缓存状态提示信息；

第一端口子模块，与所述缓存控制器、接口模块连接，用于输入数据；

第二端口子模块，与所述缓存控制器、加解密模块连接，用于输出数据。

3、根据权利要求2所述的系统，其特征在于，所述缓存控制器包括：

读指针单元，用于控制所述第一端口子模块对数据进行输入；

写指针单元，用于控制所述第二端口子模块对数据进行输出。

4、根据权利要求1或2或3所述的系统，其特征在于，所述数据缓存模块为先进先出缓存模块。

5、根据权利要求1所述的系统，其特征在于，所述加解密模块包括：

真随机数发生器，用于输出密钥生成所用的随机数；

非对称密码子模块，与所述真随机数发生器连接，用于完成数据非对称密码加解密处理；

对称密码子模块，与所述真随机数发生器连接，用于完成数据对称密码加解密处理。

6、根据权利要求1所述的系统，其特征在于，还包括存储模块，与所述加解密模块连接，用于存储数据信息、所述密钥信息、所述数据的加解密处理结果信息。

7、根据权利要求1所述的系统，其特征在于：所述接口模块包括接口控制器，用于对输入数据进行控制。

8、一种数据加密控制方法，其特征在于，包括：

接收到外部设备发送的数据后，在微处理器的控制下将数据发送给数据缓存区的输出端；

对所述输出端的数据进行提取、加解密处理，然后将经处理过的数据发送到所述数据缓存区的输入端；

所述数据缓存区在所述微处理器的控制下进行输入端与输出端的反置，然后将经过处理的数据发送给存储介质进行存储。

9、根据权利要求8所述的方法，其特征在于，所述加解密处理，包括：

根据真随机数发生器生成的随机数生成加解密所用的密钥信息；

根据所述密钥信息，对数据进行加解密处理。

10、根据权利要求9所述的方法，其特征在于，所述根据真随机数发生器生成的随机数生成加解密所用的密钥信息之后，还包括存储所述密钥信息。

11、根据权利要求8所述的方法，其特征在于，所述接收到外部设备发送的数据后，在微处理器的控制下将数据发送给数据缓存区的输出端之前，还包括所述微处理器根据外部读写信号控制数据缓冲区指针移动，并生成数据缓冲区状态指示信号。

12、根据权利要求11所述的方法，其特征在于，所述微处理器根据外部读写信号控制数据缓冲区指针移动，具体为控制两个指针分别指向数据读出与写出对应的内存地址。