CN112613053B - 一种数据加解密方法及装置 - Google Patents

Abstract

本申请实施例提供一种数据加解密方法及装置，涉及数据处理技术领域，该数据加解密方法包括：获取DMA下发数据，DMA下发数据包括至少一个数据源对应的目标数据；根据预设的算法标准和预设的多级流水线运算模式计算每个数据源对应的轮密钥数据；根据算法标准、多级流水线运算模式以及轮密钥数据，对目标数据进行加解密运算，得到每个数据源对应的分组处理数据；通过预设结果存储器存储分组处理数据。可见，实施这种实施方式，能够进行不同数据源的分组数据运算，进而提升加解密性能。

Description

一种数据加解密方法及装置

技术领域

本申请涉及数据处理技术领域，具体而言，涉及一种数据加解密方法及装置。

背景技术

分组对称密码算法是应用较早的密码算法，用于实现数据的加/解密运算，以保证数据和信息的机密性，在无线局域网和移动通信等信息安全领域得到广泛应用。现有的数据加解密方法，通常采用流水线运算方式实现分组对称密码算法，每级流水线完成一个分组数据的运算。然而在实践中发现，现有的方法中分组对称密码算法运算逻辑资源只能被用作于一个数据源的加解密运算，可见，现有的数据加解密方法无法同时实现不同数据源的分组数据运算，加解密性能较低。

发明内容

本申请实施例的目的在于提供一种数据加解密方法及装置，用以实现不同数据源的分组数据运算，进而提升加解密性能。

本申请实施例第一方面提供了一种数据加解密方法，包括：

获取DMA下发数据，所述DMA下发数据包括至少一个数据源对应的目标数据；

根据预设的算法标准和预设的多级流水线运算模式计算每个所述数据源对应的轮密钥数据；

根据所述算法标准、所述多级流水线运算模式以及所述轮密钥数据，对所述目标数据进行加解密运算，得到每个所述数据源对应的分组处理数据；

通过预设结果存储器存储所述分组处理数据。

在上述实现过程中，该方法可以优先获取包括至少一个数据源对应的目标数据的DMA下发数据；然后，根据预设的算法标准和预设的多级流水线运算模式计算每个数据源对应的轮密钥数据；再然后，根据算法标准、多级流水线运算模式以及轮密钥数据，对目标数据进行加解密运算，得到每个数据源对应的分组处理数据；最后，再通过预设结果存储器存储分组处理数据。可见，实施这种实施方式，能够进行不同数据源的分组数据运算，从而提升加解密性能。

进一步地，所述获取DMA下发数据，包括：

对DMA存储器下发的数据进行轮询读取，得到DMA下发数据；

将所述DMA下发数据存储至预设分组存储器中；

从所述预设分组存储器中读取所述DMA下发数据。

在上述实现过程中，该方法在获取DMA下发数据的过程中，可以优先对DMA存储器下发的数据进行轮询读取，得到DMA下发数据；将DMA下发数据存储至预设分组存储器中；从预设分组存储器中读取DMA下发数据。可见，实施这种实施方式，能够通过轮询读取的方法和预设分组存储器的使用获取到更有效的DMA下发数据，从而有利于提高整体的数据处理精度，进而提高加解密性能。

进一步地，所述将所述DMA下发数据存储至预设分组存储器中，包括：

确定每个所述数据源对应目标数据的数据长度；

根据所述数据长度获取每个所述数据源可占用的存储单元数量、每个所述数据源对应的存储单元内部偏移量以及所述预设分组存储器的起始地址；

根据所述起始地址、所述存储单元数量以及所述存储单元内部偏移量计算每个所述数据源对应的写地址；

根据所述写地址将所述目标数据存储至所述预设分组存储器中。

在上述实现过程中，该方法可以在将DMA下发数据存储至预设分组存储器中的过程中，优先确定每个数据源对应目标数据的数据长度；然后，根据数据长度获取每个数据源可占用的存储单元数量、每个数据源对应的存储单元内部偏移量以及预设分组存储器的起始地址；再根据起始地址、存储单元数量以及存储单元内部偏移量计算每个数据源对应的写地址；最后，再根据写地址将目标数据存储至预设分组存储器中。可见，实施这种实施方式，能够更准确有效地存储目标数据，从而提高整体的数据处理效果，进而提高加解密性能。

进一步地，所述从所述预设分组存储器中读取所述DMA下发数据，包括：

根据所述数据长度确定每个所述数据源在所述预设分组存储器中的初始基地址；

根据所述初始基地址、所述存储单元内部偏移量和存储单元数量计算每个所述数据源的读地址；

根据所述读地址和预设流水线运算模式从所述预设分组存储器中读取所述目标数据。

在上述实现过程中，该方法在从预设分组存储器中读取DMA下发数据的过程中，可以优先根据数据长度确定每个数据源在预设分组存储器中的初始基地址；然后再根据初始基地址、存储单元内部偏移量和存储单元数量计算每个数据源的读地址；最后再根据读地址和预设流水线运算模式从预设分组存储器中读取目标数据。可见，实施这种实施方式，能够计算出数据源的读地址，并根据读地址和预设流水线运算模式读取到想要的目标数据，从而使得目标数据可以通过该种特定方式被读取得到，进而提高该目标数据的获取能力。

进一步地，所述通过预设结果存储器存储所述分组处理数据，包括：

对所述分组处理数据进行解析处理，得到所述分组处理数据的结果数据长度和结果写地址；

根据所述结果数据长度和所述结果写地址将所述分组处理数据存储至预设结果存储器中。

在上述实现过程中，该方法在通过预设结果存储器存储分组处理数据的过程中可以优先对分组处理数据进行解析处理，得到分组处理数据的结果数据长度和结果写地址；然后再根据结果数据长度和结果写地址将分组处理数据存储至预设结果存储器中。可见，实施这种实施方式，能够根据结果数据长度和结果写地址来进行分组处理数据的存储，从而提高分组处理数据的存储效果。

本申请实施例第二方面提供了一种数据加解密装置，所述数据加解密装置包括：

获取模块，用于获取DMA下发数据，所述DMA下发数据包括至少一个数据源对应的目标数据；

计算模块，用于根据预设的算法标准和预设的多级流水线运算模式计算每个所述数据源对应的轮密钥数据；

加解密模块，用于根据所述算法标准、所述多级流水线运算模式以及所述轮密钥数据，对所述目标数据进行加解密运算，得到每个所述数据源对应的分组处理数据；

存储模块，用于通过预设结果存储器存储所述分组处理数据。

在上述实现过程中，该数据加解密装置可以通过获取模块来获取DMA下发数据，所述DMA下发数据包括至少一个数据源对应的目标数据；通过计算模块来根据预设的算法标准和预设的多级流水线运算模式计算每个所述数据源对应的轮密钥数据；通过加解密模块来根据所述算法标准、所述多级流水线运算模式以及所述轮密钥数据，对所述目标数据进行加解密运算，得到每个所述数据源对应的分组处理数据；通过存储模块来通过预设结果存储器存储所述分组处理数据。可见，实施这种实施方式，能够进行不同数据源的分组数据运算，从而提升加解密性能。

进一步地，所述获取模块包括：

第一读取子模块，用于对DMA存储器下发的数据进行轮询读取，得到DMA下发数据；

第一存储子模块，用于将所述DMA下发数据存储至预设分组存储器中；

第二读取子模块，用于从所述预设分组存储器中读取所述DMA下发数据。

在上述实现过程中，该数据加解密装置能够通过轮询读取的方法和预设分组存储器的使用获取到更有效的DMA下发数据，从而有利于提高整体的数据处理精度，进而提高加解密性能。

进一步地，所述第一存储子模块包括：

第一单元，用于确定每个所述数据源对应目标数据的数据长度；

第二单元，用于根据所述数据长度获取每个所述数据源可占用的存储单元数量、每个所述数据源对应的存储单元内部偏移量以及所述预设分组存储器的起始地址；

第三单元，用于根据所述起始地址、所述存储单元数量以及所述存储单元内部偏移量计算每个所述数据源对应的写地址；

第四单元，用于根据所述写地址将所述目标数据存储至所述预设分组存储器中。

在上述实现过程中，该数据加解密装置能够更准确有效地存储目标数据，从而提高整体的数据处理效果，进而提高加解密性能。

本申请实施例第三方面提供了一种电子设备，包括存储器以及处理器，所述存储器用于存储计算机程序，所述处理器运行所述计算机程序以使所述电子设备执行本申请实施例第一方面中任一项所述的数据加解密方法。

本申请实施例第四方面提供了一种计算机可读存储介质，其存储有计算机程序指令，所述计算机程序指令被一处理器读取并运行时，执行本申请实施例第一方面中任一项所述的数据加解密方法。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的一种数据加解密方法的流程示意图；

图2为本申请实施例提供的一种另数据加解密方法的流程示意图；

图3为本申请实施例提供的一种数据加解密装置的结构示意图；

图4为本申请实施例提供的一种另数据加解密装置的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

实施例1

请参看图1，图1为本申请实施例提供了一种数据加解密方法的流程示意图。其中，该数据加解密方法包括：

S101、获取DMA下发数据，DMA下发数据包括至少一个数据源对应的目标数据。

本申请实施例中，该方法的执行主体可以为计算机、服务器等计算装置，对此本实施例中不作任何限定。

在本申请实施例中，该方法的执行主体还可以为智能手机、平板电脑等智能设备，对此本实施例中不作任何限定。

本申请实施例中，DMA(Direct Memory Access，直接存储器访问)，DMA传输将数据从一个地址空间复制到另一个地址空间，提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。

本申请实施例所描述的数据加解密方法，可以应用于数据加解密系统，该数据加解密系统包括数据分流模块、存储分组数据RAM、分组数据控制模块、分组数据运算模块以及轮密钥运算模块等，其中，可以通过数据分流模块对DMA下发的数据进行轮询读取，得到DMA下发数据，读取的DMA下发数据的计数对应分组数据运算模块内部相应计数的流水线，举例来说，读取DMA下发数据中的第一个数据，则对应分组数据运算模块内部的第一流水线。

S102、根据预设的算法标准和预设的多级流水线运算模式计算每个数据源对应的轮密钥数据。

S103、根据算法标准、多级流水线运算模式以及轮密钥数据，对目标数据进行加解密运算，得到每个数据源对应的分组处理数据。

本申请实施例中，该算法标准可以为分组对称密码算法，具体可以为SM4分组对称密码算法等，对此本申请实施例不作限定。

S104、通过预设结果存储器存储分组处理数据。

本申请实施例中，该方法能够同时支持分组对称密码算法ECB/CBC/OFB模式下并发运算的硬件实现方法，在不造成硬件资源激增的情况下，实现多个不同数据源并发运算，充分发挥流水线运算机制的优点，提高分组对称密码算法的运算性能。

本申请实施例中，该方法能够在分组对称密码算法的实现基础上进行优化，通过优化分组数据的存储方式以及在分组数据控制模块内部设置两个循环状态环，避免了个别控制模块数据源较大而导致其他分组数据控制模块出现阻塞乱序的情况。在不降低ECB模式运算性能的情况下，避免了CBC模式和OFB模式在运算中出现的流水线资源独占的情况，实现了多路不同数据源并发运算，大大提升了CBC模式和OFB模式的运算性能。

可见，实施本实施例所描述的数据加解密方法，能够优先获取包括至少一个数据源对应的目标数据的DMA下发数据；然后，根据预设的算法标准和预设的多级流水线运算模式计算每个数据源对应的轮密钥数据；再然后，根据算法标准、多级流水线运算模式以及轮密钥数据，对目标数据进行加解密运算，得到每个数据源对应的分组处理数据；最后，再通过预设结果存储器存储分组处理数据。可见，实施这种实施方式，能够进行不同数据源的分组数据运算，从而提升加解密性能。

实施例2

请参看图2，图2为本申请实施例提供的一种数据加解密方法的流程示意图。如图2所示，其中，该数据加解密方法包括：

S201、对DMA存储器下发的数据进行轮询读取，得到DMA下发数据，DMA下发数据包括至少一个数据源对应的目标数据。

本申请实施例中，以SM4分组对称密码算法为例，可以采用FPGA芯片实现SM4分组对称算法，FPGA芯片与多核CPU之间采用PCI-E总线连接，数据通讯采用多队列DMA通道方式。

本申请实施例所描述的数据加解密方法，可以应用于数据加解密系统，该数据加解密系统包括数据分流模块、存储分组数据RAM、分组数据控制模块、分组数据运算模块以及轮密钥运算模块等。

本申请实施例中，存储分组数据RAM是一个双口RAM，写地址和写数据由数据分流模块控制，读地址由分组数据控制模块控制。

本申请实施例中，数据分流模块能够对DMA下发的数据实行轮询读取得到DMA下发数据，还可以通过数据分流模块对DMA下发数据进行数据标识，然后由数据控制模块分发到分组数据运算模块各级流水线进行运算处理，得到的运算结果则根据数据标识返回给相应的预设结果存储器进行缓存。由于运算特性不同，为提高CBC和OFB性能，中间数据均采用RAM进行缓存。

S202、确定每个数据源对应目标数据的数据长度。

S203、根据数据长度获取每个数据源可占用的存储单元数量、每个数据源对应的存储单元内部偏移量以及预设分组存储器的起始地址。

S204、根据起始地址、存储单元数量以及存储单元内部偏移量计算每个数据源对应的写地址。

本申请实施例中，存储分组数据RAM包括预设分组存储器。

本申请实施例中，存储分组数据RAM是一个双口RAM，按照128字节数据为单元划分为多个cell。

本申请实施例中，cell为RAM的基本单元结构，也可以称为存储单元，对此本申请实施例不作限定。

本申请实施例中，一个完整输入数据源可占用的cell数(即存储单元数量)作为每个输入数据源的数据偏移量，RAM(即预设分组存储器)的起始地址加上偏移的cell数(即数据偏移量)作为每个数据源的存储基地址。

本申请实施例中，输入数据源的写地址为存储基地址加上存储单元内部偏移量(例如cell内部的16字节地址偏移)。

S205、根据写地址将目标数据存储至预设分组存储器中。

本申请实施例中，预设分组存储器可以RAM(Random Access Memory，随机存取存储器)。

本申请实施例中，通过预设分组存储器对读取到的目标数据进行缓存。本申请实施例中，RAM也叫主存，是与CPU直接交换数据的内部存储器。它可以随时读写(刷新时除外)，而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储介质。RAM工作时可以随时从任何一个指定的地址写入(存入)或读出(取出)信息。它与ROM的最大区别是数据的易失性，即一旦断电所存储的数据将随之丢失。RAM在计算机和数字系统中用来暂时存储程序、数据和中间结果。

本申请实施例中，实施上述步骤S202～步骤S205，能够将DMA下发数据存储至预设分组存储器中。

S206、根据数据长度确定每个数据源在预设分组存储器中的初始基地址。

S207、根据初始基地址、存储单元内部偏移量和存储单元数量计算每个数据源的读地址。

本申请实施例中，输入数据源的读地址由分组数据控制模块控制，根据流水线的工作与空闲状态判断是否启动对数据源的读操作。

本申请实施例中，在分组数据控制模块中，通过解析输入数据源的数据长度，获取数据所占用cell数以及数据在cell内部的偏移量，RAM的初始基地址(根据数据长度确定)加上数据偏移量(数据所占用cell数以及数据在cell内部的偏移量)作为存储分组数据RAM的读地址，所读取的数据送入分组数据运算模块中，参与相应流水线的运算操作。

S208、根据读地址和预设流水线运算模式从预设分组存储器中读取目标数据。

本申请实施例中，实施上述步骤S206～步骤S208，能够从预设分组存储器中读取DMA下发数据。

本申请实施例中，实施上述步骤S201～步骤S208，能够获取DMA下发数据。

S209、根据预设的算法标准和预设的多级流水线运算模式计算每个数据源对应的轮密钥数据。

本申请实施例中，可以通过轮密钥运算模块计算轮秘钥数据，具体的，当预设的算法标准为SM4分组对称密码算法时，可以采用八级流水线设计方式，每一级流水线的输出结果对应分组数据运算模块中一级流水线的密钥输入，实现八个不同源的分组数据并发运算。

S210、根据算法标准、多级流水线运算模式以及轮密钥数据，对目标数据进行加解密运算，得到每个数据源对应的分组处理数据。

本申请实施例中，当预设的算法标准为SM4分组对称密码算法时，根据SM4算法标准，分组数据运算需要进行32级轮非线性逻辑运算，可以采用八级流水线设计方式，支持八路不同源分组数据同时运算。通过八个子控制模块调度控制，实现八个不同源的分组数据并发轮循迭代运算。每经过一级分组数据运算，输出一个加解密结果发送给分组数据控制模块暂存，分组数据控制模块解析加解密结果，根据运算模式对加解密结果做相应的处理，输出给存储分组结果RAM。

S211、对分组处理数据进行解析处理，得到分组处理数据的结果数据长度和结果写地址。

本申请实施例中，当预设的算法标准为SM4分组对称密码算法时，分组数据控制模块则可以包括八个分组数据控制子模块。分组数据控制模块负责读取数据输入到分组运算单元，并接收分组运算单元的运算结果。

本申请实施例中，分组数据控制模块可以采用req/ack方式传递运算数据。

本申请实施例中，每个分组数据控制子模块对应分组数据运算单元内部的一级流水线，分组数据控制子模块之间存在数据量不均等的情况，为避免个别控制模块数据量大而导致其他分组数据控制子模块出现阻塞乱序的情况，在每个分组数据控制子模块内部设置两个状态环A和B，每个分组数据都存在AB两个状态，AB均为流水线运算状态。初始状态下流水线全部空闲，第一级流水线的初始状态为A，其他各级流水线初始状态均为空闲状态。第一级流水线初始状态A在数据源运算使能有效的情况下启动对存储分组数据RAM的读操作，开启运算模式，置运算信号有效。第二级流水线在第一级流水线运算信号有效及数据准备完毕的情况下，由空闲状态跳转至A状态，开启第二级流水线运算，其他流水线依次类推开启各级流水线运算操作。第一级流水线启动首轮运算操作后，状态由A跳转为B，此时第一级流水线由首轮运算进入次轮运算。在最后一级流水线首轮运算状态A有效时，第一级流水线次轮运算状态B有效，开始读取RAM中同一数据源的第二个数据块。第二级流水线完成首轮运算操作后，以第一级流水线次轮运算状态B有效为使能信号，开启第二级流水线次轮运算操作，其余流水线依次类推开启各级流水线次轮运算操作。第一级流水线开启次轮运算操作后，状态由B跳转为A，在最后一级流水线次轮运算状态B有效的情况下，第一级流水线循环首轮运算操作，其余流水线次轮运算模式参照前一级的运算状态依次开启循环首轮运算操作。

本申请实施例中，在分组数据控制模块内部设置两个循环状态环，可以充分发挥流水线运算机制的优点，实现多路不同数据源同时进行加解密运算，避免了个别控制模块数据源大而导致其他分组数据控制模块出现阻塞乱序的情况。

S212、根据结果数据长度和结果写地址将分组处理数据存储至预设结果存储器中。

本申请实施例中，存储分组数据RAM还可以包括预设结果存储器。其中预设结果存储器也可以为RAM。

本申请实施例中，可以通过分组数据控制模块解析分组数据运算模块所输出的运算结果(分组处理数据)后，根据运算模式的不同，确定返回的数据长度和存储分组结果RAM(即预设结果存储器)的结果写地址。

本申请实施例中，实施上述步骤S211～步骤S212，能够通过预设结果存储器存储所述分组处理数据。

本申请实施例中，该方法能够通过优化分组数据的存储方式以及在分组数据控制模块内部设置两个循环状态环，避免了个别控制模块数据源大而导致其他分组数据控制模块出现阻塞乱序的情况。在不造成硬件资源激增的情况下，实现多个不同数据源并发运算，充分发挥流水线运算机制的优点，在不降低ECB模式运算性能的情况下，避免了CBC模式和OFB模式在运算中出现的流水线资源独占的情况，大大提升了CBC模式和OFB模式的运算性能。在进行SM4 ECB/CBC/OFB交叉运算时，可均衡资源的占用和性能的整体提升提高SM4算法的运算性能。

可见，实施本实施例所描述的数据加解密方法，能够进行不同数据源的分组数据运算，从而提升加解密性能。

实施例3

请参看图3，图3为本申请实施例提供的一种数据加解密装置的结构示意图。如图3所示，该数据加解密装置包括：

获取模块310，用于获取DMA下发数据，DMA下发数据包括至少一个数据源对应的目标数据；

计算模块320，用于根据预设的算法标准和预设的多级流水线运算模式计算每个数据源对应的轮密钥数据；

加解密模块330，用于根据算法标准、多级流水线运算模式以及轮密钥数据，对目标数据进行加解密运算，得到每个数据源对应的分组处理数据；

存储模块340，用于通过预设结果存储器存储分组处理数据。

本申请实施例中，对于数据加解密装置的解释说明可以参照实施例1或实施例2中的描述，对此本实施例中不再多加赘述。

可见，实施本实施例所描述的数据加解密装置，能够进行不同数据源的分组数据运算，从而提升加解密性能。

实施例4

请一并参阅图4，图4是本申请实施例提供的一种数据加解密装置的结构示意图。其中，图4所示的数据加解密装置是由图3所示的数据加解密装置进行优化得到的。如图4所示，获取模块310包括：

第一读取子模块311，用于对DMA存储器下发的数据进行轮询读取，得到DMA下发数据；

第一存储子模块312，用于将DMA下发数据存储至预设分组存储器中；

第二读取子模块313，用于从预设分组存储器中读取DMA下发数据。

作为一种可选的实施方式，第一存储子模块312包括：

第一单元，用于确定每个数据源对应目标数据的数据长度；

第二单元，用于根据数据长度获取每个数据源可占用的存储单元数量、每个数据源对应的存储单元内部偏移量以及预设分组存储器的起始地址；

第三单元，用于根据所述起始地址、所述存储单元数量以及所述存储单元内部偏移量计算每个所述数据源对应的写地址；

第四单元，用于根据所述写地址将所述目标数据存储至所述预设分组存储器中。

作为一种可选的实施方式，所述第二读取子模块313包括：

第五单元，用于根据所述数据长度确定每个所述数据源在所述预设分组存储器中的初始基地址；

第六单元，用于根据所述初始基地址、所述存储单元内部偏移量和存储单元数量计算每个所述数据源的读地址；

第七单元，用于根据所述读地址和预设流水线运算模式从所述预设分组存储器中读取所述目标数据。

作为一种可选的实施方式，存储模块340包括：

解析子模块341，用于对所述分组处理数据进行解析处理，得到所述分组处理数据的结果数据长度和结果写地址；

第二存储子模块342，用于根据所述结果数据长度和所述结果写地址将所述分组处理数据存储至预设结果存储器中。

本申请实施例中，对于数据加解密装置的解释说明可以参照实施例1或实施例2中的描述，对此本实施例中不再多加赘述。

可见，实施本实施例所描述的数据加解密装置，能够进行不同数据源的分组数据运算，从而提升加解密性能。

本申请实施例提供了一种电子设备，包括存储器以及处理器，所述存储器用于存储计算机程序，所述处理器运行所述计算机程序以使所述电子设备执行本申请实施例1或实施例2中任一项数据加解密方法。

本申请实施例提供了一种计算机可读存储介质，其存储有计算机程序指令，所述计算机程序指令被一处理器读取并运行时，执行本申请实施例1或实施例2中任一项数据加解密方法。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (6)

1.一种数据加解密方法，其特征在于，包括：

获取DMA下发数据，所述DMA下发数据包括至少一个数据源对应的目标数据；

根据预设的算法标准和预设的多级流水线运算模式计算每个所述数据源对应的轮密钥数据；

根据所述算法标准、所述多级流水线运算模式以及所述轮密钥数据，对所述目标数据进行加解密运算，得到每个所述数据源对应的分组处理数据；

通过预设结果存储器存储所述分组处理数据；

其中，所述获取DMA下发数据，包括：

对DMA存储器下发的数据进行轮询读取，得到DMA下发数据；

将所述DMA下发数据存储至预设分组存储器中；

从所述预设分组存储器中读取所述DMA下发数据；

其中，所述将所述DMA下发数据存储至预设分组存储器中，包括：

确定每个所述数据源对应目标数据的数据长度；

根据所述数据长度获取每个所述数据源可占用的存储单元数量、每个所述数据源对应的存储单元内部偏移量以及所述预设分组存储器的起始地址；

根据所述起始地址、所述存储单元数量以及所述存储单元内部偏移量计算每个所述数据源对应的写地址；

根据所述写地址将所述目标数据存储至所述预设分组存储器中；

其中，所述根据所述算法标准、所述多级流水线运算模式以及所述轮密钥数据，对所述目标数据进行加解密运算，得到每个所述数据源对应的分组处理数据的步骤包括：

通过八个分组数据控制子模块读取所述目标数据；所述八个分组数据控制子模块对应第一级流水线至第八级流水线；

当第一级流水线状态为A且数据源运算使能有效时，采用req/ack方式传递运算信号有效数据，并根据所述算法标准和所述轮密钥数据，对所述目标数据进行加解密运算，得到第一加解密结果，再调整所述第一级流水线状态为B；

当第二级流水线状态至第八级流水线状态为A且检测到所述运算信号有效数据时，采用req/ack方式传递所述运算信号有效数据，并根据所述算法标准和所述轮密钥数据，对所述目标数据进行加解密运算，得到第二加解密结果至第八加解密结果，再对应调整所述第二级流水线状态至第八级流水线状态为B；

当第一级流水线状态为B且检测到与所述第八级流水线相对应的所述运算信号有效数据时，采用req/ack方式传递运算信号有效数据，并根据所述算法标准和所述轮密钥数据，对所述目标数据进行加解密运算，得到新第一加解密结果，再调整所述第一级流水线状态为A；

当第二级流水线状态至第八级流水线状态为B且检测到所述运算信号有效数据时，采用req/ack方式传递所述运算信号有效数据，并根据所述算法标准和所述轮密钥数据，对所述目标数据进行加解密运算，得到新第二加解密结果至新第八加解密结果，再对应调整所述第二级流水线状态至第八级流水线状态为A；

对所述第一加解密结果至所述第八加解密结果、所述新第一加解密结果至新第八加解密结果进行汇总处理，得到每个所述数据源对应的分组处理数据。

2.根据权利要求1所述的数据加解密方法，其特征在于，所述从所述预设分组存储器中读取所述DMA下发数据，包括：

根据所述数据长度确定每个所述数据源在所述预设分组存储器中的初始基地址；

根据所述初始基地址、所述存储单元内部偏移量和存储单元数量计算每个所述数据源的读地址；

根据所述读地址和预设流水线运算模式从所述预设分组存储器中读取所述目标数据。

3.根据权利要求1所述的数据加解密方法，其特征在于，所述通过预设结果存储器存储所述分组处理数据，包括：

对所述分组处理数据进行解析处理，得到所述分组处理数据的结果数据长度和结果写地址；

根据所述结果数据长度和所述结果写地址将所述分组处理数据存储至预设结果存储器中。

4.一种数据加解密装置，其特征在于，所述数据加解密装置包括：

获取模块，用于获取DMA下发数据，所述DMA下发数据包括至少一个数据源对应的目标数据；

计算模块，用于根据预设的算法标准和预设的多级流水线运算模式计算每个所述数据源对应的轮密钥数据；

加解密模块，用于根据所述算法标准、所述多级流水线运算模式以及所述轮密钥数据，对所述目标数据进行加解密运算，得到每个所述数据源对应的分组处理数据；

存储模块，用于通过预设结果存储器存储所述分组处理数据；

所述加解密模块，具体用于通过八个分组数据控制子模块读取所述目标数据；所述八个分组数据控制子模块对应第一级流水线至第八及流水线；

当第一级流水线状态为A且数据源运算使能有效时，采用req/ack方式传递运算信号有效数据，并根据所述算法标准和所述轮密钥数据，对所述目标数据进行加解密运算，得到第一加解密结果，再调整所述第一级流水线状态为B；

当第二级流水线状态至第八级流水线状态为A且检测到所述运算信号有效数据时，采用req/ack方式传递所述运算信号有效数据，并根据所述算法标准和所述轮密钥数据，对所述目标数据进行加解密运算，得到第二加解密结果至第八加解密结果，再对应调整所述第二级流水线状态至第八级流水线状态为B；

当第一级流水线状态为B且检测到与所述第八级流水线相对应的所述运算信号有效数据时，采用req/ack方式传递运算信号有效数据，并根据所述算法标准和所述轮密钥数据，对所述目标数据进行加解密运算，得到新第一加解密结果，再调整所述第一级流水线状态为A；

当第二级流水线状态至第八级流水线状态为B且检测到所述运算信号有效数据时，采用req/ack方式传递所述运算信号有效数据，并根据所述算法标准和所述轮密钥数据，对所述目标数据进行加解密运算，得到新第二加解密结果至新第八加解密结果，再对应调整所述第二级流水线状态至第八级流水线状态为A；

对所述第一加解密结果至所述第八加解密结果、所述新第一加解密结果至新第八加解密结果进行汇总处理，得到每个所述数据源对应的分组处理数据；

其中，所述获取模块包括：

第一读取子模块，用于对DMA存储器下发的数据进行轮询读取，得到DMA下发数据；

第一存储子模块，用于将所述DMA下发数据存储至预设分组存储器中；

第二读取子模块，用于从所述预设分组存储器中读取所述DMA下发数据；

其中，所述第一存储子模块包括：

第一单元，用于确定每个所述数据源对应目标数据的数据长度；

第二单元，用于根据所述数据长度获取每个所述数据源可占用的存储单元数量、每个所述数据源对应的存储单元内部偏移量以及所述预设分组存储器的起始地址；

第三单元，用于根据所述起始地址、所述存储单元数量以及所述存储单元内部偏移量计算每个所述数据源对应的写地址；

第四单元，用于根据所述写地址将所述目标数据存储至所述预设分组存储器中。

5.一种电子设备，其特征在于，所述电子设备包括存储器以及处理器，所述存储器用于存储计算机程序，所述处理器运行所述计算机程序以使所述电子设备执行权利要求1至3中任一项所述的数据加解密方法。

6.一种可读存储介质，其特征在于，所述可读存储介质中存储有计算机程序指令，所述计算机程序指令被一处理器读取并运行时，执行权利要求1至3任一项所述的数据加解密方法。