CN103676357A - 彩膜基板及其制造方法和液晶显示面板 - Google Patents
彩膜基板及其制造方法和液晶显示面板 Download PDFInfo
- Publication number
- CN103676357A CN103676357A CN201310687422.6A CN201310687422A CN103676357A CN 103676357 A CN103676357 A CN 103676357A CN 201310687422 A CN201310687422 A CN 201310687422A CN 103676357 A CN103676357 A CN 103676357A
- Authority
- CN
- China
- Prior art keywords
- electrode layer
- common electrode
- membrane substrates
- color membrane
- basic unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了提供了一种彩膜基板及其制造方法和液晶显示面板，该彩膜基板包括：第一衬底基板和公共电极层，所述公共电极层位于所述第一衬底基板的上方，所述公共电极层中设置有镂空结构，所述镂空结构和与所述彩膜基板相对设置的阵列基板上的数据线相对设置，本发明提供的技术方案通过将镂空结构与阵列基板上的数据线相对设置，从而使得数据线与公共电极层之间的电容减小，降低了数据线上的负载，从而降低了数据线上信号的延迟。
Description
技术领域
本发明涉及显示技术领域，特别涉及彩膜基板及其制造方法和液晶显示面板。
背景技术
在液晶显示技术领域中，由于液晶显示面板的产品性能提高，液晶显示面板的耗能随之变高。
图1为现有技术中液晶显示面板的结构示意图，图2为图1中像素单元区域的截面图，如图1和图2所示，该液晶显示面板包括阵列基板1、彩膜基板2、设置于阵列基板1和彩膜基板2之间液晶层和将液晶层密封的封框胶4，其中，阵列基板1包括：第二衬底基板11和交叉设置在第二衬底基板11上的栅线6与数据线5（数据线在图2中未示出），栅线6和数据线5限定出像素单元，在栅线6和数据线5交叉处设置有薄膜场效应晶体管（Thin Film Transistor，简称TFT），像素单元内设置有像素电极，其中，TFT包括：栅极12、设置于栅极12上的栅极绝缘层13、设置与栅极绝缘层13上的半导体有源层14和设置于半导体有源层上的源极15与漏极16，源极15与数据线5连接，漏极16与像素电极连接，此外，第二衬底基板11上还设置有驱动芯片18，全部数据线5均与驱动芯片18连接。
图3为图1中彩膜基板的结构示意图，如图3所示，彩膜基板2包括：第一衬底基板7、设置于第一衬底基板7上的彩膜层、设置于彩膜层上的公共电极层3和位于公共电极层3上的隔垫物10，其中，公共电极层3是通过离子体增强化学气相沉积（Plasma EnhancedChemical Vapor Deposition，简称PECVD）设备沉积一层透明导电材料而形成，且没有进行构图工艺处理，因此，该公共电极层3具有整面性；彩膜层包括：黑矩阵9和彩色矩阵图像8，其中黑矩阵9与隔垫物10、栅线6、数据线5、TFT等结构对应设置，以起到遮光的作用。
封框胶4内设置有导电粒子，封框胶4与公共电极层3的四个侧面均连接，阵列基板1上的驱动芯片18可产生的公共电极信号并通过封框胶4传输至公共电极层3。在阵列基板1上的驱动芯片18位于封框胶4所限定的区域外，在封框胶4所限定的区域内包括：显示区域和非显示区域，像素电极位于显示区域内。
在现有技术中，数据线上的负载主要包括：数据线自身电阻Rdata、数据线与栅线之间的电容Cgd、数据线与像素电极之间的电容Cpd和数据线与公共电极间的电容Cdcom，同时，由于公共电极呈现整面性，使得数据线与公共电极间的电容Cdcom较大，从而造成数据线上负载较大，进而使得数据线上的信号延迟较多。
发明内容
本发明提供一种彩膜基板及其制造方法和显示面板，该彩膜基板有效降低了公共电极层与阵列基板上数据线之间的电容，从而降低了数据线上的负载，实现了数据线低功耗。
为实现上述目的，本发明提供一种彩膜基板，该彩膜基板包括：第一衬底基板和公共电极层，所述公共电极层位于所述第一衬底基板的上方，所述公共电极层中设置有镂空结构，所述镂空结构和与所述彩膜基板相对设置的阵列基板上的数据线相对设置。
可选地，所述公共电极层包括：若干个纵向排列的公共电极条，所述镂空结构位于相邻所述公共电极条之间。
可选地，所述公共电极层朝向所述阵列基板的驱动芯片的一侧位于所述彩膜基板的显示区域内。
可选地，所述镂空结构的宽度大于所述数据线的宽度。
为实现上述目的，本发明还提供一种液晶显示面板，该液晶显示面板包括：相对设置的彩膜基板和阵列基板，所述彩膜基板采用上述的彩膜基板。
为实现上述目的，本发明还提供一种彩膜基板的制造方法，该彩膜基板的制造方法包括：
在所述第一衬底基板上形成公共电极层基层；
对所述公共电极层基层进行构图工艺形成公共电极层和镂空结构，所述镂空结构和与所述彩膜基板相对设置的阵列基板上的数据线相对设置。
可选地，所述公共电极层包括：若干个纵向排列的公共电极条，所述镂空结构位于相邻所述公共电极条之间。
可选地，所述公共电极层朝向所述阵列基板的驱动芯片的一侧位于所述彩膜基板的显示区域内。
可选地，所述在第一衬底基板上形成公共电极层基层之前还包括：
在所述第一衬底基板上形成彩膜层，所述彩膜层包括：黑矩阵和彩色矩阵图形；
所述在第一衬底基板上形成公共电极层基层包括：
在所述彩膜层上形成公共电极层基层。
可选地，所述第一衬底基板上形成公共电极层基层之后还包括：
在所述公共电极层基层上形成隔垫物基层；
所述对所述公共电极层基层进行构图工艺形成镂空结构和公共电极层包括：
对所述隔垫物基层和所述公共电极层基层同时进行构图工艺形成隔垫物、镂空结构和公共电极层。
本发明具有以下有益效果：
本发明提供一种彩膜基板及其制造方法和液晶显示面板，其中，该彩膜基板包括第一衬底基板和公共电极层，公共电极层中设置有镂空结构，镂空结构与阵列基板上的数据线相对设置，从而使得数据线与公共电极层之间的电容减小，降低了数据线上的负载，从而降低了数据线上信号的延迟。
附图说明
图1为现有技术中液晶显示面板的结构示意图；
图2为图1中像素单元区域的截面图；
图3为图1中彩膜基板的结构示意图；
图4为本发明实施例一提供的彩膜基板的结构示意图；
图5为图4中像素单元区域的截面图；
图6为将图4所示的彩膜基板与阵列基板相对设置时的示意图；
图7为图6中像素单元区域的截面图；
图8为本发明实施例四提供的彩膜基板的制造方法的流程图；
图9a为在第一衬底基板上形成彩膜层的示意图；
图9b为在彩膜层上形成公共电极层基层的示意图；
图9c为在公共电极层基层上形成隔垫物基层的示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的彩膜基板及其制造方法和液晶显示面板进行详细描述。
实施例一
图4为本发明实施例一提供的彩膜基板的结构示意图，图5为图4中像素单元区域内彩膜基板的截面图，如图4和图5所示，该彩膜基板包括：第一衬底基板7和公共电极层3，公共电极层3位于第一衬底基板7的上方，公共电极层3中设置有镂空结构17，镂空结构17和与彩膜基板相对设置的阵列基板上的数据线相对设置。
本发明中，在公共电极层3上设置镂空结构17，使得公共电极层3为非整面性，同时，由于镂空结构17与数据线相对设置，使得公共电极层3不再与数据线相对设置，从而减小了公共电极层3与数据线之间的电容，进而实现了数据线上负载的降低和液晶显示面板功耗的降低。
可选地，公共电极层3包括：若干个纵向排列的公共电极条，镂空结构17位于相邻公共电极条之间。在图4中，公共电极层3包括若干个公共电极条，相邻公共电极条之间形成有间隔，该间隔即为本实施例中的镂空结构17。需要说明的是，本实施例中的公共电极层3的结构不仅限于图4所示的情况，只要公共电极层3中形成有镂空结构，且镂空结构与数据线相对设置的技术方案均应属于本发明的保护范围。
图6为将图4所示的彩膜基板与阵列基板相对设置时的示意图；图7为图6中像素单元区域的截面图，如图6和图7所示，在图6中，公共电极层3朝向阵列基板1的驱动芯片18的一侧位于彩膜基板2的显示区域内。在阵列基板1上的数据线5将汇聚于驱动芯片18处，使得驱动芯片18处的数据线5布线密度较大，进而使得此处数据线5与公共电极层3之间的寄生电容较大。由于在封框胶4所限定的区域外以及封框胶4所限定的区域内的非显示区域并不具备像素显示功能，将不具备像素显示功能区域内的公共电极层3去除，可在不影响显示面板的显示功能的前提下，实现公共电极层3与数据线5之间的电容的降低。
可选地，镂空结构17的宽度大于数据线5的宽度。将镂空结构17的宽度设置的大于数据线5的宽度，可进一步的减小公共电极层3与数据线5之间的电容。需要说明的是，在不影响显示面板的显示效果的前提下，镂空结构17的宽度越大，公共电极层3与数据线5之间的电容越低。
本发明实施例一提供了一种彩膜基板，该彩膜基板包括第一衬底基板和公共电极层，公共电极层中设置有镂空结构，镂空结构与阵列基板上的数据线相对设置，从而使得数据线与公共电极层之间的电容减小，降低了数据线上的负载，从而降低了数据线上信号的延迟。
实施例二
本发明实施例二提供一种液晶显示面板，该液晶显示面板包括：相对设置的彩膜基板和阵列基板，彩膜基板采用上述实施例一中的彩膜基板，具体可参见上述实施例一中的描述，此处不再赘述。
本发明实施例二提供了一种液晶显示面板，该液晶显示面板包括：相对设置的彩膜基板和阵列基板，彩膜基板包第一衬底基板和公共电极层，公共电极层中设置有镂空结构，镂空结构与阵列基板上的数据线相对设置，从而使得数据线与公共电极层之间的电容减小，降低了数据线上的负载，从而降低了数据线上信号的延迟，同时，由于数据线上负载的降低，使得液晶显示面板功耗的降低。
实施例三
本发明实施例三提供一种彩膜基板的制造方法，该彩膜基板的制造方法包括：
步骤101：在第一衬底基板上形成公共电极层基层。
通过化学气象沉积技术，在第一衬底基板上形成一层公共电极层基层。
步骤102：对公共电极层基层进行构图工艺形成公共电极层和镂空结构，镂空结构和与彩膜基板相对设置的阵列基板上的数据线相对设置。
对公共电极层基层进行构图工艺以形成公共电极层和镂空结构，且镂空结构与阵列基板上的数据线相对设置，从而实现公共电极层与数据线之间电容的降低。需要说明的是，本发明中所称的构图工艺包括光刻胶涂布、掩模、曝光、显影、刻蚀、光刻胶剥离等部分或全部工艺，光刻胶以正性光刻胶为例，但是这并非对本发明的限制。
可选地，公共电极层包括：若干个纵向排列的公共电极条，镂空结构位于相邻公共电极条之间。本发明中可将公共电极层基层刻蚀为若干个纵向排列的公共电极条，相邻公共电极条之间形成有间隔，该间隔即为镂空结构。
可选地，公共电极层朝向阵列基板的驱动芯片的一侧位于彩膜基板的显示区域内。在阵列基板上数据线将汇聚于驱动芯片处，使得驱动芯片处的数据线布线密度较大，进而使得此处数据线与公共电极层之间的寄生电容较大。由于在封框胶所限定的区域外以及封框胶所限定的区域内的非显示区域并不具备像素显示功能，将不具备像素显示功能区域内的公共电极层去除，可在不影响显示面板的显示功能的前提下，实现公共电极层与数据线之间的电容的降低
上述实施例一中的彩膜基板可通过本实施例所提供的制造方法进行制造。
本发明实施例三提供了一种彩膜基板的制造方法，该彩膜基板的制造方法可包括：相对设置的彩膜基板和阵列基板，彩膜基板包第一衬底基板和公共电极层，公共电极层中设置有镂空结构，镂空结构与阵列基板上的数据线相对设置，从而使得数据线与公共电极层之间的电容减小，降低了数据线上的负载，从而降低了数据线上信号的延迟
实施例四
图8为本发明实施例四提供的彩膜基板的制造方法的流程图，如图8所示，该彩膜基板的制造方法包括：
步骤201：在第一衬底基板上形成彩膜层，彩膜层包括：黑矩阵和彩色矩阵图形。
图9a为在第一衬底基板上形成彩膜层的示意图，如图9a所示，在第一衬底基板7上先形成黑矩阵9，黑矩阵9限定出像素单元区域，再在像素单元区域内形成彩色矩阵图形8。形成彩膜层的过程与现有技术相同，此处不再赘述。
步骤202：在彩膜层上形成公共电极层基层。
图9b为在彩膜层上形成公共电极层基层的示意图，如图9b所示，通过化学气象沉积技术在彩膜层上形成一层公共电极层基层19。
步骤203：在公共电极层基层上形成隔垫物基层。
图9c为在公共电极层基层上形成隔垫物基层的示意图，如图9c所示，通过化学气象沉积技术在公共电极层基层19上形成一层隔垫物基层20。
步骤204：对隔垫物基层和公共电极层基层同时进行构图工艺形成隔垫物、镂空结构和公共电极层。
再次参考图5，通过半色调掩膜（Half Tone Mask，简称HTM）技术对隔垫物基层20和公共电极层基层19同时进行构图工艺，以形成隔垫物10、镂空结构17和公共电极层3。需要说明的是，图5中所示为隔垫物10与数据线相对设置时的情况，此时在隔垫物10下方的公共电极层基层19没有被刻蚀掉，而隔垫物周围的公共电极基层19均被刻蚀掉；当隔垫物10不与数据线相对设置时，隔垫物10周围的公共电极基层19不会被刻蚀掉，此种情况的附图未示出。
通过HTM技术将隔垫物基层20和公共电极层基层19同时进行构图工艺，在不增加原有工序、不影响显示效果的情况下，实现了数据线与公共电极层之间的电容减小，使得数据线上负载的降低，进而实现了液晶显示面板的功耗的降低。
本发明实施例四提供了一种彩膜基板的制造方法，该制造方法通过HTM技术将隔垫物基层和公共电极层基层同时进行构图工艺，在不增加原有工序、不影响显示效果的情况下，实现了数据线与公共电极层之间的电容减小，使得数据线上负载的降低，进而实现了液晶显示面板的功耗的降低。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种彩膜基板，其特征在于，包括：第一衬底基板和公共电极层，所述公共电极层位于所述第一衬底基板的上方，所述公共电极层中设置有镂空结构，所述镂空结构和与所述彩膜基板相对设置的阵列基板上的数据线相对设置。
2.根据权利要求1所述的彩膜基板，其特征在于，所述公共电极层包括：若干个纵向排列的公共电极条，所述镂空结构位于相邻所述公共电极条之间。
3.根据权利要求1所述的彩膜基板，其特征在于，所述公共电极层朝向所述阵列基板的驱动芯片的一侧位于所述彩膜基板的显示区域内。
4.根据权利要求1所述的彩膜基板，其特征在于，所述镂空结构的宽度大于所述数据线的宽度。
5.一种液晶显示面板，其特征在于，包括：相对设置的彩膜基板和阵列基板，所述彩膜基板采用权利要求1-4中任一所述的彩膜基板。
6.一种彩膜基板的制造方法，其特征在于，包括：
在所述第一衬底基板上形成公共电极层基层；
对所述公共电极层基层进行构图工艺形成公共电极层和镂空结构，所述镂空结构和与所述彩膜基板相对设置的阵列基板上的数据线相对设置。
7.根据权利要求6所述的彩膜基板的制造方法，其特征在于，所述公共电极层包括：若干个纵向排列的公共电极条，所述镂空结构位于相邻所述公共电极条之间。
8.根据权利要求6所述的彩膜基板的制造方法，其特征在于，所述公共电极层朝向所述阵列基板的驱动芯片的一侧位于所述彩膜基板的显示区域内。
9.根据权利要求6所述的彩膜基板的制造方法，其特征在于，所述在第一衬底基板上形成公共电极层基层之前还包括：
在所述第一衬底基板上形成彩膜层，所述彩膜层包括：黑矩阵和彩色矩阵图形；
所述在第一衬底基板上形成公共电极层基层包括：
在所述彩膜层上形成公共电极层基层。
10.根据权利要求6-9中任一所述的彩膜基板的制造方法，其特征在于，所述第一衬底基板上形成公共电极层基层之后还包括：
在所述公共电极层基层上形成隔垫物基层；
所述对所述公共电极层基层进行构图工艺形成镂空结构和公共电极层包括：
对所述隔垫物基层和所述公共电极层基层同时进行构图工艺形成隔垫物、镂空结构和公共电极层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310687422.6A CN103676357A (zh) | 2013-12-13 | 2013-12-13 | 彩膜基板及其制造方法和液晶显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310687422.6A CN103676357A (zh) | 2013-12-13 | 2013-12-13 | 彩膜基板及其制造方法和液晶显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103676357A true CN103676357A (zh) | 2014-03-26 |
Family
ID=50314389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310687422.6A Pending CN103676357A (zh) | 2013-12-13 | 2013-12-13 | 彩膜基板及其制造方法和液晶显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103676357A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106980203A (zh) * | 2017-06-07 | 2017-07-25 | 京东方科技集团股份有限公司 | 一种彩膜基板、显示面板及显示装置 |
| CN107065329A (zh) * | 2017-06-05 | 2017-08-18 | 京东方科技集团股份有限公司 | 显示基板以及制备方法、显示装置 |
| CN107121802A (zh) * | 2017-05-05 | 2017-09-01 | 惠科股份有限公司 | 一种显示面板和显示面板的制造方法 |
| CN109856870A (zh) * | 2019-03-28 | 2019-06-07 | 惠科股份有限公司 | 显示面板及显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1612025A (zh) * | 2003-10-28 | 2005-05-04 | 三星Sdi株式会社 | 液晶显示器 |
| CN1729422A (zh) * | 2003-01-30 | 2006-02-01 | 三星电子株式会社 | 液晶显示装置 |
-
2013
- 2013-12-13 CN CN201310687422.6A patent/CN103676357A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1729422A (zh) * | 2003-01-30 | 2006-02-01 | 三星电子株式会社 | 液晶显示装置 |
| CN1612025A (zh) * | 2003-10-28 | 2005-05-04 | 三星Sdi株式会社 | 液晶显示器 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107121802A (zh) * | 2017-05-05 | 2017-09-01 | 惠科股份有限公司 | 一种显示面板和显示面板的制造方法 |
| WO2018201510A1 (zh) * | 2017-05-05 | 2018-11-08 | 惠科股份有限公司 | 一种显示面板和显示面板的制造方法 |
| CN107065329A (zh) * | 2017-06-05 | 2017-08-18 | 京东方科技集团股份有限公司 | 显示基板以及制备方法、显示装置 |
| WO2018223701A1 (zh) * | 2017-06-05 | 2018-12-13 | 京东方科技集团股份有限公司 | 显示基板、显示面板以及制备方法 |
| US10866468B2 (en) | 2017-06-05 | 2020-12-15 | Hefei Boe Optoelectronics Technology Co., Ltd. | Display substrate, display panel, and method for preparing the same |
| CN106980203A (zh) * | 2017-06-07 | 2017-07-25 | 京东方科技集团股份有限公司 | 一种彩膜基板、显示面板及显示装置 |
| CN106980203B (zh) * | 2017-06-07 | 2019-05-17 | 京东方科技集团股份有限公司 | 一种彩膜基板、显示面板及显示装置 |
| US11175528B2 (en) | 2017-06-07 | 2021-11-16 | Ordos Yuansheng Optoelectronics Co., Ltd. | Color filter substrate, display panel, and display device |
| CN109856870A (zh) * | 2019-03-28 | 2019-06-07 | 惠科股份有限公司 | 显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103941507B (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN103018991B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN101644863B (zh) | Tft-lcd像素结构及其制造方法 | |
| CN105159001A (zh) | 阵列基板及其制造方法、显示面板以及显示装置 | |
| CN207650508U (zh) | 一种阵列基板及显示装置 | |
| CN104280951A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN104007574B (zh) | 一种阵列基板、显示装置及其制造方法 | |
| CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
| US20150378229A1 (en) | Pixel structure and liquid crystal panel | |
| CN106847836B (zh) | Tft基板及其制作方法 | |
| CN102967978B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN104049430A (zh) | 一种阵列基板、显示装置及其制造方法 | |
| CN104216183A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN105319792B (zh) | 阵列基板及液晶显示面板 | |
| CN103676357A (zh) | 彩膜基板及其制造方法和液晶显示面板 | |
| CN103885261A (zh) | 像素结构、阵列基板、显示装置及像素结构的制造方法 | |
| CN104733456A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN202975549U (zh) | 一种阵列基板及显示装置 | |
| CN103681514B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102779783A (zh) | 一种像素结构及其制造方法、显示装置 | |
| CN103246117A (zh) | 一种双栅型薄膜晶体管液晶显示装置的像素结构 | |
| CN104656305A (zh) | 一种彩膜显示层、显示面板及制备方法 | |
| CN103715135A (zh) | 一种过孔及其制作方法、阵列基板 | |
| CN203232230U (zh) | 一种阵列基板及显示装置 | |
| CN105097826A (zh) | Goa单元及其制作方法、显示基板、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140326 |