CN1036467A - 包括显示更新方法的计算机工作站 - Google Patents

包括显示更新方法的计算机工作站 Download PDF

Info

Publication number
CN1036467A
CN1036467A CN88103173A CN88103173A CN1036467A CN 1036467 A CN1036467 A CN 1036467A CN 88103173 A CN88103173 A CN 88103173A CN 88103173 A CN88103173 A CN 88103173A CN 1036467 A CN1036467 A CN 1036467A
Authority
CN
China
Prior art keywords
video
address
signal
storage
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN88103173A
Other languages
English (en)
Other versions
CN1011444B (zh
Inventor
约翰·基尔科
乔治·H·洛德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of CN1036467A publication Critical patent/CN1036467A/zh
Publication of CN1011444B publication Critical patent/CN1011444B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005Adapting incoming signals to the display format of the display terminal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Image Input (AREA)
  • Image Processing (AREA)
  • Digital Computer Display Output (AREA)
  • Television Signal Processing For Recording (AREA)
  • Computer And Data Communications (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

计算机工作站包括一个处理机、一个或多个输入 /输出设备、一个程序存储器以及一个用于监视器的 视频存储器。仲裁电路从处理机和输入/输出设备 中选出一个跟程序存储器及视频存储器进行双向数 据传输。一个主控制电路控制跟程序存储器和视频 存储器的双向传输的时序,并且周期地启动视频更新 传输,把视频信息从视频存储器传送到控制监视器的 视频控制电路。当正在进行视频更新时,主控制电路 暂停处理机和各输入/输出设备对存储器的其他传 输请求。

Description

本发明一般地涉及到数字式数据处理系统,或计算机系统,较具体地涉及到计算机工作站。
不久之前,计算机系统还一直是一些大的昂贵的机器,一般讲,它们太贵了,不可能把一个整个的计算机系统供一个人专用。然而,随着大规模和超大规模集成电路技术的发展,出现了微处理器,使得为个人装备一个计算机系统成为合算的了。个人计算机或更先进些的计算机工作站允许个人单独利用他或她的计算机做各种工作,包括字处理、记帐和编制财政计划以及计算机辅助设计和工程技术应用。在很多情况下,个人计算机和工作站通过一个网络连结到一个较大的小型计算机或主机,后者提供大规模数据存储和数据库管理能力,并管理诸如打印机和远程通信接口等辅助设备。这种结构使在各个人计算机和工作站工作的用户间可以共享信息。此外,大计算机还可以进行复杂的或冗长的运算,像帐单的重新清算,和处理工程模拟等。
一般,一个计算机工作站包括一个处理器,一个存储器,辅助存储器(如磁盘),一个供用户输入数据的键盘以及一个向用户显示输出结果的视频显示器。此外,如果一个工作站要在一个网络里使用,还需有一个网络接口。处理机包括一微处理器芯片,还可能有一个或数个辅助处理器芯片来处理一些特殊的指令,特别是浮点指令。存储器包括一个只读存储器(ROM),通常它装有操作系统的引导部分;读写随机存取存储器(RAM),用于存放程序指令和数据,包括操作系统的其它部分;以及视频随机存取存储器(有关要在监视器上显示的图象的数据就存放其中)。
当工作站开始工作时,处理机首先按照在引导ROM里的引导指令工作,再把操作系统的其余部分以及其它程序和数据从磁盘存储器中装入RAM。在随后执行程序的过程中,处理机可能把要显示的数据写入显示RAM中去。网络接口也连到RAM使从网络来的数据可以装入RAM或使要从RAM取出的数据可以传输到网络去。控制视频显示的电路从视频RAM中读出数据,并按照这些数据产生视频信号送到视频显示器。显示器再根据此视频信号产生一个图象给用户看看。
处理机、磁盘存储设备、网络接口和视频控制电路都连接到存储器的一个或几个部分以便对其写入或从其中取出数据。(用户通过键盘的输入一般作为处理机的中断服务来处理而不是直接送入存储器)通常存储器的所有各部分,即引导ROM、RAM和视频RAM占据单一地址空间,也就是说,引导ROM、RAM和显示RAM的地址互不重叠,此外,磁盘存储设备和网络接口中总有一些控制和状态寄存器,它们也要占据这个地址空间的一部分。这样,如果处理机要跟在引导ROM、RAM,显示RAM中的某一存储单元或者磁盘存储设备或网络接口中的某一寄存器进行数据传送,那么处理机在这传送期间发出的地址就完全地标识了该单元。
视频显示部件所显示的视频图象是“实时”的,也就是说,图象要无延迟地产生,而不致影响用户所看到的图象的完整性。因此,视频控制电路必须能够及时地从显示RAM中取得数据。然而,这种对存储器的访问可能受到处理机、磁盘设备或网络接口对存储器的存放请求的妨碍。通常,一个工作站有一个仲裁机构,它对可能要求访问存储器的各种设备,像处理机、显示控制电路,网络接口和磁盘设备等发出的存储器访问请求进行裁决。但是,这要求有一种复杂的机构来保证视频控制电路能够及时地访问存储器,特别是视频RAM,以保持视频显示图象的完整性。
本发明提供了一种新的改进的计算机工作站,可以保证视频控制电路能够及时地访问视频RAM。
概括地说,这种新的工作站包括一个处理机和各种输入/输出设备(例如磁盘设备及/或网络接口)以及一个主控制电路,这个主控制电路控制对一包含有视频存贮器的公用存储器的所有访问,并能按要求从视频存储器中取出视频信息,以保证在监视器上不间断地显示。由处理机决定在处理机本身或磁盘设备或网络接口中那一个可以跟存储器进行传输操作。当主控制电路处在从视频存储器传输视频信息的过程中,它禁止其它设备访问存储器。
本发明具有在所附的权利要求中指出的特点。结合附图参阅下面的叙述可以更好地理解本发明的上述优点和其他优点,附图中:
图1,描述根据本发明制作的一个计算机工作站的总体方框图;
图2描述在图1中所述的计算机工作站的主控制电路的功能框图;
图1为根据本发明制作的一个计算机工作站的总体方框图。按照图1,该工作站有一个处理机10。该处理机10包括一个中央处理单元(CPU)11和一个浮点加速处理器12。它们通过缓冲器13向系统中的其他设备发送地址和传送数据,包括程序指令和程序数据等信息。浮点加速处理器12用来加快浮点指令的处理。处理机10产生并发送一个自激系统时钟信号SYS    CLK以同步工作站中的各种事件。在一种实施例中,处理机10跟一个多相时钟同步地工作,此时以系统时钟信号SYS    CLK的各连续前沿作为该处理机多相时钟的连续相信号。
该工作站还有一个读/写随机存取存储器20,它有许多可寻址的存储单元来存放可改变的程序指令和数据。一个只读存储器21也有许多可寻址的存储单元,存放一些固定的程序指令,包括一个引导程序和操作系统的某些部分,例如各种服务子程序。这些服务子程序用来处理系统可能有的各种输入/输出设备(像一个或几个磁盘设备23或一个网络接口24)发出的中断请求。只读存储器21还在预先规定的位置存放许多中断矢量14。每个中断矢量指向一个中断服务程序在随机存取存储器20或只读存储器21中的位置,该中断服务程序处理一种要求处理机10作中断服务的部件发出的中断请求。
按常规,该系统还有其他输入/输出设备,像各种串行或并行通信设备(图中未画出),它们通过公共电话网双向传送信息及向打印机传送信息以得到硬拷贝输出。同这些设备传送信息的方式跟同磁盘设备23及网络接口24传送信息的方式相似,所以这里就不再进一步叙述这些设备了。
此外,还有一个读/写随机存取存储器用作视频存储器22,它在一些可寻址的存储单元中存放在显示监视器(未画出)上显示的图象细节的视频数据。在一个具体实施例中,视频存储器22中有一个要在显示器上显示的图象的“位映像”表,也就是说,存放在视频存储器22中各可寻址单元中的各数据位跟显示的各个象素直接相对应。
如上所述,处理机10能够读出存放在随机存取存储器20,只读存储器21以及(通过一个驱动器27读出)视频存储器22中各个可寻址存储单元中的信息。它也能够把信息写入在随机存取存储器20和视频存储器22中的可寻址存储单元。
此外,顺序存放在视频存储器22中许多存储单元里的信息每次并行地周期传送到一个移位寄存器25以更新其内容。根据视频显示控制电路发出的视频移位寄存器移位时钟信号VSR    SCLK,移位寄存器25把它寄存的内容串行移出送到常规的视频显示控制电路(未画出)。视频显示控制电路根据视频移位寄存器25的内容以大家已知的方式产生视频信号,控制监视器并显示出一个图象。
最好用驱动器27把视频存储器22的数据输出端及,特别是,视频移位寄存器25的数据输入端跟数据/地址线15隔离开来,因为如下所述,在视频移位寄存器更新操作期间在数据/地址线15上可能有信号。
处理机10也能够读出存放在磁盘设备23和网络接口24的控制和状态寄存器(未作出)里的信息及把信息传送到这些寄存器去控制相应的部件。跟在随机存取存储器20,只读存储器21和视频存储器22中的存储单元一样,这些控制和状态寄存器也由地址来标识。按照选定的条件,例如检测到一个错误或者完成一个磁盘读或写操作,磁盘设备23可以发出一个磁盘中断请求信号DISK    INTREQ。另外,网络接口24可能在一个网络传输的终了发出一个网络中断请求信号NET    INT    REQ。磁盘设备23也可能在一个磁盘存储操作期间发出磁盘中断请求DISK    INT    REQ,请求处理机把数据从存储器20传送到磁盘,或者从磁盘传送到存储器20。
此外,在监视器的垂直消隐期洌耸钡缱邮酉允酒聊坏牡撞炕氐狡涠ザ耍砘?0被一个垂直消隐中断请求信号UERT    BLK中断。处理机10响应垂直消隐中断请求信号VERT    BLK,做一些内务操作,这将在下面叙述,中断控制器14接收磁盘中断请求DISK    INT    REQ,网络中断请求NET    INT    REQ,以及垂直消隐中断请求VERT    BLK等信号,并在适当时刻中断CPU11。
此外,其他一些部件,例如前述的串行和并行通信设备(未画出出),也产生一些中断请求信号让处理机10进行一定的操作。处理机10为这些设备进行的操作在本技术领域中是众所周知的,这里不再详述。
在处理机10里缓存13对CPU11或浮点加速处理器12跟一组数据/地址线(DAL)15之间的数据和地址信息的传输起缓冲作用。数据/地址线15用来在写操作期间从处理机10向系统中的其他部件传送数据和地址,即传送到存储器20、21、22之中的一个或者磁盘设备23或网络接口24的一个控制和状态寄存器。
另外,数据/地址线15还用来在读操作期间从被一个地址所标识的存储单元或寄存器取向数据,而这个地址也是由处理机10通过数据/地址线15传送的。在一个实施例中,36根数据/地址线15并行地传送32个信息(4个8位字节)及4个用于错误检测的奇偶信号(每个字节一个)。
一般,网络接口24是一个直接存储器存取(DMA)设备。也就是说,网络接口24直接从随机存取存储器20取出数据发送到一个网络(未画出)。另外,网络接口24也把从网络接收到的数据直接送到随机存取存储器20,存放在其中。
磁盘设备23也可能包含一个直接存储器存取设备,但在这里所述的实施例中并非如此。而是由处理机10响应从磁盘设备23发出的中断请求,启动对磁盘设备的双向数据传输。
为启动一次DMA操作,网络接口24发出一个网络直接存储器请求信号NET    DMA。相应地,一个DMA控制电路26发出一个直接存储器请求信号DMR送向处理机10。如果处理机10允许一次DMA操作,它就发出一个直接存储器存取允许信号DMG。DMA控制电路26接收到DMG信号后,就发出网络直接存储器存取允许信号NET    DMG,使网络接口24能够参与DMA操作。如果系统中还有一些别的设备以直接存储器存取方式跟存储器交换数据,那么DMA控制电路也从它们那里接收各设备直接存储器请求信号并向它们发出设备直接存储器存取允许信号。如果当处理机10发出直接存储器存取允许信号DMG时有一个以上的请求信号,那么DMA控制电路26就根据预先确定的优先权发出某一个设备的直接存储器存取允许信号。
跟处理机10一样,在做DMA操作时,网络接口24要给出一些地址,以标识数据要从中取出或写入的存储单元。DMA操作是在相应部件的控制寄存器里的信息控制下进行的,这信息由处理机10预先给出,但在DMA操作过程中,处理机10并不介入。按惯例,在数据传输操作结束时,该部件要发出它的网络中断请求信号NETINT    REQ,请求处理机10作中断服务。
根据本发明,一个主控制电路30控制由处理机10启动的跟RAM20,ROM21、视频存储器22、以及磁盘设备23和网络接口24的控制和状态寄存器之间通过数据/地址线15进行的传输的定时。另外,主控制电路30也控制RAM20和视频存储器22的刷新以及在视频移位寄存器更新操作期间把视频信息从视频存储器22传送到移位寄存器25。主控制电路30还控制网络接口24跟随机存取存储器20之间的DMA传输的定时,如果已经启动了一个视频移位寄存器更新操作,则主控制电路30就阻止可能由处理机10或网络接口24启动的其他操作,直到视频移位寄存器更新操作和随后的刷新操作结束。在视频移位寄存器更新操作完成后,主控制电路30允许从系统定时信号SYS    CLK的适当周期起开始进行跟存储器有关的其他操作。
最后,主控制电路接收各种中断请求信号,如磁盘中断请求DISK    INT    REQ、网络中断请求NET    INT    REQ显示中断请求VID    INT    REQ和系统中可能有的其他设备(未画出)发出中断请求信号,并把一个单一的中断请求信号INTREQ送给处理机10。接收到处理机10送吹闹卸先啡闲藕牛笫觯骺刂频缏吩市戆岩桓鲋卸舷蛄看又欢链娲⑵?1送到处理机10。主控制电路30在各种发出中断请求信号的部件之间建立一个中断优先级,如果当处理机10进行中断确认过程中,有一个以上的部件在提出中断请求,主控制电路30就允许传送各个提出中断请求的部件中优先级最高者的中断向量。
处理机10或网络接口24要启动一个跟存储器(即RAM20、ROM21或视频存储器22之一)之间的传输,首先把地址信号放到数据/地址线15上并发出一个地址选通信号As和一个编码的周期选择信号CYC    SEL。如果这是一个写操作,即数据要存入由地址所标识的存储单元,CYC    SEL即指定一个写操作。在启动部件是处理机10时,上述各步骤即按处理机内部多相时钟的某一选定相位同步进行。如果这操作是一个读操作,即要从由地址所标识的存储单元取出数据,则周期选择信号CYC    SEL编码即表明为一个读操作。最后,如果是一个中断确认操作,处理机10将是能启动这种操作的唯一部件,它发出一个编码的CYC    SEL信号表明这是一个中断确认操作。另外,如果处理机10是启动部件,它还要发送一个数据类型信号DT指明在一个写或读操作中要发送或取出的字节数。
主控制电路30响应地址选通信号As,把在数据/地址15上的地址信号、编码的周期选择信号CYC    SEL和数据类型信号DT锁存起来。经过一预定的时间后,地址信号从数据/地址线15上撤去。接着,如果这是一个写操作,就把要写的数据放到数据/地址线15上并发出一个数据选通信号Ds。如果是一个读操作或中断确认操作,那么发出一个数据选通信号DS表明启动这个操作的部件,即发送了地址信号和周期选择信号CYC    SEL的处理机10(在读操作或中断确认操作时)或网络接口24(在读操作时)已准备好接收数据或中断向量。
在从数据/地址线15上接收到地址信号后,如果这是一个读操作或写操作,主控制电路30就把地址译码以确定这操作是否是一个跟存储部件20、21或22之一有关的传送。如果是,并且当时不在进行一个视频移位寄存器25的更新或刷新操作,主控制电路30就把从数据/地址线15上接收到的地址作为存储器地址信号MEMADRS通过地址线31发送到各存储器部件20、21和22的地址输入端。
跟典型的随机存取型存储器一样,随机存取存储器20和视频存储器22需要顺次传送伴随有行地址选通信号的行地址信号,和伴随有列地址选通信号的列地址信号,同时还要发一写使能信号以表明该操作的功能。于是,如果要向随机存取存储器20传送,主控制电路30把行地址作为存储器地址信号MEM    ADRS发送到地址线31上,并发出一个随机存取存储器写使能信号RAM    WE和一个随机存取存储器行地址选通信号RAM    RAS,后者使随机存取存储器20把地址线31上的行地址及随机存取存储器写使能信号锁存起来。
此后,主控制电路30从地址线31上撤除行地址信号,把列地址信号作为存储器地址信号MEM    ADRS发送到地址线31上,并发出随机存取存储器列地址选通信号RAM    CAS。特别是,随机存取存储器行地址选通信号RAM    RAS是对应数据类型信号DT编码的,使得在随机存取存储器20中有足够的存储单元参与该操作,以存放或取出由数据类型信号DT所指明数量的数据。
到这时,如果是一个写操作,要写的数据已经在数据/地址线15上,随机存取存储器20就把这要写的数据存放到被寻址的存储单元。类似地,如果是一个读操作,到此时启动部件已经准备好接收从所指定的存储单元来的数据。然后随机存取存储器20发出一个随机存取存储器就绪信号RAM    RDY(如果没有发生错误的话)或者一个随机存取存储器错误信号RAM    ERR(如果发生错误的话)。
在一些情况下可以表明发生了错误,例如随机存取存储器检测到在一个写操作期间从数据/地址线15上接收到的数据中或者在一个读操作期间从由地址所标识的存储单元中取出的数据中有一个奇偶错误。
如果在一个写操作期间数据已存入被寻址的存储单元,或要读出的数据已经放到数据/地址线15上,而随机存取存储器20没有检测到错误,主控制电路30就给出一个就绪信号RDY。如果是一个读操鳎诟鼍托餍藕臨DY后,启动这个传送的部件就把在数据/地址线15上的数据锁存起来。然后启动部件取消数据选通信号DS,与此相应,主控制电路30取消就绪信号RDY,启动部件再取消地址选通信号As,结束这次传送。
如果在一个传送期间,主控制电路30在从数据/地址线15上接收到的地址信号中检测到一个奇偶错误,它不再向地址线31发送存储器地址信号MEM    ADRS,也不向随机存取存储器20发送随机存取存储器行地址选通信号RAM    RAS或随机存取存储器行地址选通信号RAM    CAS。反之,主控制电路30在接收到数据选通信号DS后给出一个差错信号ERR。
当在数据/地址线15上传送的地址信号系针对视频存储器22里的存储单元时,事情也将以类似顺序进行,在这种情况下,主控制电路30不发送随机存取存储器行地址选通信号RAM    RAS,随机存取存储器列地址选通信号RAM    CAS和随机存取存储器写使能信号RAM    WE,而代之以视频行地址选通信号VRAS,视频列地址选通VCAS和视频写使能信号VWE。此外,相对于随机存取存储器就绪信号RAM    RDY和随机存取存储器错误信号RAMERR,主控制电路30按传送情况接收视频就绪信号V    RDY和视频错误信号V    ERR。
只读存储器21只要求一组在地址线31上传送的地址信号以及只读存储器使能信号ROM    EN来启动一次传输。如果地址信号指定只读存储器21里的存储单元,主控制电路30就在地址线31上传送此地址信号并使使能信号ROM    EN处于有效状态。只读存储储21响应这些信号把被寻址的存储单元里的内容经过它的数据输出端送出并给出只读存储器就绪信号ROM    RDY或差错信号ROMERR。主控制电路30接收到只读存储器就绪或差错信号ROM    RDY或ROM    ERR后给出相应的就绪信号RDY或差错信号ERR。
中断确认操作跟上连续操作相似,只是处理机10不在数据/地址线上发送地址信号。相反,由主控制电路30产生指定只读存储器21中的存储单元的地址信号,在该单元中存放着对应于系统中最高中断优先级部件的中断向量。主控制电路30启动只读存储器21把中断向量发送到数据/地址线15上,这以与处理机10发出数据选通信号DS相同定时节拍进行,后者为在读操作期间促使由存储器(20至22)传送数据。
如上面提到的,处理机10也可以跟在磁盘设备23和网络接口24中的控制和状态寄存器一起进行读或写操作。在这种情况下,室控制电路30并不通过地址线31发送地址信号;而是由磁盘设备23和网络接口24直接从数据/地址线15接收地址信号,而如果是一个写操作的话,还接收数据信号。另外,因为一个控制和状态寄存器的内容总是整个地装入或取出,而不用数据类型信号DT。主控制电路30也接收地址信息,作奇偶检验并确定该地址是指定磁盘设备23还是网络接口24。如果是这样,就发出一个磁盘地址选通信号DISKAS或网络地址选通信号NET    AS,它们分别被磁盘设备23及网络接口24接收。
磁盘设备23响应磁盘地址选通信号DISK    AS,把在数据/地址线15上的地址信号以及周期选择信号CYC    SEL锁存起来,并指定控制和状态寄存器参与传输操作。类似地,网络接口24响应网络地址选通信号NET    AS,把在数据/地址线15上的地址跟周期选择信号CYC    SEL锁存起来,并指定其中的控制和状态寄存器应参与该传输操作。
此后,如果这是一个写操作,处理机10就把数据信号放到数据/地址线15上并发出数据选通信号DS。主控制电路30在接收到DS信号后,如果以前发出的是磁盘地址选通信号DISK    AS,现在就发出磁盘数据选通信号DISK    DS,如果以前发出的是网络地址选通信号NET    AS,现在就发出网络数据选通信号NETDS。在发出磁盘数据选通信号DISK    DS后,如果是写操作,磁盘设备23就从数据/地址线15上接收数据,再如果没有奇偶错误就把数据装载到由前面已锁存的地址所标识的控制和状态寄存器中。如果这是一个读操作,磁盘设备23就把由前面已锁存的地址所标识的控制和状态寄存器的内容取出并放到数据/地址线15上。此后,如果没有错误,磁盘设备23就发出磁盘就绪信号DISK    RDY,如果有错误就发出磁盘差错信号DISK    ERR。
主控制电路30接到磁盘就绪信号DISK    RDY或磁盘错误信号DISK    ERR后,相应地发生就绪信号RDY或差错信号ERR,告诉处理机10操作完成。随之,处理机10取消数据选通信号DS和地址选通信号AS。然后主控制电路30取消磁盘数据选通信号DISK    DS和磁盘地址选通信号DISK    AS。
在与网络接口24的控制和状态寄存器进行传输操作时情况类似。在处理机10跟主控制电路30里的一个控制和状态寄存器之间进行双向传输时,主控制电路30直接执行所要求的传输。
如上所述,主控制电路30控制视频信息从视频存储器22到视频移位寄存器25的传输。当视频移位寄存器25的内容已经移出到视频显示电路(未画出)时,必须把新的视频信息从视频存储器22传输到视频移位寄存器25。这样就用新的视频信息更新了视频移位寄存器25,进向自由该寄存器输出而产生在监视器上显示的图象。
视频存储器22和视频移位寄存器25是这样安排的,即一个行地址和一个置零列地址(即在该列地址上所有被送到视频存储器22的信号全部予以清除的一个列地址)就能使视频存储器22发送足够的信息来填满视频移位寄存器25。主控制电路30把行地址作为存储器地址信号MEM    ADRS发送到总线31上。稍后等存储器地址信号MEM    ADRS稳定后,它控制电路30发出视频行地址选通信号VRAS使视频存储器22接收存储器地址信号MEM    ADRS。然后它控制电路30撤除行地址信号,把视作无效的存储器地址信号MEM    ADRS作为列地址发送到总线31上并发出视频列地址选通信号VCAS。
响应存储器地址信号MEM    ADRS,视频存储器22中被指定行存储单元的内容作为视频输出信号VID    OUT通过视频存储器的数据输出端并行发出,并为视频移位寄存器的数据输入端接收。稍后在视频输出信号VID    OUT稳定后,它控制电路30发出一个视频移位寄存器装载信号VSR    LD,使视频输出信号VID    OUT装入视频移位寄存器25。控制视频监视器(未画出)的视频显示电路产生一个视频移位寄存器移位时钟信号VSR    SCLK,促使视频移位寄存器25里的数据串行地移出。视频显示电路即利用该视频移位寄存器25送出的串行数据产生在监视器上形成显示图象的模拟信号。
在更新视频移位寄存器25后,主控制电路30立刻在随机存取存储器20中启动一系列连续刷新操作作。首先,主控制电路30在地址31上发送存储器地址信号MEM    ADRS标识要刷新的行。等存储器地址信号MEM    ADRS稳定后,主控制电路30发随机存取存储器行地址选通信号RAM    RAS启动刷新操作。
在视频移位寄存器更新操作或随机存取存储器刷新操作期间,处理机10,磁盘设备23或网络接24可以在数据/地址线15上启动一次传送操作。主控制电路30把从数据/地址线15上发送过来的地址信号以及周期选择信号CYC    SEL锁存起来,但不再使该操作继续进行。只有在完成刷新后,主控制电路才把该操作继续做下去。这样就使视频移位寄存器的更新操作和刷新操作总要优先于随机存取存储器20和视频存储器22的其他操作。
图2给出了主控制电路30的功能框图,下面将结合图2对其作详细地描述。参考图2,主控制电路30有四种地址来源可以连到地址线31作为存储器地址MEM    ADRS。特别是,主控制电路30可以通过数据/地址线15上的接收这些地址信号,即为控制电路51的地址锁存信号ADRS    LTH锁存在地址缓冲器50中的地址。控制电路51响应地址选通信号AS,发出此地址锁存信号ADRS    LTH。在地址缓冲器50锁存数据/地址母线15上的地址信号同时,锁存器83把表征操作类型的周期选择信号CYC    SEL锁存起来。锁存器83给出与控制电路51耦合的已锁存周期选择信号LTH    CYC    SEL。
地址信号的第二个来源是一个视频地址计数器52,它产生视频地址信号VID    ADRS供视频移位寄存器更新时用。地址的第三个来源是一个刷新地址计数器53,它产生刷新地址信号REF    ADRS,供视频移位寄存器更新操作后的刷新操作时用。在一个具体实施例中,每个视频移位寄存器更新操作后面跟着六个刷新操作。另外,因为视频移位寄存器作与视频存储器22相关联的更新操作相当频繁,而没有必要刷新视频存储器22,所以刷新操作只是对随机存取存储器20进行。
最后,地址的第四个来源是一个中断地址电路80,它在中断确认操作期间给出一个中断向量的地址。
在一种实施例中,存储器地址线31并行传输入个存储器地址信号MEM    ADRS(7∶0),而数据/地址线15可以并列传输多达32个地址信号。地址缓冲器50分成一个低级54、一个中段55(这两段存放的信号都可以在一个存储器操作中用来对存储器220、21和22寻址)以及一个高段56。高段中锁存的信号指明在图1所述的系统中某一特定设备。
地址缓冲器50的高段56里的内容作为数据/地址线设备选择信号DAL    DEV    SEL连到译码器57。译码器57根据数据/地址线设备选择信号发出各种设备的使能信号。如果地址缓冲器56的内容标识在随机存取存储器20里的存储单元,译码器57就发出一个随机存取存储器使能信号RAM    EN。类似地,如果地址缓冲器的内容标识只读存储器21里的单元,译码器57就发出一个只读存储器使能信号ROM    CN;如果地址缓冲器50的内容标识视频存储器22里的单元,译码器发出一个视频存储器使能信号VRAM    EN。如果地址缓冲器50的内容标识磁盘设备23或网络接口24里的一个单元,译码器57就分别发出磁盘使能信号DIDISK    EN或网络使能信号NET    EN。最后,如果寻址到主控制电路30里的一个控制或状态寄存器,译码器57就发出一个主控制电路使能信号MCC    EN。在图2中画出了这样的一个寄存器器,即修正寄存器60。此修正寄存器60接收一个值,当视频地址计数器52溢出时就把这个值装载到该计数器中。在视频地址计数器里的这一数值是对视频存储器地址空间的修正,供处理机10使用。在监视器垂直消隐期间根据控制电路51发出的视频装载信号VID    LD可以更新修正寄存器60里的内容,这个视频加载信号是在上面已讲过的处理机10对垂直消隐中断的服务期间发出的。
中断地址电路80包括一个中断基地址寄存器81(它存放中断向量在只读存储器21里的基地址,见图1)和一个优先级编码器82。此优先级编码器接收从可能需求中断服务的各种设备发出的中断请求信号(在图2中,8个中断请求信号INT    REQ被标成INT    REQ(7∶0))并产生一组三个的中断地址信号INTADRS(2∶0)。寄存器81发送中断基地址信号INT    BASE,它构成了在中断确认操作时所用的高位地址。优先级编码器82给出的中断地址信号INT    ADRS(2∶0)构成地址的低三位,它跟中断基地址信号INTBASE接合起来构成中断确认地址信号INT    ACK    ADRS。这个地址在中断确认操作中用来标识要返回的中断向量在只读存储器21里的存放位置。
地址缓冲器50的中段55和低段54的内容作为数据/地址线地址高段信号DAL    ADRS    HI和数据/地址线地址低段信号DAL    ADRS    LO分别发送到多路选择器61的两组输入端。另外,视频地址计数器52和刷新地址计数器53的输出也作为视频地址VID    ADRS和刷新地址REF    ADRS分别送到多路选择器61的另外两组输入端。中断确认地址信号INT    ACK    AADRS也连到多路选择器61的一组输入端上。多路选择器根据在其选择输入端的地址选择信号ADRS    SEL决定那一组地址信号连到地址线31作为存储器地址信号MEM    ADRS。多路选择器61在它的一个输出使能端接收一个从控制电路51发来的地址输出使能信号ADRS    OUT    EN,并响应这信号把ARDS    SEL信号所指定的那组输入端上的信号发送出去。地址选择信号ADRSSEL也是由控制电路51提供的。
如果由从锁存器83来的被锁存的周期选择信号LTH    CTCSEL认定是一个读操作或写操作,根据从译码器57来的是随机存取存储器使出信号RAM    EN、只读存储器使能信号ROM    EN、视频随机存取存储器使能信号VRAM    EN、磁盘设备使能信号DISK    EN、还是网络使能信号NET    EN的条件,控制电路51也将之生适当的随机存取存储器写使能信号RAM    WE、视频随机存取存储器写使能信号V    WE、磁盘设备写使能信号DISKWE或网络接口写使能信号NET    WE等。此外,控制电路51还产生磁盘地址选通DISK    AS、磁盘数据选通DISK    DS、网络地址选通NET    AS、网络数据选通NET    DS、随机存机存储器行和列地址选通RAM    RAS和RAM    CAS、视频存储器行和列地址选通VRAM    RAS和VRAM    CAS等信号。所有这些信号在图2中集中地标为DISK,NET,MEM    CTRLSIG(启动相应装置的磁盘、网络和存储器控制信号)。类似地,控制电路51响应各种DISK    ERR,NET    ERR、RAMERR、ROM    ERR和VRAM    ERR等差错信号以及DISKRDY,NET    RDY,RAM    RDY、ROM    RDY和VRAM    RDY等就绪信号(在图2中总的标为磁盘、网络和存储器响应信号DISK、NET,MEM    RESPONSE    SIG)并产生就绪信号RDY和差错信号ERR。
另一方面,如果是一个中断确认操作,控制电路51就产生地址选择信号ADRS    SEL使多路选择器61把中断确认地址信号INT    ACK    ADRS作为存储器地址信号MEM    ADRS发送到地址线31上。控制电路51也发出只读存储器使能信号ROMEN至只读存储器21,取出存放在其中的由中断确认地址信号INT    ACK    ADRS所标识的存储单元中的中断向量。在适当的时候,控制电路51发出就绪信号RDY或错误信号ERR送向处理机10。
主控制电路30还包括一个视频定时器62,它周期性地给出一个视频更新信号VID    UPD作为视频移位寄存器25的更新操作定时。视频更新信号VID    UPD连到一个同步触发器63,该触发器使视频更新信号VID    UPD跟系统时钟信号SYS    CLK同步。由于HOLD信号处于无效状态,反相器71使与门70的一个输入端处于使能状态,使得从处理机10来的系统时钟信号SYSCLK能够通过与门成为同步时钟SYNC    CLK来控制两个同步触发器63和68。在定时器62使视频更新信号VID    UPD为有效以后系统时钟信号SYS    CLK的第一个前沿,触发器63把把从定时器62来的有效态的视频更新信号VID    UPD锁存起来并产生一个有效的同步视频更新信号UID    UPD    SYNC。这个有效的同步视频更新信号VID    UPD    SYNC使与门64的一个输入端处于使能状态。
如果地址选通信号AS为有效,表示前面被启动的操作在进行过程中,反相器65使与门66的一个输入端处于禁止状态。因为H    DOLD信号为无效,反相器67使与门66的第二个输入端处于使能状态。在前面启动的操作结束时地址选通信号撤消,反相器65使能与门66的第二输入端,从而使与门66打开。这又使与门64的第二个输入端处于使能状态,而将其打开。
处于打开状态的与门64使触发器68的数据输入端为有效。在系统时钟信号SYS    CLK的下一节拍时刻,该触发器被置位,发出HOLD信号。
HOLD信号连到控制电路51。当HOLD信号为有效时,控制电路产生前面所述的各种信号以完成视频移位寄存器更新操作以及其后随的,刷新操作。详细地说,控制电路51一开始产生地址选择信号ADRS    SEL并使地址输出使能信号ADRS    OUT    EN处于有效状态,使多路选择器61把从视频地址计数器来的视频地址信号VID    ADRS作为存储器地址信号MEM    ADRS连到地址线31上。经过一个选定的时间,使存储器地址信号MEM    ADRS稳定后,控制电路51发出显示行地址选通信号VRAS。
经过一定时间,控制电路51使地址输出使能信号ADRS    OOUT    EN处于无效状态,使多路选择器61发出全为零的存储器地址信号MEM    ADRS。再等存储器地址信号MEM    ADRS稳定后,控制器51发出显示列地址选通信号VCAS。视频存储器22响应此信号,送出足够多的VID    OUT信号填满视频移位寄存器25,控制电路51也跟着发出视频移位寄存器装载信号VSRLD使视频移位寄存器25装入VID    OUT信号。然后,控制电路又取消视频行和列地址选通信号VRAS和VCAS,并发出视频增量信号VID    INCR使视频地址计数器52加一。
此后,控制电路51即启动随机存取存储器20进行一系列刷新操作。详细地说,控制电路51产生一定的地址选择信号ADRSSEL并使地址输出使能信号ADRS    OUT    EN处于有效状态,以促使多路选择器61把从刷新地址计数器51来的刷新地址信号REF    ADRS连到地址线31作为存储器地址信号MEM    ADRS。经过一个选定的时间,使存储器地址信号MEM    ADRS稳定后,控制电路51发出随机存取存储器行地址选通信号RAM    RAS使被标识的在随机存取存储器20中的一行存储单元得到刷新。然后,控制电路51取消随机存取存储器行地址选通信号RAM    RAS以结束这次刷新操作,并发出刷新增量信号REF    INCR使刷新计数器53加一。这个过程重复一定的次数,使随机存取存储器20中数行被刷新。
在此期间,HOLD信号一直保持为有效状态。这时,反相器67禁止与门66,使地址选通信号AS的变化不影响与门64的输出状态。置位的HOLD信号也禁止与门70,把触发器63和68跟系统时钟信号SYS    CLK隔离开来。这样,当HOLD信号置位后,从处理机10来的系统时钟SYS    CLK的各次节拍不影响触发器63和68的状态。在刷新操作终了,控制电路51发出视频复位信号VID    RST,使视频定时器62及触发器63和68复位。
如上所述,在一个视频移位寄存器更新操作或刷新操作进行过程中,处理机10、磁盘设备23或网络接口24都可能试图启动一次传输,并且作为该传输的一步,发出地址选通信号AS。控制电路51响应地址选通信号AS,使就绪信号RDY处于无效电平。另外外,控制电路51还发出地址锁存信号ADRS    LTH使地址缓冲器50锁存数据/地址线15上的地址信号。
此外,控制电路51还发出一个连到相位计数器72的相位计数器使能信号EN    PH    CTR。这个处于有效状态的相位计数器使能信号EN    PH    CTR使相位计数器72装载并在此后随处理机10的连续系统时钟信号SYS    CLK作增量计数。控制电路51用相位计数器72来同步视频移位寄存器更新操作及各刷新操作结束以后传输操作的重新开始,以保证例如说被处理机10启动的存储器操作的重新开始总是跟处理机10开始该传输操作时相同的时钟相位同步。
也就是说,如果处理机10跟一个四相时钟的第2相同步地启动一个传输操作,则在视频移位寄存器更新操作和各刷新操作后,控制电路51仍然跟第二相同步地重新开始该传输操作。然而,控制电路51并不接收相应于处理机内各相时钟的信号,而用相位计数器72按照系统时钟信号SYS    CLK来计数时钟相位,由后者的节拍来识别处理机内各相继时钟的节拍。当相位计数器72溢出时,它发出一个送到控制电路51的相位计数器超时信号PHASE    CTR    TO。如果控制电路还没有完成全部相继的刷新操作,就再发出相位计数器使能信号EN    PH    CTR,使相位计数器72重新计数。另一方面,如果控制电路51已经开始了最后一个刷新操作,虻毕辔患剖鞣⒊鱿辔患剖鞒毙藕臥HASE    CTR    TO时,控制电路51就重新启动前面已被处理机10、磁盘设备23或网络接口24进行的传输操作,如上所述,此时所用的地址已经锁存在缓冲器50中了。
在各图中所描述的系统保证在视频定时器62超时时,视频数据将从视频存储器22迅速地传送到视频移位寄存器25,即使系统中的其他部件在这时也可能要访问一个或几个存储器(包括视频存储器22)。即使在其他部件可能要跟存储器之间进行传输时,主控制电路仍能保证进行这种视频数据的传输。另一方面,由处理机10进行仲裁,每次只允许一个要访问存储器的部件进行存储器直接存取操作。
另外、这系统简化了中断的处理。特别是,这系统可将数个中断请求信号聚集起来以单一的中断请求信号送给处理机。另外,如果有几个部件请求中断,主控制电路可以根据某种优先次序选择其中之一。而且这系统有利于简化能连接到系统中的各种部件,因为这些部件不必再有各别的接口电路来响应中断确认操作或发送它们的中断向量。最后,因为所有的中断向量都存放在同一部件,即只读存储器21中,所以改变中断向量比较容易。
前面的叙述仅限于本发明的一种具体的实施例。但是显然,可以对此发明作出各种变动和改进,以实现本发明的部分或全部优点,因此所附的权利要求正是为列举在本发明的实质和涉及范围内的所有这些变动和改进。

Claims (13)

1、一个数字计算机系统,它包括:
A.把数字信息存放在大量可寻址存储单元中的存储装置,所述信息包括存放在程序信息存储单元中的程序信息和存放在视频信息存储单元中的视频信息;
B.跟所述存储装置相连的视频装置,用以从所述存储装置中接收视频信息以供显示用;
C.跟所述存储装置相连以进行所述存储装置的信息传输的数个存储器使用装置;
D.跟上述所有各种存储使用装置相连的仲裁装置,用来确定所述存储器使用装置之一跟所述存储装置进行信息传输;以及
E.跟所述存储装置和所有存储器使用装置相连的存储器控制装置,用以控制所述存储装置周期性地把视频信息从所述视频存储单元传送到所述视频装置,当正在从所述存储装置向所述视频装置传送视频信息时,所述存储器控制装置禁止所述存储器使用装置访问所述存储装置。
2、一种在权利要求1中所说的计算机系统,其中,所述存储装置包括用来接收标识一个存储单元的地址的地址接收装置以及用来接收控制信号的控制信号接收装置,而所述存储器控制装置包括:
A.用来产生一个视频信息地址的视频信息地址产生装置,所说的视频信号地址标识包含要传送到所述存储装置的视频信息的存储单元;
B.用来产生存储器传输控制信号的存储器控制信号产生装置,该信号控制所述存储装置的运行;
C.用来控制所述视频装置从所述存储装置接收视频信息的视频控制装置;
D.跟所述视频信息地址产生装置和所述视频信息传输控制信号产生装置相连的连结装置,它用于把视频信息地址耦合到所述存储装置;以及
E.跟所述视频信息地址产生装置,所述存储器控制信号产生装置、所述视频控制装置以及所述连结装置等相连的视频传输控制装置,用以启动上述各装置,以便周期地把视频信息从由所述视频信息地址所标识的存储单元传送到所述视频装置。
3、一种在权利要求2中所述的计算机系统,它还包括用于产生一个全局定时信号的全局定时装置,而所述存储器控制装置还包括用于产生一个视频传输使能信号的视频定时器装置以及跟所述视频定时器爸孟嗔耐阶爸茫鐾阶爸枚杂λ鋈娑ㄊ毙藕挪桓鐾降氖悠刀ㄊ毙藕乓钥刂扑鱿允敬淇刂谱爸玫脑诵小?
4、一种在权利要求2中所述的计算机系统,其中,所述视频信息地址产生装置包括一个视频地址计数器装置,而所述视频传输控制装置包括在每次传送后产生一个使所述视频地址计数器装置加一的控制信号的装置。
5、一种在权利要求4中所述的计算机系统,其中,所述存储器控制装置还包括使所述存储装置进行刷新操作的刷新装置,该刷新装置包括:
A.跟所述连结装置相连的刷新地址产生装置,它包括用来产生一个刷新地址的刷新地址计数器;
B.跟所述存储器控制信号产生装置相连的刷新控制信号产生使能装置,用以产生启动刷新操作的存储器控制信号;以及
C.跟所述连结装置相连的连结控制装置,它控制所述连结装置或者把所述视频信息地址和视频控制信号,或者把所述刷新地址和刷新控制信号送到所述存储装置以启动视频信息传送或刷新操作。
6、一种在权利要求5中所述的计算机系统,其中,每次所述存储器使用装置包括发送一个标识将参与进行传输的所述存储装置中存储单元的存储器地址的装置,所述存储器控制装置还包括连接所述存储器应用装置和所述连结装置的存储器地址锁存装置,它把由已被所述仲裁装置选定的存储器使用装置发送的存储器地址锁存起来,所述连结控制装置还包括一种装置,只要不在进行把视频信息从所述存储器装置向所述视频装置的传送或刷新操作,所述装置就使所述连结装置把锁存在所述存储器地址锁存装置中的存储器地址有选择地传送到所述存储装置,并随后用锁存在所述地址锁存装置中的该地址启动一个跟所述存储装置之间的传输。
7、一种在权利要求6中所述的计算机系统,它还包括用于产生一个全局定时信号的全局定时装置,而所述存储器控制装置还包括相位计数器装置及连到所述相位计数器装置和所述连结控制装置的相位计数器控制装置,当正在从所述存储装置向所述视频装置进行传送时,如果所述存储器地址锁存装置接收到一个地址,所述相位计数器控制装置就启动所述相位计数器装置工作,此后,所述存储器控制装置在所述相位计数器装置的溢出时,利用所述存储器地址锁存装置中的内容进行存储器传送。
8、一种计算机系统,它包括:
A.用于把视频信号存放在大量视频信息存储单元中的视频信息存储装置,所述视频信息存储装置,包括视频地址输入装置、视频信息输入装置、视频信息输出装置和视频控制信号传送装置;
B.跟所述视频信息输出装置相连的视频装置,它从所述视频信息存储装置接收视频信号用于显示;
C.数个使用装置,它们都跟所述视频信息输入装置和所述视频信息输出装置相连以跟所述视频信息存储装置进行信息传输,所述使用装置包括用于发送视频地址的视频地址发送装置、跟所述视频信息输入装置相连的视频信息发送装置以及用于接收视频信息的视频信息接收装置;
D.跟所有所述存储器使用装置相连的仲裁装置,用来选定所述存储器使用装置之一跟所述视频信息存储装置进行传输;以及所述视频信息存储装置进行信息传输;以及
E.访问控制装置,它包括:
ⅰ.跟所述使用装置相连的地址存储装置,用于锁存由已被所述仲裁装置选定的所述使用装置发出地址信号;
ⅱ.用于产生视频地址的视频更新地址产生装置;
ⅲ.跟所述地址存储装置和所述视频地址产生装置相连的连结装置,它用于有选择地把所述视频地址存储爸弥械哪谌莼蛴伤鍪悠蹈碌刂凡爸貌氖悠档刂妨剿鍪悠敌畔⒋娲⒆爸玫乃鍪悠档刂肥淙胱爸?以及
ⅳ.跟所述连结装置、所述地址存储装置和所述视频控制信号传送装置相连的控制装置,它用于控制所述连结装置正常地把所述地址存储装置中的内容传送到所述视频地址输入装置,以及用于传送视频传送控制信号以启动所述使用装置跟由所述地址存储装置中的内容所标识的所述视频信息存储装置中的存储单元之间进行视频信息的传输,以及用于周期性地使视频信息从由所述视频更新地址产生装置产生的视频地址所标识的存储单元传送到所述视频装置。
9、一种在权利要求8中所述的计算机系统统,它还包括具有程序地址输入装置、程序信息输入装置、程序信息输出装置和程序控制信号传送装置的程序信息存储装置,所述使用装置跟所述程序信息输入装置和程序信息输出装置相连,所述连结装置跟所述程序地址输入装置相连使得在把所述被选出地址连结到所述视频地址输入装置时将该地址连结到所述程序地址输入装置,而所述访问控制装置还包括:
A.跟所述程序控制信号传送装置相连的程序控制装置,它用于产生控制信号控制跟所述程序信息存储装置之间的传送,以及
B.跟所述地址存储装置相连的装置,用于指定由所述地址存储装置中的内容所标识的是所述程序信息存储装置中的还是所述视频信息存储装置中的存储单元,并用于有选择地使能所述控制装置或所述程序控制装置以产生控制信号。
10、一种在权利要求9中所述的计算机系统,其中,所述访问控制装置还包括:
A.跟所述连结装置相连的刷新地址装置,用于产生刷新地址;
B.跟所述控制装置和所述程序控制装置相连的刷新控制装置,用于使所述连结装置把所述刷新地址连到所述程序信息存储装置并产生控制信号启动刷新操作。
11、一种在权利要求10中所述的计算机系统,其中,所述刷新地址装置包括一个计数器装置,其输出构成刷新地址,所述计数器装置连接到在每次刷新操作后使该计数器装置加一的所述刷新控制装置。
12、一种在权利要求8中所述的计算机系统,其中,所述访问控制装置包括周期产生视频更新定时信号的定时器装置,而所述控制装置响应所述视频更新定时信号,启动视频更新操作。
13、一种在权利要求12中所述的计算机系统,其中,所述定时器装置还包括产生定时器信号的定时信号产生装置以及跟所述程序控制装置和所述定时器装置相连的同步装置,它在上一个传送操作完成后响应定时器信号而产生视频更新定时信号。
CN88103173A 1987-05-28 1988-05-28 包括显示更新方法的计算机系统 Expired CN1011444B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US5510687A 1987-05-28 1987-05-28
US055,106 1987-05-28
IN404DE1988 IN172414B (zh) 1987-05-28 1988-05-06

Publications (2)

Publication Number Publication Date
CN1036467A true CN1036467A (zh) 1989-10-18
CN1011444B CN1011444B (zh) 1991-01-30

Family

ID=26324601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN88103173A Expired CN1011444B (zh) 1987-05-28 1988-05-28 包括显示更新方法的计算机系统

Country Status (9)

Country Link
EP (1) EP0293200B1 (zh)
JP (1) JPH01131596A (zh)
KR (1) KR940003385B1 (zh)
CN (1) CN1011444B (zh)
AU (1) AU602213B2 (zh)
CA (1) CA1300755C (zh)
DE (1) DE3879274T2 (zh)
IN (1) IN172414B (zh)
MX (1) MX163875B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151997A (en) * 1989-08-10 1992-09-29 Apple Computer, Inc. Computer with adaptable video circuitry
JPH07134672A (ja) * 1993-11-09 1995-05-23 Toshiba Corp 表示データ読み出し回路
US5841994A (en) * 1996-06-14 1998-11-24 Texas Instruments Incorporated Portable computer with multiple zoom port interface

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057075B2 (ja) * 1978-05-04 1985-12-13 株式会社東芝 デイスプレ−装置
JPS5837547B2 (ja) * 1979-07-26 1983-08-17 横河電機株式会社 Crtディスプレイ装置における表示方式
US4570217A (en) * 1982-03-29 1986-02-11 Allen Bruce S Man machine interface
US4562435A (en) * 1982-09-29 1985-12-31 Texas Instruments Incorporated Video display system using serial/parallel access memories
DE3485705D1 (de) * 1983-11-29 1992-06-11 Tandy Corp Graphisches videoanzeigesystem mit grosser aufloesung.
US4656596A (en) * 1984-07-23 1987-04-07 Texas Instruments Incorporated Video memory controller

Also Published As

Publication number Publication date
DE3879274T2 (de) 1993-10-21
IN172414B (zh) 1993-07-17
MX163875B (es) 1992-06-29
AU1557388A (en) 1988-12-01
DE3879274D1 (de) 1993-04-22
KR940003385B1 (ko) 1994-04-21
AU602213B2 (en) 1990-10-04
JPH01131596A (ja) 1989-05-24
CA1300755C (en) 1992-05-12
EP0293200A2 (en) 1988-11-30
EP0293200A3 (en) 1990-01-10
EP0293200B1 (en) 1993-03-17
CN1011444B (zh) 1991-01-30
KR880014467A (ko) 1988-12-23

Similar Documents

Publication Publication Date Title
EP0432575B1 (en) Data processor having wait state control unit
EP0180237A2 (en) Data processor system having look-ahead control
CA1040311A (en) Electronic scoring system for bowling establishments
JPS6145369A (ja) デジタルイメ−ジフレ−ムプロセツサ
US3704453A (en) Catenated files
US5600819A (en) Memory with sequential data transfer scheme
JPH039495B2 (zh)
US4493022A (en) Centralized arbitration process and centralized arbiter for multiprocessor system
US3587058A (en) Data processing system input-output arrangement
US5321843A (en) Information retrieval apparatus and information editing system using the same
EP1132818B1 (en) Method and data processing system for access arbitration of a plurality of processors to a time multiplex shared memory in a real time system
CN1036467A (zh) 包括显示更新方法的计算机工作站
US4376974A (en) Associative memory system
CN1017837B (zh) 具有单比特置位和复位功能的主存储器插板
EP0048816A2 (en) Virtual memory microcomputer architecture
US6493802B1 (en) Method and apparatus for performing speculative memory fills into a microprocessor
CA1068006A (en) Method and an arrangement intended to execute data processing instructions after each other in function units of a computer
US3735354A (en) Multiplexed memory request interface
US5430853A (en) Update of control parameters of a direct memory access system without use of associated processor
US5455918A (en) Data transfer accelerating apparatus and method
US5875289A (en) Method and system for simulating auto-init mode DMA data transfers
JPS6141433B2 (zh)
US5502821A (en) Method of determining devices requesting the transfer of data signals on a bus
JP2594600B2 (ja) シングルチップマイクロコンピュータ
US5799202A (en) Video terminal architecture without dedicated memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee