CN103634241B - 一种支持多模式的并行fft信号处理器及方法 - Google Patents

Abstract

本发明提出一种支持多模式的并行FFT信号处理器，包括：1个多路分集模块，基于按时间抽选的基‑2^P FFT算法，将每路输入数据流平均分组并输出；2^K个FFT变换模块，对连接到其输入端子的数据流做FFT变换；1个FFT数据后处理模块，基于按时间抽选的基‑2^P FFT算法，将每路输入数据流的FFT变换结果在频域分组并行输出。本发明还提出一种支持多模式的并行FFT信号处理方法。本发明在完全匹配了通信系统的最大等效带宽数据处理总能力的基础上，实现了对通信系统的多模式FFT处理的兼容。

Description

一种支持多模式的并行FFT信号处理器及方法

技术领域

本发明涉及无线通信领域，尤其涉及一种支持多模式的并行FFT信号处理器及方法。

背景技术

快速傅立叶变换（FFT）的用途广泛，尤其随着移动通信的高速发展，一方面对FFT的处理速度要求越来越高，另一方面不同制式（比如SISO和MIMO），不同带宽（比如5MHz、10MHz或者20MHz）的通信系统对FFT处理器的适应性要求越来越广。通信系统的基带通信处理能力实际取决于其等效最大通信带宽的数据处理总能力，比如10MHz2×2的MIMO系统数据处理能力基本等效于20MHz的SISO系统。如何利用有限的计算资源，在系统数据处理总能力限定的情况下，提供对尽可能多的通信模式的支持，是一个值得研究的问题。FFT作为通信基带处理的重要步骤，如何与系统后续处理总能力相匹配，也是值得研究的问题。

目前常用的FFT实现有以下几种方式：

方法一：单数据流串行FFT，按照系统要求的处理单元的最大FFT点数2^N设计，可以兼容2^K的FFT，K为小于N的自然数，以适应不同带宽系统的要求。FFT内部缓存器深度要求至少为2^N-1，另外还需要有数据输入缓存和数据输出缓存。该方法通常适用于SISO系统，能匹配系统最大等效通信带宽。该方法也可以通过提高计算频率，采用分时复用的方法来适应MIMO系统，但是由于更高的计算频率要求而使得硬件设计难度加大，导致需要更多的实现资源和更先进的实现工艺技术。并且各需要M×2^N深度的数据输入缓存和数据输出缓存。

方法二：多数据流并行FFT，按照系统要求的每路处理单元的最大FFT点数2^N设计，可以兼容2^K的FFT，K为小于N的自然数，以适应不同带宽系统的要求，M个数据流并发同时处理。FFT内部缓存器深度要求至少为（2^N-1）×M。另外还需要有数据输入缓存和数据输出缓存。该方法通常适用于MIMO系统，实现资源代价大，需要兼容SISO系统时，只有单路FFT处理单元使用，资源利用不足。

发明内容

针对上述不足，本发明提出了一种改进的并行FFT信号处理器，通过对输入的采样数据做分解或组合，实现了对通信系统的多模式兼容，可以支持点数最大为M×2^N的FFT对应带宽的SISO-OFDM系统，以及最大M路的MIMO-OFDM系统，完全匹配了通信系统的最大等效带宽数据处理总能力（2^N为每路FFT处理单元的最大FFT点数设计，M为可以输入的最大路数设计）。

本发明提出的FFT信号处理器如图1所示，包括以下部分：

1个多路分集模块，具有L个输入端子和2^K个输出端子，每个输入端子接收1路或多路输入数据流（M路数据流可以采用分时复用输入端子的方式，从小于M个的输入端子输入），该多路分集模块基于按时间抽选的基-2^P FFT算法，将每路输入数据流平均分组并输出，每个输出端子连接一个FFT变换模块，其中K≥1，P≥1；

2^K个FFT变换模块，每个FFT变换模块对连接到其输入端子的数据流做FFT变换，输出端子连接到FFT数据后处理模块；

1个FFT数据后处理模块，具有2^K输入端子和2^K个输出端子，每个输入端子连接1个FFT变换模块的输出端子，所述FFT数据后处理模块基于按时间抽选的基-2^P FFT算法，对接收到的2^K路FFT数据流进行调整，将每路输入数据流的FFT变换结果在频域分组并行输出。

优选的，所述2^K个FFT变换模块，每个都具有基-2^J的单路延迟反馈的架构，J≥1。

优选的，所述FFT变换模块，根据输入数据的有效性，对FFT变换进行时钟控制。例如，当输入数据源产生数据的速率低于FFT变换模块时钟时，会出现输入数据不连续的情况，输入数据源会提供数据有效信号的指示，FFT变换模块可以根据该数据有效信号指示来启动或停止FFT变换处理，以达到降低功耗的目的。

本发明还提出了一种支持多模式的并行FFT信号处理方法，输入数据流为M路，所述FFT的并行路数为2^K路，K≥1，所述方法包括以下步骤：

首先进行多路分集：基于按时间抽选的基-2^P FFT算法，将每路输入数据流平均分组，并行输出分组后得到的2^K路分组数据流，其中，P≥1；

然后进行FFT变换：对2^K路分组数据流并行执行2^K路FFT变换，并行输出2^K路FFT数据流；

最后进行FFT后处理：基于按时间抽选的基-2^P FFT算法，对2^K路FFT数据流进行调整，将每路输入数据流的FFT变换结果在频域连续分组，并行输出。

优选的，所述2^K路FFT变换，每路都采用基-2^J的单路延迟反馈算法，其中J≥1。还可以根据输入数据的有效性，对FFT变换进行时钟控制。

上述按时间抽选（DIT）的基-2^P（P≥1）FFT算法原理如下：

对于序列x（n），0≤n≤N-1，其N点DFT计算式为：

0≤k≤N-1

将N点序列x（n）分解为M个长度为N₁的子序列，N=M×N₁，令

n=n₁M+n₀,0≤n₁≤N₁-1,0≤n₀≤M-1

k=k₁N₁+k₀,0≤k₁≤M-1,0≤k₀≤N₁-1

可以推导获得

其中

根据本发明提出的FFT信号处理器，本领域技术人员还可以采用常规已知的方法导出相应的IFFT（反快速傅立叶变换）信号处理器，其中一种常规已知的方法的原理参照如下公式：

首先将频域数据取共轭送入FFT信号处理器，最后再对输出时域结果取共轭，并乘以1/N（当N为2的指数，右移log₂N位），即可实现IFFT变换结果。

本发明可以应用于以LTE，LTE-A为代表的OFDM系统，但不仅限于OFDM系统，而是能够应用于需要对输入数据流进行快速傅立叶变换（FFT）的所有情形。本发明的实现也不仅限于某种固定形式，并行FFT信号处理器可以安装在通信网络的网元或通信终端中，也可以内嵌在处理器芯片中；并行FFT信号处理方法可以通过运行于信号处理器上的软件代码来实现，也可以通过其它硬件设备来实现。

与现有技术相比，本发明的优点在于：

（1）本发明使得FFT信号处理器在完全匹配了通信系统的最大等效带宽数据处理总能力的基础上，实现了对通信系统的多模式FFT处理的兼容，可以支持点数最大为M×2^N的FFT对应带宽的SISO-OFDM系统，以及最大M路的MIMO-OFDM系统。

（2）使用并行FFT的架构处理单数据流FFT，使得处理时间是串行FFT的处理时间的1/2^K，2^K为并行路数。

（3）M路FFT数据流的同时输出，方便了MIMO系统的多天线处理，节省了M路数据流由于串行处理架构导致的输出延迟而引入的数据缓存器。

附图说明

图1是本发明提出的支持多模式的并行FFT处理器的结构图；

图2是本发明实施例一的并行FFT处理器的结构图；

图3是本发明实施例一的FFT数据后处理模块的结构图；

图4是本发明实施例二的多路分集处理的输入输出时序示意图；

图5是本发明实施例二的4096点单路FFT数据流的变换处理示意图；

图6是本发明实施例三的多路分集处理的输入输出时序示意图；

图7是本发明实施例三的2048点多路FFT数据流的变换处理示意图。

具体实施方式

下面结合附图，通过具体实施例对本发明做进一步详细说明。

实施例一

本具体实施例中，本发明所述的并行FFT信号处理器内嵌在通信系统的基带处理芯片中。由于基带处理芯片高昂的研发成本，通常要求多模通信系统的基带处理芯片能够支持不同模式（比如SISO系统和MIMO系统）和不同带宽的通信处理能力。在基带芯片满足具备最大等效带宽的数据总处理能力的条件下，其支持的SISO/MIMO系统模式越多，该基带芯片的适用场景越广，生命周期越长。

如图2所示，本实施例子的并行FFT信号处理器包括：

（1）1个多路分集模块，具有1个输入端子和2^K（K=2）个输出端子，每个输入端子接收1路或多路输入数据流，每个输出端子连接一个FFT变换模块，该多路分集模块的输入接口分时复用，顺序输入多路时域采样数据流；

（2）2^K（K=2）个FFT变换模块，每个FFT变换模块对其输入端子供应的数据流做1024点快速傅立叶变换，输出端子连接到FFT数据后处理模块。FFT变换模块可以根据设计时延、实现代价的需求选用不同架构的实现方式。本具体实施例选用了基-2⁴的单路延迟反馈（SDF）的架构；

（3）1个FFT数据后处理模块，该模块具有2^K（K=2）个输入端子，连接到4个FFT变换模块的输出，以及2^K（K=2）个输出端子，经过FFT数据后处理模块的处理后，分组并行输出4路FFT变换数据流，以适应最大4×4的MIMO系统，并兼容2×2的MIMO系统，和SISO系统。本实施例的FFT数据后处理模块的结构如图3所示，图3中的C代表Cordic算子，应用于FFT数据流的相位因子旋转，sum代表求和加法器，mux提供数据的旁路通路。

本实施例在经过FFT数据后处理模块的处理后，可以并行分组输出一路4096点的FFT变换数据流，或者2路2048点的FFT变换数据流，或者4路1024点的FFT变换数据流。假设本实施例的基带处理芯片满足总处理能力为等效20MHz带宽的数据条件，则该处理芯片同时支持的系统模式有20MHz SISO系统，10MHz 2×2的MIMO系统，5MHz 4×4的MIMO系统，以及必要的更低带宽，更多输入输出的MIMO系统。

下面分模式描述采用了实施例一所述的FFT处理器的基带处理芯片对各种模式、各种带宽系统的具体处理方法。

实施例二：20MHz带宽SISO通信系统的4096点单路FFT数据流变换处理方法

本实施例的多路分集处理的输入输出时序示意图如图4所示，对于采样序列x（n），0≤n≤4095；多路分集模块将输入的1路数据流按输入时间顺序分拆为4组长度为1024点的子序列，分别送入1024点FFT变换模块，每组子序列为每隔3个采样取一点，0,4,8,12，……，4092为第一组，1,5,9,13，……,4093为第二组，其他两组类推。

X_i为第i组通过并行FFT变换模块计算出来的频域值，i=1，2，3，4，为FFT数据后处理模块的第i路输入；Xo_i为FFT数据后处理模块的第i路输出。

根据按时间抽选的（DIT）的基-2^P（P≥1）FFT算法可得Xo_i的输出公式：

0≤k≤1023

i=1时，

0≤k≤1023

i=2时，

0≤k≤1023

i=3时，

0≤k≤1023

i=4时，

0≤k≤1023

FFT数据后处理模块按照上式对并行FFT数据流作调整，4096点的FFT变换结果在频域分为连续4组通过Xo_i并行输出，每组1024点，如图5所示，图中输出Xo_i(n)括号内对应的数值即为频域子载波序号。

本实施例在每组频域数据内部，由于单路FFT变换模块采用的基-2⁴的频域抽取（DIF）的SDF管线FFT架构，输出有倒序特性。在通信网络系统（例如OFDM系统）中通常为了抗干扰会在FFT处理后做频域载波组内子载波的解信道交织映射，只要有子载波序号，子载波输出的顺序并不会带来处理的障碍。也可以使用纠正了倒序特性的其他FFT架构，不影响对数据的后处理。

实施例三：10MHz带宽2×2MIMO通信系统的2048点双路FFT数据流变换处理方法

对于双天线的2路采样序列x_j（n），0≤n≤2047，j＝1或2；2路数据采用分时复用1路输入端子进入多路分集模块，多路分集模块将输入的2路数据流按输入时间顺序每路各分拆为2组长度为1024点的子序列，分别送入1024点FFT变换模块，时序示意图如图6所示。

X_i为第i组通过并行FFT变换模块计算出来的频域值，i=1，2，3，4为后处理模块的第i路输入；Xo_i为FFT数据后处理模块的第i路输出。

i=1时

0≤k≤1023

i=2时

0≤k≤1023

i=3时

0≤k≤1023

i=4时

0≤k≤1023

FFT数据后处理模块按照上式对并行数据流作调整，每路2048点的FFT变换结果在频域分为连续2组通过Xo_i并行输出，每组1024点，如图7所示，Xo₁(n)和Xo₂(n)构成了第一路2048点的FFT频域变换数据，Xo₃(n)和Xo₄(n)构成了第二路2048点的FFT频域变换数据。2路频域变换数据同时输出，方便了后续MIMO计算，不需要再缓存对齐频域数据。

本实施例在每组频域数据内部，由于单路FFT变换模块采用的基-24的频域抽选（DIF）的SDF管线FFT架构，输出有倒序特性。在通信网络系统（例如OFDM系统）中通常为了抗干扰会在FFT处理后做频域载波组内子载波的解信道交织映射，只要有子载波序号，子载波输出的顺序并不会带来处理的障碍。

实施例四：5MHz带宽4×4MIMO通信系统的1024点四路FFT数据流变换处理方法

4路数据采用分时复用1路输入端子进入多路分集模块，多路分集模块再将该4个长度为1024点的子序列，分别送入4个1024点FFT变换模块，在FFT数据后处理模块对FFT变换模块输出的4路FFT数据流旁路不处理即可。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种支持多模式的并行FFT信号处理器，输入数据流为M路，其特征在于，所述信号处理器包括：

1个多路分集模块，具有L个输入端子和2^K个输出端子，每个输入端子接收1路或多路输入数据流，该多路分集模块基于按时间抽选的基-2^PFFT算法，将每路输入数据流平均分组并输出，每个输出端子连接一个FFT变换模块，其中K≥1，P≥1；

2^K个FFT变换模块，每个FFT变换模块对连接到其输入端子的数据流做FFT变换，FFT变换模块的输出端子连接到FFT数据后处理模块；

1个FFT数据后处理模块，具有2^K个输入端子和2^K个输出端子，每个输入端子连接1个FFT变换模块的输出端子，所述FFT数据后处理模块基于按时间抽选的基-2^P FFT算法，将每路输入数据流的FFT变换结果在频域分组并行输出。

2.根据权利要求1所述的处理器，其特征在于，所述2^K个FFT变换模块，每个都具有基-2^J的单路延迟反馈的架构，J≥1。

3.根据权利要求1所述的处理器，其特征在于，所述FFT变换模块，根据输入数据的有效性，对FFT变换进行时钟控制。

4.一种支持多模式的并行FFT信号处理方法，输入数据流为M路，所述FFT的并行路数为2^K路，K≥1，其特征在于，所述方法包括以下步骤：

首先进行多路分集：基于按时间抽选的基-2^P FFT算法，将每路输入数据流平均分组，并行输出分组得到的2^K路分组数据流，其中，P≥1；

然后进行FFT变换：对2^K路分组数据流并行执行2^K路FFT变换，并行输出2^K路FFT数据流；

最后进行FFT后处理：基于按时间抽选的基-2^P FFT算法，对2^K路FFT数据流进行调整，将每路输入数据流的FFT变换结果在频域分组并行输出。

5.根据权利要求4所述的方法，其特征在于，所述2^K路FFT变换，每路都采用基-2^J的单路延迟反馈算法，其中J≥1。

6.根据权利要求4所述的方法，其特征在于，根据输入数据的有效性，对FFT变换进行时钟控制。