CN108667467A - 毫米波ofdm通信系统中时序控制并行处理方法及装置 - Google Patents

毫米波ofdm通信系统中时序控制并行处理方法及装置 Download PDF

Info

Publication number
CN108667467A
CN108667467A CN201810376889.1A CN201810376889A CN108667467A CN 108667467 A CN108667467 A CN 108667467A CN 201810376889 A CN201810376889 A CN 201810376889A CN 108667467 A CN108667467 A CN 108667467A
Authority
CN
China
Prior art keywords
parallel
data
ofdm
timing control
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810376889.1A
Other languages
English (en)
Inventor
黄永明
范特
徐家辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201810376889.1A priority Critical patent/CN108667467A/zh
Publication of CN108667467A publication Critical patent/CN108667467A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0028—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0491—Circuits with frequency synthesizers, frequency converters or modulators

Abstract

本发明提出了一种适用于毫米波OFDM通信系统的时序控制并行处理方法及装置，该方法用于毫米波OFDM系统硬件实现系统设计中。时序控制并行处理方法，在基带数据处理之前根据帧头和帧格式生成时序控制信号，通过时序控制信号，严格控制基带数据各模块处理过程。数据传输中采用以OFDM符号块为单位的并行处理方法，并行各路数据处理相互独立。该方法通过时序控制信号来控制基带处理中各模块执行，能有效降低模块之间因数据存储转换对硬件内存资源的消耗；同时以OFDM符号块为单位进行并行处理，能有效降低基带处理FPGA时钟需求和系统复杂度。

Description

毫米波OFDM通信系统中时序控制并行处理方法及装置
技术领域
本发明属于无线通信技术领域，涉及一种在毫米波通信中适用于FPGA硬件实现的时序控制并行处理方法及装置。
背景技术
无线通信系统，信号通过无线电波在空气中全向传播，不可避免的存在多径干扰和频率选择性衰落等因素影响。OFDM技术通过将信道划分为若干相互正交的子信道，使每个子信道成为近似平坦信道，并让子信道并行传输信号，从而提高传输速率、增加频谱利用率的技术。除此之外，OFDM系统还具有较强的对抗多径的能力。这些特性使得，OFDM技术一直是学术界和工业界研究和关注的热点。
传统低频无线通信系统，受到频谱资源限制，传输速率提高已经变得非常困难。毫米波通信系统，具有丰富的频谱资源，可以大幅提高通信带宽，从而提高传输速率。除了具有高带宽、高传输速率特点之外，毫米波通信还具有高安全性、天线设备高集成度等特点。由于毫米波通信速率可以达到近10Gbps数量级，对硬件系统的处理能力提出了非常高的要求。毫米波通信系统帧结构也不同于传统LTE或IEEE 802.11n/ac等协议帧结构，需要特别设计。毫米波系统具有如此多优势的同时，也存在一些问题。超高采样率和带宽给硬件处理带来了很大的挑战。基带处理中如何实现高带宽处理，由于FPGA处理时钟限制传统的串行数据处理方式已经不能满足毫米波系统的要求，必须开发出并行处理系统来完成基带处理。
毫米波系统除了对FPGA基带处理时钟有较高的需求之外，其对FPGA内存、计算能力等也提出了很高的要求。传统LabVIEW FPGA系统开发中基带处理各模块虽然时钟相同，但是在不同的循环中进行处理，模块之间通过内存FIFO来传递数据。这种设计思路会消耗较多的内存资源并且当系统非常复杂，模块较多的时候，模块之间数据传输容易出错，还会出现内存耗尽等问题。
发明内容
发明目的：为解决上述问题，本发明公开了一种毫米波OFDM通信系统中时序控制并行处理方法及装置，旨在降低毫米波OFDM通信系统基带处理FPGA时钟，节省硬件内存资源，同时提升系统传输速率和稳定性。
技术方案：为了达到上述目的，本发明采用如下技术方案：
毫米波OFDM通信系统中时序控制并行处理方法，用于发射端基带数据处理，包括如下步骤：
(1)发射端根据毫米波OFDM帧格式和帧头位置生成时序控制信号；
(2)以OFDM符号为单元对前导和数据进行按符号块串并转换；其中，并行第i路前导字段xi(n)与原始串行数据之间的关系为：xi(n)＝x(i*LOFDM+n)i＝0,1,...,Npre,n＝0,1,...,LOFDM；并行第i路数据字段xi(n)与原始串行数据之间的关系为：xi(n)＝x(i*LOFDM+n)i＝0,1,...,N-1,n＝0,1,...,LOFDM；LOFDM为OFDM符号长度，Npre为对应前导字段OFDM符号数，N为并行路数；
(3)将串并转换后的数据块进行N路并行基带处理，所述基带处理包括加扰码、信道编码、信号调制、IFFT、加CP和加窗函数，各处理模块根据时序控制信号识别数据的到来从而进行相应处理；
(4)在通过数模转换模块DAC进行并串转换和数模变换之前，将N路数据的每一路再依次转换成N路与DAC采样方式一致的并行数据；其中DAC采样时钟频率是基带处理时钟频率的N倍；
(5)DAC对N路并行数据从上到下进行间隔采样，将并行数据转换成串行并完成数模转换。
作为优选，所述时序控制信号用一维数组表示，数组中的元素与帧格式中的字段类型对应，数组中某元素取值为“true”表示数据流在该时刻对应是该字段内容，数组中某元素取值为“false”表示数据流在该时刻对应其他字段。
毫米波OFDM通信系统中时序控制并行处理方法，用于接收端基带数据处理，包括如下步骤：
(1)接收端通过模数转换模块ADC进行串并转换，将串行数据转换成N路按从上到下顺序排列并行数据；其中ADC采样时钟频率是基带处理时钟频率的N倍；
(2)串并转换之后的数据进行并行同步处理得到帧头位置，根据帧格式和帧头位置生成时序控制信号；
(3)将长度为LOFDM的N个N路并行的OFDM符号转换成长度为LOFDM的N个N路串行的OFDM符号；
(4)对数据进行N路并行基带处理，所述基带处理包括FFT、信道估计与均衡、相位补偿、信号解调、信道解码和解扰码，各处理模块根据时序控制信号识别信号到来从而进行相应的处理；
(5)将N路并行数据OFDM符号块顺序转成串行数据流。本发明还提供了毫米波OFDM通信系统中时序控制并行处理装置，用于接收端基带数据处理，包括：
时序控制信号生成模块，用于发射端根据毫米波OFDM帧格式和帧头位置生成时序控制信号；
按符号块串并转换模块，用于以OFDM符号为单元对前导和数据进行按符号块串并转换；其中，并行第i路前导字段xi(n)与原始串行数据之间的关系为：xi(n)＝x(i*LOFDM+n),i＝0,1,...,Npre,n＝0,1,...,LOFDM；并行第i路数据字段xi(n)与原始串行数据之间的关系为：xi(n)＝x(i*LOFDM+n),i＝0,1,...,N-1,n＝0,1,...,LOFDM；LOFDM为OFDM符号长度，Npre为对应前导字段OFDM符号数，N为并行路数；
并行基带处理模块，用于将串并转换后的数据块进行N路并行基带处理，所述基带处理包括信道加扰码、信道编码、信号调制、IFFT、加CP和加窗函数，各处理模块根据时序控制信号识别数据的到来从而进行相应处理；
单路数据串并转换模块，用于在通过数模转换模块DAC进行并串转换和数模变换之前，将N路数据的每一路再依次转换成N路与DAC采样方式一致的并行数据；其中DAC采样时钟频率是基带处理时钟频率的N倍；
以及，并串转换模块，用于通过DAC对N路并行数据从上到下进行间隔采样，将并行数据转换成串行并完成数模转换。
本发明还提供了毫米波OFDM通信系统中时序控制并行处理装置，用于发射端基带数据处理，包括：
ADC串并转换模块，用于通过模数转换模块ADC进行串并转换，将串行数据转换成N路按从上到下顺序排列并行数据；其中ADC采样时钟频率是基带处理时钟频率的N倍；
时序控制信号生成模块，用于根据帧格式和帧头位置生成时序控制信号；
单路数据并串转换模块，用于将长度为LOFDM的N个N路并行的OFDM符号转换成长度为LOFDM的N个N路串行的OFDM符号；
并行基带处理模块，用于对数据进行N路并行基带处理，所述基带处理包括FFT、信道估计与均衡、相位补偿、信号解调、信道解码和解扰码，各处理模块根据时序控制信号识别信号到来从而进行相应的处理；
以及，按符号块并串转换模块，用于将N路并行数据OFDM符号块顺序转成串行数据流。
本发明提供的毫米波OFDM通信系统，包括所述的用于发射端的时序控制并行处理装置和/或用于接收端的时序控制并行处理装置。
有益效果：与现有传统FPGA设计思路模块间通过FIFO传递数据各模间独立进行处理相比，时序控制方法，在数据处理之前根据帧格式生成时序控制信号，各模块只需通过判断时序控制信号，就可以判断数据的到来，从而进行处理，该方法能有效的节省硬件内存资源。通过严格的时序控制，按符号块进行并行处理方法，能有效降低毫米波系统基带FPGA处理时钟和系统复杂度，提升系统稳定性。
附图说明
图1为本发明实施例的发射端并行处理流程图。
图2为本发明实施例中设计的毫米波OFDM系统帧格式图。
图3为本发明实施例中设计的系统时序控制信号时序图。
图4为本发明实施例中以LOFDM为单元进行串并转换示意图。
图5为本发明实施例中各字段并行OFDM符号示意图。
图6为本发明实施例中发射端DAC之前单路数据串并转换示意图。
图7为本发明实施例中高速DAC并串转换示意图。
图8为本发明实施例中接收端同步之后单路数据并串转换示意图。
图9为本发明实施例的接收端并行处理流程图。
图10为本发明实施例中实测毫米波OFDM系统星座图。
具体实施方式
以下将结合具体实施例对本发明提供的技术方法进行详细说明。
广义上，毫米波包括频谱为30GHz-300GHz频段，本发明所介绍的通信系统载波频率优选为73GHz，其他波段也同样适用。发射端并行处理过程见附图1。本发明的重点之一是生成时序控制信号，在基带处理中各模块在一个循环中通过判断时序控制信号来处理数据；其二是基带处理中采用按符号块并行方式进行数据处理。如图1所示，本发明实施例公开的毫米波OFDM通信系统中时序控制并行处理方法，其具体包括如下步骤：
步骤1：发射端根据帧格式和帧头位置生成时序控制信号。本发明实施例根据毫米波OFDM短距离无线通信特性，设计了毫米波OFDM帧格式，如图2所示。帧长LF，每一帧包含LsubF个子帧，帧中第一个子帧为同步子帧，其余为数据子帧；每个子帧由MOFDM个OFDM符号组成，每个OFDM符号中子载波数为LC。同步子帧由完整的前导字段和数据字段组成，数据子帧由信道估计字段和数据字段组成。本例中设计帧长10ms，每一帧包含50个子帧；每个子帧由30个OFDM符号组成，每个OFDM符号由512个子载波和128个CP组成。设计帧格式能支持2×2MIMO和SISO系统。需要说明的是，此处提供的具体帧格式只是为了便于描述本发明实施例，本领域技术人员可以理解的是本发明的方法并不限于该特定的帧格式。
根据帧格式和帧头位置生成的时序控制信号Yclc为一维bool型数组。Yclc与帧格式严格对应，其中包含前导(STF、CEF、SIG、OSTF、OCEF)和数据(data)字段的时序控制信号，对应时序图如图3。时序信号为高电平代表取值为“true”表示数据流在该时刻对应是该字段内容，时序信号为低电平代表取值为“false”表示数据流在该时刻对应其他字段。
步骤2：在时序控制信号控制下，以OFDM符号LOFDM为单元对前导和数据进行按符号块串并转换，采用N(N取值一般为小于LOFDM的2的正整数次方的数，本例中N为16)路并行方案，LOFDM取值如下：
LOFDM＝LC+LCP
其中，LCP是OFDM系统中CP长度，取128，LC表示OFDM中子载波数，取512。变换过程参见图4。具体包含如下子步骤：
步骤2.1，将前导按照块并行处理方案进行串并转换，并行第i路前导字段xi(n)与原始串行数据之间的关系可以表示为：
xi(n)＝x(i*LOFDM+n)i＝0,1,...,Npre,n＝0,1,...,LOFDM
其中，Npre为对应前导字段OFDM符号数，根据具体的前导字段不同，取值不同，STF,Npre＝7；CEF,Npre＝4；SIG,OSTF,OCEF,Npre＝1，一个并行OFDM前导块可参见图5中(a)(b)(c)，其中前导字段并行多余符号用零填充。
步骤2.2，将数据按照块并行处理方案进行串并转换，并行第i路数据xi(n)与原始串行数据之间的关系可以表示为：
xi(n)＝x(i*LOFDM+n)i＝0,1,...,N-1,n＝0,1,...,LOFDM
一个并行OFDM数据块可参考图5中(d)。
步骤3：将串并转换后的数据块进行N路并行基带处理，其中基带处理为现有技术，一般包括加扰码、信道编码、信号调制、IFFT、加CP和加窗函数等，各处理模块根据时序控制信号识别数据的到来从而进行相应处理。
步骤4：OFDM模式IFFT、加CP和加窗函数之后，在时序控制信号控制下，对数据进行单路串并转换，如图6。然后通过DAC对数据进行并串转换和数模变换，如图7。具体包含如下子步骤：
步骤4.1，系统中IFFT和加CP是通过Xilinx IP核来实现，通过时序控制信号连续输入LC长度的数据，IFFT变换之后，Xilinx IP核将连续输出LOFDM长度的时域数据。
步骤4.2，在DAC之前需要对数据进行单路串并转换，如图6。
步骤4.3，数据基带处理完之后，需要将数据转换成串行数据流，通过高速DAC来实现。DAC采样时钟为1.536GS/s，基带数据时钟192MHz，DAC对并行数据从上到下进行间隔采样，将并行数据转换成串行，并完成数模转换，如图7。
接收端与发射端的处理过程相逆。并行同步之后，得到帧头位置，根据帧起始位置和OFDM帧格式，生成时序控制信号，然后在时序控制信号控制下以OFDM符号块为单元，将数据进行单路串并转换，过程如图8，后续处理与发射端对应进行逆处理如图9。主要包括：
步骤5：接收端通过模数转换模块ADC进行串并转换，将串行数据转换成N路按从上到下顺序排列并行数据；
步骤6：串并转换之后的数据进行并行同步处理得到帧头位置，根据帧格式和帧头位置生成时序控制信号；
步骤7：将长度为LOFDM的N个N路并行的OFDM符号转换成长度为LOFDM的N个N路串行的OFDM符号；
步骤8：对数据进行N路并行基带处理，所述基带处理包括FFT、信道估计与均衡、相位补偿、信号解调、信道解码和解扰码，各处理模块根据时序控制信号识别信号到来从而进行相应的处理；
步骤9：将N路并行数据OFDM符号块顺序转成串行数据流。
本发明另一实施例公开的毫米波OFDM通信系统中时序控制并行处理装置，用于发射端基带数据处理，主要包括：时序控制信号生成模块，用于发射端根据毫米波OFDM帧格式和帧头位置生成时序控制信号；按符号块串并转换模块，用于以OFDM符号为单元对前导和数据进行按符号块串并转换；并行基带处理模块，用于将串并转换后的数据块进行N路并行基带处理，所述基带处理包括加扰码、信道编码、信号调制、IFFT、加CP和加窗函数，各处理模块根据时序控制信号识别数据的到来从而进行相应处理；单路数据串并转换模块，用于在通过数模转换模块DAC进行并串转换和数模变换之前，将N路数据的每一路再依次转换成N路与DAC采样方式一致的并行数据；其中DAC采样时钟频率是基带处理时钟频率的N倍；以及并串转换模块，用于通过DAC对N路并行数据从上到下进行间隔采样，将并行数据转换成串行并完成数模转换。
本发明另一实施例公开的毫米波OFDM通信系统中时序控制并行处理装置，用于接收端基带数据处理，包括：ADC串并转换模块，用于通过模数转换模块ADC进行串并转换，将串行数据转换成N路按从上到下顺序排列并行数据；时序控制信号生成模块，用于根据帧格式和帧头位置生成时序控制信号；单路数据并串转换模块，用于将长度为LOFDM的N个N路并行的OFDM符号转换成长度为LOFDM的N个N路串行的OFDM符号；并行基带处理模块，用于对数据进行N路并行基带处理；以及，按符号块并串转换模块，用于将N路并行数据OFDM符号块顺序转成串行数据流。
上述装置实施例可以用于执行上述相应的方法实施例，其技术原理、所解决的技术问题及产生的技术效果相似，具体工作过程及有关说明，可以参考前述方法实施例中的对应过程，在此不再赘述。
下面结合实际硬件设计进一步说明本发明实施方法。在本实施例中，具体实现基于美国国家仪器(后文用NI简称代替)公司的mmWave收发仪系统平台。发射和接收天线采用标准喇叭增益天线。发射接收机基带处理分别在两块NI PXIe 7902FPGA上完成。发射端数据经过时序控制并行处理之后，经过NI PXIe 3610FPGA做DA转换，将数字信号变为模拟信号同时完成串并转换，然后利用NI PXIe 3620FPGA将基带模拟数据调制到中频，通过NImmWave Heads 3647将中频信号调制到73GHz，最后通过喇叭天线进行发射。接收端通过NImmWave Heads 3657处理接收天线上的数据并将数据解调到中频，然后利用NI PXIe3620FPGA将数据解调到基带。经过NI PXIe 3630FPGA做AD转换，对模拟数据离散化，同时进行串并转换。在此之后，进行接收端时序控制并行处理。系统基于LabVIEW FPGA进行设计开发，由于硬件试验平台资源限制，目前FPGA模块处理能力只支持SISO毫米波通信。附图10为经过本发明步骤进行毫米波SISO通信接收端均衡之后星座图。发射端先从上位机上得到数据，基带处理利用本发明的时序控制并行传输方法进行设计，对数据进行对应的变换处理；接收端同步之后按符号块单路数据并转串，然后进行对应的并行逆处理。具体模块包括：发射端加扰码、LDPC编码、16QAM调制、IFFT、加CP、加窗函数等过程，接收端包括同步、信道估计与均衡、解映射、解码、解扰码等过程(其中模块的具体实现并不是本发明的重点，所以不再详细介绍)。通过实际测试星座图效果可以看出，接收端星座点很聚集，区分度很高。系统FPGA基带处理时钟为192MHz，为系统采样率的1/16，采用16QAM调制方式系统传输数率达到3.5Gbps，系统误码率在0.1％以内，接收端数据EVM能达到-26dB。
本发明实施例中的时序控制并行处理方法基于毫米波OFDM系统进行介绍，主要针对毫米波OFDM系统硬件设计。本发明所公开的技术手段不仅限于上述实施方式所公开的技术手段，还包括由以上技术特征任意组合所组成的技术方法。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，如应用在毫米波MIMO系统等，这些改进和润饰也视为本发明的保护范围。

Claims (6)

1.毫米波OFDM通信系统中时序控制并行处理方法，用于发射端基带数据处理，其特征在于，包括如下步骤：
(1)发射端根据毫米波OFDM帧格式和帧头位置生成时序控制信号；
(2)以OFDM符号为单元对前导和数据进行按符号块串并转换；其中，并行第i路前导字段xi(n)与原始串行数据之间的关系为：xi(n)＝x(i*LOFDM+n)i＝0,1,...,Npre,n＝0,1,...,LOFDM；并行第i路数据字段xi(n)与原始串行数据之间的关系为：xi(n)＝x(i*LOFDM+n)i＝0,1,...,N-1,n＝0,1,...,LOFDM；LOFDM为OFDM符号长度，Npre为对应前导字段OFDM符号数，N为并行路数；
(3)将串并转换后的数据块进行N路并行基带处理，所述基带处理包括加扰码、信道编码、信号调制、IFFT、加CP和加窗函数，各处理模块根据时序控制信号识别数据的到来从而进行相应处理；
(4)在通过数模转换模块DAC进行并串转换和数模变换之前，将N路数据的每一路再依次转换成N路与DAC采样方式一致的并行数据；其中DAC采样时钟频率是基带处理时钟频率的N倍；
(5)DAC对N路并行数据从上到下进行间隔采样，将并行数据转换成串行并完成数模转换。
2.根据权利要求1所述的毫米波OFDM通信系统中时序控制并行处理方法，其特征在于，所述时序控制信号用一维数组表示，数组中的元素与帧格式中的字段类型对应，数组中某元素取值为“true”表示数据流在该时刻对应是该字段内容，数组中某元素取值为“false”表示数据流在该时刻对应其他字段。
3.毫米波OFDM通信系统中时序控制并行处理方法，用于接收端基带数据处理，其特征在于，包括如下步骤：
(1)接收端通过模数转换模块ADC进行串并转换，将串行数据转换成N路按从上到下顺序排列并行数据；其中ADC采样时钟频率是基带处理时钟频率的N倍；
(2)串并转换之后的数据进行并行同步处理得到帧头位置，根据帧格式和帧头位置生成时序控制信号；
(3)将长度为LOFDM的N个N路并行的OFDM符号转换成长度为LOFDM的N个N路串行的OFDM符号；
(4)对数据进行N路并行基带处理，所述基带处理包括FFT、信道估计与均衡、相位补偿、信号解调、信道解码和解扰码，各处理模块根据时序控制信号识别信号到来从而进行相应的处理；
(5)将N路并行数据OFDM符号块顺序转成串行数据流。
4.毫米波OFDM通信系统中时序控制并行处理装置，用于发射端基带数据处理，其特征在于，包括：
时序控制信号生成模块，用于发射端根据毫米波OFDM帧格式和帧头位置生成时序控制信号；
按符号块串并转换模块，用于以OFDM符号为单元对前导和数据进行按符号块串并转换；其中，并行第i路前导字段xi(n)与原始串行数据之间的关系为：xi(n)＝x(i*LOFDM+n),i＝0,1,...,Npre,n＝0,1,...,LOFDM；并行第i路数据字段xi(n)与原始串行数据之间的关系为：xi(n)＝x(i*LOFDM+n),i＝0,1,...,N-1,n＝0,1,...,LOFDM；LOFDM为OFDM符号长度，Npre为对应前导字段OFDM符号数，N为并行路数；
并行基带处理模块，用于将串并转换后的数据块进行N路并行基带处理，所述基带处理包括加扰码、信道编码、信号调制、IFFT、加CP和加窗函数，各处理模块根据时序控制信号识别数据的到来从而进行相应处理；
单路数据串并转换模块，用于在通过数模转换模块DAC进行并串转换和数模变换之前，将N路数据的每一路再依次转换成N路与DAC采样方式一致的并行数据；其中DAC采样时钟频率是基带处理时钟频率的N倍；
以及，并串转换模块，用于通过DAC对N路并行数据从上到下进行间隔采样，将并行数据转换成串行并完成数模转换。
5.毫米波OFDM通信系统中时序控制并行处理装置，用于接收端基带数据处理，其特征在于，包括：
ADC串并转换模块，用于通过模数转换模块ADC进行串并转换，将串行数据转换成N路按从上到下顺序排列并行数据；其中ADC采样时钟频率是基带处理时钟频率的N倍；
时序控制信号生成模块，用于根据帧格式和帧头位置生成时序控制信号；
单路数据并串转换模块，用于将长度为LOFDM的N个N路并行的OFDM符号转换成长度为LOFDM的N个N路串行的OFDM符号；
并行基带处理模块，用于对数据进行N路并行基带处理，所述基带处理包括FFT、信道估计与均衡、相位补偿、信号解调、信道解码和解扰码，各处理模块根据时序控制信号识别信号到来从而进行相应的处理；
以及，按符号块并串转换模块，用于将N路并行数据OFDM符号块顺序转成串行数据流。
6.毫米波OFDM通信系统，其特征在于，包括根据权利要求4所述的时序控制并行处理装置和/或根据权利要求5所述的时序控制并行处理装置。
CN201810376889.1A 2018-04-25 2018-04-25 毫米波ofdm通信系统中时序控制并行处理方法及装置 Pending CN108667467A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810376889.1A CN108667467A (zh) 2018-04-25 2018-04-25 毫米波ofdm通信系统中时序控制并行处理方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810376889.1A CN108667467A (zh) 2018-04-25 2018-04-25 毫米波ofdm通信系统中时序控制并行处理方法及装置

Publications (1)

Publication Number Publication Date
CN108667467A true CN108667467A (zh) 2018-10-16

Family

ID=63781107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810376889.1A Pending CN108667467A (zh) 2018-04-25 2018-04-25 毫米波ofdm通信系统中时序控制并行处理方法及装置

Country Status (1)

Country Link
CN (1) CN108667467A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109613849A (zh) * 2018-10-30 2019-04-12 北京航天易联科技发展有限公司 一种数据采集方法、装置以及系统
WO2020082915A1 (zh) * 2018-10-25 2020-04-30 深圳市中兴微电子技术有限公司 正交频分复用解调器、解调方法及接收机

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020082915A1 (zh) * 2018-10-25 2020-04-30 深圳市中兴微电子技术有限公司 正交频分复用解调器、解调方法及接收机
CN109613849A (zh) * 2018-10-30 2019-04-12 北京航天易联科技发展有限公司 一种数据采集方法、装置以及系统

Similar Documents

Publication Publication Date Title
US10291458B2 (en) Methods and devices for transmission/reception of data for hybrid carrier modulation MIMO system
CN104601513B (zh) 用于低功率无线网络中通信的方法和布置
EP2764669B1 (en) Methods and arrangements for communications in low power wireless networks
JP2022088659A (ja) 情報送信方法及び装置
CN100464543C (zh) 兼容的单载波正交频分多址信号发送方法
CN101136811A (zh) Ofdm发射信号处理装置、方法及射频远端单元
CN103297373A (zh) 恒包络正交频分复用调制方法
CN101515809A (zh) 载波聚合场景中降低参考信号cm的方法和装置
CN109714091A (zh) 一种在毫米波mimo系统中基于分层设计的迭代混合预编码方法
CN103685086A (zh) 一种支持多芯片架构的基带信号处理器及其处理方法
CN108667467A (zh) 毫米波ofdm通信系统中时序控制并行处理方法及装置
CN101594177B (zh) 上行系统多天线的信号处理方法及装置
CN103532904B (zh) 一种场强驱动型单载波-多载波融合的信号传输方法
CN104639493A (zh) 一种信号传输方法
CN107222446A (zh) 一种大规模mimo‑ofdm的峰均功率比降低系统及其方法
CN112054830A (zh) 一种针对硬件损伤的Massive MIMO信能同传系统优化方法
CN108270471A (zh) 大规模天线阵列系统中低反馈混合预编码与接收合并方法
CN103051581B (zh) 一种基于有效容量的mimo-ofdm系统能效优化方法
CN104135294A (zh) 一种e波段无线传输信号产生设备
CN1983859B (zh) 基于gmc的多天线复用发送装置及频域均衡方法
CN103812608B (zh) 一种iq数据压缩方法和系统
CN102111367B (zh) 一种单时钟多速率的ofdm发射装置结构
CN105071842A (zh) Sc-mimo系统中一流三天线或三流四天线空间分集收发方法及装置
CN107147597A (zh) 毫米波通信系统中分数间隔频域均衡硬件实现方法
CN103001905B (zh) Prach基带信号的生成方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181016

RJ01 Rejection of invention patent application after publication