CN103631176B - 基于fpga的超高速工业控制器 - Google Patents

Abstract

一种基于FPGA的超高速工业控制器，包括有主控制单元，FPGA独立电源供电单元，JTAG调试接口电路，EPCS16程序配置电路，时钟输入与自动/手动复位电路单元，调理板电源供电单元，16路模拟量输入A/D转换单元，8路模拟量输出D/A转换单元，开关量输入信号隔离与调理单元，开关量输出信号隔离与驱动单元，RS232/半/全双工RS485/RS422总线通信单元，16路工业现场开关量输入，上位机或接入工业网络。本发明仅使用一片FPGA作为主控芯片，完成工业控制系统的模拟量、开关量的采集与控制，最突出的特点是速度快、超高速，同时具有成本低、通用性好、稳定性高、可靠性好、现场可编程与扩展能力强等优点。

Description

基于FPGA的超高速工业控制器

技术领域

本发明涉及一种工业控制器。特别是涉及一种适用于多路模拟量采集与控制场合的基于FPGA的超高速工业控制器。

背景技术

近年来，随着计算机技术和电子技术的不断进步和完善，通用数字控制器作为工业自动化控制类产品，已经被越来越多的产业领域接受，并已达到一个令人瞩目的市场规模。在航空航天、大型装备制造、电子信息等高新领域中，对控制器的快速性、稳定性、抗干扰性、精度、速度等指标提出了更高的要求，对超高速工业控制器的需求越来越强烈。国内工业控制器近年在追赶国际先进水平方面取得了一定进展，但总体水平仍落后于国外技术先进的国家，发展还不成熟，主要体现在：①控制器难以运用于超高速应用场合，抗干扰性和稳定性较差。由于控制器软硬件体系结构设计不合理，导致控制周期大于超高速应用的要求，抗干扰性和稳定性不好，最终的控制效果较差。②核心控制器没有独立知识产权。现有的控制系统普遍采用国外PLC控制器及相关软件组成，所配控制器只有个别国外厂家提供，控制功能专用，不适合我国的应用要求。

现如今国内工业控制器市场仍是国外产品占据大部分份额，而高水平的控制器市场几乎被几家国外公司垄断，也就是说我国现在缺乏一种自主知识产权的超高速、低成本、高可靠性的工业控制器。

因此，开发一款具备自主知识产权，能够通用于各种控制系统的超高速、低成本、高可靠性的超高速工业控制器具有重要的意义。

工业控制系统现场包含各类设备：控制室或现场的上位计算机；测量现场各种生产变量的模拟式传感器，如流量传感器、压力传感器、位移传感器、温度传感器等；改变管路流体流量的调节阀，如溢流阀、比例双向阀等；反映生产状态与人机交互的开关式设备，如警报开关、启动/停止按钮等；用于通断各种生产回路的电磁阀等。

超高速工业控制器在工业控制系统中的应用情况，为了与上述工业控制系统现场包含的各类设备交互，超高速工业控制器具有如下接口：RS232和RS422（半/全双工RS485）总线——用于与上位机通信，16路4～20mA/0～10V模拟量输入信号AI——用于采集各种模拟式传感器信号，8路-10V～+10V模拟量输出信号AO——用于控制调节阀开度，16路开关量输入信号DI——用于读取现场的各种开关量输入状态，8路开关量输出信号DO——用于直接驱动生产中的各种电磁阀。

FPGA（现场可编程门阵列）的主要作用是：FPGA通过A/D转换器将最多16路传感器采集的模拟量输入信号AI转换为FPGA能识别的二进制信息，然后FPGA根据这些信息与控制算法计算出调节阀应有的开度，然后经过D/A转换器和驱动放大电路，输出最多8路-10V～+10V模拟量给调节阀，从而达到控制目的：同时FPGA可通过RS232和RS422（半/全双工RS485）总线向上位机发送所有16路AI、8路AO的数值和16路DI、8路DO的状态，上位机可向FPGA发送各种控制信息。

发明内容

本发明所要解决的技术问题是，提供一种能够通用于各种控制系统的超高速、低成本、高可靠性的可与上位机共同组成控制系统及能够直接与传感器和执行机构信号匹配的基于FPGA的超高速工业控制器。

本发明所采用的技术方案是：一种基于FPGA的超高速工业控制器，包括有主控制单元，所述主控制单元的：模拟量信号输入端通过2组SPI接口连接16路模拟量输入A/D转换单元，模拟量信号输出端通过SPI接口连接8路模拟量输出D/A转换单元，开关量信号输入端连接开关量输入信号隔离与调理单元，开关量信号输出端连接开关量输出信号隔离与驱动单元，所述的16路模拟量输入A/D转换单元和8路模拟量输出D/A转换单元的电源输入端分别连接调理板电源供电单元，所述的开关量输入信号隔离与调理单元的输入端连接16路工业现场开关量输入，所述主控制单元通过RS232/半/全双工RS485/RS422总线通信单元连接上位机或接入工业网络，所述主控制单元的电源输入端连接FPGA独立电源供电单元，所述主控制单元还分别连接JTAG调试接口电路、EPCS16程序配置电路和时钟输入与自动/手动复位电路单元，其中，所述的主控制单元与所述的FPGA独立电源供电单元、JTAG调试接口电路、EPCS16程序配置电路以及时钟输入与自动/手动复位电路单元共同构成基于FPGA的超高速工业控制器的四层核心板，所述的调理板电源供电单元与16路模拟量输入A/D转换单元、8路模拟量输出D/A转换单元、开关量输入信号隔离与调理单元、开关量输出信号隔离与驱动单元以及RS232/半/全双工RS485/RS422总线通信单元共同构成基于FPGA的超高速工业控制器的两层信号调理板。

所述的FPGA独立电源供电单元包括有将24V直流电源转换成5V直流电源的DC/DC转换模块U4，所述DC/DC转换模块U4输出的5V直流电源分别连接开关型稳压电源U5、线性稳压电源U2和线性稳压电源U3，所述开关型稳压电源U5的1脚接5V电源以及分别通过电容C39和电容C41地，0脚、3脚和5脚接地，2脚连接电感L的一端，电感L的另一端与4脚共同分别通过电容C1、电容C40和电容C42接地，还共同依次通过电阻R3和发光二极管Led接地，还共同构成3.3V电源输出端，所述的线性稳压电源U2和线性稳压电源U3的3脚分别连接DC/DC转换模块U4输出的5V电源，该线性稳压电源U2和线性稳压电源U3的3脚还分别对应通过电容C38和电容C45接地，1脚均接地，所述的线性稳压电源U2的2脚和4脚均分别通过电容C36和电容C37接地，通过电感L输出2.5V电源，以及通过电感L和电容C35接地，所述的线性稳压电源U3的2脚和4脚输出2.5V电源，以及均分别通过电容C43和电容C44接地。

所述的16路模拟量输入A/D转换单元包括有连接16路模拟量输入信号的前8路信号的模拟量输入类型选择与电压转换电路、与所述的模拟量输入类型选择与电压转换电路的输出端相连的第一片12位8通道A/D转换器电路、连接16路模拟量输入信号的后8路信号的模拟量输入信号I/V变换电路和与所述的模拟量输入信号I/V变换电路的输出端相连的第二片12位8通道A/D转换器电路，所述的第一片12位8通道A/D转换器电路和第二片12位8通道A/D转换器电路的输出端均连接A/D接口数字隔离电路，所述的A/D接口数字隔离电路通过2组SPI接口连接至主控制单元的8个用户I/O口上。

所述的第一片12位8通道A/D转换器电路和第二片12位8通道A/D转换器电路分别是由型号为AD7928的A/D转换芯片U13和A/D转换芯片U14构成，所述的A/D接口数字隔离电路是由二个型号为ADuM1201CR的磁耦隔离芯片U9、U11，二个型号为ADuM1200CR的磁耦隔离芯片U10、U12构成，所述的A/D转换芯片U13和A/D转换芯片U14的7脚连接2.5V电压基准源U29，9～16脚分别对应连接模拟量输入类型选择与电压转换电路和模拟量输入信号I/V变换电路的输出端，所述的A/D转换芯片U13和A/D转换芯片U14的1、2、3和18脚分别对应连接构成A/D接口数字隔离电路的磁耦隔离芯片U9、U10、U11和U12的2、3、6和7脚，所述的磁耦隔离芯片U9、U10、U11和U12的1脚接3.3V电源，8脚接5V电源，所述A/D转换芯片U13和A/D转换芯片U14的5、6和19脚接5V电源；

所述的模拟量输入类型选择与电压转换电路包括有由用于连接16路模拟量输入信号的前8路信号的接口PP1和两个型号为TL084ID的4通道双极性运算放大器F1构成的两组结构完全相同的电路，在其中任一组电路中：所述的4通道双极性运算放大器F1的12、10、5和3脚分别对应连接所述接口PP1的1、2、4和5脚，所述接口PP1的1、2、4和5脚还各依次通过一个开关和一个电阻接地，所述的4通道双极性运算放大器F1的4脚接正12V电源，11脚接负12V电源，13脚和14脚构成一路输出AI0，9脚和8脚构成1路输出AI1，6脚和7脚构成一路输出AI2，2脚和1脚构成一路输出AI3，所述4通道双极性运算放大器F1的13脚和14脚、9脚和8脚、6脚和7脚以及2脚和1脚还各分别通过一个二极管和一个电容接地，12、10、5和3脚还各通过一个电阻接地；

所述的模拟量输入信号I/V变换电路用于连接16路模拟量输入信号的后8路信号的接口PP2，以及8组结构完全相同的I/V变换电路，其中，任一个I/V变换电路都是由一个电阻、一个二极管和一个电容相并联构成，并联后的一端接接口PP2的一个端脚以及连接第二片12位8通道A/D转换器电路的输入端，并联后的另一端接地。

所述的8路模拟量输出D/A转换单元（8）包括有依次连接的D/A接口数字隔离电路（81）、14位8通道D/A转换器电路以及模拟量输出信号放大与驱动电路，其中所述的D/A接口数字隔离电路的输入端通过SPI接口连接主控制单元的模拟量信号输出端，所述的模拟量输出信号放大与驱动电路的输出构成8路模拟量输出。

所述的D/A接口数字隔离电路是由型号为ADuM1400CRW的磁耦隔离芯片U15构成，所述的14位8通道D/A转换器电路是由型号为AD5648的D/A转换芯片U16构成，所述D/A转换芯片U16的1、2、16和15脚对应连接磁耦隔离芯片U15的11、12、13和14脚；

所述的模拟量输出信号放大与驱动电路是由四个型号为LM7332的具有双极性、双通道、强输出驱动能力的双轨运算放大器和一个分别连接四个双轨运算放大器的输出端的模拟量输出外接端子P17构成的四路结构完全相同的电路，其中任一双轨运算放大器F2的6脚和2脚各通过一个电阻连接2.5V电源，双轨运算放大器F2的6脚和2脚还各通过一个电阻对应的与7脚和1脚共同构成输出端连接模拟量输出外接端子P17，5脚和3脚各通过一个电阻连接14位8通道D/A转换器电路的输出，5脚和3脚还各通过一个电阻接地，4脚和8脚接12V电源，4脚和8脚还通过各一个电容接地。

所述的开关量输入信号隔离与调理单元是由一个开关量输入外接端子P18和16路结构完全相同的与所述的开关量输入外接端子P18相连接的隔离调理电路构成，其中任一路隔离调理电路包括有一个型号为PC817的光电耦合器U6，所述光电耦合器U6的1脚通过一个电阻R58连接开关量输入外接端子P18，该1脚还通过一个二极管D2接地，2脚通过一个发光二极管DS2接地，4脚接3.3V电源，3脚接主控制单元以及通过电阻R62接地。

所述的开关量输出信号隔离与驱动单元包括有8路输入端与主控制单元相连的开关量输出信号隔离与调理电路，一个继电器独立电源供电单元，一个开关量输出外接端子P19，以及分别对应与8路开关量输出信号隔离与调理电路和继电器独立电源供电单元的输出端相连接的8路继电器驱动电路，所述8路继电器驱动电路的输出连接开关量输出外接端子P19。

所述的任意一路开关量输出信号隔离与调理电路包括有一个光电耦合器U22，所述光电耦合器U22的1脚接3.3V电源，该1脚还通依次过一个发光二极管D18和一个电阻接主控制单元，2脚通过一个电阻R112接主控制单元，4脚接12V电源，3脚通过一个电阻R108接地，该3脚还通过一个电阻R110对应连接一路继电器驱动电路；所述的继电器独立电源供电单元包括有DC/DC模块U17，所述DC/DC模块U17的1脚和2脚连接24V电源端子，3脚输出12V电源分别连接8路继电器驱动电路，3脚还分别通过一个电解电容和一个电容接地，4脚接地；所述的任意一路继电器驱动电路包括有继电器K2，所述的继电器K2的1脚通过三极管H2的集电极再对应通过电阻R110连接一路开关量输出信号隔离与调理电路，该1脚还通过一个二极管接地，2脚接地，3脚和4脚连接开关量输出外接端子P19，所述的三极管H2的发射极连接继电器独立电源供电单元的12V电源输出。

所述的RS232/半/全双工RS485/RS422总线通信单元包括有通信数字隔离电路、用于与上位机或接入工业网络进行通信的RS232接口电路和半/全双工RS485接口电路，所述的RS232接口电路和半/全双工RS485接口电路通过通信数字隔离电路连接主控制单元。

所述的通信数字隔离电路包括有两个与所述的主控制单元相连的型号为ADuM1402ARW的磁耦隔离芯片U18和型号为ADuM1401BRW的磁耦隔离芯片U19，所述磁耦隔离芯片U18的3、4、5和6脚连接主控制单元（1），11、12、13和14脚连接RS232接口电路，所述的磁耦隔离芯片U19的3、4、5和6脚连接主控制单元，11、12、13和14脚连接半/全双工RS485接口电路；所述的RS232接口电路（112）包括有型号为MAX3232ESE+的芯片U30和第一RS232串口J1和第二RS232串口J2，其中，所述的芯片U30的9、12、11和10脚对应连接磁耦隔离芯片U18的11、12、13和14脚，7脚和8脚连接第一RS232串口J1，14脚和13脚连接第二RS232串口J2；所述的半/全双工RS485接口电路包括有型号为MAX491ESD的芯片U20和两个半/全双工RS485外接端子J10和外接端子J11，所述的芯片U20的2、3、4和5脚对应连接磁耦隔离芯片U19的11、14、13和12脚，11脚和12脚连接外接端子J10，9脚和10脚连接外接端子J11。

本发明的基于FPGA的超高速工业控制器，能够通用于各种控制系统的超高速、低成本、高可靠性的可与上位机共同组成控制系统及能够直接与传感器和执行机构信号匹配。

本发明的基于FPGA的超高速工业控制器中仅仅使用一片FPGA作为主控芯片，完成工业控制系统的模拟量、开关量的采集与控制，最突出的特点是速度快、超高速，同时具有成本低、通用性好、稳定性高、可靠性好、现场可编程与扩展能力强等优点，一个控制周期Ts中每路AI采集7次的情况下，8个模拟量的PID闭环控制总周期可以低至289us（即0.289ms），如果一个控制周期Ts中每路AI采集少于7次，控制周期可以低至100us以下，完全可满足超高速的控制要求。控制器可通过RS232-C总线接口，RS422总线接口（半/全双工RS485总线接口），用于连接上位计算机或工控机，并可以作为半双工RS485总线上的一个控制节点连入工业控制网络，与工控机、信号调理板、被控对象组成一套完整的控制系统，实现了控制系统的整体化，用户可根据不同的控制要求扩充各种不同性能的支持RS485接口的控制器使控制系统的功能更加完善。本发明中的控制器使用四层FPGA核心板+信号调理板的设计结构，本发明中的信号调理板与FPGA相连，并可根据不同的需求调换不同的调理板以实现不同的性能（如改变A/D、D/A精度，增加接口数量等）。

附图说明

图1是本发明的基于FPGA的超高速工业控制器的构成框图；

图2是FPGA独立电源（3.3V，2.5V，1.2V）供电单元2的电路原理图；

图3是FPGA核心主控制单元1的电源和地引脚与FPGA独立电源（3.3V，2.5V，1.2V）供电单元2连接的电路原理图；

图4是JTAG调试接口电路3的电路原理图；

图5是EPCS16程序配置电路4的电路原理图；

图6是时钟输入与自动/手动复位电路单元5的电路原理图；

图7是FPGA核心主控制单元1的外围电路原理图；

图8是本发明的基于FPGA的超高速工业控制器的核心板与FPGA超高速工业控制器的信号调理板的信号连接接插件的电路原理图；

图9是调理板电源（5V，±12V）供电单元6的电路原理图；

图10是16路模拟量输入A/D转换单元7中第一片12位8通道A/D转换器电路73，第二片12位8通道A/D转换器电路74，A/D接口数字隔离电路75的电路原理图；

图11是16路模拟量输入A/D转换单元7中模拟量输入类型选择与电压转换电路71的一部分的电路原理图；

图12是16路模拟量输入A/D转换单元7中模拟量输入信号I/V变换电路72的电路原理图；

图13是8路模拟量输出D/A转换单元中D/A接口数字隔离电路81的电路原理图；

图14是8路模拟量输出D/A转换单元中14位8通道D/A转换器（AD5648）电路82的电路原理图；

图15是8路模拟量输出D/A转换单元中模拟量输出信号放大与驱动电路83的一部分电路原理图；

图16是16路开关量输入信号隔离单元9的一部分电路原理图；

图17是8路开关量输出信号隔离与驱动单元10一部分的电路原理图；

图18是RS232/半/全双工RS485/RS422总线通信单元11中通信数字隔离电路111中的ADuM1402ARW和RS232接口电路112的电路原理图；

图19是RS232/半/全双工RS485/RS422总线通信单元11中通信数字隔离电路111中的ADuM1401BRW和半/全双工RS485（RS422）接口电路113的电路原理图。

具体实施方式

下面结合实施例和附图对本发明的基于FPGA的超高速工业控制器做出详细说明。

本发明的基于FPGA的超高速工业控制器，最突出的特点是速度快、超高速，此外成本低、可靠性高、使用和维护简单，并且可与上位机共同组成控制系统及能够直接采集传感器信号并与执行机构信号匹配。本发明中的控制器设计中仅仅使用一片FPGA作为主控芯片，选用Altera公司Cyclone III系列FPGA中的EP3C16E144I7，其内部逻辑资源相当丰富，频率高、延迟小，用它完成工业控制系统的模拟量、开关量的采集与控制，最突出的特点是速度快、超高速，同时具有速度快、成本低、通用性好、稳定性高、可靠性好、现场可编程与扩展能力强等优点，一个控制周期Ts中每路AI采集7次的情况下，8个模拟量的PID闭环控制总周期可以低至289us（即0.289ms），如果一个控制周期Ts中每路AI采集少于7次，控制周期可以低至100us以下，完全可满足超高速的控制要求。本发明中的控制器具有DI和DO两大类外部开关量接口，16路DI（24V数字量输入）与8路DO（30VDC/250VAC、5A数字量输出）可用于直接与工业控制系统常用设备及其驱动模块的开关量接口相连以完成工业现场开关量的采集与控制。本发明中的控制器具有A/D和D/A两大类外部模拟量数据接口，16路A/D（其中8路同时支持4～20mA、0～10V模拟量采集，另外8路仅支持4～20mA模拟量采集）用于与工业控制系统常用的流量、压力和位移传感器的模拟量信号连接以完成工业现场模拟量信号的采集，8路D/A（经信号放大以-10～+10V输出，输出电流不低于100mA）用于与工业控制系统常用设备的驱动模块（交直流电机、伺服阀、溢流阀、冲液阀、换向阀的驱动器）连接以完成工业现场模拟控制量的双极性输出。本发明中的控制器具有RS232-C总线接口，RS422总线接口（半/全双工RS485总线接口），用于连接上位计算机或工控机，并可以作为半双工RS485总线上的一个控制节点组成DCS（集散控制系统），与网络内的其他设备共同组成一套完整的控制系统，实现了控制系统的整体化。本发明中的控制器在与工业控制系中AI、AO、DI、DO、总线通信的所有接口均采用了隔离措施与抗干扰措施，通过光耦、磁耦的隔离，使FPGA与其他各种工业现场信号无任何电气回路连接，从而大大增强了控制器的抗干扰性能，使得FPGA核心板几乎不可能受到工业现场的干扰而损坏。本发明中的控制器是真正的工业级超高速控制器，在硬件上所有芯片的选型必须保证是工业级芯片且力求集成度高、处理速度快，如FPGA芯片EP3C16E144I7、DA芯片AD5648、AD芯片AD7928、磁耦芯片ADuM系列、RS422/RS485接口芯片MAX491ESD等，所有芯片的工作范围宽于-40℃～+85℃，是名符其实的工业级超高速控制器。本发明中的控制器使用四层FPGA核心板+信号调理板的设计结构，本发明中的信号调理板与FPGA相连，并可根据不同的需求调换不同的调理板以实现不同的性能（如改变A/D、D/A精度，增加接口数量等）。本发明中的控制器核心控制芯片选用Altera公司Cyclone III系列FPGA中的EP3C16E144I7，其内部逻辑资源相当丰富，频率高、延迟小，为编写状态机等复杂的逻辑控制程序和复杂的控制算法程序奠定了硬件基础，使超高速控制成为可能，同时利于今后控制器的软件升级。

如图1所示，本发明的基于FPGA的超高速工业控制器，包括有由型号为EP3C16E144I7的Altera Cyclone III系列FPGA构成的主控制单元1，所述主控制单元1的：模拟量信号输入端通过2组SPI接口连接16路模拟量输入A/D转换单元7，模拟量信号输出端通过SPI接口连接8路模拟量输出D/A转换单元8，开关量信号输入端连接开关量输入信号隔离与调理单元9，开关量信号输出端连接开关量输出信号隔离与驱动单元10，所述的16路模拟量输入A/D转换单元7和8路模拟量输出D/A转换单元8的电源输入端分别连接调理板电源（5V，±12V）供电单元6，所述的开关量输入信号隔离与调理单元9的输入端连接16路工业现场开关量输入12，所述的8路模拟量输出D/A转换单元8的输出为8路－10～＋10V模拟量输出，所述的开关量输出信号隔离与驱动单元10的输出为8路现场开关量输出。所述主控制单元1通过RS232/半/全双工RS485/RS422总线通信单元11连接上位机或接入工业网络13，所述主控制单元1的电源输入端连接FPGA独立电源（3.3V，2.5V，1.2V）供电单元2，所述主控制单元1还分别连接JTAG调试接口电路3、EPCS16程序配置电路4和时钟输入与自动/手动复位电路单元5，其中，所述的主控制单元1与所述的FPGA独立电源供电单元2、JTAG调试接口电路3、EPCS16程序配置电路4以及时钟输入与自动/手动复位电路单元5共同构成本发明的基于FPGA的超高速工业控制器的四层核心板，所述的调理板电源供电单元6与16路模拟量输入A/D转换单元7、8路模拟量输出D/A转换单元8、开关量输入信号隔离与调理单元9、开关量输出信号隔离与驱动单元10以及RS232/半/全双工RS485/RS422总线通信单元11共同构成本发明的基于FPGA的超高速工业控制器的两层信号调理板。

如图7所示，FPGA超高速工业控制器的FPGA核心主控制单元1选用的是Altera公司Cyclone III系列FPGA中的EP3C16E144I7，该款型号的FPGA具有比较丰富的内部资源：15408个LE（逻辑单元），85个用户可使用IO口，516096位的内部存储器资源，112个内嵌9位×9位乘法器，4个PLL（锁相环），20个全局时钟。同时该款型号FPGA的速度等级是7，相比于速度等级是8的一般型号的FPGA，主频可以跑得更高，延迟更短，实时性和快速性更强。因此，EP3C16E144I7非常适合作为本发明的基于FPGA的超高速工业控制器的核心主控芯片。

如图8所示，图7中FPGA核心主控制单元1的引脚通过图8所示FPGA超高速工业控制器的核心板与FPGA超高速工业控制器的信号调理板的信号连接接插件，与FPGA超高速工业控制器的信号调理板上的图1中的16路模拟量输入A/D转换单元7、8路模拟量输出D/A转换单元8、16路开关量输入信号隔离与调理单元9、8路开关量输出信号隔离与驱动单元10，、RS232/半/全双工RS485（RS422）总线通信单元11中具有相同网络标号的信号线或引脚相连接。图8中VCC5+到GND的5V独立电源是FPGA超高速工业控制器的信号调理板通过接插件给FPGA超高速工业控制器的核心板所提供的，而VCC3.3到GND的3.3V独立电源是FPGA超高速工业控制器的核心板经开关型稳压电源芯片LM2596-3.3V转为3.3V电压后再向FPGA超高速工业控制器的信号调理板提供的，VCC3.3除作为FPGA核心主控制单元1的IO口电压VCCIO给FPGA超高速工业控制器的核心板供电外，还给FPGA超高速工业控制器的信号调理板上隔离电路中（包括图1中的A/D接口数字隔离电路75，D/A接口数字隔离电路81，16路开关量输入信号隔离单元9，8路开关量输出信号隔离与调理电路单元101，数字隔离电路111）核心板一侧供电。

如图2所示，所述的FPGA独立电源供电单元2包括有将24V直流电源转换成5V直流电源的DC/DC转换模块U4，所述DC/DC转换模块U4输出的5V直流电源分别连接开关型稳压电源U5、线性稳压电源U2和线性稳压电源U3，所述开关型稳压电源U5的1脚接5V电源以及分别通过电容C39和电容C41地，0脚、3脚和5脚接地，2脚连接电感L的一端，电感L的另一端与4脚共同分别通过电容C1、电容C40和电容C42接地，还共同依次通过电阻R3和发光二极管Led接地，还共同构成3.3V电源输出端，所述的线性稳压电源U2和线性稳压电源U3的3脚分别连接DC/DC转换模块U4输出的5V电源，该线性稳压电源U2和线性稳压电源U3的3脚还分别对应通过电容C38和电容C45接地，1脚均接地，所述的线性稳压电源U2的2脚和4脚均分别通过电容C36和电容C37接地，通过电感L输出2.5V电源，以及通过电感L和电容C35接地，所述的线性稳压电源U3的2脚和4脚输出2.5V电源，以及均分别通过电容C43和电容C44接地。

FPGA独立电源（3.3V，2.5V，1.2V）供电单元2的电路原理图中，FPGA超高速工业控制器的信号调理板通过接插件给FPGA超高速工业控制器的核心板所提供VCC5+到GND的5V独立电源（如图10所示）经开关型稳压电源芯片LM2596-3.3V转为3.3V电压VCC3.3，VCC3.3作为FPGA核心主控芯片1的IO口电压VCCIO；VCC5+经线性稳压电源芯片AMS1117-2.5V转为2.5V电压VCC2.5，VCC2.5作为FPGA核心主控芯片1的PLL模拟电源VCCA；VCC5+经线性稳压电源芯片AMS1117-1.2V转为1.2V电压VCC1.2，VCC1.2作为FPGA核心主控芯片1的核压VCCINT和PLL数字电源VCCD_PLL。

如图3所示，FPGA核心主控制单元1的中每一个电源引脚都接一个0.1uF去耦电容连到地，去耦电容可滤除FPGA核心主控制单元1工作过程中所产生的高频噪声，增强FPGA的抗干扰性能，布线中将去耦电容尽量靠近电源引脚和地引脚，让去耦电容的两端引线尽量短。

如图4所示，FPGA核心主控制单元1通过引脚STDI、STDO、STCK、STMS和电源VCC2.5、地GND，与JTAG调试接口电路3相连接，VCC2.5是2.5V电压的网络标号。应格外注意，CycloneIII的标准JTAG推荐接口电压是2.5V，Altera推荐JTAG下载电缆所用电源电压应该是与VCCA相同的2.5V，因此用VCC2.5给JTAG调试接口电路3供电。模式选择输入引脚MSEL[2:0]外部无须电阻直接接在GND或VCCA=2.5V来决定配置模式。因选用EPCS器件使用3.3V的配置电平标准，故为选择AS（主动串行）配置模式，MSEL2接GND，MSEL1接2.5V，MSEL0接GND。JTAG配置方式的优先级最高，进行JTAG配置时，无视MSEL[2:0]的接法，即JTAG配置模式不受MSEL[2:0]管脚控制。JTAG引脚的定义为：TCK为测试时钟输入。TMS为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式。TDI为测试数据输入，数据通过TDI引脚输入JTAG接口；TDO为测试数据输出，数据通过TDO引脚从JTAG接口输出。

如图5所示，FPGA核心主控制单元1的引脚ASDO、nCSO、DATA0、DCLK和电源VCC3.3、地GND，与EPCS16程序配置芯片电路4相连接，VCC3.3是3.3V电压的网络标号。应格外注意，必须靠近EPCS器件，在EPCS器件的DATA线中串入25Ω的电阻。对于使用AS配置模式的CycloneIII器件，BANK1的VCCIO常用3.3V。FPGA的配置是将FPGA的配置数据从外部非易失存储器Flash或EEPROM载入到FPGA中。Cyclone_III的nCE直接接GND，nSTATUS和CONF_DONE用10K电阻上拉至VCCIO，CONFIG是配置控制输入管脚，FPGA处于用户模式时，若该管脚被外部驱动为低电平，则FPGA马上进入复位状态，所有的IO管脚被置为高阻态，该管脚重新变高后，FPGA开始进行重配置。因此，nCONFIG也应用10K电阻上拉至VCCIO。

如图6所示，FPGA核心主控制单元1通过2个专用时钟输入引脚RST、CLK，与时钟输入与自动/手动复位电路单元5相连接，时钟输入选用48MHz的有源晶振，且时钟输出端需串接一33Ω的匹配电阻接至FPGA的16个专用时钟输入端之一，该48MHz时钟经FPGA内部的PLL锁相环改善时钟质量和倍频后，用作整个FPGA核心主控制单元1的工作时钟，即每一个时钟的上升沿/下降沿都触发FPGA内的特定操作。自动/手动复位电路用简单的一阶RC＋按键的复位电路，刚上电或按键按下时电容C_RST1上端是低电平，作为FPGA核心主控制单元1的复位信号，复位时通过设计FPGA核心主控制单元1的内部逻辑，使相应的寄存器进行初始化，以保证上电或手动复位后FPGA核心主控制单元1处于正确的内部逻辑状态。此款CycloneIII的FPGA具有CLK0～CLK15共16根专用时钟输入线，未使用的专用时钟输入线可作为输入口，但不可以配置为输出口。

如图9所示，所述调理板电源（5V，±12V）供电单元6中，端子外接的24V分别通过24V转5V DC/DC模块U8和24V转±12V DC/DC模块U7为超高速工业控制器的信号调理板提供VCC5到SGND的5V独立电源和VCC12、VCC-12到SGND的±12V独立电源，VCC5到SGND的5V独立电源和VCC12、VCC-12到SGND的±12V独立电源共地SGND，都是是为信号调理板提供的。

如图1所示，所述的16路模拟量输入A/D转换单元7包括有连接16路模拟量输入信号的前8路信号的模拟量输入类型选择与电压转换电路71、与所述的模拟量输入类型选择与电压转换电路71的输出端相连的第一片12位8通道A/D转换器（AD7928）电路73、连接16路模拟量输入信号的后8路信号的模拟量输入信号I/V变换电路72和与所述的模拟量输入信号I/V变换电路72的输出端相连的第二片12位8通道A/D转换器（AD7928）电路74，所述的第一片12位8通道A/D转换器电路73和第二片12位8通道A/D转换器电路74的输出端均连接A/D接口数字隔离电路75，所述的A/D接口数字隔离电路75通过2组SPI接口连接至主控制单元1的8个用户I/O口上。

如图10所示，所述的第一片12位8通道A/D转换器电路73和第二片12位8通道A/D转换器电路74分别是由型号为AD7928的A/D转换芯片U13和A/D转换芯片U14构成，所述的A/D接口数字隔离电路75是由二个型号为ADuM1201CR的磁耦隔离芯片U9、U11，二个型号为ADuM1200CR的磁耦隔离芯片U10、U12构成，所述的A/D转换芯片U13和A/D转换芯片U14的7脚连接2.5V电压基准源U29，9～16脚分别对应连接模拟量输入类型选择与电压转换电路71和模拟量输入信号I/V变换电路72的输出端，所述的A/D转换芯片U13和A/D转换芯片U14的1、2、3和18脚分别对应连接构成A/D接口数字隔离电路75的磁耦隔离芯片U9、U10、U11和U12的2、3、6和7脚，所述的磁耦隔离芯片U9、U10、U11和U12的1脚接3.3V电源，8脚接5V电源，所述A/D转换芯片U13和A/D转换芯片U14的5、6和19脚接5V电源。

如图10所示，所述第一片12位8通道A/D转换器（AD7928）电路73，第二片12位8通道A/D转换器（AD7928）电路74，A/D接口数字隔离（ADuM1201CR、ADuM1200CR）电路75中，FPGA核心主控制单元1通过2组SPI接口共8根信号线，连接至2组磁耦ADuM1201CR和ADuM1200CR的左侧引脚，第1组SPI接口中标号为AD_CS、AD_MOSI、AD_CLK的三根信号线由所述FPGA核心主控制单元1输出给所述A/D接口数字隔离电路75，第1组SPI接口中标号为AD_MISO的那根信号线由所述A/D接口数字隔离电路75输出给所述FPGA核心主控制单元1；第2组SPI接口中标号为AD_CS+、AD_MOSI+、AD_CLK+的三根信号线由所述FPGA核心主控制单元1输出给所述A/D接口数字隔离电路75，第2组SPI接口中标号为AD_MISO+的那根信号线由所述A/D接口数字隔离电路75输出给所述FPGA核心主控制单元1。磁耦左侧的供电回路应与所述FPGA核心主控制单元1的IO电压一致，即应接入所述FPGA独立电源供电单元2提供的VCC3.3到GND的3.3V电压。经磁耦的隔离后，磁耦右侧的8根信号线与磁耦左侧的2组SPI接口线的信号逻辑完全一致，这8根信号线分别接至所述第一片12位8通道A/D转换器电路73和第二片12位8通道A/D转换器电路74中AD7928芯片提供的SPI接口引脚上，因此所述FPGA核心主控制单元1最终能与所述第一片12位8通道A/D转换器（AD7928）电路73和所述第二片12位8通道A/D转换器（AD7928）电路74进行隔离的SPI读写，注意磁耦右侧的供电回路应与AD7928的Vdrive引脚电压一致，即应接入所述调理板电源供电单元6提供的VCC5到SGND的5V电压。第一片AD7928的8个模拟量输入引脚接入经所述模拟量输入类型选择与电压转换电路71调理后得到的前8路调理后模拟量输入电压AI0～AI7（1～5V/0～5V），在软件中由FPGA向第一片AD7928写命令字时应将模拟输入电压范围配置为0～2×Vref，因此AI0～AI7的输入电压Vin=5V×DB[11:0]/4096，其中DB[11:0]是从第一片AD7928读出的12位AD转换结果；第二片AD7928的8个模拟量输入引脚接入经所述模拟量输入信号I/V变换电路72调理后得到的后8路调理后模拟量输入电压AI8～AI15（0.5～2.5V），在软件中由FPGA向第二片AD7928写命令字时应将模拟输入电压范围配置为0～Vref，因此AI8～AI15的输入电压Vin=2.5V×DB[11:0]/4096，其中DB[11:0]是从第二片AD7928读出的12位AD转换结果。图13中的AD780BR用于产生2.5V电压基准REFin_2.5V，REFin_2.5V的驱动能力可达±10mA，REFin_2.5V接至两片AD7928的REFin引脚作为A/D转换器进行A/D转换的2.5V电压基准。AD780BR产生的REFin_2.5V电压基准可精确至2.5V±0.001V，温度系数低至3ppm/℃，正是精准的2.5V参考电压REFin_2.5V才保证了模拟量采集与控制的高精度和准确性。

如图11所示，所述的模拟量输入类型选择与电压转换电路71包括有由用于连接16路模拟量输入信号的前8路信号的接口PP1和两个型号为TL084ID的4通道双极性运算放大器F1构成的两组结构完全相同的电路，在其中任一组电路中：所述的4通道双极性运算放大器F1的12、10、5和3脚分别对应连接所述接口PP1的1、2、4和5脚，所述接口PP1的1、2、4和5脚还各依次通过一个开关和一个电阻接地，所述的4通道双极性运算放大器F1的4脚接正12V电源，11脚接负12V电源，13脚和14脚构成一路输出AI0，9脚和8脚构成1路输出AI1，6脚和7脚构成一路输出AI2，2脚和1脚构成一路输出AI3，所述4通道双极性运算放大器F1的13脚和14脚、9脚和8脚、6脚和7脚以及2脚和1脚还各分别通过一个二极管和一个电容接地，12、10、5和3脚还各通过一个电阻接地。

如图11所示，所述模拟量输入类型选择与电压转换电路71中，模拟量输入外接端子输入各传感变送器的前8路4～20mA电流信号/0～10V电压信号S_AI0～S_AI7，当某输入为4～20mA电流信号输入时，应手动闭合相应输入类型选择开关从而选择电流输入型调理，因500Ω电阻与（51K+51K）电阻并联后仍约为500Ω，4～20mA电流信号通过500Ω电阻后可在输入端得到与4～20mA输入呈线性关系的2～10V电压，此电压通过电阻分压得到1～5V标准电压信号；当某输入为0～10V电压信号输入时，应手动断开相应输入类型选择开关从而选择电压输入型调理，这时该0～10V电压直接通过电阻分压得到0～5V标准电压信号。为了使从1～5V或者0～5V标准电压信号输入点向后看去的电路等效电阻接近无穷大，即为了使标准电压信号输入点到地的电阻几乎完全等于接的51K电阻，应使标准电压信号输入点向后面电路流入的电流接近无穷小，最好的方法是在标准电压信号输入点后面、AD7928模拟量输入引脚前面接入一级由运放构成的电压跟随器，且所选运放的Iib（输入偏移电流）参数越小越好，因此选择4通道双极性运放TL084ID，其Iib的最大值仅为200pA也即0.2nA，这个电流远远小于AD7928模拟量输入引脚输入电流的最大值1uA。可见，电压跟随器的阻抗变换使得标准电压信号输入点的电压值几乎等于输入端电压值的一半，电压跟随器的输出端电压几乎等于电压跟随器的输入端电压——1～5V或者0～5V标准电压信号，电压跟随器的输出端再经5.1V稳压管1N4733A的保护和电容的滤波后，输出调理后模拟量输入电压AI0～AI7（1～5V/0～5V）。此调理后模拟量输入电压AI0～AI7（1～5V/0～5V）接至第一片AD7928的8个模拟量输入引脚，因此在软件中由FPGA向第一片AD7928写命令字时应将模拟输入电压范围配置为0～2×Vref，因此AI0～AI7的输入电压Vin=5V×DB[11:0]/4096，其中DB[11:0]是从第一片AD7928读出的12位AD转换结果。可见，通过手动开关的选择，所述模拟量输入类型选择与电压转换电路71对输出4～20mA电流的传感变送器和输出0～10V电压的传感变送器都能调理成与输入电流或电压呈线性关系的最大为5V的电压，对传感变送器的输出类型（电流/电压）的适应能力很强；但当选择为4～20mA电流信号输入时，500Ω采样电阻上得到2～10V电压，则要求传感变送器的额定输出功率大于等于200mW，显然额定输出功率小于200mW的4～20mA电流输出型传感变送器不能接入所述模拟量输入类型选择与电压转换电路71对应的前8路AI，这时可将其接入所述模拟量输入信号I/V变换电路72对应的后8路AI。

如图12所示，所述的模拟量输入信号I/V变换电路72用于连接16路模拟量输入信号的后8路信号的接口PP2，以及8组结构完全相同的I/V变换电路，其中，任一个I/V变换电路都是由一个电阻、一个二极管和一个电容相并联构成，并联后的一端接接口PP2的一个端脚以及连接第二片12位8通道A/D转换器电路74的输入端，并联后的另一端接地。

如图12所示，所述模拟量输入信号I/V变换电路72中，模拟量输入外接端子输入各传感变送器的后8路4～20mA电流信号S_AI8～S_AI15，4～20mA电流信号通过125Ω采样电阻后可得到与4～20mA电流呈线性关系的0.5～2.5V电压，再经5.1V稳压管1N4733A的保护和电容的滤波后，输出调理后模拟量输入电压AI8～AI15（0.5～2.5V）。此调理后模拟量输入电压AI8～AI15（0.5～2.5V）接至第二片AD7928的8个模拟量输入引脚，因此在软件中由FPGA向第二片AD7928写命令字时应将模拟输入电压范围配置为0～Vref，因此AI8～AI15的输入电压Vin=2.5V×DB[11:0]/4096，其中DB[11:0]是从第二片AD7928读出的12位AD转换结果。此处之所以选用125Ω采样电阻将8路4～20mA电流信号转为与4～20mA电流呈线性关系的0.5～2.5V电压，而非选用250Ω采样电阻将8路4～20mA电流信号转为1～5V电压，是因为工业现场有些两线制传感变送器的额定输出功率很有限，因此如果选用250Ω采样电阻，则要求传感变送器的额定输出功率大于等于100mW；如果选用125Ω采样电阻，则要求传感变送器的额定输出功率大于等于50mW即可。可见所述模拟量输入信号I/V变换电路72对4～20mA传感变送器额定输出功率的适应能力很强。

如图1所示，所述的8路模拟量输出D/A转换单元8包括有依次连接的D/A接口数字隔离电路81、14位8通道D/A转换器（AD5648）电路82以及模拟量输出信号放大与驱动电路83，其中所述的D/A接口数字隔离电路81的输入端通过SPI接口连接主控制单元1的模拟量信号输出端，所述的模拟量输出信号放大与驱动电路83的输出构成8路模拟量输出。

如图13、图14所示，所述的D/A接口数字隔离电路81是由型号为ADuM1400CRW的磁耦隔离芯片U15构成，所述的14位8通道D/A转换器电路82是由型号为AD5648的D/A转换芯片U16构成，所述D/A转换芯片U16的1、2、16和15脚对应连接磁耦隔离芯片U15的11、12、13和14脚。

如图13所示是D/A接口数字隔离电路81，14位8通道D/A转换器（AD5648）电路81中，FPGA核心主控制单元1通过类SPI接口共输出4根信号线，连接至磁耦ADuM1400CRW的左侧引脚，类SPI接口中标号为DA_SYNC、DA_DATA、DA_CLK的三根信号线分别对应标准SPI主模式中的SPISTE、SPIMOSI、SPICLK信号，类SPI接口中标号为DA_LDAC的信号线作为DAC刷新信号。经磁耦的隔离后，磁耦右侧的4根信号线与磁耦左侧的4个信号逻辑完全一致，这4根信号线分别输出接至图14所示的14位8通道D/A转换器（AD5648）电路82中AD5648芯片提供的类SPI接口引脚上，因此所述FPGA核心主控制单元1最终能与所述14位8通道D/A转换器（AD5648）电路82进行隔离的类SPI写操作。AD5648按此次类SPI的32位命令字中的AO通道号和D/A数值在AD5648的与该路AO通道号相应的模拟量输出引脚AO0～AO7上输出与D/A数值存在线性关系的0～5V电压Vout，Vout=5V×D[13:0]/16384，其中D[13:0]是14位D/A数值，AD5648的8个模拟量输出引脚接入所述模拟量输出信号放大与驱动电路83进行线性放大。注意在软件中将AD5648配置成使用内部电压参考源，因此AD5648无需像AD7928那样在REFin引脚外接2.5V电压参考源。

如图15所示，所述的模拟量输出信号放大与驱动电路83是由四个型号为LM7332的具有双极性、双通道、强输出驱动能力的双轨运算放大器和一个分别连接四个双轨运算放大器的输出端的模拟量输出外接端子P17构成四路结构完全相同的电路，其中任一双轨运算放大器F2的6脚和2脚各通过一个电阻连接2.5V电源，双轨运算放大器F2的6脚和2脚还各通过一个电阻对应的与7脚和1脚共同构成输出端连接模拟量输出外接端子P17，5脚和3脚各通过一个电阻连接14位8通道D/A转换器电路82的输出，5脚和3脚还各通过一个电阻接地，4脚和8脚接12V电源，4脚和8脚还通过各一个电容接地。

如图15所示，所述模拟量输出信号放大与驱动电路83中，AD5648的8个模拟量输出引脚AO0～AO7串入10K电阻后接入双极性、双通道、强输出驱动能力的双轨运放LM7332的同相输入端，同相输入端接40K电阻接地，放大电路输出端接40K电阻反馈至运放LM7332的反相输入端，图13中由AD780BR提供的2.5V电压基准REFin_2.5V串入10K电阻后也接入运放的反相输入端，运放输出端S_AO0～S_AO7接模拟量输出外接端子。由运放负反馈时的“虚短”、“虚断”特性，可写出运放输出端S_AO0～S_AO7的电压与AD5648模拟量输出引脚AO0～AO7的电压之间的关系是：S_AOx=4×AOx–10V，x=0～7。当AOx=0V时，S_AOx=-10V；当AOx=5V时，S_AOx=+10V。由上述电压的线性关系式可知，AD5648的模拟量输出引脚AO0～AO7上的0～5V电压Vout可经所述模拟量输出信号放大与驱动电路83线性放大为8路-10～+10V的模拟量输出电压，-10～+10V的模拟量输出电压经模拟量输出外接端子输出，可满足工业现场绝大多数执行器和阀驱动装置的控制要求。之所以选择运放LM7332，主要是因为该款运放具有很强的电流输出能力（不低于±100mA），输出±70mA电流时的输出电压范围仅比运放的正负供电电压范围小2V，这样强的电流输出驱动能力可适应工业现场各种阀门执行机构的驱动要求。

如图16所示，所述的开关量输入信号隔离与调理单元9是由一个开关量输入外接端子P18和16路结构完全相同的与所述的开关量输入外接端子P18相连按的隔离调理电路构成，其中任一路隔离调理电路包括有一个型号为PC817的光电耦合器U6，所述光电耦合器U6的1脚通过一个电阻R58连接开关量输入外接端子P18，该1脚还通过一个二极管D2接地，2脚通过一个发光二极管DS2接地，4脚接3.3V电源，3脚接主控制单元1以及通过电阻R62接地。

如图16所示，16路开关量输入信号隔离单元9中，开关量输入外接端子从工业现场引来的16路0V或24V电压输入信号的正极DI1～DI16串接2.7K电阻后接在光电耦合器PC817的阳极，光电耦合器PC817的阴极串入发光管LED后接入0V或24V电压输入信号的负极GND_DI1～GND_DI16，3.3V稳压管并联在光电耦合器PC817阳极和0V或24V电压输入信号的负极之间起到过压和反接保护作用。所述16路开关量输入信号隔离单元9包括16路功能相同的隔离与调理电路，图16中仅表示出第一路DI1的隔离与调理电路，开关量输入外接端子第一至第十六路的正极0V或24V电压信号DI1～DI16传送给第一至第十六路开关量隔离与调理电路的输入，相应开关量隔离与调理电路对输入信号进行电压变换隔离，将0V或24V电压信号转为0V或3.3V电压信号输出，第一至第十六路开关量隔离与调理电路的输出SDI1～SDI16连接至所述FPGA核心主控制单元1的第一至第十六路开关量输入对应的引脚SDI1～SDI16。若对应引脚为高电平，则所述FPGA核心主控制单元1读取相应位为1；若对应引脚为低电平，则读取相应位为0。通过光电耦合器PC817，将16路开关量输入信号的地GND_DIx与所述FPGA核心主控制单元1的地GND消除电气上的联系，实现了开关量输入的隔离，增强了FPGA超高速工业控制器的硬件抗干扰性能。

如图1所示，所述的开关量输出信号隔离与驱动单元10包括有8路输入端与主控制单元1相连的开关量输出信号隔离与调理电路101，一个继电器独立电源（12V）供电单元102，一个开关量输出外接端子P19，以及分别对应与8路开关量输出信号隔离与调理电路101和继电器独立电源供电单元102的输出端相连接的8路继电器驱动电路103，所述8路继电器驱动电路103的输出连接开关量输出外接端子P19。

如图17所示，所述的任意一路开关量输出信号隔离与调理电路101包括有一个光电耦合器U22，所述光电耦合器U22的1脚接3.3V电源，该1脚还通依次过一个发光二极管D18和一个电阻接主控制单元1，2脚通过一个电阻R112接主控制单元1，4脚接12V电源，3脚通过一个电阻R108接地，该3脚还通过一个电阻R110对应连接一路继电器驱动电路103；所述的继电器独立电源供电单元102包括有DC/DC模块U17，所述DC/DC模块U17的1脚和2脚连接24V电源端子，3脚输出12V电源分别连接8路继电器驱动电路103，3脚还分别通过一个电解电容和一个电容接地，4脚接地；所述的任意一路继电器驱动电路103包括有继电器K2，所述的继电器K2的1脚通过三极管H2的集电极再对应通过电阻R110连接一路开关量输出信号隔离与调理电路101，该1脚还通过一个二极管接地，2脚接地，3脚和4脚连接开关量输出外接端子P19，所述的三极管H2的发射极连接继电器独立电源供电单元102的12V电源输出。

如图17所示，所述的8路开关量输出信号隔离与驱动单元10中，端子外接的24V通过24V转12V DC/DC模块提供VCC12_JiDianQi到SGND_JiDianQi的12V继电器独立电源。此VCC12_JiDianQi到SGND_JiDianQi的12V独立电源是专为继电器驱动电路提供的，其地SGND_JiDianQi与FPGA超高速工业控制器的信号调理板的信号地SGND和FPGA超高速工业控制器的核心板的地GND完全相互独立。之所以使继电器驱动电路的地SGND_JiDianQi与其他地完全独立，因为继电器输入端额定电流高达37.5mA，如此大电流的频繁通断势必会对其他电路的工作造成干扰。当所述FPGA核心主控制单元1的SDO1～SDO8所对应DO引脚输出低电平时，发光管LED点亮，光电耦合器PC817导通，则光电耦合器PC817的3号脚电压约等于其4号脚电压VCC12_JiDianQi，此时PNP型三极管2N3906截止，继电器输入端无电流流过，则接至开关量输出外接端子的与该路DO对应的继电器输出端两个触点处于断开状态；当所述FPGA核心主控制单元1的SDO1～SDO8所对应DO引脚输出高电平时，发光管LED熄灭，光电耦合器PC817不导通，则光电耦合器PC817的3号脚与其4号脚断开而接10K电阻接地，此时PNP型三极管2N3906导通工作在饱和区或放大区，继电器输入端流过足够使其输出端吸合的电流，则接至开关量输出外接端子的与该路DO对应的继电器输出端两个触点处于吸合状态。所述开关量输出信号隔离与调理电路101和继电器驱动电路103包括8路功能相同的驱动电路，图19中仅表示出第一路DO1的电路，所述FPGA核心主控制单元1的SDO1～SDO8所对应的8个DO引脚输出低电平或高电平，经第一路至第八路驱动电路后，使开关量输出端子上的8对继电器的触点断开或吸合。通过光电耦合器PC817，将所述FPGA核心主控制单元1的地GND与继电器驱动电路的地SGND_JiDianQi消除电气上的联系；通过继电器既使得开关量输出能提供大电流，又将继电器输入端的驱动电路与工业现场的开关量负载回路消除电气上的联系，实现了开关量输出的隔离，增强了FPGA超高速工业控制器的硬件抗干扰性能。FPGA控制器所选继电器的输出参数是5A250VAC，5A24VDC，工业现场应用中，将继电器一对触点串入负载回路中即可完成开关量控制。

如图1所示，所述的RS232/半/全双工RS485/RS422总线通信单元11包括有通信数字隔离电路（111）、用于与上位机或接入工业网络13进行通信的RS232接口电路112和半/全双工RS485（RS422）接口电路113，所述的RS232接口电路112和半/全双工RS485（RS422）接口电路113通过通信数字隔离电路111连接主控制单元1。

如图18、图19所示，所述的通信数字隔离电路111包括有两个与所述的主控制单元1相连的型号为ADuM1402ARW的磁耦隔离芯片U18和型号为ADuM1401BRW的磁耦隔离芯片U19，所述磁耦隔离芯片U18的3、4、5和6脚连接主控制单元1，11、12、13和14脚连接RS232接口电路112，所述的磁耦隔离芯片U19的3、4、5和6脚连接主控制单元1，11、12、13和14脚连接半/全双工RS485接口电路113；所述的RS232接口电路112包括有型号为MAX3232ESE+的芯片U30和第一RS232串口J1和第二RS232串口J2，其中，所述的芯片U30的9、12、11和10脚对应连接磁耦隔离芯片U18的11、12、13和14脚，7脚和8脚连接第一RS232串口J1，14脚和13脚连接第二RS232串口J2；所述的半/全双工RS485接口电路113包括有型号为MAX491ESD的芯片U20和两个半/全双工RS485外接端子J10和外接端子J11，所述的芯片U20的2、3、4和5脚对应连接磁耦隔离芯片U19的11、14、13和12脚，11脚和12脚连接外接端子J10，9脚和10脚连接外接端子J11。

如图18所示，所述通信数字隔离电路111中的ADuM1402ARW，所述RS232接口电路112中，FPGA核心主控制单元1通过两对异步串行通信接口（每对异步串行通信接口包含一根数据发送线，一根数据接收线）共4根信号线，连接至磁耦隔离芯片ADuM1402ARW的左侧引脚，第1对异步串行通信接口中标号为TXD1的信号线由所述FPGA核心主控制单元1输出给所述通信数字隔离电路111，第1对异步串行通信接口中标号为RXD1的那根信号线由所述通信数字隔离电路111输出给所述FPGA核心主控制单元1；第2对异步串行通信接口中标号为TXD2的信号线由所述FPGA核心主控制单元1输出给所述通信数字隔离电路111，第2对异步串行通信接口中标号为RXD2的那根信号线由所述通信数字隔离电路111输出给所述FPGA核心主控制单元1。磁耦隔离芯片左侧的供电回路应与所述FPGA核心主控制单元1的IO电压一致，即应接入所述FPGA独立电源供电单元2提供的VCC3.3到GND的3.3V电压。经磁耦隔离芯片的隔离后，磁耦隔离芯片右侧的4根信号线与磁耦隔离芯片左侧的两对异步串行通信接口共4个信号逻辑完全一致，这4根信号线接至所述RS232接口电路112中MAX3232ESE+芯片提供的两对异步串行通信接口引脚上，每对异步串行通信接口包含一根数据发送线，一根数据接收线，数据收发接线不可颠倒，因此所述FPGA核心主控制单元1最终能与所述RS232接口电路112进行两对隔离的异步串行数据收发。注意磁耦隔离芯片右侧的供电回路应与MAX3232ESE+芯片的供电电压一致，即应接入所述调理板电源供电单元6提供的VCC5到SGND的5V电压。将MAX3232ESE+芯片RS232电平标准端的两对串口信号线和地线SGND接至控制器对外引出的两个串口DB9卧式弯针的2、3、5号脚上，通过DB9串口线将FPGA超高速工业控制器的串口针与上位PC机/工控机的串口针相连接，即可完成FPGA超高速工业控制器与上位PC机/工控机的RS232通信。

如图19所示，所述通信数字隔离电路111中的ADuM1401BRW，所述半/全双工RS485（RS422）接口电路113中，FPGA核心主控制单元1通过一对异步串行通信接口的发送线485_DI、接收线485_RO、发送使能控制线485_DE（高电平有效）、接收使能控制线485_RE（低电平有效）共4根信号线，连接至磁耦隔离芯片ADuM1401BRW的左侧引脚，标号为485_DI、485_DE、485_RE的3根信号线由所述FPGA核心主控制单元1输出给所述通信数字隔离电路111，标号为485_RO的那根信号线由所述通信数字隔离电路111输出给所述FPGA核心主控制单元1。磁耦隔离芯片左侧的供电回路应与所述FPGA核心主控制单元1的IO电压一致，即应接入所述FPGA独立电源供电单元2提供的VCC3.3到GND的3.3V电压。经磁耦隔离芯片的隔离后，磁耦隔离芯片右侧的4根信号线与磁耦隔离芯片左侧的4个信号逻辑完全一致，这4根信号线接至所述半/全双工RS485（RS422）接口电路113中MAX491ESD芯片提供的一对异步串行通信接口的发送引脚和接收引脚、发送使能引脚、接收使能引脚上，所述FPGA核心主控制单元1将发送使能控制线485_DE置高时，会使能MAX491ESD芯片对异步串行通信接口发送线485_DI的TTL电平到外接485发送端子RS485（RS422）电平标准的电平转换，反之会禁止发送信号的RS485（RS422）电平转换；所述FPGA核心主控制单元1将接收使能控制线485_RE置低时，会使能MAX491ESD芯片对外接485接收端子的RS485（RS422）电平标准到异步串行通信接口接收送线485_RO的TTL电平转换，反之会禁止接收信号的TTL电平转换。FPGA可通过发送使能和接受使能信号的不同控制方式，最终使FPGA超高速工业控制器对外进行半双工RS485通信或者全双工RS485（RS422）通信。注意磁耦隔离芯片右侧的供电回路应与MAX491ESD芯片的供电电压一致，即应接入所述调理板电源供电单元6提供的VCC5到SGND的5V电压。将MAX491ESD芯片RS485/RS422电平标准端的一对发送差分线和一对接收差分线分别接至控制器对外引出的外接485发送端子和外接485接收端子上，FPGA超高速工业控制器可接入工业网络中，对外进行半双工RS485通信或者全双工RS485（RS422）通信。

Claims (9)

1.一种基于FPGA的超高速工业控制器，包括有主控制单元（1），其特征在于，所述主控制单元（1）的：模拟量信号输入端通过2组SPI接口连接16路模拟量输入A/D转换单元（7），模拟量信号输出端通过SPI接口连接8路模拟量输出D/A转换单元（8），开关量信号输入端连接开关量输入信号隔离与调理单元（9），开关量信号输出端连接开关量输出信号隔离与驱动单元（10），所述的16路模拟量输入A/D转换单元（7）和8路模拟量输出D/A转换单元（8）的电源输入端分别连接调理板电源供电单元（6），所述的开关量输入信号隔离与调理单元（9）的输入端连接16路工业现场开关量输入（12），所述主控制单元（1）通过RS232/半/全双工RS485/RS422总线通信单元（11）连接上位机或接入工业网络（13），所述主控制单元（1）的电源输入端连接FPGA独立电源供电单元（2），所述主控制单元（1）还分别连接JTAG调试接口电路（3）、EPCS16程序配置电路（4）和时钟输入与自动/手动复位电路单元（5），其中，所述的主控制单元（1）与所述的FPGA独立电源供电单元（2）、JTAG调试接口电路（3）、EPCS16程序配置电路（4）以及时钟输入与自动/手动复位电路单元（5）共同构成基于FPGA的超高速工业控制器的四层核心板，所述的调理板电源供电单元（6）与16路模拟量输入A/D转换单元（7）、8路模拟量输出D/A转换单元（8）、开关量输入信号隔离与调理单元（9）、开关量输出信号隔离与驱动单元（10）以及RS232/半/全双工RS485/RS422总线通信单元（11）共同构成基于FPGA的超高速工业控制器的两层信号调理板；

所述的FPGA独立电源供电单元（2）包括有将24V直流电源转换成5V直流电源的DC/DC转换模块U4，所述DC/DC转换模块U4输出的5V直流电源分别连接型号为LM2596的开关型稳压电源U5、型号为AMS1117-2.5V的线性稳压电源U2和型号为AMS1117-1.2V的线性稳压电源U3，所述开关型稳压电源U5的1脚接5V电源以及分别通过电容C39和电容C41接地，0脚、3脚和5脚接地，2脚连接电感L的一端，电感L的另一端与4脚共同分别通过电容C1、电容C40和电容C42接地，还共同依次通过电阻R3和发光二极管Led接地，还共同构成3.3V电源输出端，所述的线性稳压电源U2和线性稳压电源U3的3脚分别连接DC/DC转换模块U4输出的5V电源，该线性稳压电源U2和线性稳压电源U3的3脚还分别对应通过电容C38和电容C45接地，1脚均接地，所述的线性稳压电源U2的2脚和4脚均分别通过电容C36和电容C37接地，通过电感L输出2.5V电源，以及通过电感L和电容C35接地，所述的线性稳压电源U3的2脚和4脚输出2.5V电源，以及均分别通过电容C43和电容C44接地；

所述的16路模拟量输入A/D转换单元（7）包括有连接16路模拟量输入信号的前8路信号的模拟量输入类型选择与电压转换电路（71）、与所述的模拟量输入类型选择与电压转换电路（71）的输出端相连的第一片12位8通道A/D转换器电路（73）、连接16路模拟量输入信号的后8路信号的模拟量输入信号I/V变换电路（72）和与所述的模拟量输入信号I/V变换电路（72）的输出端相连的第二片12位8通道A/D转换器电路（74），所述的第一片12位8通道A/D转换器电路（73）和第二片12位8通道A/D转换器电路（74）的输出端均连接A/D接口数字隔离电路（75），所述的A/D接口数字隔离电路（75）通过2组SPI接口连接至主控制单元（1）的8个用户I/O口上。

2.根据权利要求1所述的基于FPGA的超高速工业控制器，其特征在于，所述的第一片12位8通道A/D转换器电路（73）和第二片12位8通道A/D转换器电路（74）分别是由型号为AD7928的A/D转换芯片U13和A/D转换芯片U14构成，所述的A/D接口数字隔离电路（75）是由二个型号为ADuM1201CR的磁耦隔离芯片U9、U11，二个型号为ADuM1200CR的磁耦隔离芯片U10、U12构成，所述的A/D转换芯片U13和A/D转换芯片U14的7脚连接2.5V电压基准源U29，9～16脚分别对应连接模拟量输入类型选择与电压转换电路（71）和模拟量输入信号I/V变换电路（72）的输出端，所述的A/D转换芯片U13和A/D转换芯片U14的1、2、3和18脚分别对应连接构成A/D接口数字隔离电路（75）的磁耦隔离芯片U9、U10、U11和U12的2、3、6和7脚，所述的磁耦隔离芯片U9、U10、U11和U12的1脚接3.3V电源，8脚接5V电源，所述A/D转换芯片U13和A/D转换芯片U14的5、6和19脚接5V电源；

所述的模拟量输入类型选择与电压转换电路（71）包括有由用于连接16路模拟量输入信号的前8路信号的接口PP1和两个型号为TL084ID的4通道双极性运算放大器F1构成的两组结构完全相同的电路，在其中任一组电路中：所述的4通道双极性运算放大器F1的12、10、5和3脚分别对应连接所述接口PP1的1、2、4和5脚，所述接口PP1的1、2、4和5脚还各依次通过一个开关和一个电阻接地，所述的4通道双极性运算放大器F1的4脚接正12V电源，11脚接负12V电源，13脚和14脚构成一路输出AI0，9脚和8脚构成1路输出AI1，6脚和7脚构成一路输出AI2，2脚和1脚构成一路输出AI3，所述4通道双极性运算放大器F1的13脚和14脚、9脚和8脚、6脚和7脚以及2脚和1脚还各分别通过一个二极管和一个电容接地，12、10、5和3脚还各通过一个电阻接地；

所述的模拟量输入信号I/V变换电路（72）用于连接16路模拟量输入信号的后8路信号的接口PP2，以及8组结构完全相同的I/V变换电路，其中，任一个I/V变换电路都是由一个电阻、一个二极管和一个电容相并联构成，并联后的一端接接口PP2的一个端脚以及连接第二片12位8通道A/D转换器电路（74）的输入端，并联后的另一端接地。

3.根据权利要求1所述的基于FPGA的超高速工业控制器，其特征在于，所述的8路模拟量输出D/A转换单元（8）包括有依次连接的D/A接口数字隔离电路（81）、14位8通道D/A转换器电路（82）以及模拟量输出信号放大与驱动电路（83），其中所述的D/A接口数字隔离电路（81）的输入端通过SPI接口连接主控制单元（1）的模拟量信号输出端，所述的模拟量输出信号放大与驱动电路（83）的输出构成8路模拟量输出。

4.根据权利要求3所述的基于FPGA的超高速工业控制器，其特征在于，所述的D/A接口数字隔离电路（81）是由型号为ADuM1400CRW的磁耦隔离芯片U15构成，所述的14位8通道D/A转换器电路（82）是由型号为AD5648的D/A转换芯片U16构成，所述D/A转换芯片U16的1、2、16和15脚对应连接磁耦隔离芯片U15的11、12、13和14脚；

所述的模拟量输出信号放大与驱动电路（83）是由四个型号为LM7332的具有双极性、双通道、强输出驱动能力的双轨运算放大器和一个分别连接四个双轨运算放大器的输出端的模拟量输出外接端子P17构成的四路结构完全相同的电路，其中任一双轨运算放大器F2的6脚和2脚各通过一个电阻连接2.5V电源，双轨运算放大器F2的6脚和2脚还各通过一个电阻对应的与7脚和1脚共同构成输出端连接模拟量输出外接端子P17，5脚和3脚各通过一个电阻连接14位8通道D/A转换器电路（82）的输出，5脚和3脚还各通过一个电阻接地，4脚和8脚接12V电源，4脚和8脚还通过各一个电容接地。

5.根据权利要求1所述的基于FPGA的超高速工业控制器，其特征在于，所述的开关量输入信号隔离与调理单元（9）是由一个开关量输入外接端子P18和16路结构完全相同的与所述的开关量输入外接端子P18相连接的隔离调理电路构成，其中任一路隔离调理电路包括有一个型号为PC817的光电耦合器U6，所述光电耦合器U6的1脚通过一个电阻R58连接开关量输入外接端子P18，该1脚还通过一个二极管D2接地，2脚通过一个发光二极管DS2接地，4脚接3.3V电源，3脚接主控制单元（1）以及通过电阻R62接地。

6.根据权利要求1所述的基于FPGA的超高速工业控制器，其特征在于，所述的开关量输出信号隔离与驱动单元（10）包括有8路输入端与主控制单元（1）相连的开关量输出信号隔离与调理电路（101），一个继电器独立电源供电单元（102），一个开关量输出外接端子P19，以及分别对应与8路开关量输出信号隔离与调理电路（101）和继电器独立电源供电单元（102）的输出端相连接的8路继电器驱动电路（103），所述8路继电器驱动电路（103）的输出连接开关量输出外接端子P19。

7.根据权利要求6所述的基于FPGA的超高速工业控制器，其特征在于，所述的任意一路开关量输出信号隔离与调理电路（101）包括有一个型号为PC817的光电耦合器U22，所述光电耦合器U22的1脚接3.3V电源，该1脚还通依次过一个发光二极管D18和一个电阻接主控制单元（1），2脚通过一个电阻R112接主控制单元（1），4脚接12V电源，3脚通过一个电阻R108接地，该3脚还通过一个电阻R110对应连接一路继电器驱动电路（103）；所述的继电器独立电源供电单元（102）包括有DC/DC模块U17，所述DC/DC模块U17的VIN+脚和VIN-脚连接24V电源端子，VON+脚输出12V电源分别连接8路继电器驱动电路（103），VON+脚还分别通过一个电解电容和一个电容接地，VON-脚接地；所述的任意一路继电器驱动电路（103）包括有继电器K2，所述的继电器K2的1脚通过三极管H2的集电极再对应通过电阻R110连接一路开关量输出信号隔离与调理电路（101），该 1脚还通过一个二极管接地，2脚接地，3脚和4脚连接开关量输出外接端子P19，所述的三极管H2的发射极连接继电器独立电源供电单元（102）的12V电源输出。

8.根据权利要求1所述的基于FPGA的超高速工业控制器，其特征在于，所述的RS232/半/全双工RS485/RS422总线通信单元（11）包括有通信数字隔离电路（111）、用于与上位机或接入工业网络（13）进行通信的RS232接口电路（112）和半/全双工RS485接口电路（113），所述的RS232接口电路（112）和半/全双工RS485接口电路（113）通过通信数字隔离电路（111）连接主控制单元（1）。

9.根据权利要求8所述的基于FPGA的超高速工业控制器，其特征在于，所述的通信数字隔离电路（111）包括有分别与所述的主控制单元（1）相连的型号为ADuM1402ARW的磁耦隔离芯片U18和型号为ADuM1401BRW的磁耦隔离芯片U19，所述磁耦隔离芯片U18的3、4、5和6脚连接主控制单元（1），11、12、13和14脚连接RS232接口电路（112），所述的磁耦隔离芯片U19的3、4、5和6脚连接主控制单元（1），11、12、13和14脚连接半/全双工RS485接口电路（113）；所述的RS232接口电路（112）包括有型号为MAX3232ESE+的芯片U30和第一RS232串口J1和第二RS232串口J2，其中，所述的芯片U30的9、12、11和10脚对应连接磁耦隔离芯片U18的11、12、13和14脚，7脚和8脚连接第一RS232串口J1，14脚和13脚连接第二RS232串口J2；所述的半/全双工RS485接口电路（113）包括有型号为MAX491ESD的芯片U20和两个半/全双工RS485外接端子J10和外接端子J11，所述的芯片U20的2、3、4和5脚对应连接磁耦隔离芯片U19的11、14、13和12脚，11脚和12脚连接外接端子J10，9脚和10脚连接外接端子J11。