CN103606004A - 一种倒数计数器频率分辨率增强方法 - Google Patents

Abstract

本发明公开了一种倒数计数器频率分辨率增强方法，特征是利用高频率分辨率倒数计数器，通过FPGA发出周期闸门，在检测输入信号频率不发生改变的前提下，进行连续测量，对N次测量频率值求取算术平均值，显示结果为N次测量值的算术平均值，以达到频率分辨率增强的目的。本发明具有以下优点：1）可以在以往的倒数计数器高频率分辨率的基础上，进一步提高频率分辨率，频率分辨率一般能够增加2～3个有效位；2）通过连续测量，求取算术平均值，大大减少了随机误差，进一步提高了测量精度；3）通过FPGA控制实现与进行数据处理，易于实现而且测量速度快。

Description

一种倒数计数器频率分辨率增强方法

技术领域

本发明涉及一种倒数计数器频率分辨率增强方法。

背景技术

计数器的频率分辨率是指计数器能够在相近频率中检测的最小变化量。倒数计数器的实质是测量时间间隔，通过测量同步闸门的时间间隔与闸门内信号的脉冲数，计算出频率。单次时间间隔分辨率为100ps的倒数计数器的频率分辨率为10位/秒，即闸门时间为1s时，倒数计数器显示的有效位为10位。例如，测量1kHz的信号，频率分辨率为1uHz（1uHz=10^-6Hz）。随机误差是影响分辨率最重要的因素，随机误差包括计数误差与触发误差。倒数计数器不可避免地出现±1个计数误差与触发误差。

倒数计数器的频率分辨率由给定的闸门时间决定，一般是采用显示的有效位数表示。在相同的闸门时间内，倒数计数器显示同样的分辨率位数，且与输入频率无关。现有技术中倒数计数器通过内插技术，一般能够实现单次时间间隔分辨率为100ps，频率分辨率由以下公式计算得到：Log10（闸门时间/100ps），若闸门时间为1s，频率分辨率为10位/秒，即显示的有效位为10位。

现有倒数计数器的倒数测量波形原理如图1所示。在现有倒数计数器方案中，信号为经过比较器整形后的方波，先与FPGA发出的闸门同步，得到与信号同步的闸门。同步闸门控制一个计数器对信号的脉冲计数，假定计的脉冲数为N₁。同步闸门的时间间隔由另一计数器与内插电路测量得到。该计数器对时钟的脉冲计数，假定计的脉冲数为n₁（计数时钟由系统内部提供，周期已知）；因为计数时钟沿与同步闸门的前后沿不一定完全同步，通过内插电路分别测量出时钟沿与同步闸门前沿与后沿的时间间隔为△t₁、△t₂。△t₁、△t₂可通过基于延迟线原理的TDC芯片测量得出，如今采用TDC芯片能够实现的时间分辨率可达100ps。

测量出同步闸门的时间间隔t为：

t＝n₁×T₀+Δt₁-Δt₂，T₀为系统时钟的周期。

闸门时间内的频率的F可由以下公式计算：

$\frac{1s}{F}=\frac{t}{N_1}=\frac{n_1\×T_0+{\mathrm{\Δt}}_1-{\mathrm{\Δt}}_2}{N_1}\⇒F=\frac{N_1}{t}=\frac{N_1}{n_1\×T_0+{\mathrm{\Δt}}_1-{\mathrm{\Δt}}_2}$

在倒数计数器中，通过精确测量时间间隔，求取信号频率。由上式可以看出，通过内插技术，±1计数时钟误差得到了进一步的降低，测量值的计数误差转移到△t₁、△t₂中。此时系统的计数误差变为±t_ss（t_ss为TDC芯片的时间分辨率），若TDC芯片能够实现的时间分辨率：t_ss=100ps，则系统的±1个计数误差：

只进行单次倒数测量，闸门时间为1s时，频率分辨率即为10位/秒，显示的有效位数为10位。

我们知道，倒数计数器的测量精度由系统误差、时基误差与随机误差确定。系统误差是系统特有的，为固定值，一般是通过校准降低；时基误差由晶振特性决定，只能通过选择高精度、高性能的晶体来减少。系统的随机误差，包括量计数误差与触发误差两部分。通常所说的±1个计数误差是内部时钟频率和输入信号间的非同步性造成的误差。触发误差输入信号的噪声或来自计数器输入通道的噪声都可能引起噪声毛刺触发。倒数计数器单次倒数测量求值时，随机误差是频率分辨率的最大影响因素。

综上所述，现有技术中的倒数计数器频率分辨率还有待于进一步增强。

发明内容

本发明的任务在于提供一种倒数计数器频率分辨率增强方法。

其技术解决方案是：

一种倒数计数器频率分辨率增强方法，利用高频率分辨率倒数计数器，通过FPGA发出周期闸门，在检测输入信号频率不发生改变的前提下，进行连续测量，对N次测量频率值求取算术平均值，显示结果为N次测量值的算术平均值，以达到频率分辨率增强的目的。

上述倒数计数器频率分辨率增强方法，具体包括如下步骤：

a待测频率为输入信号经过比较器整形后的方波，先与FPGA发出的周期闸门同步，得到与信号同步的周期闸门；

b在第i次测量中，由同步闸门控制第一计数器对信号的脉冲计数，假设获得的脉冲数为N_i；同步闸门的时间间隔由第二计数器与内插电路测量得到，由第二计数器对时钟的脉冲计数，假定计的脉冲数为n_i；

c假设通过内插电路分别测量出时钟沿与同步闸门前沿与后沿的时间间隔为△t₁、△t₂；△t₁、△t₂通过基于延迟线原理的TDC芯片测量得出，该TDC芯片能够实现的时间分辨率达到100ps或100ps以上；

计算出第i次同步闸门的时间间隔t_i为：

t_i＝n_i×T₀+Δt₁-Δt₂，T₀为系统时钟的周期；

并且，第i次闸门时间内的频率的Fi由以下公式计算：

$\frac{1s}{F_i}=\frac{t_i}{N_i}=\frac{n_i\×T_0+{\mathrm{\Δt}}_1{-\mathrm{\Δt}}_2}{N_i}\⇒F_i=\frac{N_i}{t_i}=\frac{N_i}{n_i\×T_0+{\mathrm{\Δt}}_1-{\mathrm{\Δt}}_2}$

连续测量时，假设计算算术平均值的最大次数为N，判断输入信号频率没有改变的前提下，在第i次测量时，若i≤N，显示测量结果为前i次测量的算术平均值；若i＞N时，显示的测量结果则为当前N次测量的算术平均值；在第N个闸门周期后，显示的测量结果都是N次测量的算术平均值；此时，随机误差的标准偏差公式变为：

$\mathrm{\σ}\left(\stackrel{\‾}{x}\right)=\frac{\mathrm{\σ}\left(X\right)}{\sqrt{N}};$

其中，X为有限次等精度测量的频率值，

为N次测量的算术平均值。

依据该公式可知，进行N次连续测量后，算术平均值的随机误差为单次测量值的随机误差的±

即算术平均值的随机误差比单次测量值的随机误差减小

倍，时间分辨率变为±1计数/

利用连续测量求取算术平均值与显示的有效位数的关系，即10次算术平均值能增加一个有效位，假设算术平均值的最大次数为100次，在判断输入信号频率不发生改变的前提下，在1s闸门时间时、100个闸门周期后，实现12位的频率分辨率。

本发明具有以下有益技术效果：

1）可以在以往的倒数计数器高频率分辨率的基础上，进一步提高频率分辨率，频率分辨率一般能够增加2～3个有效位。

2）通过连续测量，求取算术平均值，大大减少了随机误差，进一步提高了测量精度。

3）通过FPGA控制实现与进行数据处理，易于实现而且测量速度快。

附图说明

下面结合附图与具体实施方式对本发明作更进一步的说明：

图1为现有技术中倒数计数器倒数测量的波形原理示意图。

图2为本发明中倒数计数器的连续测量原理示意框图。

图3为本发明中倒数计数器连续测量的波形原理示意图。

图4为本发明中连续测量FPGA控制流程示意图。

具体实施方式

结合图2与图3，一种倒数计数器频率分辨率增强方法，利用高频率分辨率倒数计数器，即建立在倒数计数器高频率分辨率的基础上，通过FPGA发出周期闸门，在检测输入信号频率不发生改变的前提下，进行连续测量，对N次测量频率值求取算术平均值，显示结果为N次测量值的算术平均值，以达到频率分辨率增强的目的。

上述倒数计数器频率分辨率增强方法，具体包括如下步骤：

a待测频率为输入信号经过比较器整形后的方波，先与FPGA发出的周期闸门同步，得到与信号同步的周期闸门。

b在第i次测量中，由同步闸门控制第一计数器对信号的脉冲计数，假设获得的脉冲数为N_i；同步闸门的时间间隔由第二计数器与内插电路测量得到，由第二计数器对时钟的脉冲计数，假定计的脉冲数为n_i,（计数时钟由系统内部提供，周期已知）。

c因为计数时钟沿与同步闸门的前后沿不一定完全同步，假设通过内插电路分别测量出时钟沿与同步闸门前沿与后沿的时间间隔为△t₁、△t₂；△t₁、△t₂通过基于延迟线原理的TDC芯片测量得出，该TDC芯片能够实现的时间分辨率达到100ps或100ps以上；

计算出第i次同步闸门的时间间隔t_i为：

t_i＝n_i×T₀+Δt₁-Δt₂，T₀为系统时钟的周期；并且，

第i次闸门时间内的频率的Fi由以下公式计算：

$\frac{1s}{F_i}=\frac{t_i}{N_i}=\frac{n_i\×T_0+{\mathrm{\Δt}}_1{-\mathrm{\Δt}}_2}{N_i}\⇒F_i=\frac{N_i}{t_i}=\frac{N_i}{n_i\×T_0+{\mathrm{\Δt}}_1-{\mathrm{\Δt}}_2}$

连续测量时，假设计算算术平均值的最大次数为N，判断输入信号频率没有改变的前提下，在第i次测量时，若i≤N，显示测量结果为前i次测量的算术平均值；若i＞N时，显示的测量结果则为当前N次测量的算术平均值；在第N个闸门周期后，显示的测量结果都是N次测量的算术平均值；此时，随机误差的标准偏差公式变为：

$\mathrm{\σ}\left(\stackrel{\‾}{x}\right)=\frac{\mathrm{\σ}\left(X\right)}{\sqrt{N}};$

其中，X为有限次等精度测量的频率值，

为N次测量的算术平均值。

由该公式可知，进行N次连续测量后，算术平均值的随机误差为单次测量值的随机误差±

即算术平均值的随机误差比单次测量值的随机误差减小

倍。时间分辨率变为：±1计数/

而连续测量求取算术平均值与显示的有效位数的关系则是：10次算术平均值能增加一个有效位，10000次算术平均值能够增加4个有效位。当然，时间分辨率与频率分辨率不可能经过无限次平均后的无限提高，在进行一定数目的平均后，算术平均值会趋近于理论真值。

本发明中，假设算术平均的最大次数为100次。在判断输入信号频率不发生改变的前提下，在1s闸门时间时，100个闸门周期后，可以实现12位的频率分辨率。

参看图4，在本发明中，FPGA发出周期闸门，进行连续测量，算术平均的数目为100次。

F为测量的算术平均值，Fss为100ps时间分辨率所对应的频率分辨率，a为检测输入频率变化因子（理论上a=1，实际上，因为其它误差因素影响，适当增大）。判断关系式为输入信号频率发生变化的条件式。若判断关系式为真，说明输入信号频率发生改变，则测量重新开始；若判断关系式为假，说明输入信号频率没发生变化，连续测量继续。第i次测量时，i≤100时，则显示测量结果为当前i次测量算术平均值；i＞100时，则显示测量结果为当前100次测量算术平均值，此时算术平均的计算公式如下：

从上式中，

为第i次闸门前N次频率测量的算术平均值，

为第i-1次闸门前N次频率测量的算术平均值，F(i)为第i次闸门频率测量值，F(i-N)为第i－N次闸门频率测量值，F(i)与F(i-N)的差实质为频率分辨率Fss。即为：

$\begin{array}{c}F\left(i\right)-F(i-N)=\±\mathrm{Fss}=\±{10}^{-10}\\ \⇒\frac{F\left(i\right)-F(i-N)}{100}=\±{10}^{-12}\end{array}$

即在100个闸门周期后，频率显示的有效位数能增强2位。

对于1s的闸门时间，计数器的频率分辨率最大能达到12位，即12位/秒。例如测量1KHz的信号，设定1s的闸门时间，采用连续测量，在100个闸门周期（200s，闸门高有效，闸门周期为2s的方波）时，FPGA已经完成100个数据的测量，此后，显示的测量结果为前99个测量值与当前测量值的算术平均值，显示结果的有效位为12位，此时频率分辨率为10nHz（1nHz=10^-9Hz），大大提高了频率分辨率。

上述方式中未述及的有关技术内容采取或借鉴已有技术即可实现。

需要说明的是，在本说明书的教导下本领域技术人员还可以作出这样或那样的容易变化方式，诸如等同方式，或明显变形方式。上述的变化方式均应在本发明的保护范围之内。

Claims (2)

1.一种倒数计数器频率分辨率增强方法，其特征在于利用高频率分辨率倒数计数器，通过FPGA发出周期闸门，在检测输入信号频率不发生改变的前提下，进行连续测量，对N次测量频率值求取算术平均值，显示结果为N次测量值的算术平均值，以达到频率分辨率增强的目的。

2.根据权利要求1所述的倒数计数器频率分辨率增强方法，其特征在于具体包括如下步骤：

a待测频率为输入信号经过比较器整形后的方波，先与FPGA发出的周期闸门同步，得到与信号同步的周期闸门；

b在第i次测量中，由同步闸门控制第一计数器对信号的脉冲计数，假设获得的脉冲数为N_i；同步闸门的时间间隔由第二计数器与内插电路测量得到，由第二计数器对时钟的脉冲计数，假定计的脉冲数为n_i；

c假设通过内插电路分别测量出时钟沿与同步闸门前沿与后沿的时间间隔为△t₁、△t₂；△t₁、△t₂通过基于延迟线原理的TDC芯片测量得出，该TDC芯片能够实现的时间分辨率达到100ps或100ps以上；

计算出第i次同步闸门的时间间隔t_i为：

t_i＝n_i×T₀+Δt₁-Δt₂，T₀为系统时钟的周期；

并且，第i次闸门时间内的频率的Fi由以下公式计算：

$\frac{1s}{F_i}=\frac{t_i}{N_i}=\frac{n_i\×T_0+{\mathrm{\Δt}}_1{-\mathrm{\Δt}}_2}{N_i}\⇒F_i=\frac{N_i}{t_i}=\frac{N_i}{n_i\×T_0+{\mathrm{\Δt}}_1-{\mathrm{\Δt}}_2}$

连续测量时，假设计算算术平均值的最大次数为N，判断输入信号频率没有改变的前提下，在第i次测量时，若i≤N，显示测量结果为前i次测量的算术平均值；若i＞N时，显示的测量结果则为当前N次测量的算术平均值；在第N个闸门周期后，显示的测量结果都是N次测量的算术平均值；此时，随机误差的标准偏差公式变为：

$\mathrm{\σ}\left(\stackrel{\‾}{x}\right)=\frac{\mathrm{\σ}\left(X\right)}{\sqrt{N}};$

其中，X为有限次等精度测量的频率值，

为N次测量的算术平均值。

依据该公式可知，进行N次连续测量后，算术平均值的随机误差为单次测量值的随机误差的±

即算术平均值的随机误差比单次测量值的随机误差减小

倍，时间分辨率变为±1计数/

利用连续测量求取算术平均值与显示的有效位数的关系，即10次算术平均值能增加一个有效位，假设算术平均值的最大次数为100次，在判断输入信号频率不发生改变的前提下，在1s闸门时间时、100个闸门周期后，实现12位的频率分辨率。

Images