CN103595440B - 一种高可靠直接序列扩频数字接收机 - Google Patents

一种高可靠直接序列扩频数字接收机 Download PDF

Info

Publication number
CN103595440B
CN103595440B CN201310559184.0A CN201310559184A CN103595440B CN 103595440 B CN103595440 B CN 103595440B CN 201310559184 A CN201310559184 A CN 201310559184A CN 103595440 B CN103595440 B CN 103595440B
Authority
CN
China
Prior art keywords
code
fpga
pseudo
dsp
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310559184.0A
Other languages
English (en)
Other versions
CN103595440A (zh
Inventor
石云墀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Aerospace Measurement Control Communication Institute
Original Assignee
Shanghai Aerospace Measurement Control Communication Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Aerospace Measurement Control Communication Institute filed Critical Shanghai Aerospace Measurement Control Communication Institute
Priority to CN201310559184.0A priority Critical patent/CN103595440B/zh
Publication of CN103595440A publication Critical patent/CN103595440A/zh
Application granted granted Critical
Publication of CN103595440B publication Critical patent/CN103595440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种高可靠直接序列扩频数字接收机，其包括变压器、AD模/数转换器、下变频及RS编解码FPGA、并行相关FPGA、解扩解调DSP，变压器抑制输入的中频信号的共模噪声和隔离模拟数字地，并进行阻抗匹配；所述AD模/数转换器对输入的中频信号进行采样；所述下变频及RS编解码FPGA在捕获前消除基带信号的残余频差；在捕获完成后对载波的频率和相位进行跟踪；所述并行相关FPGA用于生成本地伪码并与基带信号相关；所述解扩解调DSP在伪码捕获阶段寻找相关峰最大的频率和伪码相位，并对伪码的频率及相位的跟踪。本发明提供的接收机具有灵敏度高、结构灵活、通用性强、对器件性能参数的离散性和温度时间漂移特性不敏感的特点。

Description

一种高可靠直接序列扩频数字接收机
技术领域
本发明涉及电子设备的接收装置，特别涉及一种高可靠直接序列扩频数字接收机。
背景技术
直接序列扩频通信在提高信号接收质量，抗干扰，保密性，增加系统容量方面都有突出的优点，因此在数据通信领域得到了广泛的应用。此外，一些具有复杂电磁环境和辐照条件的应用场合（如卫星通信、空间通信）对系统灵敏度、复杂度、可靠性也提出了很高的要求。
直接序列扩频信号的接收是扩频通信系统的核心，本发明采用数字化解调技术，可以有效降低接收机系统复杂度，并有良好的扩展信号和通用性。同时针对特殊环境的应用需求，采用信道编码技术提高接收灵敏度；优化接收算法以减少系统资源；使用多种冗余及校验措施以提高系统可靠性。
为实现在复杂电磁环境和辐照条件下扩频信号的正确接收，需要对载波即伪码的频率和相位进行捕获和跟踪，进而解调输出原始数据。同时需要针对环境应用要求，采取措施降低系统复杂度，提高系统可靠性。
发明内容
本发明提供了一种高可靠直接序列扩频数字接收机，该接收机包括变压器、AD模/数转换器、下变频及RS编解码FPGA、并行相关FPGA、解扩解调DSP，其中：
所述变压器抑制输入的中频信号的共模噪声和隔离模拟数字地，并进行阻抗匹配；
所述AD模/数转换器对输入的中频信号进行采样，将采样信号分别同数字频率合成器输出相位相差为90°的正弦信号和余弦信号相乘，再通过FIR滤波器滤除高频分量，得到两路正交的基带信号；
所述下变频及RS编解码FPGA在捕获前用于消除所述基带信号的残余频差；在捕获完成后，作为载波锁相环的一部分对载波的频率和相位进行跟踪；同时还完成与DSP及外部设备的信号交换和RS编解码；
所述并行相关FPGA用于生成本地伪码序列，将所述本地伪码序列与基带信号相关，将相关结果送往所述解扩解调DSP；
所述解扩解调DSP在伪码捕获阶段寻找相关峰最大的频率和伪码相位，并在跟踪阶段配合两片FPGA完成对伪码的频率及相位的跟踪。
较佳地，所述变压器包括4：1阻抗变换器及周围器件。
较佳地，所述并行相关FPGA包括积分清洗滤波器，所述积分清洗滤波器根据输入的伪码序列，为每个伪码周期进行一次相关运算，将相关结果送往所述解扩解调DSP， DSP接口负责将相关结果送DSP、提供中断、并接收DSP控制指令调制伪码序列相位。
较佳地，所述下变频及RS编解码FPGA接收来自外部设备的数据，将其组成传输帧进行RS编码后，与本地PN序列异或进行直接序列扩频，将扩频后的信号送往发射机。
较佳地，所述下变频及RS编解码FPGA还接收所述解调解扩DSP送来的解扩后的数据帧，进行RS解码后，挑出有用数据送往通信接口。
较佳地，所述并行相关FPGA包括伪码序列发生器，所述伪码序列发生器负责产生本地伪码，并通过移位寄存器产生相位相差1/2或1/4码元的多个伪码，同时还能够根据所述解调解扩DSP的控制信号调整所述伪码的相位。
较佳地，所述伪码捕获的过程包括：
每次相关运算结束后，读取各路相关器的相关值，计算每个相位I路和Q路相关值的平方和，取最小的21路的平均值，将其乘以一参数因子作为判决门限，将平方和的最大值与判决门限相比，如果超过门限，则认为捕获伪码，反之，在下一组相位进行捕获；当全部相位均试探过后，解调解扩DSP控制下变频FPGA中的NCO频率变化一定值，在下一个频率点进行试探。
较佳地，所述伪码跟踪的过程为：
所述解调解扩DSP通过读取I/Q相关结果，计算本地伪码接收的相差和频差，经环路滤波后调整NCO频率字，实现载波跟踪；所述解调解扩DSP还通过读取超前和滞后相关通道的相关值，根据结果调整伪码相位，实现伪码跟踪，同时判决出接收数据的帧结构，提取有效数据送外部RS解码器解码。
较佳地，所述解调解扩DSP定时对FPGA内部关键寄存器进行刷新，对DSP内部重要数据进行三模冗余，并对DSP程序存储空间进行定时校验；外部指令还控制FPGA进行重新加载，以纠正FPGA程序存储空间错误造成的FPGA工作异常。
本发明具有以下有益效果：
1. 采用全数字方案，系统结构灵活，通用性好；
2. 采用RS编解码算法，系统灵敏度高；
3. 采用三模冗余、动态刷新、程序空间自检等方法提高了系统在复杂环境下的可靠性；
4. 采用“并行相关+频率扫描”算法，减少捕获时间；
5. 采用简化的“早迟环”伪码跟踪算法以减少FPGA使用资源。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
图1为本发明实施例提供的高可靠直接序列扩频数字接收机的组成示意图；
图2为本发明实施例提供的正交基带信号形成过程示意图；
图3为本发明实施例提供的下变频及RS编解码FPGA与DSP及外部设备的信号交换和RS编解码示意图；
图4为本发明实施例提供的并行相关FPGA内部结构示意图。
具体实施例
本发明实施例提供了一种高可靠直接序列扩频数字接收机，如图1所示，该接收机包括变压器、AD模/数转换器、下变频及RS编解码FPGA、并行相关FPGA、解扩解调DSP，其中：
所述变压器抑制输入的中频信号的共模噪声和隔离模拟数字地，并进行阻抗匹配；
所述AD模/数转换器对输入的中频信号进行采样，将采样信号分别同数字频率合成器输出相位相差为90°的正弦信号和余弦信号相乘，再通过FIR 滤波器滤除高频分量，得到两路正交的基带信号；
所述下变频及RS编解码FPGA在捕获前用于消除所述基带信号的残余频差；在捕获完成后，作为载波锁相环的一部分对载波的频率和相位进行跟踪；同时还完成与DSP及外部设备的信号交换和RS编解码；
所述并行相关FPGA用于生成本地伪码序列，将所述本地伪码序列与基带信号相关，将相关结果送往所述解扩解调DSP；
所述解扩解调DSP在伪码捕获阶段寻找相关峰最大的频率和伪码相位，并在跟踪阶段配合两片FPGA完成对伪码的频率及相位的跟踪。
本实施例中，变压器由一个4：1阻抗变换器及周围器件构成；AD数/模转换器，其作用是对输入的中频信号进行采样，选择合适的采用采样率和采用位数，既可以防止频谱混叠，保证足够的运算精度，又能够减少FPGA资源的使用量，并保证一定的中频动态范围。
下变频及RS编解码FPGA，为一片30万门的FPGA（现场可编程门阵列），它的作用是：在捕获前消除采样后的残余频差，为其后的相关运算消除频差造成的影响；在捕获完成后，作为载波锁相环的一部分对载波的频率和相位进行跟踪。同时，完成与解扩解调DSP及外部设备的信号交换和RS编解码。
如图2所示，AD数/模转换器采样值分别同数字频率合成器（NCO）输出的相位相差90°的正弦信号和余弦信号相乘，再通过FIR滤波器滤除高频分量，即可得到两路正交的基带信号。
I/Q两路FIR滤波器的参数完全相同，进行低通滤波的同时完成数据的抽取。DSP接口1负责完成下变频FPGA同DSP的接口时序，使DSP能够控制NCO的输出频率。
同时，该下变频及RS编码FPGA接收来自外部设备的数据，将其组成传输帧，进行RS编码后，与本地PN序列异或进行直接序列扩频，将扩频后的信号送往发射机。该FPGA还接收DSP送来的解扩后的数据帧，进行RS解码后，挑出有用数据送往空中通信接口。
如图3所示，并行相关FPGA为一片30万门的FPGA，它的作用是生成本地伪码序列，并与基带信号相关，将相关结果送往DSP，并为DSP提供看门狗和译码逻辑。GOLD序列发生器负责产生本地伪码，并通过移位寄存器产生相位相差1/2或1/4码元的多个伪码供相关器使用，同时还能够根据DSP的控制信号调整自身的相位。积分清洗滤波器根据输入的伪码序列，每个伪码周期进行一次相关运算，将相关结果送往DSP。考虑的资源使用情况和捕获时间要求，I/O路并行捕获通道各24个。DSP接口负责将相关结果送DSP、提供中断、并接收DSP控制指令调制GOLD序列相位。看门狗逻辑提供DSP复位信号，译码逻辑为外设提供地址译码。为减少FPGA内部资源使用量，取消了传统“早迟环”码跟踪环路中的NCO部件，改用直接调整伪码相位（步进为1/4码元）来实现伪码的跟踪。
解扩解调DSP采用低速定点DSP，该DSP主要负责完成判决门限的计算、伪码/载波的捕获、伪码/载波的根据、以及接收帧结构的判决等功能。其工作模式主要分两个阶段：
在捕获阶段：每次相关运算结束后，读取各路相关器的相关值，计算每个相位I路和Q路相关值的平方和，取最小的21路的平均值，将其乘以一参数因子作为判决门限，将平方和的最大值与判决门限相比，如果超过门限，则认为捕获伪码，反之，在下一组相位进行捕获。当全部相位均试探过后，DSP控制下变频FPGA中的NCO频率变化一定值，在下一个个频率点进行试探。
在跟踪阶段：DSP通过读取I/Q相关结果，计算本地载波和接收的相差和频差，经环路滤波后调整NCO频率字，实现载波跟踪。DSP还通过读取超前和滞后相关通道的相关值，根据结果调整伪码相位，实现伪码跟踪。并判决出接收数据的帧结构，提取有效数据送外部RS解码器解码。
为提高系统可靠性，DSP定时对FPGA内部关键寄存器进行刷新，对DSP内部重要数据进行三模冗余，并对DSP程序存储空间进行定时校验。此外，外部指令还可以控制FPGA进行重新加载，以纠正FPGA程序存储空间错误造成的FPGA工作异常。
采用全数字方案实现直接序列扩频信号的解扩解调，具有结构灵活、通用信号好、对器件性能参数的离散性和温度时间漂移特性不敏感的特点。
本发明采用下列方式提高系统在复杂环境下的适应能力和可靠性：
1．采用外部指令控制FPGA重加载纠正FPGA程序配置空间错误。
2．使用DSP对FPGA内部关键寄存器进行动态刷新。
3．DSP内部关键数据三模冗余。
4．DSP程序空间周期性自检。
以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (8)

1.一种高可靠直接序列扩频数字接收机，其特征在于，该接收机包括变压器、AD模/数转换器、下变频及RS编解码FPGA、并行相关FPGA、解扩解调DSP，其中：
所述变压器抑制输入的中频信号的共模噪声和隔离模拟数字地，并进行阻抗匹配；
所述AD模/数转换器对输入的中频信号进行采样，将采样信号分别同数字频率合成器输出相位相差为90°的正弦信号和余弦信号相乘，再通过FIR滤波器滤除高频分量，得到两路正交的基带信号；
所述下变频及RS编解码FPGA在捕获前用于消除所述基带信号的残余频差；在捕获完成后，作为载波锁相环的一部分对载波的频率和相位进行跟踪；同时还完成与DSP及外部设备的信号交换和RS编解码；
所述并行相关FPGA用于生成本地伪码序列，将所述本地伪码序列与基带信号相关，将相关结果送往所述解扩解调DSP；
所述解扩解调DSP在伪码捕获阶段寻找相关峰最大的频率和伪码相位，并在跟踪阶段配合两片FPGA完成对伪码的频率及相位的跟踪；
伪码跟踪的过程为：
所述解扩解调DSP通过读取I/Q相关结果，计算本地伪码接收的相差和频差，经环路滤波后调整NCO频率字，实现载波跟踪；所述解扩解调DSP还通过读取超前和滞后相关通道的相关值，根据结果调整伪码相位，实现伪码跟踪，同时判决出接收数据的帧结构，提取有效数据送外部RS解码器解码。
2.如权利要求1所述的高可靠直接序列扩频数字接收机，其特征在于，所述变压器包括4：1阻抗变换器及周围器件。
3.如权利要求1所述的高可靠直接序列扩频数字接收机，其特征在于，所述并行相关FPGA包括积分清洗滤波器，所述积分清洗滤波器根据输入的伪码序列，为每个伪码周期进行一次相关运算，将相关结果送往所述解扩解调DSP，DSP接口负责将相关结果送DSP、提供中断、并接收DSP控制指令调制伪码序列相位。
4.如权利要求1所述的高可靠直接序列扩频数字接收机，其特征在于，所述下变频及RS编解码FPGA接收来自外部设备的数据，将其组成传输帧进行RS编码后，与本地PN序列异或进行直接序列扩频，将扩频后的信号送往发射机。
5.如权利要求1所述的高可靠直接序列扩频数字接收机，其特征在于，所述下变频及RS编解码FPGA还接收所述解扩解调DSP送来的解扩后的数据帧，进行RS解码后，挑出有用数据送往通信接口。
6.如权利要求1所述的高可靠直接序列扩频数字接收机，其特征在于，所述并行相关FPGA包括伪码序列发生器，所述伪码序列发生器负责产生本地伪码，并通过移位寄存器产生相位相差1/2或1/4码元的多个伪码，同时还能够根据所述解扩解调DSP的控制信号调整所述伪码的相位。
7.如权利要求1所述的高可靠直接序列扩频数字接收机，其特征在于，所述伪码捕获的过程包括：
每次相关运算结束后，读取各路相关器的相关值，计算每个相位I路和Q路相关值的平方和，取最小的21路的平均值，将其乘以一参数因子作为判决门限，将平方和的最大值与判决门限相比，如果超过门限，则认为捕获伪码，反之，在下一组相位进行捕获；当全部相位均试探过后，解扩解调DSP控制下变频及RS编解码FPGA中的NCO频率变化一定值，在下一个频率点进行试探。
8.如权利要求1所述的高可靠直接序列扩频数字接收机，其特征在于，所述解扩解调DSP定时对下变频及RS编解码FPGA和并行相关FPGA内部关键寄存器进行刷新，对DSP内部重要数据进行三模冗余，并对DSP程序存储空间进行定时校验；外部指令还控制下变频及RS编解码FPGA和并行相关FPGA进行重新加载，以纠正下变频及RS编解码FPGA和并行相关FPGA程序存储空间错误造成的下变频及RS编解码FPGA和并行相关FPGA工作异常。
CN201310559184.0A 2013-11-12 2013-11-12 一种高可靠直接序列扩频数字接收机 Active CN103595440B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310559184.0A CN103595440B (zh) 2013-11-12 2013-11-12 一种高可靠直接序列扩频数字接收机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310559184.0A CN103595440B (zh) 2013-11-12 2013-11-12 一种高可靠直接序列扩频数字接收机

Publications (2)

Publication Number Publication Date
CN103595440A CN103595440A (zh) 2014-02-19
CN103595440B true CN103595440B (zh) 2016-09-28

Family

ID=50085443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310559184.0A Active CN103595440B (zh) 2013-11-12 2013-11-12 一种高可靠直接序列扩频数字接收机

Country Status (1)

Country Link
CN (1) CN103595440B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109495130A (zh) * 2017-09-10 2019-03-19 北京遥感设备研究所 一种弹载扩频接收机时分单通道码相位鉴别方法
CN108471321B (zh) * 2018-03-19 2020-04-03 北京大学 一种构建通信数据与雷达性能参数同时同频传输的雷达-通信一体化系统方法
CN110995627B (zh) * 2019-11-07 2022-03-22 杭州电子科技大学 一种基于迟早环的到达时间差跟踪方法
CN111131111B (zh) * 2019-12-31 2023-11-14 陕西烽火电子股份有限公司 一种调幅信号数字相干解调系统及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7586974B2 (en) * 2004-10-19 2009-09-08 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for rake finger allocation in a DS-CDMA receiver
CN101776752B (zh) * 2010-01-29 2011-09-21 中国科学院空间科学与应用研究中心 机群链路高动态信号的精密跟踪与测量方法
CN103578476B (zh) * 2012-08-03 2017-09-29 上海航天测控通信研究所 Ambe2000控制系统及控制方法
CN103580719A (zh) * 2012-08-06 2014-02-12 上海航天测控通信研究所 一种全数字中频解扩解调接收机
CN103281275B (zh) * 2013-04-27 2017-03-29 中国科学院自动化研究所 一种msk/gmsk直接序列扩频信号接收机

Also Published As

Publication number Publication date
CN103595440A (zh) 2014-02-19

Similar Documents

Publication Publication Date Title
CN103595440B (zh) 一种高可靠直接序列扩频数字接收机
CN103580719A (zh) 一种全数字中频解扩解调接收机
CN103078660B (zh) 减少大动态下扩频码捕获时间的方法
CN103677339B (zh) 电磁笔、电磁触控接收装置以及两者组成的无线通信系统
CN104407323A (zh) 一种高动态低信噪比扩频信号伪码时延测量方法
CN108519611B (zh) 基于gpu的北斗b1c/b1i双频并行多通道协同捕获方法
CN103873105B (zh) 高动态微弱ds/fh混合扩频信号捕获系统
CN104065397B (zh) 实时同步捕获伪码的方法及装置
CN104393892B (zh) 一种新型扩频微波接收机数字化伪码同步的方法
CN105099498B (zh) 扩频信号捕获系统和方法
CN108011651B (zh) 一种用于卫星信道短突发扩频调制技术的解调装置及方法
CN103809193B (zh) 提高微弱gnss信号处理增益的捕获系统
CN108011652B (zh) 一种扩频信号捕获的方法和装置
CN113031026B (zh) 一种测距码生成方法、装置、设备及存储介质
CN201152895Y (zh) 一种gps信号相关器
CN106533528B (zh) 双向时间比对调制解调器传输数据量的压缩及解算方法
CN102790628B (zh) 基于广播定位信号的多径码相位获取方法和装置
CN103929278A (zh) 一种基于交织器伪随机码的构造方法
CN104459733B (zh) 提高gps信号l1‑p(y)码跟踪性能的方法
Wu et al. An improved acquisition method for GNSS in high dynamic environments: Differential acquisition based on compressed sensing theory
Li et al. A synchronization acquisition algorithm for wireless communication system in high dynamic environment
CN201126474Y (zh) 一种捕获GPS和Galileo卫星信号的电路
CN105068061A (zh) 基于chirp混频的模拟信息转换方法及系统
CN103248394B (zh) 一种扩频码同步发送方法及装置
JP2005333456A (ja) スペクトラム拡散信号受信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant