CN103594345B - 三维晶体管的制造方法 - Google Patents
三维晶体管的制造方法 Download PDFInfo
- Publication number
- CN103594345B CN103594345B CN201210290687.8A CN201210290687A CN103594345B CN 103594345 B CN103594345 B CN 103594345B CN 201210290687 A CN201210290687 A CN 201210290687A CN 103594345 B CN103594345 B CN 103594345B
- Authority
- CN
- China
- Prior art keywords
- manufacture method
- interstitital texture
- dielectric medium
- fin
- dimensional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 239000000463 material Substances 0.000 claims abstract description 50
- 238000012856 packing Methods 0.000 claims abstract description 27
- 230000008569 process Effects 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 239000000126 substance Substances 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 10
- 238000003701 mechanical milling Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 7
- 239000002210 silicon-based material Substances 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 5
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 5
- 239000007790 solid phase Substances 0.000 claims description 5
- 238000001947 vapour-phase growth Methods 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002070 nanowire Substances 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种三维晶体管的制造方法，包括：提供一半导体衬底，并在所述半导体衬底上形成牺牲层；刻蚀所述牺牲层形成至少两个间隔体；在所述半导体衬底和间隔体上形成填充材料；刻蚀所述填充材料在所述间隔体的侧壁形成填充结构；在所述填充结构侧壁形成第一电介质体；去除所述间隔体形成沟槽；在所述沟槽内形成第二电介质体；以及将所述填充结构转变为与所述半导体衬底相同的材料，形成至少四个鳍体。本发明通过在半导体衬底和间隔体上形成填充材料，然后刻蚀填充材料在间隔体的侧壁形成填充结构，并将所述填充结构转变为与所述半导体衬底相同的材料，形成至少四个鳍体，并非使用光刻工艺直接形成鳍体，降低了光刻工艺的难度。
Description
技术领域
本发明涉及集成电路制造领域，特别是涉及一种三维晶体管的制造方法。
背景技术
三维（3D）晶体管（又称为鳍式场效应晶体管或FinFET）的出现，实现了革命性的突破，传统“扁平的”2D平面栅极被超级纤薄的、从硅基体垂直竖起的3D硅鳍状物所代替。因为FinFET包括三面通道，电流控制是通过在鳍（Fin）体三面的每一面安装一个栅极而实现的（两侧和顶部各有一个栅极），而不是像2D平面晶体管那样只在顶部有一个栅极。3D晶体管器件改进了对沟道的控制，从而减小了短沟道效应。并且更多的控制可以使晶体管在“开”的状态下让尽可能多的电流通过（高性能），而在“关”的状态下尽可能让电流接近零（低能耗），同时还能在两种状态之间迅速切换（这也是为了达到高性能），即FinFET具有非常高的电流驱动能力和改良的反偏压相关性。
图1A～1E为现有的三维晶体管制造方法的各步骤相应结构的剖面示意图。
结合图1A所示，首先，提供一半导体衬底100，并在半导体衬底100上形成硬掩膜层110，所述硬掩膜层110例如为氮化硅（Si3N4），所述半导体衬底100例如为硅衬底。
结合图1B所示，接着，在所述硬掩膜层110上涂覆光刻胶（图中未示出），然后通过曝光和显影工艺将掩模版上的鳍体图形转移到光刻胶上，形成图形化的光刻胶层；接着，以所述图形化的光刻胶层为掩膜，刻蚀所述硬掩膜层110和部分半导体衬底100，形成多个沟槽120以及位于沟槽120之间的鳍体130。
结合图1C所示，在相邻的鳍体130之间的沟槽120内填充电介质121，所述电介质121例如为氧化硅，将作为后续器件的隔离。
结合图1D所示，回刻去除所述沟槽120内填充的部分电介质121。
结合图1E所示，去除所述硬掩膜层110，随后采用退火工艺处理所述鳍体130。接着，在所述鳍体130中形成沟道，在所述沟道上形成栅介质，围绕所述鳍体形成栅电极，并形成源、漏区。
结合图1E所示，在纳米技术节点的器件中，例如22nm技术节点上，鳍体宽度W可能为10~15nm范围，理想的鳍体高度H是宽度W的两倍或更多，因为增加鳍的高度可以提高晶体管的集成密度，以在更小的占位面积上形成更大的有效栅宽。然而，更窄更高的鳍体随之对光刻工艺提出了更高的要求，使得现有的光刻工艺难以完成如此尺寸的器件。
发明内容
本发明的目的在于提供一种新的三维晶体管结构的制造方法，并非使用光刻工艺直接形成鳍体，降低了光刻工艺的难度。
本发明的另一目的在于，利用化学机械研磨工艺实现对鳍体高度的精确控制。
为实现上述目的，提供一种三维晶体管的制造方法，包括：提供一半导体衬底，并在所述半导体衬底上形成牺牲层；刻蚀所述牺牲层形成至少两个间隔体；在所述半导体衬底和间隔体上形成填充材料；刻蚀所述填充材料在所述间隔体的侧壁形成填充结构；在所述填充结构侧壁形成第一电介质体；去除所述间隔体形成沟槽；在所述沟槽内形成第二电介质体；以及将所述填充结构转变为与所述半导体衬底相同的材料，形成至少四个鳍体。
可选地，采用激光分子束外延生长工艺将所述填充结构转变为与所述半导体衬底相同的材料。
可选地，所述激光分子束外延生长工艺的温度为200℃~600℃，时间为5秒~5小时。
可选地，采用固相外延生长工艺将所述填充结构转变为与所述半导体衬底相同的材料。
可选地，所述固相外延生长工艺的温度为600℃~900℃，时间为1小时~90小时。
可选地，在所述填充结构侧壁形成第一电介质体的步骤，包括：在所述半导体衬底、间隔体和填充结构上沉积第一电介质材料；以及利用化学机械研磨工艺去除所述间隔体和填充结构上的电介质材料，以在所述填充结构侧壁形成第一电介质体。
可选地，采用干法刻蚀所述牺牲层形成至少两个间隔体。
可选地，在所述半导体衬底和所述间隔体上形成填充结构的步骤包括：利用低压化学气相淀积方法，在所述半导体衬底和间隔体上沉积填充材料，沉积温度为300℃~1000℃；以及采用干法刻蚀磨去除所述半导体衬底上方的填充材料。
可选地，在所述半导体衬底上形成牺牲层之后在所述牺牲层上形成硬掩膜层，在刻蚀所述牺牲层之前先刻蚀所述硬掩膜层。
可选地，在所述沟槽内形成第二电介质体的步骤，包括在所述沟槽内以及第一电介质体、填充结构上形成第二电介质材料；以及利用化学机械研磨工艺去除所述填充结构、第一电介质体上的第二电介质材料，以在所述沟槽内形成第二电介质体。
可选地，所述半导体衬底为硅衬底，所述牺牲层为锗硅材料。
可选地，所述填充材料为多晶硅和无定形硅材料。
可选地，利用低压化学气相淀积工艺在所述半导体衬底和间隔体上形成填充材料，所述化学气相淀积工艺的沉积温度为300℃~1000℃。
可选地，干法刻蚀所述填充材料形成填充结构。
可选地，形成至少四个鳍体之后，对所述鳍体进行退火工艺。
可选地，所述退火工艺所采用的气体为氢气或氩气,所述退火工艺的温度范围为800℃~1000℃。
可选地，形成至少四个鳍体之后，还包括：回刻去除部分所述第一电介质体和第二电介质体。
可选地，形成至少四个鳍体之后，还包括：在所述鳍体中形成鳍形沟道区；以及形成围绕所述鳍形沟道区的栅极。
本发明还保护根据上述制造方法形成的三维晶体管器件，包括半导体衬底；形成于所述半导体衬底上的第一电介质和第二电介质体；以及形成于所述第一电介质和第二电介质体之间的鳍体。
如上所述，本发明的三维晶体管的制造方法，具有以下有益效果：本发明通过在半导体衬底和间隔体上形成填充材料，然后刻蚀填充材料在间隔体的侧壁形成填充结构，并将所述填充结构转变为与所述半导体衬底相同的材料，形成至少四个鳍体，并非使用光刻工艺直接形成鳍体，降低了光刻工艺的难度；其次，利用化学机械研磨工艺实现对鳍体高度的精确控制。
附图说明
图1A至1E为现有的三维晶体管的制造方法的相应结构的剖面示意图；
图2为本发明实施例中的三维晶体管的制造方法流程图；
图3A至3K为本发明实施例中的三维晶体管的制造方法的各步骤相应结构的剖面示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请结合图2所示，其为本发明实施例所提供三维晶体管的制造方法流程图，该方法包括以下步骤：
步骤S200，提供一半导体衬底，并在所述半导体衬底上形成牺牲层；
步骤S201，刻蚀所述牺牲层形成至少两个间隔体；
步骤S202，在所述半导体衬底和间隔体上形成填充材料；
步骤S203，刻蚀所述填充材料在所述间隔体的侧壁形成填充结构；
步骤S204，在所述填充结构侧壁形成第一电介质体；
步骤S205，去除所述间隔体形成沟槽；
步骤S206，在所述沟槽内形成第二电介质体；以及
步骤S207，将所述填充结构转变为与所述半导体衬底相同的材料，形成至少四个鳍体。
下面结合剖面示意图3A至3K对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。
结合图3A所示，执行步骤S200，提供一半导体衬底300，并且在所述半导体衬底300上形成牺牲层310与硬掩膜层320；
在本实施例中，所述半导体衬底300为硅（Si）衬底，所述牺牲层310优选为锗硅（SiGe）材料。需要说明的是，所述牺牲层310材料只要是不同于半导体衬底材料即可，本实施例列举在硅纳米线工艺中，所以牺牲层选用了锗硅材料，如果是在锗硅纳米线工艺中则优选硅材料作为牺牲层。所述硬掩膜层320可以为氧化硅（SiO2）或者氮化硅（Si3N4）材料。
结合图3B所示，执行步骤S201，图形化所述硬掩膜层320，并以所述硬掩膜层320为掩膜，干法刻蚀所述牺牲层310形成至少两个间隔体311。
结合图3C和图3D所示，执行步骤S202和S203，在所述半导体衬底300和硬掩膜层320上形成填充材料330，所述填充资料330的厚度决定了后续工艺形成的鳍体的宽度，因而所述鳍体的宽度并非由光刻工艺直接决定，从而降低了光刻工艺的难度。本实施例中利用化学汽相淀积（CVD）工艺完成材料填充，淀积温度为100℃~800℃，所述填充材料例如为无定形硅和多晶硅。接着，干法刻蚀去除所述半导体衬底300上淀积的填充材料330，仅保留间隔体311侧壁的填充材料，同时使得间隔体311顶部的硬掩膜层320暴露出来，形成填充结构331。
结合图3E所示，执行步骤S204，在所述半导体衬底300、硬掩膜层320与填充结构331上形成第一电介质材料340，例如为氧化硅（SiO2），所述第一电介质材料340利用低压化学气相淀积（LPCVD）方法形成，沉积温度为700℃~800℃。
结合图3F所示，利用化学机械研磨（CMP）工艺去除所述硬掩膜层320上方多余的第一电介质材料340，同时去除硬掩膜层320，形成第一电介质体341，使得间隔体311与填充结构331表面平坦化，所述第一电介质体341将用于后续的器件隔离。
结合图3G和图3H所示，执行步骤S205，去除所述间隔体311，形成沟槽311a，所述沟槽311a暴露所述半导体衬底300的表面；接着，利用低压化学气相淀积（LPCVD）工艺在所述沟槽311a内以及第一电介质体341、填充结构331上形成第二电介质材料350例如为氧化硅（SiO2），所述淀积温度例如为700℃~800℃。
结合图3I所示，执行步骤S206，再次利用化学机械研磨（CMP）工艺去除所述填充结构331、第一电介质体341表面多余的第二电介质材料350，形成第二电介质体351；所述第一电介质体341与第二电介质体351均将用于后续的器件隔离，所述第一电介质体341与第二电介质体351可以为相同的介电材料，也可以是不同的介电材料，本发明并不限定。
在前述的制造工艺中，利用了两次化学机械研磨工艺，通过控制化学机械研磨工艺的研磨终点，从而方便对鳍体高度的精确控制。
结合图3J所示，执行步骤S207，将所述填充结构331的材料转变为与所述半导体衬底300相同的材料，形成鳍体360。例如，采用激光分子束外延生长（laser-inducedepitaxialgrowth）的方法，温度为200℃~600℃，时间为5秒~5小时；或者，采用固相外延生长（solidphasegrowth）的方法，温度为600℃~900℃，时间为1小时~90小时，上述两种方法均可将多晶硅或无定形硅材料转变为单晶硅，当然，其它可以将填充结构331区域的填充材料转变为与所述半导体衬底300相同的材料均在本发明的保护思想内，此处不再赘述。
本发明实现了相对于间隔体的数量而言的鳍体数量的倍增，即本实施例中列举的最初形成两个间隔体，在经过后续的工艺步骤之后形成了四个鳍体，从而实现了鳍体数量的倍增；需要说明的是，本实施例中间隔体的数量依照实际中需要设置的鳍体的数目及器件的构造与设计的分布而决定的，此处并未作具体限定。
结合图3K所示，回刻去除部分第一电介质体341和第二电介质体351。
接着，对所述鳍体360进行退火工艺处理，以修复在前述刻蚀和研磨工艺带来的鳍体晶格损伤，并修复鳍体表面的不平整或是尖角，使得鳍体外表面更加光滑；所述退火所采用的气体可以为氢气（H2）或氩气（Ar），本实施例中采用的气体优选为氢气（H2），所述退火的温度范围为800℃~1000℃。
最后，在所述鳍体360中形成沟道，在所述沟道上形成栅介质，并围绕所述鳍体360形成栅电极，形成源、漏区。所述栅电极以及源、漏区采用常规工艺形成，其未在本实施例的示意图中给出。
由本实施例列举的制作工艺方法，通过在半导体衬底和间隔体上形成填充材料，然后刻蚀填充材料在间隔体的侧壁形成填充结构，并将所述填充结构转变为与所述半导体衬底相同的材料，形成至少四个鳍体，并非使用光刻工艺直接形成鳍体，降低了光刻工艺的难度；其次，利用化学机械研磨工艺实现对鳍体高度的精确控制；此外，本发明实现了相对于间隔体的数量而言的鳍体数量的倍增。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (18)
1.一种三维晶体管的制造方法，其特征在于，包括：
提供一半导体衬底，并在所述半导体衬底上形成牺牲层；
刻蚀所述牺牲层形成至少两个间隔体；
在所述半导体衬底和间隔体上形成填充材料；
刻蚀所述填充材料在所述间隔体的侧壁形成填充结构；
在所述填充结构侧壁形成第一电介质体；
去除所述间隔体形成沟槽；
在所述沟槽内形成第二电介质体；以及
将所述填充结构转变为与所述半导体衬底相同的材料，形成至少四个鳍体。
2.根据权利要求1所述的三维晶体管的制造方法，其特征在于，采用激光分子束外延生长工艺将所述填充结构转变为与所述半导体衬底相同的材料，其中，与所述半导体衬底相同的材料为单晶硅。
3.根据权利要求2所述的三维晶体管的制造方法，其特征在于，所述激光分子束外延生长工艺的温度为200℃～600℃，时间为5秒～5小时。
4.根据权利要求1所述的三维晶体管的制造方法，其特征在于，采用固相外延生长工艺将所述填充结构转变为与所述半导体衬底相同的材料，其中，与所述半导体衬底相同的材料为单晶硅。
5.根据权利要求4所述的三维晶体管的制造方法，其特征在于，所述固相外延生长工艺的温度为600℃～900℃，时间为1小时～90小时。
6.根据权利要求1所述的三维晶体管的制造方法，其特征在于，在所述填充结构侧壁形成第一电介质体的步骤，包括：
在所述半导体衬底、间隔体和填充结构上沉积第一电介质材料；以及
利用化学机械研磨工艺去除所述间隔体和填充结构上的电介质材料，以在所述填充结构侧壁形成第一电介质体。
7.根据权利要求6所述的三维晶体管的制造方法，其特征在于，在所述半导体衬底上形成牺牲层之后在所述牺牲层上形成硬掩膜层，在刻蚀所述牺牲层之前先刻蚀所述硬掩膜层。
8.根据权利要求7所述的三维晶体管的制造方法，其特征在于，利用化学机械研磨工艺去除所述间隔体和填充结构上的电介质材料的同时，去除所述硬掩膜层。
9.根据权利要求1所述的三维晶体管的制造方法，其特征在于，在所述沟槽内形成第二电介质体的步骤，包括：
在所述沟槽内以及第一电介质体、填充结构上形成第二电介质材料；以及
利用化学机械研磨工艺去除所述填充结构、第一电介质体上的第二电介质材料，以在所述沟槽内形成第二电介质体。
10.根据权利要求1所述的三维晶体管的制造方法，其特征在于，所述半导体衬底为硅衬底，所述牺牲层为锗硅材料。
11.根据权利要求1所述的三维晶体管的制造方法，其特征在于，所述填充材料为多晶硅和无定形硅材料。
12.根据权利要求11所述的三维晶体管的制造方法，其特征在于，利用低压化学气相淀积工艺在所述半导体衬底和间隔体上形成填充材料，所述化学气相淀积工艺的沉积温度为300℃～1000℃。
13.根据权利要求11所述的三维晶体管的制造方法，其特征在于，干法刻蚀所述填充材料形成填充结构。
14.根据权利要求1所述的三维晶体管的制造方法，其特征在于，形成至少四个鳍体之后，对所述鳍体进行退火工艺。
15.根据权利要求14所述的三维晶体管的制造方法，其特征在于，所述退火工艺所采用的气体为氢气或氩气，所述退火工艺的温度范围为800℃～1000℃。
16.根据权利要求1所述的三维晶体管的制造方法，其特征在于，形成至少四个鳍体之后，还包括：回刻去除部分所述第一电介质体和第二电介质体。
17.根据权利要求1所述的三维晶体管的制造方法，其特征在于，形成至少四个鳍体之后，还包括：
在所述鳍体中形成鳍形沟道区；以及
形成围绕所述鳍形沟道区的栅极。
18.一种根据1至17任意一项的制造方法形成的三维晶体管器件，包括：
半导体衬底；
形成于所述半导体衬底上的第一电介质和第二电介质体；以及
形成于所述第一电介质和第二电介质体之间的鳍体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210290687.8A CN103594345B (zh) | 2012-08-15 | 2012-08-15 | 三维晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210290687.8A CN103594345B (zh) | 2012-08-15 | 2012-08-15 | 三维晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103594345A CN103594345A (zh) | 2014-02-19 |
| CN103594345B true CN103594345B (zh) | 2016-06-01 |
Family
ID=50084436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210290687.8A Active CN103594345B (zh) | 2012-08-15 | 2012-08-15 | 三维晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103594345B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105084299B (zh) * | 2014-05-12 | 2017-02-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN104347427A (zh) * | 2014-11-05 | 2015-02-11 | 上海华力微电子有限公司 | 一种鳍式场效应晶体管的制造方法 |
| CN108630604B (zh) * | 2017-03-21 | 2020-12-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN110783272B (zh) | 2019-10-17 | 2022-05-27 | 上海华力集成电路制造有限公司 | 鳍式场效应晶体管的截断工艺方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1913162A (zh) * | 2005-06-24 | 2007-02-14 | 国际商业机器公司 | 集成电路及其形成方法 |
| CN101123180A (zh) * | 2006-08-11 | 2008-02-13 | 三星电子株式会社 | 鳍式结构和制造采用该鳍式结构的鳍式晶体管的方法 |
| CN102122645A (zh) * | 2010-01-08 | 2011-07-13 | 中芯国际集成电路制造(上海)有限公司 | 集成电路结构、其制造方法和使用方法 |
| CN102130014A (zh) * | 2011-01-05 | 2011-07-20 | 北京大学深圳研究生院 | 一种FinFET晶体管的制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090206405A1 (en) * | 2008-02-15 | 2009-08-20 | Doyle Brian S | Fin field effect transistor structures having two dielectric thicknesses |
-
2012
- 2012-08-15 CN CN201210290687.8A patent/CN103594345B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1913162A (zh) * | 2005-06-24 | 2007-02-14 | 国际商业机器公司 | 集成电路及其形成方法 |
| CN101123180A (zh) * | 2006-08-11 | 2008-02-13 | 三星电子株式会社 | 鳍式结构和制造采用该鳍式结构的鳍式晶体管的方法 |
| CN102122645A (zh) * | 2010-01-08 | 2011-07-13 | 中芯国际集成电路制造(上海)有限公司 | 集成电路结构、其制造方法和使用方法 |
| CN102130014A (zh) * | 2011-01-05 | 2011-07-20 | 北京大学深圳研究生院 | 一种FinFET晶体管的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103594345A (zh) | 2014-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9508850B2 (en) | Epitaxial block layer for a fin field effect transistor device | |
| US9589848B2 (en) | FinFET structures having silicon germanium and silicon channels | |
| US9378948B2 (en) | FinFET structures having silicon germanium and silicon fins | |
| TWI544529B (zh) | 鰭狀場效電晶體裝置與其形成方法 | |
| US8551833B2 (en) | Double gate planar field effect transistors | |
| US8728885B1 (en) | Methods of forming a three-dimensional semiconductor device with a nanowire channel structure | |
| CN110352495B (zh) | 采用混合晶片键合技术的全包围栅极器件架构 | |
| CN106816472A (zh) | 半导体结构 | |
| CN109786458A (zh) | 半导体器件及其形成方法 | |
| CN105097649B (zh) | 半导体结构的形成方法 | |
| CN104576739B (zh) | 半导体结构及其制造方法 | |
| US9318580B2 (en) | U-shaped semiconductor structure | |
| CN104124168B (zh) | 半导体结构的形成方法 | |
| CN103515215B (zh) | 一种鳍式场效应管制作方法 | |
| US20150325692A1 (en) | Fin field effect transistor (finfet) device including a set of merged fins formed adjacent a set of unmerged fins | |
| CN103594345B (zh) | 三维晶体管的制造方法 | |
| CN107068760A (zh) | 鳍式晶体管的源漏区中的共形缓冲层 | |
| CN110739272A (zh) | 一种与堆叠纳米线或片兼容的输入输出器件及制备方法 | |
| US20160086952A1 (en) | Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device | |
| US9437740B2 (en) | Epitaxially forming a set of fins in a semiconductor device | |
| US10586740B2 (en) | Method for manufacturing pairs of CMOS transistors of the “fin-FET” type at low temperatures | |
| US9960257B2 (en) | Common fabrication of multiple FinFETs with different channel heights | |
| CN105590961B (zh) | 一种finfet结构及其制造方法 | |
| CN104576366B (zh) | 多栅极晶体管及其制备方法 | |
| CN103137671B (zh) | 多栅极场效应晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |