CN103580683A - 一种正弦输出锁相环的模拟电路实现方法 - Google Patents
一种正弦输出锁相环的模拟电路实现方法 Download PDFInfo
- Publication number
- CN103580683A CN103580683A CN201210273014.1A CN201210273014A CN103580683A CN 103580683 A CN103580683 A CN 103580683A CN 201210273014 A CN201210273014 A CN 201210273014A CN 103580683 A CN103580683 A CN 103580683A
- Authority
- CN
- China
- Prior art keywords
- circuit
- phase
- output
- locked loop
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供了一种正弦输出锁相环的模拟电路实现方法及电路,该方法利用简单易用的模拟集成电路完成锁相功能,输入的相位及频率信号经过鉴相电路对比输入与反馈的相位差,然后设置合适的滤波运算电路,经过一个压空振荡电路,形成锁相环的输出波形。该电路包括:鉴相器电路(401)、滤波运算电路(402)、压控电路(403)依次相连。本发明利用模拟开关芯片、VCO(压控振荡器)芯片及简单的运放则可实现精确的PLL(锁相环)电路,此电路不同于数字PLL电路,无需经过复杂的编程算法,且结构简单、成本低廉,输出幅相特性可根据需要调整。
Description
技术领域
本发明涉及正弦输出锁相环电路及实现方法,尤其可应用于有源滤波、有源逆变等领域。
背景技术
许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路,简称锁相环(PLL)。锁相环的特点是:利用外部输入的参考信号控制环路内部振荡信号的频率和相位。可以实现输出信号频率对输入信号频率的自动跟踪,所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中,当输出信号的频率与输入信号的频率相等时,输出电压与输入电压保持固定的相位差值,即输出电压与输入电压的相位被锁住。
到目前为止,数字锁相环技术可以实现输出信号与输入同频同相,但需要借助于较复杂的数字电路和微处理器,本发明通过简单的模拟电路元器件实现精确地正弦输出锁相环电路,且结构简单、成本低廉,输出幅相特性可根据需要调整,应用方便。
发明内容
本发明提供了一种正弦输出锁相环的模拟电路,该电路实现由鉴相电路(401)、滤波运算电路(402)、压控振荡电路(403)依次连接组成,最终输出正弦波锁相环,压控振荡电路输出反馈至鉴相电路。发明内容具体包括:
鉴相电路(401)。其包含模拟开关U1,电容C1、运算放大器U2A。模拟开关U1输入端连接相应频率和相位的方波输入信号,其反馈输入端连接压控振荡电路(403)的输出端,电容C1分别接模拟开关的输出端和gnd,运算放大器U2采用跟随输出。
滤波运算电路(402)。其包含一个由运放和电阻电容组成的积分电路,一个比率 放大电路以及一个加法电路。
压控振荡电路(403)。其包含由压控振荡芯片ICL8038、电阻R9、R10、R11、电容C4及其外围电路组成的调频输出电路;并包括由电阻R12、R13、R14、电容C5、C6、C7、运算放大器U4A组成的三阶滤波电路;并包括由电容C8、电阻R15、R16、R17、R18、运算放大器U4B、U4C组成的移相电路。
附图说明
图1为本发明实现电路图。
图2为本发明实现流程框图。
具体实施方式
为使本发明的目的、技术方案更加清楚,下面将结合附图,对本发明的技术方案进行清楚、完整地描述。
图2为本发明正弦输出锁相环的实现方法流程图。被跟踪信号经过鉴相电路对输入输出相位差进行电压转换,再经过滤波计算电路完成外部扫频电压输出至VCO电路,VCO电路包括调频正弦输出,三阶滤波及移相电路,并反馈至鉴相电路,以闭环控制相差。
本发明方法的核心思想是利用传统的锁相环原理做一定改进,使用简单易用的模拟集成电路完成锁相功能,形成正弦输出。此种锁相环电路可通过可变电阻调节其输出相位及幅值,应用便捷,节约成本。
如图1,参照原理图该发明包含了鉴相电路(401)、滤波计算电路(402)、VCO电路(403),各部分电路组成及实现连接方法,请参考原理图。以下对实现原理做详细描述。
鉴相电路中的模拟开关选用单刀单掷模拟开关和(SPST) ,TTL和CMOS兼容输入,推荐导通时间不超过200ns,该电路通过运算放大器U2A电压跟随,输出至滤波运算电路。
进一步地,滤波运算电路采用积分放大及加法运算,将传统环路滤波算法进行该进,其积分电路与放大电路传递函数为:
进一步地,在加法电路中引入调节量Vss,其转换公式为:
进一步地,本发明的VCO电路,其工作过程是在锁相环路中,压控振荡器起着电压转换为相位的作用。其振荡频率的相位受滤波计算器输出电压(亦称外部扫频电压)的控制,而其输出信号的相位随环路输入信号相位变化而变化,从而保持相位跟踪。在以ICL8038为核心芯片组成的调频输出电路中,第12管腿通过R9连接至Vss,调节正弦波线性度;第6管腿和第11分别接正、负电源;第4及第5管腿为占空比(或作对称度)调节,在该锁相电路中 ,电阻的另一端接入正电源Vcc,第10管腿为外接振荡电容,调节充放电时间;第8管腿为外部扫频电压输入,振荡频率随着控制电压输入变化而变化。第2管腿为调频输出。
进一步地,调频输出信号经过三阶的低通滤波,滤除电路的高频部分,其滤波频率取决于R12、R13、R14及C5、C6、C7的选择,再经过运放U6C的跟随电路进入移相电路及放大环节。移相电路其传递函数为:
进一步地,该发明可通过调节电阻R57调节锁相幅值及完成锁相时间。
以上对本发明所提供的一种正弦输出锁相环的模拟电路及实现方法进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实例的说明只是用于帮助理解本发明的核心思想上述内容,不应理解为对本发明的限制;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,或对其中部分技术特征进行同等替换,而这些修改或替换并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种正弦输出锁相环的模拟电路实现方法,其特征在于,利用简单易用的模拟集成电路完成锁相功能,输入的相位及频率信号经过鉴相电路对比输入与反馈的相位差,然后滤波和VCO电路,形成锁相环的正弦输出波形。
2.一种正弦输出锁相环的电路,其特征在于,包括:鉴相电路(401)、滤波运算电路(402)、压控振荡电路(403)依次连接,其中压控振荡电路输出反馈至鉴相电路,所述的鉴相电路(401)包括模拟开关U1,电容C1、运算放大器U2A,模拟开关U1输入端连接相应频率和相位的方波输入信号,其反馈输入端连接压控振荡电路(403)的输出端,电容C1分别接模拟开关的输出端和gnd,运算放大器U2采用跟随输出。
3.根据权利2所述的正弦输出锁相环电路,其特征还在于,滤波运算电路(402)包括由电阻R1、电容C2、运放U2B组成的积分电路;并包括由电阻R2、电阻R3、运放U2C组成的比率 放大电路;并包括由电阻R4、R5、R6、R7、R8、电容C3、运算放大器U2D组成的加法电路。
4. 根据权利2所述的正弦输出锁相环电路,其特征还在于,压控振荡电路(403)包括由压控振荡芯片ICL8038、电阻R9、R10、R11、电容C4及其外围电路组成的调频输出电路;并包括由电阻R12、R13、R14、电容C5、C6、C7、运算放大器U4A组成的三阶滤波电路;并包括由电容C8、电阻R15、R16、R17、R18、运算放大器U4B、U4C组成的移相电路。
5.根据权利2、3所述,滤波运算电路(402)的积分电路,其特征在于,R1一端接鉴相电路输出端,另一端与电容C2及U2B负端相连,U2B的正端接地,U2B的输出端与C2相连,并输出至比率放大电路。
6.根据权利2、3所述,滤波运算电路(402)的比率放大电路,其特征在于,R2一端与积分电路输出相连,另一端与R3及U2C的负端相连,U2C的正端与地相连,U2C的输出端与R3的另一端相连,并输出至加法电路。
7.根据权利2、3所述,滤波运算电路(402)的加法电路,其特征在于,R5一端与鉴相电路输出相连,另一端与U2D负端相连,R6、R7串联后一端与Vss相连,另一端与U2D负端相连,R8、C3串联后一端与U2D负端相连,另一端与U2D输出端相连,U2D的正端接地。
8.根据权利2、4所述,压控振荡电路(403)的调频输出电路,其特征在于,U3第12管腿与R9相连后接入Vss,U3第11管腿与Vss相连,U3第10管腿与C4连接后接入gnd,U13第8管腿与滤波电路(402)的输出连接,U3第4管腿与R10连接后接入Vcc,U3第5管腿与R11连接后接入Vcc,U3第2腿与压控振荡电路(403)的滤波电路输入R12的一端相连。
9.根据权利2、4所述,压控振荡电路(403)的三阶滤波电路,其特征在于,R12、R13、R14、C5、C6、C7组成RC网格滤波电路,U4A正端与RC网格滤波电路相连,U4A负端与输出端相连。
10.根据权利2、4所述,压控振荡电路(403)的移相电路,其特征在于,C8一端与三阶滤波电路相连,另一端与R15及U4B正端相连,R15另一端接gnd,U4B负端与可调电阻R17调节点相连,分压电路R16、R18分别连接于R17两端,R16另一端接gnd,R18另一端与U4B输出端相连,U4B输出端与U4C正端相连,U4C输出端则为正弦输出锁相环电压,并反馈至U1的输入端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210273014.1A CN103580683A (zh) | 2012-08-02 | 2012-08-02 | 一种正弦输出锁相环的模拟电路实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210273014.1A CN103580683A (zh) | 2012-08-02 | 2012-08-02 | 一种正弦输出锁相环的模拟电路实现方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103580683A true CN103580683A (zh) | 2014-02-12 |
Family
ID=50051741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210273014.1A Pending CN103580683A (zh) | 2012-08-02 | 2012-08-02 | 一种正弦输出锁相环的模拟电路实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103580683A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104914309A (zh) * | 2015-05-22 | 2015-09-16 | 中国科学院等离子体物理研究所 | 一种基于hmc439qs16g芯片的相位差测量系统 |
CN106330225A (zh) * | 2016-11-14 | 2017-01-11 | 成都爱科特科技发展有限公司 | Ais接收机低功耗锁相电路 |
CN107395199A (zh) * | 2017-09-18 | 2017-11-24 | 江汉大学 | 一种锁相环电路 |
CN108418579A (zh) * | 2018-04-08 | 2018-08-17 | 中船重工(武汉)凌久电气有限公司 | 一种输出正弦波锁相移相装置及正弦锁相移相算法 |
CN110971231A (zh) * | 2019-12-05 | 2020-04-07 | 上海交通大学 | 结合比率运算的数字锁相放大器 |
CN117118433A (zh) * | 2023-10-25 | 2023-11-24 | 成都九洲迪飞科技有限责任公司 | 一种新型的高阶锁相环系统、环路滤波器电路及实现方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1859006A (zh) * | 2005-10-21 | 2006-11-08 | 华为技术有限公司 | 一种模拟锁相环实现保持功能的系统和方法 |
US8207770B1 (en) * | 2010-12-23 | 2012-06-26 | Intel Corporation | Digital phase lock loop |
CN102611443A (zh) * | 2007-10-16 | 2012-07-25 | 联发科技股份有限公司 | 全数字锁相环 |
-
2012
- 2012-08-02 CN CN201210273014.1A patent/CN103580683A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1859006A (zh) * | 2005-10-21 | 2006-11-08 | 华为技术有限公司 | 一种模拟锁相环实现保持功能的系统和方法 |
CN102611443A (zh) * | 2007-10-16 | 2012-07-25 | 联发科技股份有限公司 | 全数字锁相环 |
US8207770B1 (en) * | 2010-12-23 | 2012-06-26 | Intel Corporation | Digital phase lock loop |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104914309A (zh) * | 2015-05-22 | 2015-09-16 | 中国科学院等离子体物理研究所 | 一种基于hmc439qs16g芯片的相位差测量系统 |
CN106330225A (zh) * | 2016-11-14 | 2017-01-11 | 成都爱科特科技发展有限公司 | Ais接收机低功耗锁相电路 |
CN106330225B (zh) * | 2016-11-14 | 2019-01-18 | 成都爱科特科技发展有限公司 | Ais接收机低功耗锁相电路 |
CN107395199A (zh) * | 2017-09-18 | 2017-11-24 | 江汉大学 | 一种锁相环电路 |
CN107395199B (zh) * | 2017-09-18 | 2023-11-24 | 江汉大学 | 一种锁相环电路 |
CN108418579A (zh) * | 2018-04-08 | 2018-08-17 | 中船重工(武汉)凌久电气有限公司 | 一种输出正弦波锁相移相装置及正弦锁相移相算法 |
CN110971231A (zh) * | 2019-12-05 | 2020-04-07 | 上海交通大学 | 结合比率运算的数字锁相放大器 |
CN110971231B (zh) * | 2019-12-05 | 2023-05-05 | 上海交通大学 | 结合比率运算的数字锁相放大器 |
CN117118433A (zh) * | 2023-10-25 | 2023-11-24 | 成都九洲迪飞科技有限责任公司 | 一种新型的高阶锁相环系统、环路滤波器电路及实现方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103580683A (zh) | 一种正弦输出锁相环的模拟电路实现方法 | |
CN107026646B (zh) | 数字锁相环 | |
CN103297046A (zh) | 一种锁相环及其时钟产生方法和电路 | |
CN108712072B (zh) | 电荷泵电路 | |
CN203632644U (zh) | 一种基于dds与pll的新型x波段频率合成器 | |
CN102386901A (zh) | 输出开关电路 | |
CN104753339A (zh) | Dc-dc转换器以及半导体集成电路 | |
Lahiri | Low-frequency quadrature sinusoidal oscillators using current differencing buffered amplifiers | |
CN113094022B (zh) | 一种模拟乘法器 | |
GB2539113A (en) | Electronic tuning system | |
JP2014053894A (ja) | アンテナ設備を有するデータ及び/又はコマンド信号伝送デバイス | |
CN105227179A (zh) | 振荡电路 | |
CN107317580B (zh) | 一种高稳定性振荡器电路及其实现方法 | |
Ansari et al. | Three phase mixed-mode CMOS VCO with grounded passive components | |
Lahiri et al. | CMOS-based active RC sinusoidal oscillator with four-phase quadrature outputs and single-resistance-controlled (SRC) tuning laws | |
Wong et al. | A 6-GHz self-oscillating spread-spectrum clock generator | |
CN205647465U (zh) | 高线性压控振荡器 | |
De Marcellis et al. | A 0.35 μm CMOS 200kHz–2GHz Fully-Analogue Closed-Loop Circuit for Continuous-Time Clock Duty-Cycle Correction in Integrated Digital Systems | |
CN109104172A (zh) | 一种电压转脉宽调制信号电路 | |
Lahiri et al. | Novel current-mode quadrature oscillators with explicit-current-outputs using CCCDTA | |
CN110739937A (zh) | 一种采用并联基准电压源的开关式方波发生器 | |
CN116155242B (zh) | 一种无运放调幅调频混沌波形发生器 | |
CN204389551U (zh) | 一种新型高频方波信号发生器 | |
CN204068897U (zh) | 脉冲信号发生电路 | |
CN204376857U (zh) | 基于直接数字式频率合成器的spwm信号发生电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140212 |