CN103579232A - 一种平面栅型mos管及其制造方法 - Google Patents
一种平面栅型mos管及其制造方法 Download PDFInfo
- Publication number
- CN103579232A CN103579232A CN201210283187.1A CN201210283187A CN103579232A CN 103579232 A CN103579232 A CN 103579232A CN 201210283187 A CN201210283187 A CN 201210283187A CN 103579232 A CN103579232 A CN 103579232A
- Authority
- CN
- China
- Prior art keywords
- trap
- type
- silicon substrate
- gate
- implanted layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种平面栅型MOS管及其制造方法，包括：N型外延层或N型硅衬底中形成的P阱，P阱一侧的N型外延层或N型硅衬底中形成有N+注入层，P阱上部并列排布有多个彼此串联的MOS结构；所述MOS结构包括：形成在所述P阱上的栅氧化层，栅氧化层上形成的多晶硅栅，栅氧化层下方旁侧的P阱中形成的N+注入层；每个多晶硅栅与其旁侧MOS结构的N+注入层相连，所述N型外延层或N型硅衬底中的N+注入层引出作为本器件的一连接端，P阱中最远离N型外延层或N型硅衬底中N+注入层的N+注入层引出作为本器件另一连接端。本发明平面栅型MOS管与传统高压二极管器件比较，在达到耐高压击穿功能的同时能得到较小正向导通电压，能实更大电流供电。
Description
技术领域
本发明涉及集成电路领域，特别是涉及一种平面栅型MOS管。本发明还涉及一种平面栅型MOS管的制造方法。
背景技术
目前，高压二极管器件是由PN结或者是肖特基金属半导体接触构成的。由于肖特基二极管的耐高压能力有限，高电压二极管一般采用PN结型二极管，其特点是反偏电压越大，所需要的耐击穿耗尽层宽度就要越宽，耗尽层宽度越宽会导致器件正向开启时的电阻越大，影响器件的整体性能。
发明内容
本发明要解决的技术问题是提供一种平面栅型MOS管与传统高压二极管器件比较，在达到耐高压击穿功能的同时能得到较小正向导通电压，能实更大电流供电。本发明还提供了一种平面栅型MOS管的制造方法。
为解决上述技术问题，本发明的平面栅型MOS管，包括：N型外延层或N型硅衬底中形成的P阱，P阱一侧的N型外延层或N型硅衬底中形成有N+注入层，P阱上部并列排布有多个彼此串联的MOS结构；
所述MOS结构包括：形成在所述P阱上的栅氧化层，栅氧化层上形成的多晶硅栅，栅氧化层下方旁侧的P阱中形成的N+注入层；
每个多晶硅栅与其旁侧MOS结构的N+注入层相连，所述N型外延层或N型硅衬底中的N+注入层引出作为本器件的一连接端，将P阱中最远离N型外延层或N型硅衬底中N+注入层的N+注入层引出作为本器件另一连接端。
所述MOS结构是制造参数、器件结构完全相同的。
所述栅氧化层是单层均匀厚度的结构。
一种平面栅型MOS管的制造方法，包括：
一、N型外延层或N型硅衬底上形成P阱；
二、在N型外延层或N型硅衬底上淀积栅氧化层，在栅氧化层上方淀积多晶硅栅；
三、刻蚀形成栅极，打开注入窗口；
四、在P阱和N型外延层或N型硅衬底中注入形成N+注入层；
五、将每个多晶硅栅与其旁侧MOS结构的N+注入层相连，将N型外延层或N型硅衬底中的N+注入层引出作为本器件的一连接端，将P阱中最远离N型外延层或N型硅衬底中N+注入层的N+注入层引出作为本器件的另一连接端。
本发明平面栅型MOS管与传统高压二极管器件比较，在达到耐高压击穿功能的同时能得到较小正向导通电压，能实更大电流供电。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是传统PN结二极管的示意图。
图2是本发明一实施例的示意图。
附图标记说明
1是N型外延层或N型硅衬底
2是栅氧化层
3是P阱
4是N+注入层
5是多晶硅栅
a、b是引出端。
具体实施方式
如图2所示，本发明的平面栅型MOS管，包括：N型外延层或N型硅衬底1形成中的P阱3，P阱3一侧的N型外延层或N型硅衬底1中形成有N+注入层4，P阱3上部并列排布有三个彼此制造参数、器件结构完全相同的串联的MOS结构；
所述MOS结构包括：形成在所述P阱3上的栅氧化层2，栅氧化层2上形成的多晶硅栅5，栅氧化层2下方旁侧的P阱1中形成的N+注入层4；
每个多晶硅栅5与其旁侧MOS结构的N+注入层4相连，将N型外延层或N型硅衬底1中的N+注入层4引出作为本器件的一连接端a，将P阱3中最远离N型外延层或N型硅衬底1中N+注入层4的N+注入层4引出作为本器件另一连接端b,栅氧化层2是单层均匀厚度的结构。
本实施例的平面栅型MOS管应用于实际电路时，a端接电源电压，b端接地。
本实施例中三个制造参数、器件结构完全相同的MOS结构串联在P阱上（串联MOS结构数量可根据器件实际需要确定，不限于三个）。每个MOS管的栅极都和相邻的源区（N+注入层4）相连接形成每个MOS管的栅极和漏极相连接。这样在加反向电压时，每个MOS管进行分压，保证加在栅极和栅氧间的电压不会超过栅氧化膜的击穿电压。在加正向偏压时，由于正向的漏极和栅极联在一起，所以MOS管开启，同时下级的漏极和栅极也被同时提高电位达到开启，按照这个方式，达到加正向偏压时每个MOS管都开启，由MOS的沟道来进行正向导通时的导电。
以本实施例为例，N型外延层或N型硅衬底的N+注入层4作为第一个MOS结构的源极，P阱中与其距离最近的N+注入层4作为第一个MOS结构的漏极；同时，该N+注入层4（即P阱中与N型外延层或N型硅衬底中的N+注入层距离最近的N+注入层）又作为第二个MOS结构的源极，与其相邻的P阱中的下一个N+注入层作为第二个MOS结构的漏极，后续结构原理相同，不再赘述。
一种平面栅型MOS管的制造方法，包括：
一、N型外延层或N型硅衬底上形成P阱；
二、在N型外延层或N型硅衬底上淀积栅氧化层，在栅氧化层上方淀积多晶硅栅；
三、刻蚀形成栅极，打开注入窗口；
四、在P阱和N型外延层或N型硅衬底中注入形成N+注入层；
五、将每个多晶硅栅与其旁侧MOS结构的N+注入层相连，将N型外延层或N型硅衬底中的N+注入层引出作为本器件的一连接端，将P阱中最远离N型外延层或N型硅衬底中N+注入层的N+注入层引出作为本器件的另一连接端。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (4)
1.一种平面栅型MOS管，其特征是，包括：N型外延层或N型硅衬底中形成的P阱，P阱一侧的N型外延层或N型硅衬底中形成有N+注入层，P阱上部并列排布有多个彼此串联的MOS结构；
所述MOS结构包括：形成在所述P阱上的栅氧化层，栅氧化层上形成的多晶硅栅，栅氧化层下方旁侧的P阱中形成的N+注入层；
每个多晶硅栅与其旁侧MOS结构的N+注入层相连，所述N型外延层或N型硅衬底中的N+注入层引出作为本器件的一连接端，P阱中最远离N型外延层或N型硅衬底中N+注入层的N+注入层引出作为本器件另一连接端。
2.如权利要求1所述的平面栅型MOS管，其特征是：所述MOS结构是制造参数、器件结构完全相同的。
3.如权利要求1所述的平面栅型MOS管，其特征是：所述栅氧化层是单层均匀厚度的结构。
4.一种平面栅型MOS管的制造方法，其特征是，包括：
一、N型外延层或N型硅衬底上形成P阱；
二、在N型外延层或N型硅衬底上淀积栅氧化层，在栅氧化层上方淀积多晶硅栅；
三、刻蚀形成栅极，打开注入窗口；
四、在P阱和N型外延层或N型硅衬底中注入形成N+注入层；
五、将每个多晶硅栅与其旁侧MOS结构的N+注入层相连，将N型外延层或N型硅衬底中的N+注入层引出作为本器件的一连接端，将P阱中最远离N型外延层或N型硅衬底中N+注入层的N+注入层引出作为本器件的另一连接端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210283187.1A CN103579232A (zh) | 2012-08-10 | 2012-08-10 | 一种平面栅型mos管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210283187.1A CN103579232A (zh) | 2012-08-10 | 2012-08-10 | 一种平面栅型mos管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103579232A true CN103579232A (zh) | 2014-02-12 |
Family
ID=50050644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210283187.1A Pending CN103579232A (zh) | 2012-08-10 | 2012-08-10 | 一种平面栅型mos管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103579232A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020093059A1 (en) * | 2001-01-15 | 2002-07-18 | Nec Corporation | Protective circuit for a semiconductor device |
| JP2003197761A (ja) * | 2001-12-28 | 2003-07-11 | Denso Corp | 半導体装置 |
| US20080001229A1 (en) * | 2006-06-29 | 2008-01-03 | Atsushi Watanabe | Semiconductor device |
-
2012
- 2012-08-10 CN CN201210283187.1A patent/CN103579232A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020093059A1 (en) * | 2001-01-15 | 2002-07-18 | Nec Corporation | Protective circuit for a semiconductor device |
| JP2003197761A (ja) * | 2001-12-28 | 2003-07-11 | Denso Corp | 半導体装置 |
| US20080001229A1 (en) * | 2006-06-29 | 2008-01-03 | Atsushi Watanabe | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104620381B (zh) | 半导体装置 | |
| JP4900662B2 (ja) | ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法 | |
| CN104916670B (zh) | 半导体装置 | |
| CN107248533B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN102694011B (zh) | 半导体器件 | |
| US20140334212A1 (en) | Semiconductor Device and Power Converter | |
| CN104779289A (zh) | 半导体装置 | |
| CN103474428B (zh) | 集成式双向超低电容tvs器件及其制造方法 | |
| CN107425068B (zh) | 一种碳化硅Trench MOS器件及其制作方法 | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| CN102664197B (zh) | Jfet及其制造方法以及使用该jfet的微型逆变器 | |
| CN103050523B (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN102097479A (zh) | 一种低压埋沟vdmos器件 | |
| CN109755303B (zh) | 一种igbt功率器件 | |
| CN108649068A (zh) | Rc-igbt器件及其制备方法 | |
| CN115579399A (zh) | 一种碳化硅mosfet元胞版图结构 | |
| CN105409006A (zh) | 半导体装置 | |
| CN107180878A (zh) | 具有齐纳二极管的半导体元件及其制造方法 | |
| CN104393055B (zh) | 一种具有浮岛结构的沟槽型二极管 | |
| CN103094319B (zh) | 双通道高压结型场效应管降低夹断电压的结构及制造方法 | |
| CN103579232A (zh) | 一种平面栅型mos管及其制造方法 | |
| CN107393955B (zh) | 一种高效率高可靠度的碳化硅mos管及制造方法 | |
| CN103035645B (zh) | 一种沟槽栅型mos管及其制造方法 | |
| CN102983161A (zh) | 非埋层的双深n型阱高压隔离n型ldmos及制造方法 | |
| CN102931215B (zh) | 集成有低漏电肖特基二极管的igbt结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140113 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140113 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140212 |