CN103579084A - 平行金属互连结构的形成方法 - Google Patents

平行金属互连结构的形成方法 Download PDF

Info

Publication number
CN103579084A
CN103579084A CN201210254239.2A CN201210254239A CN103579084A CN 103579084 A CN103579084 A CN 103579084A CN 201210254239 A CN201210254239 A CN 201210254239A CN 103579084 A CN103579084 A CN 103579084A
Authority
CN
China
Prior art keywords
side wall
grid
metal
metal interconnection
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210254239.2A
Other languages
English (en)
Other versions
CN103579084B (zh
Inventor
张海洋
胡敏达
张城龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210254239.2A priority Critical patent/CN103579084B/zh
Priority claimed from CN201210254239.2A external-priority patent/CN103579084B/zh
Publication of CN103579084A publication Critical patent/CN103579084A/zh
Application granted granted Critical
Publication of CN103579084B publication Critical patent/CN103579084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种平行金属互连结构的形成方法，包括：提供基底，在基底上形成若干平行的牺牲栅极；在牺牲栅极的四周侧壁形成侧墙；在基底上形成介质层，介质层覆盖牺牲栅极和侧墙；化学机械研磨介质层，并过研磨去除部分厚度的牺牲栅极和侧墙；去除剩余的侧墙，形成环绕牺牲栅极的凹槽；在凹槽中填充满金属，形成金属侧墙；形成覆盖介质层、牺牲栅极和金属侧墙表面的硬掩膜层，所述硬掩膜层具有第一开口和第二开口，第一开口和第二开口暴露牺牲栅极两端的沿宽度方向分布的金属侧墙；沿第一开口和第二开口刻蚀去除的暴露的金属侧墙，剩余的金属侧墙构成平行的金属互连结构。提高了金属互连结构本身宽度和相邻金属互连结构之间间距的精度。

Description

平行金属互连结构的形成方法
技术领域
本发明涉及半导体制作领域，特别涉及一种平行金属互连结构的形成方法。
背景技术
在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数／模混合电路，其中存储器件是数字电路中的一个重要类型。近年来，在存储器件中，快闪存储器（flash memory）的发展尤为迅速。快闪存储器的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
快闪存储器是由许多独立的存储单元组成的，在制作快闪存储器时，各存储单元呈阵列形成在半导体衬底上，然后形成相互平行的金属互连结构（比如：字线、位线等），实现行或列上各存储单元之间的连接，当在相应金属互连结构上施加不同的电压时，以对单个、整行、整列或一块区域的存储单元实行写入、读取和擦除的操作。
金属铜由于电阻率低、响应速度快、电迁移率小等优点，已广泛应用在快闪存储器的金属互连结构的制作中。
图1~图3为现有平行金属互连结构形成过程的剖面结构示意图。
参考图1，提供半导体衬底100，在所述半导体衬底100上形成介质层101。
所述半导体衬底100上还形成有呈阵列排布的若干存储单元（图中未示出），所述半导体衬底100和介质层101之间还形成有层间介质层（图中未示出），所述层间介质层中形成有插塞，插塞与存储单元相连接。
参考图2，在所述介质层101表面形成掩膜层102，所述掩膜层102具有暴露介质层101表面的若干相互平行的开口103；以所述掩膜层102为掩膜，沿开口103刻蚀所述介质层101，形成若干相互平行的凹槽104。
参考图3，去除所述掩膜层102；在凹槽104中填充满金属，形成相互平行的金属互连结构105，所述金属互连结构通过插塞与存储单元相连接。
但是随着特征尺寸的不断减小，集成度的不断提高，现有形成的金属互连结构本身的宽度和相邻金属互连结构之间的间距难以精确的控制，影响快闪存储器的读写稳定性。
更多关于金属互连结构的形成方法请参考公开号为“US2006/0055060A1”的美国专利。
发明内容
本发明解决的问题是提供一种平行金属互连结构的形成方法，提高金属互连结构本身的宽度和相邻金属互连结构之间的间距的精度。
为解决上述问题，本发明实施例提供了一种平行金属互连结构的形成方法，包括：提供基底，在所述基底上形成若干平行的牺牲栅极，每个牺牲栅极的长度相等；在牺牲栅极的四周侧壁形成侧墙；在所述基底上形成介质层，所述介质层覆盖所述牺牲栅极和侧墙；采用化学机械研磨工艺研磨所述介质层，并过研磨去除部分厚度的所述牺牲栅极和侧墙；去除剩余的侧墙，形成环绕所述牺牲栅极的凹槽；在凹槽中填充满金属，形成金属侧墙；形成覆盖所述介质层、牺牲栅极和金属侧墙表面的硬掩膜层，所述硬掩膜层具有第一开口和第二开口，第一开口和第二开口暴露牺牲栅极两端的沿宽度方向分布的金属侧墙；沿第一开口和第二开口刻蚀去除牺牲栅极两端的沿宽度方向分布的金属侧墙，剩余的沿牺牲栅极长度方向分布的金属侧墙构成平行的金属互连结构。
可选的，所述牺牲栅极的材料为氧化硅、碳化硅或低K介电材料。
可选的，所述介质层的材料与牺牲栅极的材料相同。
可选的，所述侧墙的材料为与牺牲栅极和介质层的材料不相同，所述侧墙的材料为无定形碳或氮化硅。
可选的，去除所述侧墙形成凹槽的工艺为干法刻蚀工艺，干法刻蚀工艺采用的气体为CF4、CHF3、CH2F2中的一种或几种。
可选的，所述牺牲栅极的厚度为50~1000埃。
可选的，所述过研磨去除部分厚度的所述牺牲栅极和侧墙的去除厚度为牺牲栅极和侧墙总厚度的1/3~1/2。
可选的，在凹槽中填充的金属的材料为铜。
可选的，所述金属的填充工艺为电镀工艺。
可选的，刻蚀去除牺牲栅极两端的沿宽度方向分布的金属侧墙的工艺为干法刻蚀工艺或湿法刻蚀工艺。
可选的，所述干法刻蚀工艺采用的气体为氯气。
可选的，所述湿法刻蚀采用的溶液为双氧水。
可选的，所述双氧水的PH值小于7。
可选的，每个牺牲栅极的宽度相等或者不相等。
可选的，相邻牺牲栅极之间的间距相等或者不相等。
可选的，所述基底上形成有若干整列排布的存储单元
与现有技术相比，本发明技术方案具有以下优点：
在基底上形成相互平行的牺牲栅极，在牺牲栅极的四周形成侧墙，然后过研磨去除部分厚度的所述牺牲栅极和侧墙，去除所述侧墙，形成环绕所述牺牲栅极的凹槽，在凹槽中填充满金属，形成金属侧墙，去除牺牲栅极两端的沿宽度方向分布的金属侧墙，剩余的沿牺牲栅极长度方向分布的金属侧墙构成平行的金属互连结构。侧墙自对准的形成在牺牲栅极的侧壁，侧壁的本身宽度和相邻侧墙之间的间距精度较高，因此在去除侧壁形成凹槽，在凹槽中填充满金属形成平行的金属互连结构时，平行的金属互连结构本身的宽度和相邻金属互连结构之间间距的精度提高，提高快闪存储器的稳定性。
进一步，所述过研磨去除部分厚度的所述牺牲栅极和侧墙的去除厚度为牺牲栅极和侧墙总厚度的1/3~1/2，侧墙既保持一定的宽度又保持一定的高度，使得后续的刻蚀工艺和填充工艺简单，并使得后续形成的金属互连结构保持一定的高度和宽度，提高存储器的稳定性。
附图说明
图1~图3为现有平行金属互连结构形成过程的剖面结构示意图；
图4为本发明实施例平行金属栅极形成方法的流程示意图；
图5~图17为本发明实施例平行金属栅极形成过程的结构示意图。
具体实施方式
现有形成平行金属互连结构的方法，随着特征尺寸的不断减小，集成度不断提高，采用光刻刻蚀工艺形成凹槽时，易造成形成凹槽的位置和尺寸发生变化，后续在凹槽中形成金属互连结构时，相邻金属互连结构之间的间距和金属互连结构本身的宽度易发生变化，会使得金属互连结构中传输信号的恶化以及相邻金属互连结构之间信号的干扰，影响了快闪存储器的稳定性。
为此，发明人提出一种平行金属互连结构的形成方法，在基底上形成相互平行的牺牲栅极，在牺牲栅极的四周形成侧墙，然后过研磨去除部分厚度的所述牺牲栅极和侧墙，去除所述侧墙，形成环绕所述牺牲栅极的凹槽，在凹槽中填充满金属，形成金属侧墙，去除牺牲栅极两端的沿宽度方向分布的金属侧墙，剩余的沿牺牲栅极长度方向分布的金属侧墙构成平行的金属互连结构。侧墙自对准的形成在牺牲栅极的侧壁，侧壁的本身宽度和相邻侧墙之间的间距精度较高，因此在去除侧壁形成凹槽，在凹槽中填充满金属形成平行的金属互连结构时，平行的金属互连结构本身的宽度和相邻金属互连结构之间间距的精度提高，提高快闪存储器的稳定性。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图4，图4为本发明实施例平行金属栅极形成方法的流程示意图，包括步骤：
步骤201，提供基底，在所述基底上形成牺牲材料层；
步骤202，刻蚀所述牺牲材料层，在基底上形成若干平行的牺牲栅极，每个牺牲栅极的长度相等；
步骤203，在牺牲栅极的四周侧壁形成侧墙；
步骤204，在所述基底上形成介质层，所述介质层覆盖所述牺牲栅极和侧墙；
步骤205，采用化学机械研磨工艺研磨所述介质层，并过研磨去除部分厚度的所述牺牲栅极和侧墙；
步骤206，去除剩余的侧墙，形成环绕所述牺牲栅极的凹槽；
步骤207，在凹槽中填充满金属，形成金属侧墙；
步骤208，形成覆盖所述介质层、牺牲栅极和金属侧墙表面的硬掩膜层，所述硬掩膜层具有第一开口和第二开口，第一开口和第二开口暴露牺牲栅极两端的沿宽度方向分布的金属侧墙；
步骤209，沿第一开口和第二开口刻蚀去除牺牲栅极两端的沿宽度方向分布的金属侧墙，剩余的沿牺牲栅极长度方向分布的金属侧墙构成平行的金属互连结构。
图5~图17为本发明实施例平行金属栅极形成过程的结构示意图。
参考图5，提供基底300，在所述基底300上形成牺牲材料层；刻蚀所述牺牲材料层，在基底300上形成若干平行的牺牲栅极301，每个牺牲栅极301的长度相等。
所述基底300为半导体衬底，所述半导体衬底为硅衬底、锗衬底、氮化镓衬底、玻璃衬底、绝缘体上硅衬底、绝缘体上锗衬底等其中的一种。所述基底300上形成有若干呈阵列排布的存储单元（图中未示出），所述存储单元可以为快闪存储单元、静态随机存储单元或其他类型的存储单元。
所述基底300上还形成有一层或多层层间介质层（图中未示出），所述层间介质层中形成有插塞，插塞与存储单元相连。后续形成的平行金属互连结构通过插塞与存储单元相连接。
所述牺牲材料层的材料为氧化硅、碳化硅或低K介电材料，本实施例中所述牺牲材料层的材料为低K介电材料，牺牲材料层的厚度为50~1000埃，通过等离子体刻蚀工艺刻蚀所述牺牲材料层形成若干平行的牺牲栅极301，牺牲栅极301的厚度等于牺牲材料层的厚度，参考图6，图6为图5的俯视结构示意图。所述牺牲栅极301的横截面为矩形，所述牺牲栅极301的长度为a，宽度为b，相邻牺牲栅极301之间的间距为c，每个牺牲栅极的长度a相等，每个牺牲栅极的宽度可以相等也可以不相等，相邻牺牲栅极301之间的间距为c可以相等也可以不相等，后续在牺牲栅极301的四周侧壁形成金属侧墙，刻蚀牺牲栅极301宽度方向分布的部分金属侧墙，剩余的沿长度方向分布非金属侧墙作为平行金属互连结构，从而可以形成长度相同间距相同平行金属互连结构，或者长度相同间距不同的平行金属互连结构，并且每条金属互连结构本身的宽度相等。
在本发明的其他实施例中，所述牺牲栅极301的横截面也可以为平行四边形，后续可以形成倾斜的平行金属互连结构。
参考图7和图8，图8为图7的俯视结构示意图，在牺牲栅极307的四周侧壁形成侧墙302。
所述侧墙301的具体形成过程为：形成覆盖所述基底300表面、牺牲栅极301侧壁和表面的材料层；采用无掩膜等离子体刻蚀工艺刻蚀所述材料层，在牺牲栅极的四周侧壁形成侧墙302。
所述侧墙302的材料为无定形碳或氮化硅，无掩膜等离子体刻蚀材料层时，所述材料层相对于牺牲栅极的刻蚀选择比大于2:1。
所述无掩膜等离子体刻蚀的采用的气体为CF4、CHF3、CH2F2中的一种或几种。
采用无掩膜等离子刻蚀工艺，自对准的在牺牲栅极301的四周侧壁形成侧墙302，牺牲栅极301两侧的侧墙的宽度相同，侧墙的宽度固定，因此后续去除侧墙，形成凹槽，在凹槽中填充满金属形成平行金属互连结构时，使得金属互连结构本身的宽度和相邻金属互连结构之间的间距的精度提高，以避免产生由于金属互连结构本身宽度的差异性和相邻金属互连结构之间间距的差异性带来的金属互连结构中传输信号的恶化以及相邻金属互连结构之间信号的干扰等问题，提高存储器的稳定性。
参考图9，在所述基底上形成介质层303，所述介质层303覆盖所述牺牲栅极301和侧墙302，介质层303的表面高于牺牲栅极301的表面。
后续在去除侧墙302，形成凹槽时，所述介质层303和牺牲栅极301用于维持凹槽的形状，所述介质层303还用于后续形成的金属互连结构的之间的电学隔离。
所述介质层303的材料为与牺牲栅极的材料相同，使得金属互连结构之间的填充介质的介电常数保持一致。
在本发明的其他实施例中，所述介质层303的材料与牺牲栅极301的材料不相同。
参考图10，化学机械研磨所述介质层303，并过研磨去除部分厚度的所述牺牲栅极301和侧墙302（参考图9），剩余的侧墙为侧墙302a，剩余的牺牲栅极为牺牲栅极301a。
采用自对准无掩膜等离子体刻蚀工艺形成的侧墙，越靠近牺牲栅极顶端表面，侧墙的宽度会越窄，直接去除侧墙时，工艺不好控制且后续填充金属较为困难，因此化学机械研磨介质层303的过程中，过研磨所述牺牲栅极301和侧墙302，使得剩余的侧墙302a顶部的宽度变大，所述过研磨去除部分厚度的所述牺牲栅极和侧墙的去除厚度为牺牲栅极和侧墙总厚度的1/3~1/2，侧墙302a既保持一定的宽度又保持一定的高度，使得后续的刻蚀工艺和填充工艺简单，并使得后续形成的金属互连结构保持一定的高度和宽度，提高存储器的稳定性。
参考图11，去除剩余的侧墙302a，形成凹槽304。
去除过程中，所述侧墙302a相对于牺牲栅极301a和介质层303的刻蚀选择比大于2:1。
所述去除剩余的侧墙302a的工艺为干法刻蚀工艺，干法刻蚀工艺采用的气体为CF4、CHF3、CH2F2中的一种或几种。
参考图12和图13，图13为图12的俯视结构示意图，在凹槽304（参考图11）中填充满金属，形成金属侧墙305，所述金属侧墙305环绕所述牺牲栅极301a的四周侧壁。
所述填充的金属为铜，填充工艺为电镀工艺。金属侧墙305形成的具体过程为：采用电镀工艺形成金属层，金属层填充满凹槽304并覆盖牺牲栅极301a和介质层内303表面；化学机械研磨所述金属层，以牺牲栅极301a表面为停止层，形成金属侧墙305。
参考图14，形成覆盖所述介质层303、牺牲栅极301a和金属侧墙305（参考图13）表面的硬掩膜层306，所述硬掩膜层306具有第一开口309和第二开口310，第一开口309和第二开口310暴露牺牲栅极两端的沿宽度方向分布的金属侧墙305。
硬掩膜层306的材料与介质层的材料不同，所述硬掩膜层306的材料为氮化硅或氮化钛，图形化所述硬掩膜层306形成第一开口309和第二开口310的工艺为光刻刻蚀工艺。
本实施例中，所述第一开口309和第二开口310还暴露部分所述介质层，图形化所述硬掩膜层306工艺简单。在本发明的其他实施例中，所述第一开口309和第二开口310只暴露牺牲栅极两端的金属侧墙305，防止后续去除牺牲栅极两端的金属侧墙305时，对介质层可能造成的损伤。
参考图15，沿第一开口309和第二开口310刻蚀去除牺牲栅极两端的沿宽度方向分布的金属侧墙305，形成第一凹槽307，剩余的沿牺牲栅极长度方向分布的金属侧墙构成平行的金属互连结构。
刻蚀去除牺牲栅极两端的沿宽度方向分布的金属侧墙的工艺为干法刻蚀工艺或湿法刻蚀工艺。
所述干法刻蚀工艺采用的气体为氯气。
所述湿法刻蚀采用的溶液为双氧水，所述双氧水的PH值小于7。
去除牺牲栅极两端的沿宽度方向分布的金属侧墙305，形成第一凹槽307，后续在第一凹槽307中填充介质层材料，所述填充介质材料的步骤可以在去除硬掩膜层306之前也可以在去除硬掩膜层306之后。
参考图16和图17，去除所述硬掩膜层306（参考图15），暴露出沿牺牲栅极长度方向分布的金属侧墙，所述金属侧墙为平行的金属互连结构308。
综上，本发明实施例提供的平行金属互连结构的形成方法，在基底上形成相互平行的牺牲栅极，在牺牲栅极的四周形成侧墙，然后过研磨去除部分厚度的所述牺牲栅极和侧墙，去除所述侧墙，形成环绕所述牺牲栅极的凹槽，在凹槽中填充满金属，形成金属侧墙，去除牺牲栅极两端的沿宽度方向分布的金属侧墙，剩余的沿牺牲栅极长度方向分布的金属侧墙构成平行的金属互连结构。侧墙自对准的形成在牺牲栅极的侧壁，侧壁的本身宽度和相邻侧墙之间的间距精度较高，因此在去除侧壁形成凹槽，在凹槽中填充满金属形成平行的金属互连结构时，平行的金属互连结构本身的宽度和相邻金属互连结构之间间距的精度提高，提高快闪存储器的稳定性。
进一步，所述过研磨去除部分厚度的所述牺牲栅极和侧墙的去除厚度为牺牲栅极和侧墙总厚度的1/3~1/2，侧墙既保持一定的宽度又保持一定的高度，使得后续的刻蚀工艺和填充工艺简单，并使得后续形成的金属互连结构保持一定的高度和宽度，提高存储器的稳定性。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (16)

1.一种平行金属互连结构的形成方法，其特征在于，包括：
提供基底，在所述基底上形成若干平行的牺牲栅极，每个牺牲栅极的长度相等；
在牺牲栅极的四周侧壁形成侧墙；
在所述基底上形成介质层，所述介质层覆盖所述牺牲栅极和侧墙；
采用化学机械研磨工艺研磨所述介质层，并过研磨去除部分厚度的所述牺牲栅极和侧墙；
去除剩余的侧墙，形成环绕所述牺牲栅极的凹槽；
在凹槽中填充满金属，形成金属侧墙；
形成覆盖所述介质层、牺牲栅极和金属侧墙表面的硬掩膜层，所述硬掩膜层具有第一开口和第二开口，第一开口和第二开口暴露牺牲栅极两端的沿宽度方向分布的金属侧墙；
沿第一开口和第二开口刻蚀去除牺牲栅极两端的沿宽度方向分布的金属侧墙，剩余的沿牺牲栅极长度方向分布的金属侧墙构成平行的金属互连结构。
2.如权利要求1所述的平行金属互连结构的形成方法，其特征在于，所述牺牲栅极的材料为氧化硅、碳化硅或低K介电材料。
3.如权利要求2所述的平行金属互连结构的形成方法，其特征在于，所述介质层的材料与牺牲栅极的材料相同。
4.如权利要求3所述的平行金属互连结构的形成方法，其特征在于，所述侧墙的材料为与牺牲栅极和介质层的材料不相同，所述侧墙的材料为无定形碳或氮化硅。
5.如权利要求4所述的平行金属互连结构的形成方法，其特征在于，去除所述侧墙形成凹槽的工艺为干法刻蚀工艺，干法刻蚀工艺采用的气体为CF4、CHF3、CH2F2中的一种或几种。
6.如权利要求1所述的平行金属互连结构的形成方法，其特征在于，所述牺牲栅极的厚度为50~1000埃。
7.如权利要求6所述的平行金属互连结构的形成方法，其特征在于，所述过研磨去除部分厚度的所述牺牲栅极和侧墙的去除厚度为牺牲栅极和侧墙总厚度的1/3~1/2。
8.如权利要求1所述的平行金属互连结构的形成方法，其特征在于，在凹槽中填充的金属的材料为铜。
9.如权利要求8所述的平行金属互连结构的形成方法，其特征在于，所述金属的填充工艺为电镀工艺。
10.如权利要求8所述的平行金属互连结构的形成方法，其特征在于，刻蚀去除牺牲栅极两端的沿宽度方向分布的金属侧墙的工艺为干法刻蚀工艺或湿法刻蚀工艺。
11.如权利要求9所述的平行金属互连结构的形成方法，其特征在于，所述干法刻蚀工艺采用的气体为氯气。
12.如权利要求9所述的平行金属互连结构的形成方法，其特征在于，所述湿法刻蚀采用的溶液为双氧水。
13.如权利要求12所述的平行金属互连结构的形成方法，其特征在于，所述双氧水的PH值小于7。
14.如权利要求1所述的平行金属互连结构的形成方法，其特征在于，每个牺牲栅极的宽度相等或者不相等。
15.如权利要求1所述的平行金属互连结构的形成方法，其特征在于，相邻牺牲栅极之间的间距相等或者不相等。
16.如权利要求1所述的平行金属互连结构的形成方法，其特征在于，所述基底上形成有若干整列排布的存储单元。
CN201210254239.2A 2012-07-20 平行金属互连结构的形成方法 Active CN103579084B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210254239.2A CN103579084B (zh) 2012-07-20 平行金属互连结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210254239.2A CN103579084B (zh) 2012-07-20 平行金属互连结构的形成方法

Publications (2)

Publication Number Publication Date
CN103579084A true CN103579084A (zh) 2014-02-12
CN103579084B CN103579084B (zh) 2016-11-30

Family

ID=

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952357A (zh) * 2019-05-15 2020-11-17 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113793852A (zh) * 2021-09-15 2021-12-14 长江存储科技有限责任公司 自对准图形工艺方法及金属互连结构
CN113838800A (zh) * 2021-09-23 2021-12-24 长江存储科技有限责任公司 金属互连结构及其制备方法、外围电路、存储器及其系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228763B1 (en) * 2000-02-17 2001-05-08 United Microelectronics Corp. Method of fabricating metal interconnect having inner air spacer
CN102244031A (zh) * 2010-05-14 2011-11-16 中国科学院微电子研究所 一种接触孔、半导体器件和二者的形成方法
CN102376630A (zh) * 2010-08-20 2012-03-14 中国科学院微电子研究所 半导体器件及其局部互连结构的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228763B1 (en) * 2000-02-17 2001-05-08 United Microelectronics Corp. Method of fabricating metal interconnect having inner air spacer
CN102244031A (zh) * 2010-05-14 2011-11-16 中国科学院微电子研究所 一种接触孔、半导体器件和二者的形成方法
CN102376630A (zh) * 2010-08-20 2012-03-14 中国科学院微电子研究所 半导体器件及其局部互连结构的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952357A (zh) * 2019-05-15 2020-11-17 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111952357B (zh) * 2019-05-15 2024-04-19 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113793852A (zh) * 2021-09-15 2021-12-14 长江存储科技有限责任公司 自对准图形工艺方法及金属互连结构
CN113838800A (zh) * 2021-09-23 2021-12-24 长江存储科技有限责任公司 金属互连结构及其制备方法、外围电路、存储器及其系统

Similar Documents

Publication Publication Date Title
CN104752363B (zh) 快闪存储器的形成方法
CN102790055B (zh) Dram结构及其制造方法与ic结构及其制造方法
US11127588B2 (en) Semiconductor processing applying supercritical drying
CN102468304B (zh) 存储装置及其制造方法
KR20110136298A (ko) 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조 방법
CN102468268B (zh) 存储装置及其制造方法
CN103187523B (zh) 半导体器件及其制造方法
CN103021926A (zh) 浅沟槽隔离结构的形成方法及存储器的形成方法
CN102364675B (zh) 一种闪速存储器形成方法
CN103681270B (zh) 金属栅极的形成方法
CN105428319B (zh) 闪存结构的制造方法
CN105513954A (zh) 半导体器件的形成方法
US8957483B2 (en) Electrically conductive lines and integrated circuitry comprising a line of recessed access devices
CN103579084A (zh) 平行金属互连结构的形成方法
CN102054674B (zh) 金属栅电极和金属栅电极的制作方法
TW202236568A (zh) 半導體裝置
CN104681429A (zh) 半导体结构的形成方法
CN111799214A (zh) 半导体结构形成
CN115223943B (zh) 存储器的制作方法及存储器
CN102479746A (zh) 减少金属栅电极和接触孔之间寄生电容的方法
KR101140010B1 (ko) 반도체 소자 및 그 형성방법
CN102956562A (zh) 存储器件的形成方法
CN102222617B (zh) 高密度沟槽式功率半导体结构的制造方法
CN103579084B (zh) 平行金属互连结构的形成方法
CN103474479B (zh) 垂直mim电容及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant