CN103578250B - 三维集成电路及其用于无线信息获取的方法 - Google Patents

三维集成电路及其用于无线信息获取的方法 Download PDF

Info

Publication number
CN103578250B
CN103578250B CN201310042231.4A CN201310042231A CN103578250B CN 103578250 B CN103578250 B CN 103578250B CN 201310042231 A CN201310042231 A CN 201310042231A CN 103578250 B CN103578250 B CN 103578250B
Authority
CN
China
Prior art keywords
wpt
chip
tracker
stacked chips
wireless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310042231.4A
Other languages
English (en)
Other versions
CN103578250A (zh
Inventor
王敏哲
周淳朴
彭经能
陈焕能
林鸿志
颜广恺
陈颢
郭丰维
刘铭杰
李宗雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103578250A publication Critical patent/CN103578250A/zh
Application granted granted Critical
Publication of CN103578250B publication Critical patent/CN103578250B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/3025—Wireless interface with the DUT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

提供了一种三维集成电路(3DIC)及其无线信息获取方法。所提出的3DIC包括半导体结构和形成在所述半导体结构上的无线电源器件(WPD)，该无线电源器件用于无线接收用于运行从由探测所述半导体结构、测试所述半导体结构以及从所述半导体结构中获取第一信息所组成的组中所选择的功能的电力。

Description

三维集成电路及其用于无线信息获取的方法
技术领域
本发明涉及三维集成电路(3DIC)和用于3DIC的信息获取的方法。
背景技术
为了获取存储在芯片中的信息，通常需要额外的电源以及位于检测器上的复杂装置，例如，引起不便的探测卡(或者任何其他设备)。另外，引起静电放电(ESD)的手触摸或者机器接触会损坏芯片。
通过可控塌陷芯片连接(C4)/衬底通孔(TSV)的跟踪信息增大了电路面积(area penalty)(C4/TSV上的电源/接地/信号的额外布局)，并且一旦连接连接件中的一个发生故障，信息就不可读。
3DIC包括由不同公司或者工艺提供的多个堆叠芯片，并且需要记录和自由读写的完整信息，并且完整信息包括公司信息、晶圆跟踪信息(例如，制造、工艺、部件名称和管芯位置)、芯片规格(测试条件/安装和/或测试结果/参数)以及测试执行。因此，需要解决上述问题。
发明内容
根据本发明的一个方面，一种用于获取三维集成电路(3DIC)中的无线信息的方法包括步骤：提供包括无线器件、信息和发射/接收电路的多个堆叠芯片；以及在多个堆叠芯片的封装工艺期间通过无线器件和发射/接收电路无线获取信息。
根据本发明的另一个方面，一种测试方法包括步骤：提供具有无线芯片的半导体结构；通过无线芯片无线接收电力；以及使用电力测试半导体结构。
根据本发明的又一个更多方面，一种3DIC包括半导体结构；以及无线电源器件(WPD)，形成在半导体结构上并且用于无线接收用于运行选自由探测半导体结构、测试半导体结构以及从半导体结构中获取第一信息组成的组的功能的电力。
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于三维集成电路(3DIC)中无线信息获取的方法，所述方法包括以下步骤：提供包括无线器件、信息和发射/接收电路的多个堆叠芯片；以及在所述多个堆叠芯片的封装工艺期间通过所述无线器件和所述发射/接收电路无线获取所述信息。
在该方法中，所述多个堆叠芯片进一步包括多个嵌入式无线芯片，所述多个嵌入式无线芯片包括所述无线器件和所述发射/接收电路，并且提供步骤进一步包括以下步骤：进行确认良好管芯(KGD)测试；提供多个KGD；提供所述多个KGD的堆叠设计以形成所述多个堆叠芯片；以及探测所述多个KGD中的每一个以在其中写入标识。
在该方法中，所述信息包括在所述多个堆叠芯片的特定一个芯片中，并且所述方法进一步包括以下步骤：实施堆叠工艺以形成所述多个堆叠芯片；在所述堆叠工艺期间通过所述无线器件和所述发射/接收电路无线获取所述信息；以及返回所述实施堆叠工艺步骤和所述无线获取步骤中的一个步骤。
在该方法中，提供步骤进一步包括以下步骤：提供多个确认良好管芯(KGD)以形成所述多个堆叠芯片；以及探测所述多个KGD中的每一个以在其中写入标识。
在该方法中，所述多个堆叠芯片包括多个嵌入式无线芯片，其中无线器件和发射/接收电路分别为无线电力传输器(WPT)和跟踪器，其中，所述跟踪器具有RF/模拟前端、数字控制器和非易失性存储器。
在该方法中，所述WPT和所述跟踪器处于在所述多个堆叠芯片的相同芯片中和两个不同芯片中的两种状态的一种状态。
在该方法中，所述多个堆叠芯片进一步包括作为衬底的底层、多个额外的WPT和多个额外的跟踪器，其中所述多个WPT连接至所述多个跟踪器中的至少一个跟踪器以实现相对较好的发送/接收，所述多个WPT中的至少一个WPT连接至所述多个跟踪器中的特定一个跟踪器以实现相对较好的通信，所述多个堆叠芯片中的特定一个芯片处于设置在所述底层上和设置在所述多个堆叠芯片的另一个特定芯片上的两种状态的一种状态，并且所述多个WPT中的至少一个被配置在所述底层中。
在该方法中，所述多个WPT中的至少一个WPT连接至所述多个跟踪器以用于并行测试，分别配置在所述多个堆叠芯片的两个芯片中的所述多个跟踪器的两个跟踪器共用所述多个WPT的特定一个WPT以用于所述并行测试，所述多个堆叠芯片的特定一个芯片具有两个测试模块，并且所述两个测试模块共用所述多个WPT中的一个WPT以用于模块并行测试。
根据本发明的另一方面，提供了一种测试方法，包括以下步骤：提供具有无线芯片的半导体结构；通过所述无线芯片无线地接收电力；以及使用所述电力测试所述半导体结构。
在该方法中，所述半导体结构进一步具有包括所述无线芯片、信息和发射/接收电路的多个堆叠芯片，提供步骤进一步包括实施堆叠工艺以形成所述多个堆叠芯片的步骤，并且使用步骤进一步包括在用于所述多个堆叠芯片的封装工艺期间通过所述无线芯片和所述发射/接收电路无线获取所述信息的步骤。
在该方法中，提供步骤进一步包括步骤：进行确认良好管芯(KGD)测试；提供多个KGD；提供所述多个KGD的堆叠设计以形成所述多个堆叠芯片；以及探测所述多个KGD中的每一个以在其中写入标识。
在该方法中，所述信息包括在所述多个堆叠芯片的特定一个芯片中，并且使用步骤进一步包括以下步骤：在所述堆叠工艺期间通过所述无线芯片和所述发射/接收电路无线获取所述信息；以及返回所述实施堆叠工艺步骤和所述无线获取步骤中的一个步骤。
在该方法中，提供步骤进一步包括以下步骤：提供多个确认良好管芯(KGD)以形成所述多个堆叠芯片；以及探测所述多个KGD中的每一个以在其中写入标识。
根据本发明的又一方面，提供了一种3DIC，包括：半导体结构；以及
无线电源器件(WPD)，形成在所述半导体结构上，用于无线接收用于运行由探测所述半导体结构、测试所述半导体结构以及从所述半导体结构中获取第一信息所组成的组中所选择的功能的电力。
在该3DIC中，所述半导体结构进一步具有包括多个嵌入式无线芯片的多个堆叠芯片，所述多个嵌入式无线芯片具有分别为第一组无线电力传输器(WPT)和跟踪器的所述WPD和发射/接收电路，其中，所述跟踪器具有RF/模拟前端、数字控制器和非易失性存储器。
在该3DIC中，所述第一信息包括在所述多个堆叠芯片的特定一个芯片中，并且所述WPT和所述跟踪器处于所述多个堆叠芯片的相同芯片中和两个不同芯片中的两种状态的一种状态中。
在该3DIC中，所述多个堆叠芯片进一步包括具有第二组所述WPT和所述跟踪器的至少一个额外的嵌入式无线芯片，以记录用于没有与所述第一组所述WPT和所述跟踪器连接的所述多个堆叠芯片的另一个特定芯片的第二信息。
在该3DIC中，所述多个堆叠芯片进一步包括作为衬底的底层、多个额外的WPT和多个额外的跟踪器，其中所述多个WPT连接至所述多个跟踪器中的至少一个跟踪器以实现相对较好的发送/接收，所述多个WPT中的至少一个WPT连接至所述多个跟踪器中的特定一个跟踪器以实现相对较好的通信能力，所述多个堆叠芯片中的特定一个处于设置在所述底层上以及设置在所述多个堆叠芯片的另一个特定芯片上的两种状态的一种状态，并且所述多个WPT中的至少一个被配置在所述底层中。
在该3DIC中，所述底层是无源衬底或者有源衬底，并且所述多个WPT中的每一个WPT都选自由天线、电容器和电感器所组成的组。
在该3DIC中，所述多个WPT中的至少一个WPT连接至所述多个跟踪器以用于并行测试，分别配置在所述多个堆叠芯片的两个芯片中的所述多个跟踪器的两个跟踪器共用所述多个WPT中的特定一个WPT以用于所述并行测试，所述多个堆叠芯片的特定一个具有两个测试模块，并且所述两个测试模块共用所述多个WPT的一个WPT以用于模块并行测试。
附图说明
通过结合附图的以下描述可以更好理解本发明，其中：
图1是根据本发明的第一实施例的3DIC堆叠件、服务器、云平台和掌上型阅读器的原理图。
图2是根据本发明第二实施例的用于3DIC堆叠件的无线信息获取的方法流程图；
图3是根据本发明第三实施例的用于3DIC堆叠件的无线信息获取的方法流程图；
图4是根据本发明第四实施例的无线电力传输器(WPT)和具有RF/模拟前端、数字控制器和非易失性存储器(NVM)的跟踪器(tag)的原理图；
图5(a)是根据本发明第五实施例的两个3DIC堆叠件的示意性电路图；
图5(b)是根据本发明第六实施例的3DIC堆叠件的示意性电路图；
图5(c)是根据本发明第七实施例的3DIC堆叠件的示意性电路图；以及
图5(d)是根据本发明第八实施例的3DIC堆叠件的示意性电路图。
具体实施方式
下面将关于具体实施例并结合某些附图描述本发明，但是本发明不限于此而是仅由权利要求进行限定。所述的附图仅是示意性的而不是限制性的。在附图中，为了说明目的，一些元件的尺寸可以被放大并且不按比例绘制。尺寸和相关尺寸不必对应要实行的实际减少。
本发明提供了一种具有无线电源器件(WPD)的3DIC堆叠件及3DIC堆叠件的避免ESD损坏和面积增大(area penalty)的方法，其中，无线电源器件(WPD)用于无线接收用于运行从由探测半导体结构、测试半导体结构以及从半导体结构中获取信息组成的组选择的功能的电力。
本发明涉及在3DIC堆叠件上实施无线跟踪，并且在没有安装任何设备的任何位置处提供芯片信息。图1是根据本发明第一实施例的3DIC堆叠件、服务器、云平台和掌上型阅读器的示意图。建立图1的结构，以用于无线获取包含在3DIC堆叠件中的信息。无线连接3DIC堆叠件和服务器，在图1中还示出了两个天线，其中一个天线用于3DIC堆叠件并且另一个用于服务器，并且也无线连接3DIC堆叠件和掌上型阅读器。然而，服务器和云平台通过连接线连接，并且也通过连接线来连接云平台和掌上型阅读器。3DIC堆叠件包括：要被无线访问的芯片(A、B、C和D)，芯片包含诸如芯片制造商信息、晶圆跟踪信息、芯片规格和测试执行信息的需要的信息；以及射频电路(RF)，用于向3DIC堆叠件的天线发射射频信号/从3DIC堆叠件的天线接收射频信号。掌上型阅读器是电子书，是用户从3DIC堆叠件读取信息/将信息写入3DIC堆叠件的工具。云平台是作为服务的开放平台(还被称为由VMware开发的在Apache License2.0条款下发行的服务(Paas)软件的开源云计算平台)。服务器是专用于运行一个或者多个客户服务器服务(作为主机)的物理计算机(计算机硬件系统)以为网络上的其他计算机(客户端)的用户的需要提供服务。服务器可能为自动化或者自动测试设备(ATE)等。每个天线都是将电流转化成无线电波的电子设备，反之亦然。每个天线都通常与无线电发射器或者无线电接收器一起使用。在发射器件，无线电发射器将振荡射频电流施加给天线的终端，并且天线利用电流辐射能量作为电磁波(无线电波)。在接收期间，天线为了在它的终端处产生低电压，天线截获电磁波中的一些电力，低电压施加给接收器以进行放大。每个天线都可以用于发射和接收。在一些实施例中，在相对掌上型阅读器和云平台之间以及在云平台和服务器之间具有两条连接线，使得与3DIC堆叠件相关的所需信息很快通过云平台和服务器提供给掌上型阅读器。在一些其他实施例中，掌上型阅读器的用户通过3DIC的天线从掌上型阅读器向3DIC堆叠件发送关于获取包含在3DIC堆叠件(例如，阅读信息)中的信息的指令，并且3DIC堆叠件进行反应以通过3DIC堆叠件的天线、连接至服务器的天线、服务器、云平台向掌上型阅读器提供响应，使得将包含在3DIC堆叠件中的信息提供给掌上型阅读器(的用户)。在一些其他实施例中，掌上型阅读器的用户从掌上型阅读器向3DIC堆叠件的天线和云平台发送关于获取包含在3DIC堆叠件(例如，写信息)中的信息的指令，使得写入的信息可以通过云平台、服务器、连接至服务器的天线以及3DIC堆叠件的天线发送至3DIC堆叠件。在一些其他实施例中，掌上型阅读器的用户从掌上型阅读器向3DIC堆叠件的天线发送关于获取包含在3DIC堆叠件(例如，写/读信息)中的信息的指令并且也从3DIC堆叠件的天线直接接收3DIC堆叠件的响应。
图2是根据本发明第二实施例的用于3DIC堆叠件的无线信息获取的方法流程图。在晶圆级的KGD(确认良好管芯)探测阶段中，包括上述具有检测器的传统装置。但是根据本发明，在晶圆级的KGS(确认良好堆叠件)探测阶段中，并且在封装级的KGS测试阶段中，不需要检测器，并且通过如图1所示的结构无线获取信息。由于在晶圆级的KGS探测阶段中和封装级的KGS测试阶段中无线获取信息，所以晶圆级的传统KGS探测阶段和封装级的传统KGS测试阶段中所需的KGS的晶圆级安装(installation)以及通电信号连接可以被省略。在晶圆级的KGD探测阶段中，实施KGD的晶圆级安装和通电信号连接，并且为探测每个管芯提供写入信息(*1)。由于传统检测器用于晶圆级的KGD探测阶段中，所以在KGD安装在检测器中之后需要提供电源，使得当电源接通时，可以进行用于探测每个管芯的写入信息(*1)。在晶圆级的KGS探测阶段中，实施3DIC堆叠件工艺并且提供是任选步骤的ID标识获取信息(*2)。在封装级的KGS测试阶段中，实施封装工艺，提供ID标识获取信息(*2)并且进行传输，其中，*1指写入ID是必需的并且写入/读取其他数据或者测试是任选的，并且*2指ID标识是必需的并且写入/读取其他数据或者测试是任选的。由于提供ID标识获取信息(*2)是任选步骤，所以可能存在三条不同途径。第一条途径是实施堆叠工艺，然后实施封装工艺，第二条途径是实施堆叠工艺，提供ID标识获取信息(*2)，然后再次实施堆叠工艺，并且第三条途径是实施堆叠工艺，提供ID标识获取信息(*2)，然后实施封装工艺。通过嵌入式无线芯片实施无线信息获取。
图3是根据本发明第三实施例的用于3DIC堆叠件的无线信息获取的方法流程图。除了在实施用于KGD的晶圆级安装和实施通电信号连接之间提供用于选定管芯的堆叠设计(*3)的额外步骤之外，图3类似于图2，为从其他制造商购买的或者根本没有堆叠设计的某些芯片提供堆叠设计，其中，*3指示通过完成KGD测试之后的测试结果和产品来确定选定管芯的堆叠设计。堆叠设计用于确定应该在什么位置堆叠这些选定管芯以及是否应该使用跟踪管芯。类似地，由于传统检测器用于晶圆级的KGD探测阶段中，所以在KGD安装在检测器中之后，需要提供电源，使得当如图3所示打开电源时，可以进行用于探测每个管芯的写入信息(*1)。参照图3，由于在晶圆级的KGS探测阶段和封装级的KGS测试阶段中无线获取信息，所以晶圆级的传统KGS探测阶段和封装级的传统KGS测试阶段中所需的用于KGS的晶圆级安装和通电信号连接也可以被省略。通过嵌入式无线芯片或者通过经由如图1所示的结构完成的额外的嵌入式无线芯片(对于没有任何射频(RF)电路的那些芯片)实施无线信息获取
图4是根据本发明第四实施例的无线电力传输器(WPT)和具有RF/模拟前端、数字控制器和非易失性存储器(NVM)的跟踪器的原理图。跟踪器用作控制器/注册器，其中，RF/模拟前端实施用于DC电源的所有模拟处理，接收检测信号/解调信号，并且传输调制信号；数字控制器对输入数据进行解码，响应于来自发射器(阅读器)的命令，读取和写入内部存储器，并且对数据进行编码并将编码数据传输至包括在RF/模拟前端中的调制器；以及NVM需要进行一次或多次数据存储。
WPT的功能模块用作起天线作用的电力传输接口，WPT可以被制作为天线、电容器、电感器或者接收电力的任何接口，并且WPT和跟踪器处于相同的芯片中或者处于两个不同的堆叠芯片中。如图4所示，第一层中的WPT和第二层中的跟踪器的结构用作3DIC堆叠件芯片中的嵌入式无线芯片/IP以记录信息。
图5(a)是根据本发明的第五实施例的两个3DIC堆叠件的示意性电路图。位于左侧的第一3DIC堆叠件具有为无源衬底或者有源衬底的底层和设置在第一3DIC堆叠件的底层的下方的多个C4凸块，并且示出了位于不同芯片中的独立的WPT和跟踪器，其中，第一WPT设置在底层中，第一芯片A具有设置在其中并且与第一WPT连接的跟踪器，第二芯片A具有设置在其内的跟踪器，并且芯片B具有设置在其中并且连接至第二芯片A的跟踪器的WPT。此外，第一3DIC堆叠件包括具有芯片A和芯片B的塔式结构，其中，芯片A设置在芯片B上并且芯片B设置在底层上。而且，第一3DIC堆叠件在一个芯片中也具有WPT和跟踪器，其中，具有WPT和跟踪器的芯片C设置在底层上。最后，第一3DIC堆叠件还包括为设置在底层上并且没有WPT/跟踪器的芯片D的非跟踪电路。第二3DIC堆叠件设置在右侧，具有为无源衬底或者有源衬底的底层E、芯片A和芯片B，其中，芯片A设置在芯片B上并且芯片B设置在底层上。
图5(b)是根据本发明第六实施例的3DIC堆叠件的示意性电路图。在图5(b)中，至少一个额外的无线芯片(例如，两个跟踪芯片，其中，第一WPT设置在为无源衬底和有源衬底中的一种的底层中，第一堆叠芯片具有设置在其内并且连接至第一WPT的跟踪器，并且第二跟踪芯片具有第二WPT和连接至其中的第二WPT的跟踪器)用于记录用于没有任何RF电路的芯片/堆叠芯片(例如，第一芯片D和第二芯片D和芯片E，其中，第一芯片D设置在底层中，芯片E设置在第二芯片D上，并且第二芯片D设置在底层上)的信息。
图5(c)是根据本发明第七实施例的3DIC堆叠件的示意性电路图。为了更好地进行发射/接收操作，期望具有连接至(至少)一个跟踪器的多个WPT。如图5(c)所示，具有第一WPT WPT-1和第二WPT WPT-2，这两个WPT都设置在为无源衬底和有源衬底中的一种底层中，并且都连接至设置在第一芯片A中第一跟踪器Tag-1。具有设置在第一芯片B中第二跟踪器Tag-2，并且设置在底层中的WPT-2和第三WPT都连接至Tag-2。此外，具有第四WPT的第二芯片A设置在具有第三跟踪器和第五WPT的第二芯片B上并且该第二芯片B设置在底层上。第四WPT和第五WPT都连接至第三跟踪器。此外，存在具有第六WPT和第七WPT和第四跟踪器的芯片C并且第六WPT和第七WPT都连接至第四跟踪器。因此，在图5(c)中，示出了为了更好地通信至少一个WPT连接至一个跟踪器。
图5(d)是根据本发明第八实施例的3DIC堆叠件的示意性电路图。为了进行并行测试(parallel testing)操作，期望具有(至少)一个WPT连接至多个跟踪器。在图5(d)中，设置在为无源衬底和有源衬底中的一种的底层上的第一芯片A的跟踪器-1和设置在底层上的第一芯片B的跟踪器-2共用设置在底层中的第一WPT用于并行测试。具有第三跟踪器的第二芯片A设置在具有第四跟踪器和第二WPT的第二芯片B上，并且第三跟踪器和第四跟踪器共用第二WPT。此外，两个测试模块，即，设置在底层上的芯片C的第五跟踪器和第六跟踪器共用第三WPT用于模块并行测试。还存在设置在底层中并且连接至第三WPT的第四WPT。
实施例
在本发明中提供了一种用于三维集成电路(3DIC)中无线信息获取的方法。所述提出的方法包括步骤：
提供包括无线器件、信息和发射/接收电路的多个堆叠芯片；以及
在多个堆叠芯片的封装工艺期间通过无线器件和发射/接收电路无线获取信息。在本实施例中，无线器件是无线电力传输器件(WPTD)。
在本发明中提出了一种测试方法。该测试方法包括步骤：
提供具有无线芯片的半导体结构；
通过无线芯片无线接收电力；以及
使用电力测试所述半导体结构。在本实施例中，无线芯片是无线电力传输器件(WPTD)。
在本发明中提供了一种3DIC。该3DIC包括：
半导体结构；以及
无线电源器件(WPD)，形成在半导体结构上，并且用于无线接收用于运行选自由探测所述半导体结构、测试所述半导体结构以及从所述半导体结构获取第一信息组成的组的功能的电力。在本实施例中，WPD是无线电力传输器件(WPTD)。
根据以上描述，本发明提供了具有无线电源器件(WPD)的3DIC，该无线电源器件(WPD)用于无线接收用于运行选自由探测半导体结构、测试半导体结构以及从半导体结构获取信息组成的组的功能的电力，及避免ESD损坏和面积增大的方法以便具有非显而易见性和新颖性。
尽管已经根据现在什么是最实用和优选实施例描述了本发明，但是应该理解，本发明不需要限制所公开的实施例。相反，旨在覆盖包括在所附权利要求的精神和范围内的各种修改和类似的布置，所附权利要求与最广泛的理解一致以便覆盖所有的这种修改和类似结构。因此，上面的描述和说明不应该限制本发明的范围，而本发明的范围由权利要求进行限定。

Claims (17)

1.一种用于三维集成电路(3DIC)中无线信息获取的方法，所述方法包括以下步骤：
提供包括无线器件、信息和发射/接收电路的多个堆叠芯片；以及
在所述多个堆叠芯片的封装工艺期间通过所述无线器件和所述发射/接收电路无线获取所述信息；
其中，所述多个堆叠芯片包括多个嵌入式无线芯片，所述无线器件为无线电力传输器WPT，所述发射/接收电路为跟踪器，其中，所述跟踪器具有射频/模拟前端、数字控制器和非易失性存储器，并且，所述WPT和所述跟踪器处于在所述多个堆叠芯片的相同芯片中和两个不同芯片中的两种状态的一种状态。
2.根据权利要求1所述的方法，其中，所述多个堆叠芯片进一步包括多个嵌入式无线芯片，所述多个嵌入式无线芯片包括所述无线器件和所述发射/接收电路，并且提供步骤进一步包括以下步骤：
进行确认良好管芯KGD测试；
提供多个KGD；
提供所述多个KGD的堆叠设计以形成所述多个堆叠芯片；以及
探测所述多个KGD中的每一个以在其中写入标识。
3.根据权利要求1所述的方法，其中，所述信息包括在所述多个堆叠芯片的特定一个芯片中，并且所述方法进一步包括以下步骤：
实施堆叠工艺以形成所述多个堆叠芯片；
在所述堆叠工艺期间通过所述无线器件和所述发射/接收电路无线获取所述信息；以及
返回所述实施堆叠工艺步骤和所述无线获取步骤中的一个步骤。
4.根据权利要求1所述的方法，其中，提供步骤进一步包括以下步骤：
提供多个确认良好管芯KGD以形成所述多个堆叠芯片；以及
探测所述多个KGD中的每一个以在其中写入标识。
5.根据权利要求1所述的方法，其中，所述多个堆叠芯片进一步包括作为衬底的底层、额外的多个WPT和额外的多个跟踪器，其中所述多个WPT连接至所述多个跟踪器中的至少一个跟踪器以实现相对较好的发送/接收，所述多个WPT中的至少一个WPT连接至所述多个跟踪器中的特定一个跟踪器以实现相对较好的通信，所述多个堆叠芯片中的特定一个芯片处于设置在所述底层上和设置在所述多个堆叠芯片的另一个特定芯片上的两种状态的一种状态，并且所述多个WPT中的至少一个被配置在所述底层中。
6.根据权利要求5所述的方法，其中，所述多个WPT中的至少一个WPT连接至所述多个跟踪器以用于并行测试，分别配置在所述多个堆叠芯片的两个芯片中的所述多个跟踪器的两个跟踪器共用所述多个WPT的特定一个WPT以用于所述并行测试，所述多个堆叠芯片的特定一个芯片具有两个测试模块，并且所述两个测试模块共用所述多个WPT中的一个WPT以用于模块并行测试。
7.一种测试方法，包括以下步骤：
提供具有无线芯片的半导体结构；
通过所述无线芯片无线地接收电力；以及
使用所述电力测试所述半导体结构，其中，所述半导体结构具有包括所述无线芯片、信息和发射/接收电路的多个堆叠芯片，所述无线芯片为无线电力传输器WPT，所述发射/接收电路为跟踪器，其中，所述跟踪器具有射频/模拟前端、数字控制器和非易失性存储器，并且，所述WPT和所述跟踪器处于在所述多个堆叠芯片的相同芯片中和两个不同芯片中的两种状态的一种状态。
8.根据权利要求7所述的方法，其中，提供步骤进一步包括实施堆叠工艺以形成所述多个堆叠芯片的步骤，并且使用步骤进一步包括在用于所述多个堆叠芯片的封装工艺期间通过所述无线芯片和所述发射/接收电路无线获取所述信息的步骤。
9.根据权利要求8所述的方法，其中，提供步骤进一步包括步骤：
进行确认良好管芯KGD测试；
提供多个KGD；
提供所述多个KGD的堆叠设计以形成所述多个堆叠芯片；以及
探测所述多个KGD中的每一个以在其中写入标识。
10.根据权利要求8所述的方法，其中，所述信息包括在所述多个堆叠芯片的特定一个芯片中，并且使用步骤进一步包括以下步骤：
在所述堆叠工艺期间通过所述无线芯片和所述发射/接收电路无线获取所述信息；以及
返回所述实施堆叠工艺步骤和所述无线获取步骤中的一个步骤。
11.根据权利要求8所述的方法，其中，提供步骤进一步包括以下步骤：
提供多个确认良好管芯KGD以形成所述多个堆叠芯片；以及
探测所述多个KGD中的每一个以在其中写入标识。
12.一种三维集成电路3DIC，包括：
半导体结构；以及
无线电源器件WPD，形成在所述半导体结构上，用于无线接收用于运行由探测所述半导体结构、测试所述半导体结构以及从所述半导体结构中获取第一信息所组成的组中所选择的功能的电力；
其中，所述半导体结构进一步具有包括多个嵌入式无线芯片的多个堆叠芯片，所述多个嵌入式无线芯片具有为第一组无线电力传输器WPT的所述WPD和为跟踪器的发射/接收电路，其中，所述跟踪器具有射频/模拟前端、数字控制器和非易失性存储器，其中，所述WPT和所述跟踪器处于在所述多个堆叠芯片的相同芯片中和两个不同芯片中的两种状态的一种状态。
13.根据权利要求12所述的3DIC，其中，所述第一信息包括在所述多个堆叠芯片的特定一个芯片中。
14.根据权利要求13所述的3DIC，其中，所述多个堆叠芯片进一步包括具有第二组所述WPT和所述跟踪器的至少一个额外的嵌入式无线芯片，以记录用于没有与所述第一组所述WPT和所述跟踪器连接的所述多个堆叠芯片的另一个特定芯片的第二信息。
15.根据权利要求12所述的3DIC，其中，所述多个堆叠芯片进一步包括作为衬底的底层、额外的多个WPT和额外的多个跟踪器，其中所述多个WPT连接至所述多个跟踪器中的至少一个跟踪器以实现相对较好的发送/接收，所述多个WPT中的至少一个WPT连接至所述多个跟踪器中的特定一个跟踪器以实现相对较好的通信能力，所述多个堆叠芯片中的特定一个处于设置在所述底层上以及设置在所述多个堆叠芯片的另一个特定芯片上的两种状态的一种状态，并且所述多个WPT中的至少一个被配置在所述底层中。
16.根据权利要求15所述的3DIC，其中，所述底层是无源衬底或者有源衬底，并且所述多个WPT中的每一个WPT都选自由天线、电容器和电感器所组成的组。
17.根据权利要求15所述的3DIC，其中，所述多个WPT中的至少一个WPT连接至所述多个跟踪器以用于并行测试，分别配置在所述多个堆叠芯片的两个芯片中的所述多个跟踪器的两个跟踪器共用所述多个WPT中的特定一个WPT以用于所述并行测试，所述多个堆叠芯片的特定一个具有两个测试模块，并且所述两个测试模块共用所述多个WPT的一个WPT以用于模块并行测试。
CN201310042231.4A 2012-08-10 2013-02-01 三维集成电路及其用于无线信息获取的方法 Active CN103578250B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/572,533 2012-08-10
US13/572,533 US9086452B2 (en) 2012-08-10 2012-08-10 Three-dimensional integrated circuit and method for wireless information access thereof

Publications (2)

Publication Number Publication Date
CN103578250A CN103578250A (zh) 2014-02-12
CN103578250B true CN103578250B (zh) 2016-09-21

Family

ID=50049956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310042231.4A Active CN103578250B (zh) 2012-08-10 2013-02-01 三维集成电路及其用于无线信息获取的方法

Country Status (3)

Country Link
US (1) US9086452B2 (zh)
CN (1) CN103578250B (zh)
TW (2) TWI539573B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653927B2 (en) 2012-08-10 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Composite integrated circuits and methods for wireless interactions therewith
KR101456795B1 (ko) * 2013-08-26 2014-10-31 숭실대학교산학협력단 칩 간 무선 전력 전송을 위한 안테나
US9269640B2 (en) 2013-10-31 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Repairing monolithic stacked integrated circuits with a redundant layer and lithography process
US9773754B2 (en) 2014-12-05 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Input output for an integrated circuit
US10283171B2 (en) 2015-03-30 2019-05-07 Taiwan Semicondutor Manufacturing Company, Ltd. Stacked die semiconductor device with separate bit line and bit line bar interconnect structures
US10379156B2 (en) 2015-05-29 2019-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Bump ball testing system and method
US9627411B2 (en) 2015-06-05 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional transistor and methods of manufacturing thereof
US10204205B2 (en) 2016-01-07 2019-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of determining colorability of a semiconductor device and system for implementing the same
US10037897B2 (en) 2016-11-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Inter-fan-out wafer level packaging with coaxial TIV for 3D IC low-noise packaging
US10930603B2 (en) 2016-03-22 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Coaxial through via with novel high isolation cross coupling method for 3D integrated circuits
US10043745B2 (en) 2016-04-01 2018-08-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package devices integrated with inductor
US9905471B2 (en) 2016-04-28 2018-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure and method forming trenches with different depths
US10222412B2 (en) 2016-06-01 2019-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. IC degradation management circuit, system and method
US10539617B2 (en) 2016-06-02 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Scan architecture for interconnect testing in 3D integrated circuits
US10685911B2 (en) 2016-06-30 2020-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
US9893189B2 (en) 2016-07-13 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for reducing contact resistance in semiconductor structures
US10163690B2 (en) 2016-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. 2-D interconnections for integrated circuits
EP3547487B1 (en) * 2018-03-29 2020-03-25 NOK9 ip AB A testing device for testing a wireless power transmitter device, and an associated method
US11172142B2 (en) 2018-09-25 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor for sensing LED light with reduced flickering
US10861808B2 (en) 2018-11-21 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structure of dies with dangling bonds
US11239193B2 (en) 2020-01-17 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201067A (zh) * 2010-03-23 2011-09-28 镌铭科技股份有限公司 用以跟踪并验证半导体芯片、多芯片封装模块及其衍生系统产品的系统和方法
CN102804364A (zh) * 2009-06-26 2012-11-28 英特尔公司 封装体堆叠装置中的层叠芯片封装体及其组装方法、以及包含该层叠芯片封装体的系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005030877A (ja) 2003-07-11 2005-02-03 Hitachi Ltd 無線制御テスト機能を備えた半導体集積回路装置
US7691668B2 (en) * 2006-12-19 2010-04-06 Spansion Llc Method and apparatus for multi-chip packaging
US8395191B2 (en) * 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
JP5635759B2 (ja) * 2009-10-15 2014-12-03 学校法人慶應義塾 積層半導体集積回路装置
KR101138836B1 (ko) * 2010-08-09 2012-05-10 에스케이하이닉스 주식회사 Ｒｆｉｄ 태그
KR101768960B1 (ko) * 2011-07-04 2017-08-18 삼성전자 주식회사 칩 적층 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102804364A (zh) * 2009-06-26 2012-11-28 英特尔公司 封装体堆叠装置中的层叠芯片封装体及其组装方法、以及包含该层叠芯片封装体的系统
CN102201067A (zh) * 2010-03-23 2011-09-28 镌铭科技股份有限公司 用以跟踪并验证半导体芯片、多芯片封装模块及其衍生系统产品的系统和方法

Also Published As

Publication number Publication date
TWI539573B (zh) 2016-06-21
TW201407742A (zh) 2014-02-16
TWI552299B (zh) 2016-10-01
US20140043148A1 (en) 2014-02-13
TW201611226A (zh) 2016-03-16
US9086452B2 (en) 2015-07-21
CN103578250A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
CN103578250B (zh) 三维集成电路及其用于无线信息获取的方法
US10366969B2 (en) Integrated electronic device with transceiving antenna and magnetic interconnection
TWI715642B (zh) 三維封裝裝置及其方法與電子裝置
US11387683B2 (en) Composite integrated circuits and methods for wireless interactions therewith
US8558567B2 (en) Identifying a signal on a printed circuit board under test
CN105979611A (zh) 用于飞机数据网络的无线数据集中器
CN103729493A (zh) 印刷电路板的布局方法
CN107076873A (zh) 闪电监测系统、方法和装置
CN102201067A (zh) 用以跟踪并验证半导体芯片、多芯片封装模块及其衍生系统产品的系统和方法
CN203732723U (zh) 北斗多卡终端设备和系统
CN101501510A (zh) 测试单个管芯的装置和方法
Saito et al. 47% power reduction and 91% area reduction in inductive-coupling programmable bus for NAND flash memory stacking
Kadomoto et al. Wixi: An inter-chip wireless bus interface for shape-changeable chiplet-based computers
CN210072625U (zh) 一种高灵敏度大容量射频标签芯片的版图结构及射频标签芯片
Scandiuzzo et al. Input/output pad for direct contact and contactless testing
Kim et al. Contactless wafer-level TSV connectivity testing method using magnetic coupling
JP6044256B2 (ja) 管理装置、および管理方法
Araga et al. A study on substrate noise coupling among TSVs in 3D chip stack
CN106814299A (zh) 一种数模混合芯片测试的抗干扰方法
CN110263499A (zh) 一种高灵敏度大容量射频标签芯片的版图结构及射频标签芯片
Zhu et al. A GNSS Receiver Module Based on SiP Technology
CN208350863U (zh) 集成电路薄膜探针卡结构
US20130141134A1 (en) Systems and Methods for Sensing Signals Communicated with a Host Device or on an Interface of Plug-In Card when There is Lack of Access to Sensing Points
Kim et al. Design of contactless wafer-level TSV connectivity testing structure using capacitive coupling
Han et al. Efficient computation of capacitive coupling between planar and cylindrical interconnections

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant