CN103575312B - 一种用于光电转台的增量式光电编码器的消抖方法 - Google Patents

Abstract

本发明公开了一种用于光电转台的增量式光电编码器的消抖方法，通过延迟消抖和计数消抖能够有效地消除抖动对增量式光电编码器计数准确性的影响，从而有效克服了增量式编码器输出脉冲的边沿抖动问题。

Description

一种用于光电转台的增量式光电编码器的消抖方法

技术领域

本发明涉及一种用于光电转台的增量式光电编码器的消抖方法。

背景技术

光电编码器，是一种通过光电转换将输出轴上的机械几何位移量转换成脉冲或数字量的传感器。这是目前应用最多的传感器，光电编码器是由光栅盘和光电检测装置组成。光栅盘是在一定直径的圆板上等分地开通若干个长方形孔。由于光电码盘与电动机同轴，电动机旋转时，光栅盘与电动机同速旋转，经发光二极管等电子元件组成的检测装置检测输出若干脉冲信号，通过计算每秒光电编码器输出脉冲的个数就能反映当前电动机的转速。此外，为判断旋转方向，码盘还可提供相位相差90°的两路脉冲信号。

增量式编码器是直接利用光电转换原理输出三组方波脉冲A、B和Z相；A、B两组脉冲相位差90°，从而可方便地判断出旋转方向，而Z相为每转对应一个脉冲，用于基准点定位。

编码器是记忆转台位置，控制转台精度，实现系统闭环控制的主要器件。增量式编码器主要有两路（A、B）脉冲输出，通过合理的软件计数算法，将编码器的一周输出与转台的旋转角度对应，实现对转台位置的记忆，从而控制转台的精度。由此可见，对编码器输出脉冲的准确计数是提高转台精度的关键所在。然而，增量式编码器面临的同样一个难题是：输出脉冲会产生边沿抖动，影响编码器输出脉冲的准确计数。

增量式编码器跟其他编码器一样，其安装基座不可避免要安装于如机床床身上，在机械振动的激励下，会不可避免的导致其主码盘的振动，从而引起输出波形的畸变，进而引起计数错误。有鉴于此，当前普遍采用的数字滤波方法能够在一定程度上消除机械振动的影响，但他又存在以下缺陷：

1）数字滤波要占用比较高的系统资源，对响应速度要求比较高的机械设备来讲是不允许的，并且对系统资源的占用会随着所用编码器数量的增加而增加，很难适应比较复杂的系统要求。

2）进而，如数控机床进行螺纹插补时，需要准确读取光电编码器的计数值，以获取所测量主轴位置信息，由于时间上的冲突，使得数控系统不能进行数字滤波。

发明内容

为此，本发明的目的在于提供一种用于光电转台的增量式光电编码器的消抖方法，有效克服了增量式编码器输出脉冲的边沿抖动问题。

本发明采用以下技术方案：

一种用于光电转台的增量式光电编码器的消抖方法，增量式光电编码器输出的两组方波脉冲为方波脉冲A和方波脉冲B，记为A相、B相，且A相与B相的相位差为90°；

进而消抖包括前端信号采集的延迟消抖和进行边沿计数的计数消抖；

其中延迟消抖为方波脉冲翻转后维持时间大于等于1/4编码器最低输出周期并小于等于1/2编码器最低周期，采集翻转后的波形，否则滤除当前脉冲；

延迟消抖后的计数消抖则包括以下步骤：

1）检测A相是上升沿还是下降沿，同时把B相计数使能信号置为高电平；

2）检测B相信号是高电平还是低电平；

3）从而，当A相计数使能信号为高电平时，进行以下计数：如果A相为上升沿且B相为低电平时，判定为正向旋转，计数器加一；如果A相为上升沿且B相为高电平时，判定为反向旋转，计数器减一；如果A相为下降沿且B相为高电平时，判定为正向旋转，计数器加一；如果A相为下降沿且B相为低电平时，判定为反向旋转，计数器减一；每次计数后把产生计数的相计数使能信号拉低；

4）检测B相信号是上升沿还是下降沿，且把A相计数使能信号置为高电平；

5）检测A相信号是高电平还是低电平；

6）当B相计数使能信号为高电平时，进行以下计数：如果B相为上升沿且A相为高电平时，判定为正向旋转，计数器加一；如果B相为上升沿且A相为低电平时，判定为反向旋转，计数器减一；如果B相为下降沿且A相为高电平时，判定为反向旋转，计数器减一；如果B相为下降沿且A相为低电平时，判定为正向旋转，计数器加一；每次计数后把产生计数的相计数使能信号拉低。

依据本发明，通过延迟消抖和计数消抖能够有效地消除抖动对增量式光电编码器计数准确性的影响，从而有效克服了增量式编码器输出脉冲的边沿抖动问题。

附图说明

图1为用于转台的增量式光电编码器消抖装置的结构原理图。

图2a为编码器正转的标准输出波形。

图2b为编码器反转的标准输出波形。

图3为有无抖动的波形对比。

图4为抗抖动的顶层模块图。

图5为抖动消除的仿真结果图。

具体实施方式

参照说明书附图1，电机或者其他设备，如轴上装配的光电编码器输出两组方波脉冲A、B，其中A相和B相为相位差为90°的方波。对光电编码器的消抖处理方法是当外部光电编码器的A相、B相信号进入延迟消抖模块和FPGA消抖电路模块后会对信号的干扰抖动信号进行滤波，然后再进入CPU进行计数，以达到计数的准确。

增量式编码器的消抖分为两部分，一部分是采集信号的前端信号采集消抖，另一块是对采集信号的边沿计数消抖。

一种抖动是毛刺，毛刺即尖峰脉冲，峰值时间短，峰值大。因此在采集信号计数前要先进行延迟消抖，也就是信号翻转必须维持一定的时间才能保证是真实的脉冲信号，这部分对应于前端信号的采集消抖。

根据编码器的最高输出脉冲频率确定延迟时间，对于延迟时间所对应的周期是指最高输出脉冲频率所对应的周期。

延迟时间大于脉冲周期一半会导致正常脉冲不能被采集而丢失，太小会导致消抖效果不好。所以采用延迟时间应小于脉冲周期的一半，大于脉冲周期的四分之一，通过延迟消抖过滤掉不符合上述条件的尖峰脉冲。从而经过延迟消抖之后，能够滤去大部分毛刺。

编码器A、B相脉冲信号的输出特点如图2所示。图2a中，编码器正转，A相比B相提前90度，反之，如图2b，B相比A相提前90度。AB相脉冲相差90度，检测一个周期内A和B相的上升沿和下降沿计数，相当于对编码器进行了四倍的倍频。

根据A、B两相的相位差来对A、B两相的边沿进行计数，正转A相的上升沿对应B相的低电平，B相的上升沿对应A相的高电平；反转时相同。根据AB相的对应关系可以实现编码器的1、2、4倍频。

然而，在实际应用中往往会产生如图3所示的现象，在脉冲边沿处产生脉冲抖动。

由图3可以看出，在A、B相的边沿处都有可能产生脉冲抖动，这就会影响编码器的计数。根据抖动脉冲的特点可以看出，边沿抖动都处在上升沿或者下降沿的边沿处，而不会出现在整个半周期中，由此可以断定：B相的脉冲边沿（上升沿和下降沿）如果被A相的电平（高电平或低电平）包含，则B相的这个脉冲一定是抖动脉冲，在这个脉冲的边沿应该禁止计数，反之亦然。

图4中，管脚clk表示输入的是基准时钟，提供基于FPGA中顶层模块所需要的基准时间，reset为复位管脚，en为使能管脚，Aphase为A相的输入管脚，Bphase为B相的输入管脚。

在这样的结构中：

1）检测A相是上升沿还是下降沿，同时把B相计数使能信号置为高电平；

2）检测B相信号是高电平还是低电平；

3）从而，当A相计数使能信号为高电平时，进行以下计数：如果A相为上升沿且B相为低电平时，判定为正向旋转，计数器加一；如果A相为上升沿且B相为高电平时，判定为反向旋转，计数器减一；如果A相为下降沿且B相为高电平时，判定为正向旋转，计数器加一；如果A相为下降沿且B相为低电平时，判定为反向旋转，计数器减一；每次计数后把产生计数的相计数使能信号拉低；

4）检测B相信号是上升沿还是下降沿，且把A相计数使能信号置为高电平；

5）检测A相信号是高电平还是低电平；

6）当B相计数使能信号为高电平时，进行以下计数：如果B相为上升沿且A相为高电平时，判定为正向旋转，计数器加一；如果B相为上升沿且A相为低电平时，判定为反向旋转，计数器减一；如果B相为下降沿且A相为高电平时，判定为反向旋转，计数器减一；如果B相为下降沿且A相为低电平时，判定为正向旋转，计数器加一；每次计数后把产生计数的相计数使能信号拉低。

经过抗抖动顶层模块处理后，仿真结果如图5所示，A相中的抖动脉冲都被消除了，计数器对抖动脉冲没有做出计数。

Claims (1)

1.一种用于光电转台的增量式光电编码器的消抖方法，其特征在于，增量式光电编码器输出的两组方波脉冲为方波脉冲A和方波脉冲B，记为A相、B相，且A相与B相的相位差为90°；

进而消抖包括前端信号采集的延迟消抖和进行边沿计数的计数消抖；

其中延迟消抖为方波脉冲翻转后维持时间大于等于1/4编码器最低输出周期并小于等于1/2编码器最低周期，采集翻转后的波形，否则滤除当前脉冲；

延迟消抖后的计数消抖则包括以下步骤：

1）检测A相是上升沿还是下降沿，同时把B相计数使能信号置为高电平；

2）检测B相信号是高电平还是低电平；

3）从而，当A相计数使能信号为高电平时，进行以下计数：如果A相为上升沿且B相为低电平时，判定为正向旋转，计数器加一；如果A相为上升沿且B相为高电平时，判定为反向旋转，计数器减一；如果A相为下降沿且B相为高电平时，判定为正向旋转，计数器加一；如果A相为下降沿且B相为低电平时，判定为反向旋转，计数器减一；每次计数后把产生计数的相计数使能信号拉低；

4）检测B相信号是上升沿还是下降沿，且把A相计数使能信号置为高电平；

5）检测A相信号是高电平还是低电平；

6）当B相计数使能信号为高电平时，进行以下计数：如果B相为上升沿且A相为高电平时，判定为正向旋转，计数器加一；如果B相为上升沿且A相为低电平时，判定为反向旋转，计数器减一；如果B相为下降沿且A相为高电平时，判定为反向旋转，计数器减一；如果B相为下降沿且A相为低电平时，判定为正向旋转，计数器加一；每次计数后把产生计数的相计数使能信号拉低。