CN103561360A - 串行处理光传送网开销的装置及方法 - Google Patents
串行处理光传送网开销的装置及方法 Download PDFInfo
- Publication number
- CN103561360A CN103561360A CN201310507014.8A CN201310507014A CN103561360A CN 103561360 A CN103561360 A CN 103561360A CN 201310507014 A CN201310507014 A CN 201310507014A CN 103561360 A CN103561360 A CN 103561360A
- Authority
- CN
- China
- Prior art keywords
- cnt
- buffer memory
- int
- serial
- bip8
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种串行处理光传送网开销的装置及方法，涉及OTN领域，该方法为：根据刻画出来的串行处理时隙产生缓存的读使能和读地址，从缓存中读出串行处理开销保存的缓存变量；对OTUk定帧提取数据和CPU配置信号进行并串转换；将缓存变量赋值给当前要处理的变量，在串行处理时隙进行本帧的开销处理操作，如果操作完成，将结果送到串并转换输出单元输出，同时往缓存中写入下一帧的变量初值；否则往缓存中写入本帧操作的变量更新值，缓存读写控制单元产生变量更新时缓存的写使能和写地址。本发明通过缓存中间变量的方法，完成SM、TCMi和PM开销的串行处理，i=1、2、3、4、5或6，实现方法简单，充分节约时序和组合逻辑资源。
Description
技术领域
本发明涉及OTN（Optical Transport Network，光传送网）领域，特别是涉及一种串行处理光传送网开销的装置及方法。
背景技术
在OTN技术中，开销是实现OTN光通道进行操作、维护和管理的核心内容，开销处理起着非常重要的作用。其中OTN开销的SM（Section Monitoring，段监视）字段、TCMi（Tandem ConnectionMonitoring-i，串联连接监视子层i，i=1、2、3、4、5或6）字段和PM（Path Monitoring，通道监测）字段的结构类似，都包含执行TTI（Trail Trace Identifier，路径踪迹标识符）比较、BIP8（Bit InterleavedParity8，8位比特间插校验）校验统计、BEI（Backward Error Indication，后向误码指示）统计计数等内容，在ASIC（Application SpecificIntegrated Circuit，专用集成电路）或者FPGA（Field Programmable GateArray，现场可编程门阵列）设计中所占资源比重较大。如果并行处理这些开销，将需要8套类似的电路，占用资源较多。
发明内容
本发明的目的是为了克服上述背景技术的不足，提供一种串行处理光传送网开销的装置及方法，通过缓存中间变量的方法，完成SM、TCMi（i=1、2、3、4、5或6）和PM开销的串行处理，实现方法简单，充分节约时序和组合逻辑资源。
本发明提供一种串行处理光传送网开销的装置，包括缓存、缓存读写控制单元、时隙刻画单元、输入信号并串转换单元、串行处理开销单元、串并转换输出单元，其中：
缓存，用于：保存串行处理光传送网开销的中间变量；
缓存读写控制单元，用于：产生缓存的读写使能、读写地址操作；
时隙刻画单元，用于：刻画串行处理光传送网开销的时隙；
输入信号并串转换单元，用于：将一些输入信号由并行输入转换为串行输入；
串行处理开销单元，用于：串行处理光传送网的段监视SM、通道监测PM以及串联连接监视子层TCMi部分开销，i=1、2、3、4、5或6；
串并转换输出单元，用于：将一些输出信号由串行输出转换为并行输出。
本发明还提供一种基于上述装置的串行处理光传送网开销的方法，包括以下步骤：
S1、缓存读写控制单元根据时隙刻画单元刻画出来的串行处理时隙产生缓存的读使能和读地址，从缓存中读出串行处理开销保存的缓存变量；
S2、输入信号并串转换单元对光通道传送单元OTUk定帧提取数据和CPU配置信号进行并串转换，k=1、2、3或4；
S3、串行处理开销单元首先将缓存变量赋值给当前要处理的变量，在串行处理时隙进行本帧的开销处理操作，如果操作完成，将结果送到串并转换输出单元输出，同时往缓存中写入下一帧的变量初值；如果操作没有完成，则往缓存中写入本帧操作的变量更新值，缓存读写控制单元产生变量更新时缓存的写使能和写地址。
在上述技术方案的基础上，所述缓存中的RAM为双口RAM，地址深度为8，保存对应SM、TCMi和PM部分开销处理的中间变量，i=1、2、3、4、5或6，缓存的读写时钟与系统总线时钟频率相同。
在上述技术方案的基础上，所述输入信号并串转换单元的入口OTUk定帧提取数据和CPU配置信号，一帧变化一次或者多帧变化一次或者是静态的，在时隙刻画单元刻画的处理时序前完成并串转化；对于BIP8或者BEI计数清零指示信号、随机的脉冲信号，同步到相应的串行清零处理时钟节拍。
在上述技术方案的基础上，所述串并转换输出单元在串行处理完毕后，并行上报接收TTI和期望TTI字段比较结果、BIP8校验统计、BEI误码统计结果。
在上述技术方案的基础上，在光传送网OTN帧结构的第三行行头，此时所有待串行处理的SM、TCMi和PM的开销提取完毕，i=1、2、3、4、5或6，时隙刻画单元开始刻画本帧处理时隙，采用两个计数器cnt_int[3:0]和cnt_offset[2:0]共同刻画串行处理时隙，其中，计数器cnt_int[3:0]用于指示处理属于SM、TCMi和PM字段的开销，i=1、2、3、4、5或6，计数器cnt_offset[2:0]用于指示处理串行开销的时钟节拍，具体过程如下：
当cnt_int=0，执行SM的TTI字段比较、BIP8校验统计、BEI统计计数；
当cnt_int=1～6时，分别执行TCMi的TTI字段比较、BIP8校验统计、BEI统计计数，i=1、2、3、4、5或6；
当cnt_int=7时，执行PM的TTI字段比较、BIP8校验统计、BEI统计计数；
当cnt_int=8时，执行TTI字段比较、BIP8校验统计、BEI统计计数的电路处于空闲状态；
上述电路中，属于同一个字段的开销并行处理。
在上述技术方案的基础上，所述SM的TTI字段比较的过程如下：
步骤101、当cnt_int=0并且cnt_offset=0时，产生缓存读写控制单元的读使能和读地址；当cnt_int=0并且cnt_offset=1时，从缓存读写控制单元读出缓存变量路径踪迹失配缓存值tim_tmp_int；
步骤102、输入信号并串转换单元对OTUk定帧提取数据和CPU配置信号进行并串转换；
步骤103、当cnt_int=0并且cnt_offset=2时，将缓存变量tim_tmp_int赋值给当前要处理的变量tim_tmp，作为本次串行处理初值；在对应串联连接使能有效时，比较接收TTI值和期望TTI值，如果不等，tim_tmp置1；否则tim_tmp保持不变；
当cnt_int=0并且cnt_offset=3时，在复帧指示mfi=63时，将tim_tmp赋值给复帧路径踪迹失配值tim_fp64，如果连续3个tim_fp64有效，路径踪迹失配告警tim置1；如果连续3个tim_fp64为低，tim置0；
当cnt_int=0并且cnt_offset=6时，串并转换单元输出tim告警；
当cnt_int=0并且cnt_offset=7时，产生缓存读写控制单元的写使能和写地址；将tim_tmp值写进缓存。
在上述技术方案的基础上，所述SM的BIP8检验统计的过程如下：
步骤201、当cnt_int=0并且cnt_offset=0时，产生缓存读写控制单元的读使能和读地址；当cnt_int=0并且cnt_offset=1时，从缓存读写控制单元读出缓存变量BIP8误码计数bip8_cnt_int；
步骤202、输入信号并串转换单元对OTUk定帧提取数据和CPU配置信号进行并串转换；
步骤203、当cnt_int=0并且cnt_offset=2时，将缓存变量bip8_cnt_int赋值给当前要处理的变量bip8_cnt，作为本次串行处理初值；
当cnt_int=0并且cnt_offset=3时，如果经过并串转换后的BIP8串行清零信号有效，则bip8_cnt等于当前帧BIP8误码计数；否则bip8_cnt等于从bip8_cnt_int加上当前帧BIP8误码计数，BIP8误码计数计满保持；
当cnt_int=0并且cnt_offset=3时，如果BIP8清零指示信号有效，串并转换单元输出bip8_cnt计数结果；
当cnt_int=0并且cnt_offset=7时，产生缓存读写控制单元的写使能和写地址；将bip8_cnt值写进缓存。
在上述技术方案的基础上，所述SM的BEI统计计数的过程如下：
步骤301、当cnt_int=0并且cnt_offset=0时，产生缓存读写控制单元的读使能和读地址；当cnt_int=0并且cnt_offset=1时，从缓存读写控制单元读出缓存变量BEI误码计数bei_cnt_int；
步骤302、输入信号并串转换单元对OTUk定帧提取数据和CPU配置信号进行并串转换；
步骤303、当cnt_int=0并且cnt_offset=2时，将缓存变量bei_cnt_int赋值给当前要处理的变量bei_cnt，作为本次串行处理初值；
当cnt_int=0并且cnt_offset=3时，如果经过并串转换后的BEI串行清零信号有效，则bei_cnt等于当前帧BEI误码计数；否则bei_cnt等于从bei_cnt_int加上当前帧BEI误码计数，BEI误码计数计满保持；
当cnt_int=0并且cnt_offset=3时，如果BEI清零指示信号有效，串并转换单元输出bei_cnt计数结果；
当cnt_int=0并且cnt_offset=7时，产生缓存读写控制单元的写使能和写地址；将bei_cnt值写进缓存。
与现有技术相比，本发明的优点如下：
本发明通过缓存中间变量的方法，完成SM、TCMi（i=1、2、3、4、5或6）和PM开销的串行处理，实现方法简单，充分节约时序和组合逻辑资源。
附图说明
图1为本发明实施例中串行处理光传送网开销的装置的结构框图。
图2为OTN帧的结构示意图。
图3为OTUk中SM开销的结构示意图。
图4为ODUk中PM开销的结构示意图。
图5为ODUk中TCMi（i=1、2、3、4、5或6）开销的结构示意图。
具体实施方式
下面结合附图及具体实施例对本发明作进一步的详细描述。
参见图1所示，本发明实施例提供一种串行处理光传送网开销的装置，包括缓存、缓存读写控制单元、时隙刻画单元、输入信号并串转换单元、串行处理开销单元、串并转换输出单元，其中：
缓存，用于：保存串行处理光传送网开销的中间变量；
缓存读写控制单元，用于：产生缓存的读写使能、读写地址等操作；
时隙刻画单元，用于：刻画串行处理光传送网开销的时隙；
输入信号并串转换单元，用于：将一些输入信号由并行输入转换为串行输入；
串行处理开销单元，用于：串行处理光传送网的SM、PM以及TCMi（i=1、2、3、4、5或6）部分开销；
串并转换输出单元，用于：将一些输出信号由串行输出转换为并行输出。
在上述装置的基础上，本发明实施例还提供一种串行处理光传送网开销的方法，包括以下步骤：
S1、缓存读写控制单元根据时隙刻画单元刻画出来的串行处理时隙产生缓存的读使能和读地址，从缓存中读出串行处理开销保存的缓存变量；
S2、输入信号并串转换单元对OTUk（Optical channel TransportUnit-k，光通道传送单元k，k=1、2、3或4）定帧提取数据和CPU配置信号进行并串转换；
S3、串行处理开销单元首先将缓存变量赋值给当前要处理的变量，在串行处理时隙进行本帧的开销处理操作，如果操作完成，将结果送到串并转换输出单元输出，同时往缓存中写入下一帧的变量初值；如果操作没有完成，则往缓存中写入本帧操作的变量更新值。缓存读写控制单元产生变量更新时缓存的写使能和写地址。
上述方法中，缓存中的RAM为双口RAM，地址深度为8，保存对应SM、TCMi（i=1、2、3、4、5或6）和PM部分开销处理的中间变量。缓存的读写时钟与系统总线时钟频率相同。
输入信号并串转换单元的入口OTUk定帧提取数据和CPU配置信号，一帧变化一次或者多帧变化一次或者是静态的，在时隙刻画单元刻画的处理时序前完成并串转化；对于BIP8或者BEI计数清零指示信号、随机的脉冲信号，同步到相应的串行清零处理时钟节拍。
串并转换输出单元在串行处理完毕后，并行上报接收TTI和期望TTI字段比较结果、BIP8校验统计、BEI误码统计等结果。
在OTN帧结构的第三行行头，此时所有待串行处理的SM、TCMi（i=1、2、3、4、5或6）和PM的开销提取完毕，时隙刻画单元开始刻画本帧处理时隙，采用两个计数器cnt_int[3:0]和cnt_offset[2:0]共同刻画串行处理时隙，其中，计数器cnt_int[3:0]用于指示处理属于SM、TCMi（i=1、2、3、4、5或6）和PM字段的开销，计数器cnt_offset[2:0]用于指示处理串行开销的时钟节拍，具体过程如下：
当cnt_int=0，执行SM的TTI字段比较、BIP8校验统计、BEI统计计数；
当cnt_int=1～6时，分别执行TCMi（i=1、2、3、4、5或6）的TTI字段比较、BIP8校验统计、BEI统计计数；
当cnt_int=7时，执行PM的TTI字段比较、BIP8校验统计、BEI统计计数；
当cnt_int=8时，执行TTI字段比较、BIP8校验统计、BEI统计计数的电路处于空闲状态。
上述电路中，属于同一个字段的开销并行处理：例如，当cnt_int=0并且cnt_offset=0时，开始并行执行SM的TTI字段比较、BIP8校验统计、BEI统计计数。
下面通过3个具体实施例进行详细说明。
实施例1、处理SM、TCMi（i=1、2、3、4、5或6）和PM的TTI字段比较时，以SM的TTI字段比较为例，具体包括以下步骤：
步骤101、当cnt_int=0并且cnt_offset=0时，产生缓存读写控制单元的读使能和读地址；当cnt_int=0并且cnt_offset=1时，从缓存读写控制单元读出缓存变量tim_tmp_int（路径踪迹失配缓存值）；
步骤102、输入信号并串转换单元对OTUk定帧提取数据和CPU配置信号进行并串转换；
步骤103、当cnt_int=0并且cnt_offset=2时，将缓存变量tim_tmp_int赋值给当前要处理的变量tim_tmp，作为本次串行处理初值；在对应串联连接使能有效时，比较接收TTI值和期望TTI值，如果不等，tim_tmp置1；否则tim_tmp保持不变；
当cnt_int=0并且cnt_offset=3时，在mfi（复帧指示）=63时，将tim_tmp赋值给tim_fp64（复帧路径踪迹失配值），如果连续3个tim_fp64有效，tim（路径踪迹失配告警）置1；如果连续3个tim_fp64为低，tim置0；
当cnt_int=0并且cnt_offset=6时，串并转换单元输出tim告警；
当cnt_int=0并且cnt_offset=7时，产生缓存读写控制单元的写使能和写地址；将tim_tmp值写进缓存。
实施例2、处理SM、TCMi（i=1、2、3、4、5或6）和PM的BIP8校验统计时，以SM的BIP8检验统计为例，具体包括以下步骤：
步骤201、当cnt_int=0并且cnt_offset=0时，产生缓存读写控制单元的读使能和读地址；当cnt_int=0并且cnt_offset=1时，从缓存读写控制单元读出缓存变量BIP8误码计数bip8_cnt_int；
步骤202、输入信号并串转换单元对OTUk定帧提取数据和CPU配置信号进行并串转换；
步骤203、当cnt_int=0并且cnt_offset=2时，将缓存变量bip8_cnt_int赋值给当前要处理的变量bip8_cnt，作为本次串行处理初值；
当cnt_int=0并且cnt_offset=3时，如果经过并串转换后的BIP8串行清零信号有效，则bip8_cnt等于当前帧BIP8误码计数；否则bip8_cnt等于从bip8_cnt_int加上当前帧BIP8误码计数，注意：BIP8误码计数计满保持；
当cnt_int=0并且cnt_offset=3时，如果BIP8清零指示信号有效，串并转换单元输出bip8_cnt计数结果；
当cnt_int=0并且cnt_offset=7时，产生缓存读写控制单元的写使能和写地址；将bip8_cnt值写进缓存。
实施例3、处理SM、TCMi（i=1、2、3、4、5或6）和PM的BEI统计计数时，以SM的BEI统计计数为例，具体包括以下步骤：
步骤301、当cnt_int=0并且cnt_offset=0时，产生缓存读写控制单元的读使能和读地址；当cnt_int=0并且cnt_offset=1时，从缓存读写控制单元读出缓存变量BEI误码计数bei_cnt_int；
步骤302、输入信号并串转换单元对OTUk定帧提取数据和CPU配置信号进行并串转换；
步骤303、当cnt_int=0并且cnt_offset=2时，将缓存变量bei_cnt_int赋值给当前要处理的变量bei_cnt，作为本次串行处理初值；
当cnt_int=0并且cnt_offset=3时，如果经过并串转换后的BEI串行清零信号有效，则bei_cnt等于当前帧BEI误码计数；否则bei_cnt等于从bei_cnt_int加上当前帧BEI误码计数，注意：BEI误码计数计满保持；
当cnt_int=0并且cnt_offset=3时，如果BEI清零指示信号有效，串并转换单元输出bei_cnt计数结果；
当cnt_int=0并且cnt_offset=7时，产生缓存读写控制单元的写使能和写地址；将bei_cnt值写进缓存。
本发明实施例采用一套电路，串行处理SM、TCMi（i=1、2、3、4、5或6）和PM的TTI字段比较电路，BIP8校验统计电路和BEI统计计数，通过缓存中间变量的方法，完成SM、TCMi（i=1、2、3、4、5或6）和PM开销的串行处理，实现方法简单，充分节约时序和组合逻辑资源。
本领域的技术人员可以对本发明实施例进行各种修改和变型，倘若这些修改和变型在本发明权利要求及其等同技术的范围之内，则这些修改和变型也在本发明的保护范围之内。
说明书中未详细描述的内容为本领域技术人员公知的现有技术。
Claims (9)
1.一种串行处理光传送网开销的装置，其特征在于，包括缓存、缓存读写控制单元、时隙刻画单元、输入信号并串转换单元、串行处理开销单元、串并转换输出单元，其中：
缓存，用于：保存串行处理光传送网开销的中间变量；
缓存读写控制单元，用于：产生缓存的读写使能、读写地址操作；
时隙刻画单元，用于：刻画串行处理光传送网开销的时隙；
输入信号并串转换单元，用于：将一些输入信号由并行输入转换为串行输入；
串行处理开销单元，用于：串行处理光传送网的段监视SM、通道监测PM以及串联连接监视子层TCMi部分开销，i=1、2、3、4、5或6；
串并转换输出单元，用于：将一些输出信号由串行输出转换为并行输出。
2.基于权利要求1所述装置的串行处理光传送网开销的方法，其特征在于，包括以下步骤：
S1、缓存读写控制单元根据时隙刻画单元刻画出来的串行处理时隙产生缓存的读使能和读地址，从缓存中读出串行处理开销保存的缓存变量；
S2、输入信号并串转换单元对光通道传送单元OTUk定帧提取数据和CPU配置信号进行并串转换，k=1、2、3或4；
S3、串行处理开销单元首先将缓存变量赋值给当前要处理的变量，在串行处理时隙进行本帧的开销处理操作，如果操作完成，将结果送到串并转换输出单元输出，同时往缓存中写入下一帧的变量初值；如果操作没有完成，则往缓存中写入本帧操作的变量更新值，缓存读写控制单元产生变量更新时缓存的写使能和写地址。
3.如权利要求2所述的串行处理光传送网开销的方法，其特征在于：所述缓存中的RAM为双口RAM，地址深度为8，保存对应SM、TCMi和PM部分开销处理的中间变量，i=1、2、3、4、5或6，缓存的读写时钟与系统总线时钟频率相同。
4.如权利要求2所述的串行处理光传送网开销的方法，其特征在于：所述输入信号并串转换单元的入口OTUk定帧提取数据和CPU配置信号，一帧变化一次或者多帧变化一次或者是静态的，在时隙刻画单元刻画的处理时序前完成并串转化；对于BIP8或者BEI计数清零指示信号、随机的脉冲信号，同步到相应的串行清零处理时钟节拍。
5.如权利要求2所述的串行处理光传送网开销的方法，其特征在于：所述串并转换输出单元在串行处理完毕后，并行上报接收TTI和期望TTI字段比较结果、BIP8校验统计、BEI误码统计结果。
6.如权利要求2所述的串行处理光传送网开销的方法，其特征在于：在光传送网OTN帧结构的第三行行头，此时所有待串行处理的SM、TCMi和PM的开销提取完毕，i=1、2、3、4、5或6，时隙刻画单元开始刻画本帧处理时隙，采用两个计数器cnt_int[3:0]和cnt_offset[2:0]共同刻画串行处理时隙，其中，计数器cnt_int[3:0]用于指示处理属于SM、TCMi和PM字段的开销，i=1、2、3、4、5或6，计数器cnt_offset[2:0]用于指示处理串行开销的时钟节拍，具体过程如下：
当cnt_int=0，执行SM的TTI字段比较、BIP8校验统计、BEI统计计数；
当cnt_int=1～6时，分别执行TCMi的TTI字段比较、BIP8校验统计、BEI统计计数，i=1、2、3、4、5或6；
当cnt_int=7时，执行PM的TTI字段比较、BIP8校验统计、BEI统计计数；
当cnt_int=8时，执行TTI字段比较、BIP8校验统计、BEI统计计数的电路处于空闲状态；
上述电路中，属于同一个字段的开销并行处理。
7.如权利要求6所述的串行处理光传送网开销的方法，其特征在于：所述SM的TTI字段比较的过程如下：
步骤101、当cnt_int=0并且cnt_offset=0时，产生缓存读写控制单元的读使能和读地址；当cnt_int=0并且cnt_offset=1时，从缓存读写控制单元读出缓存变量路径踪迹失配缓存值tim_tmp_int；
步骤102、输入信号并串转换单元对OTUk定帧提取数据和CPU配置信号进行并串转换；
步骤103、当cnt_int=0并且cnt_offset=2时，将缓存变量tim_tmp_int赋值给当前要处理的变量tim_tmp，作为本次串行处理初值；在对应串联连接使能有效时，比较接收TTI值和期望TTI值，如果不等，tim_tmp置1；否则tim_tmp保持不变；
当cnt_int=0并且cnt_offset=3时，在复帧指示mfi=63时，将tim_tmp赋值给复帧路径踪迹失配值tim_fp64，如果连续3个tim_fp64有效，路径踪迹失配告警tim置1；如果连续3个tim_fp64为低，tim置0；
当cnt_int=0并且cnt_offset=6时，串并转换单元输出tim告警；
当cnt_int=0并且cnt_offset=7时，产生缓存读写控制单元的写使能和写地址；将tim_tmp值写进缓存。
8.如权利要求6所述的串行处理光传送网开销的方法，其特征在于：所述SM的BIP8检验统计的过程如下：
步骤201、当cnt_int=0并且cnt_offset=0时，产生缓存读写控制单元的读使能和读地址；当cnt_int=0并且cnt_offset=1时，从缓存读写控制单元读出缓存变量BIP8误码计数bip8_cnt_int；
步骤202、输入信号并串转换单元对OTUk定帧提取数据和CPU配置信号进行并串转换；
步骤203、当cnt_int=0并且cnt_offset=2时，将缓存变量bip8_cnt_int赋值给当前要处理的变量bip8_cnt，作为本次串行处理初值；
当cnt_int=0并且cnt_offset=3时，如果经过并串转换后的BIP8串行清零信号有效，则bip8_cnt等于当前帧BIP8误码计数；否则bip8_cnt等于从bip8_cnt_int加上当前帧BIP8误码计数，BIP8误码计数计满保持；
当cnt_int=0并且cnt_offset=3时，如果BIP8清零指示信号有效，串并转换单元输出bip8_cnt计数结果；
当cnt_int=0并且cnt_offset=7时，产生缓存读写控制单元的写使能和写地址；将bip8_cnt值写进缓存。
9.如权利要求6所述的串行处理光传送网开销的方法，其特征在于：所述SM的BEI统计计数的过程如下：
步骤301、当cnt_int=0并且cnt_offset=0时，产生缓存读写控制单元的读使能和读地址；当cnt_int=0并且cnt_offset=1时，从缓存读写控制单元读出缓存变量BEI误码计数bei_cnt_int；
步骤302、输入信号并串转换单元对OTUk定帧提取数据和CPU配置信号进行并串转换；
步骤303、当cnt_int=0并且cnt_offset=2时，将缓存变量bei_cnt_int赋值给当前要处理的变量bei_cnt，作为本次串行处理初值；
当cnt_int=0并且cnt_offset=3时，如果经过并串转换后的BEI串行清零信号有效，则bei_cnt等于当前帧BEI误码计数；否则bei_cnt等于从bei_cnt_int加上当前帧BEI误码计数，BEI误码计数计满保持；
当cnt_int=0并且cnt_offset=3时，如果BEI清零指示信号有效，串并转换单元输出bei_cnt计数结果；
当cnt_int=0并且cnt_offset=7时，产生缓存读写控制单元的写使能和写地址；将bei_cnt值写进缓存。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310507014.8A CN103561360B (zh) | 2013-10-24 | 2013-10-24 | 串行处理光传送网开销的装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310507014.8A CN103561360B (zh) | 2013-10-24 | 2013-10-24 | 串行处理光传送网开销的装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103561360A true CN103561360A (zh) | 2014-02-05 |
| CN103561360B CN103561360B (zh) | 2016-08-24 |
Family
ID=50015490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310507014.8A Active CN103561360B (zh) | 2013-10-24 | 2013-10-24 | 串行处理光传送网开销的装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103561360B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105160124A (zh) * | 2015-09-23 | 2015-12-16 | 烽火通信科技股份有限公司 | 光传送网开销仿真系统及仿真方法 |
| CN109213722A (zh) * | 2018-09-10 | 2019-01-15 | 郑州云海信息技术有限公司 | 一种基于fpga的内存控制方法、装置、设备及介质 |
| CN110661745A (zh) * | 2018-06-28 | 2020-01-07 | 中兴通讯股份有限公司 | 一种开销传输方法、装置、设备及计算机可读存储介质 |
| CN111082858A (zh) * | 2019-12-16 | 2020-04-28 | 烽火通信科技股份有限公司 | 一种基于uvm的高复用性开销仿真系统及方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7042874B1 (en) * | 1999-08-27 | 2006-05-09 | Oki Electric Industry Co., Ltd | Digital switching system and method of switching data of same |
| CN101141345A (zh) * | 2007-05-21 | 2008-03-12 | 中兴通讯股份有限公司 | 一种以太网业务的汇聚装置及方法 |
| CN101309114A (zh) * | 2008-07-10 | 2008-11-19 | 中兴通讯股份有限公司 | 一种实现节点工作模式自动配置的方法及系统 |
| CN101841744A (zh) * | 2009-03-17 | 2010-09-22 | 华为技术有限公司 | 百吉比特以太网在光传输网中传输的方法及装置 |
-
2013
- 2013-10-24 CN CN201310507014.8A patent/CN103561360B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7042874B1 (en) * | 1999-08-27 | 2006-05-09 | Oki Electric Industry Co., Ltd | Digital switching system and method of switching data of same |
| CN101141345A (zh) * | 2007-05-21 | 2008-03-12 | 中兴通讯股份有限公司 | 一种以太网业务的汇聚装置及方法 |
| CN101309114A (zh) * | 2008-07-10 | 2008-11-19 | 中兴通讯股份有限公司 | 一种实现节点工作模式自动配置的方法及系统 |
| CN101841744A (zh) * | 2009-03-17 | 2010-09-22 | 华为技术有限公司 | 百吉比特以太网在光传输网中传输的方法及装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105160124A (zh) * | 2015-09-23 | 2015-12-16 | 烽火通信科技股份有限公司 | 光传送网开销仿真系统及仿真方法 |
| CN105160124B (zh) * | 2015-09-23 | 2018-04-20 | 烽火通信科技股份有限公司 | 光传送网开销仿真系统及仿真方法 |
| CN110661745A (zh) * | 2018-06-28 | 2020-01-07 | 中兴通讯股份有限公司 | 一种开销传输方法、装置、设备及计算机可读存储介质 |
| CN110661745B (zh) * | 2018-06-28 | 2022-07-08 | 中兴通讯股份有限公司 | 一种开销传输方法、装置、设备及计算机可读存储介质 |
| CN109213722A (zh) * | 2018-09-10 | 2019-01-15 | 郑州云海信息技术有限公司 | 一种基于fpga的内存控制方法、装置、设备及介质 |
| CN111082858A (zh) * | 2019-12-16 | 2020-04-28 | 烽火通信科技股份有限公司 | 一种基于uvm的高复用性开销仿真系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103561360B (zh) | 2016-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112012004451B4 (de) | Mehrfachprotokoll-Serdes-PHY-Vorrichtung | |
| US8989222B1 (en) | Justification insertion and removal in generic mapping procedure in an optical transport network | |
| WO2019128934A1 (zh) | 光传送网中业务发送、接收方法及装置 | |
| JP6149150B2 (ja) | スキューのあるマルチレーン通信リンクにおけるタイムスタンプ補正 | |
| CN103561360A (zh) | 串行处理光传送网开销的装置及方法 | |
| JP2011529298A5 (zh) | ||
| EP2426822A1 (en) | Method and device for fast cyclic redundancy check coding | |
| CN105573922B (zh) | 一种实现数据格式转换的方法和装置 | |
| US20210281343A1 (en) | Service Transmission Method and Device using Flexible Optical Network, Equipment and Storage Medium | |
| CN109861782B (zh) | 一种基于pcie采集板卡的sdh协议信号分析平台 | |
| CN1848715A (zh) | 实现同步串行数据在tdm网透传的方法、系统及处理装置 | |
| CN102082577B (zh) | 一种高速循环冗余校验crc装置及其实现方法 | |
| CN104793723A (zh) | 一种基于电平检测的低功耗控制电路 | |
| DE102022102127A1 (de) | Techniken zum übertragen von befehlen an einen dynamischen direktzugriffsspeicher | |
| CN109728853B (zh) | 一种数据处理的方法、设备及存储介质 | |
| US20140255028A1 (en) | Sub-rate mapping for lowest-order optical data unit | |
| CN1147676A (zh) | 先进先出存储器 | |
| US9866219B2 (en) | Device for logic operation | |
| CN107528661B (zh) | 一种业务处理的方法及装置 | |
| CN104252560A (zh) | 基于现场可编程门阵列的集中缓存式装置及设计方法 | |
| US8984092B2 (en) | Method for transmitting telegrams in an automation system | |
| CN100369429C (zh) | 提高vc-3和vc-4虚级联延时补偿能力的方法 | |
| JPH03198544A (ja) | パリティ計数回路 | |
| CN101355403B (zh) | 通用成帧协议中检错纠错的装置及其控制方法 | |
| CN101227476B (zh) | Gfp帧的解封装方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170606 Address after: 430074, Hubei Wuhan East Lake Development Zone, Kanto Industrial Park, beacon Road, optical communications building, industrial building, two floor Patentee after: Wuhan flying Microelectronics Technology Co., Ltd. Address before: China Science and Technology Park Dongxin road East Lake Development Zone 430074 Hubei Province, Wuhan City, No. 5 Patentee before: Fenghuo Communication Science &. Technology Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170802 Address after: 430000 East Lake high tech Development Zone, Hubei Province, No. 6, No., high and new technology development zone, No. four Co-patentee after: Wuhan flying Microelectronics Technology Co., Ltd. Patentee after: Fenghuo Communication Science &. Technology Co., Ltd. Address before: 430074, Hubei Wuhan East Lake Development Zone, Kanto Industrial Park, beacon Road, optical communications building, industrial building, two floor Patentee before: Wuhan flying Microelectronics Technology Co., Ltd. |