CN103545247A - 金属塞制备方法及其在相变随机存储器中的应用 - Google Patents

金属塞制备方法及其在相变随机存储器中的应用 Download PDF

Info

Publication number
CN103545247A
CN103545247A CN201210244021.9A CN201210244021A CN103545247A CN 103545247 A CN103545247 A CN 103545247A CN 201210244021 A CN201210244021 A CN 201210244021A CN 103545247 A CN103545247 A CN 103545247A
Authority
CN
China
Prior art keywords
etching
metal
preparation
dielectric layer
wet method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210244021.9A
Other languages
English (en)
Other versions
CN103545247B (zh
Inventor
王新鹏
王冬江
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210244021.9A priority Critical patent/CN103545247B/zh
Publication of CN103545247A publication Critical patent/CN103545247A/zh
Application granted granted Critical
Publication of CN103545247B publication Critical patent/CN103545247B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭示了一种金属塞制备方法，该方法包括：提供电介质层，所述电介质层具有贯穿设置的通洞；在所述电介质层上沉积金属层，所述金属层覆盖所述电介质层并填充所述通洞；对所述金属层进行湿法主刻蚀，所述湿法主刻蚀采用终点检测的方法控制刻蚀终点，以去除所述通洞以外的所述金属层；对所述金属层进行湿法过刻蚀，去除所述通洞内的部分所述金属层，以形成金属塞。本发明的金属塞制备方法，能够提高金属塞高度均匀性的同时，保证金属塞上方通洞侧壁的形貌，并且能够简化了工艺流程，节约了工作时间，提高了效率，降低了成本。

Description

金属塞制备方法及其在相变随机存储器中的应用
技术领域
本发明涉及集成电路制造领域，特别是涉及一种金属塞制备方法及其在相变随机存储器中的应用。
背景技术
相变随机存储器(Phase Change Random Access Memory，简称PCRAM)所采用的存储技术是一种新型的非易失性半导体存储技术，即利用相变电阻发生相变前后阻值的差异来对数据进行存储。PCRAM通常利用具有可逆结构的硫族化合物作为相变物质，利用热能所激发的相变物质所发生的快速可逆相变来存储数据。通入写电流后，由于电阻加热层的加热作用，相变电阻的温度迅速升高，当达到相变薄膜的熔点时，部分材料熔化，失去了晶体状态，这时快速冷却，从而将其锁定在非晶态，非晶态在接近室温时非常稳定，但是当接近融化温度时，它的晶核形成和微晶生长的速度成指数增长。与目前已有的多种半导体存储技术相比，它具有循环寿命长、元件尺寸小、功耗低、可多级存储，制作工艺简单等优点。此外PCRAM的最大优势在于，该存储技术与材料带电粒子的状态无关，从而具有很强的抗辐射能力，是目前国内外重点研制的新型存储器。
图1为现有技术中相变随机存储器的存储单元结构示意图，从下电极101通入电流，金属塞104为电阻加热层，具有很高的电阻率和较低的热导率，从而使电能很大程度地转化为热能，并将热能供给相变电阻105，使相变电阻105发生相变。相变随机存储器的存储单元结构中金属塞104连通下电极101和相变电阻105，起着至关重要的作用，为了制备相变随机存储器的金属塞104，现有技术采用下述方案(参见图2a-图2c，在图2a-图2c中电介质层106中包含下电极101等器件，在图中不具体示出，在图中，相同的参考标号表示等同于图1中标号)：首先，在具有通洞107的电介质层106上沉积金属层108；然后，对金属层108进行平坦化，以去除通洞107以外的金属层108；最后，进行干法回刻，去除通洞107中的部分金属层108，形成金属塞104。但现有的金属塞制备方法存在以下两点问题：1)在干法回刻过程中，等离子体在反应腔内分布不均，造成金属塞104在通洞107中的高度不容易控制，金属塞104高度均匀性差，影响相变随机存储器的可靠性；2)在干法回刻过程中，等离子体会对金属塞104上方通洞107的侧壁109进行物理轰击，使金属塞104上方通洞107的侧壁109呈现钟口状，不利于后续变相层105的制备。
因此，如何提供一种能够解决上述问题的金属塞制备方法，已成为本领域技术人员需要解决的问题。
发明内容
本发明的目的在于，提供一种金属塞制备方法，能够提高金属塞高度均匀性的同时，保证金属塞上方通洞侧壁的形貌。
为解决上述技术问题，本发明提供一种金属塞制备方法，包括：
提供电介质层，所述电介质层具有贯穿设置的通洞；
在所述电介质层上沉积金属层，所述金属层覆盖所述电介质层并填充所述通洞；
对所述金属层进行湿法主刻蚀，采用终点检测的方法控制刻蚀终点，以去除所述通洞以外的所述金属层；
对所述金属层进行湿法过刻蚀，去除所述通洞内的部分所述金属层，以形成金属塞。
进一步的，所述湿法主刻蚀采用检测反应废液中待测元素变化的方法或光学反射法进行终点检测。
进一步的，所述湿法主刻蚀采用检测反应废液中待测元素变化的方法，检测待测元素在所述反应废液中的离子浓度，绘制离子浓度随时间的变化曲线，通过离子浓度随时间的变化曲线检测刻蚀终点。
进一步的，所述刻蚀终点为：离子浓度随时间的变化曲线中纵坐标数值变化为10％～50％，或离子浓度随时间的变化曲线的斜率为-5～5。
进一步的，所述待测元素为所述金属层含有的元素。
进一步的，所述湿法过刻蚀为分级反应过程，所述湿法过刻蚀分为若干子步，对所述湿法过刻蚀的刻蚀速率起控制作用的反应物在相邻子步中的浓度是变化的，所述变化通过递增或递减的方式实现。
进一步的，每两个所述相邻子步为一个循环，所述循环中的第一个子步对所述湿法过刻蚀的刻蚀速率起控制作用的反应物的浓度为大于0到100％，所述循环中的第二个子步中对所述湿法过刻蚀的刻蚀速率起控制作用的反应物的溶度为0。
进一步的，所述金属层的材料为钨。
进一步的，所述湿法主刻蚀的反应液中包含碱和过氧化氢，所述湿法主刻蚀的刻蚀速率通过过氧化氢的浓度控制，过氧化氢的浓度为大于0到100％。
进一步的，所述湿法过刻蚀的反应液中包含碱和过氧化氢，所述湿法过刻蚀的刻蚀速率通过过氧化氢的浓度控制。
进一步的，在提供电介质层步骤和在所述电介质层上沉积金属步骤之间，还包括在所述电介质层上沉积过渡层，并在对所述金属进行湿法过刻蚀步骤之后，采用湿法刻蚀去除露出的所述过渡层。
进一步的，所述过渡层为自下至上依次层叠的钛层和氮化钛层。
进一步的，所述湿法刻蚀的反应液中包含硝酸。
同时，本发明提供一种相变随机存储器结构，其特征在于，包括：
电极层，在所述电极层中设置有若干下电极；
如本发明所述的电介质层，所述电介质层设置于所述电极层上，在所述电介质层中设置有采用如本发明所述的制备方法形成的若干金属塞，所述金属塞与所述下电极电连接；
相变层，位于所述电介质层上，所述相变层中设置有若干相变电阻，所述相变电阻与所述金属塞电连接。
与现有技术相比，本发明提供的金属塞制备方法具有以下优点：
1、本发明提供的金属塞制备方法，对所述金属层进行湿法主刻蚀和湿法过刻蚀形成金属塞，整个过程在同一机台的同一反应腔内完成，避免了晶圆在不同机台之间的传递，简化了工艺流程，节约了工作时间，提高了效率，降低了成本。
2、本发明提供的金属塞制备方法，对所述金属层的主刻蚀和过刻蚀都采用湿法刻蚀，湿法刻蚀的选择比高于干法刻蚀，与现有技术相比，本发明避免了离子攻击对金属塞上方通洞侧壁的影响，从而得到形貌完好的金属塞上方通洞侧壁，并且湿法刻蚀的成本低，反应速率容易控制。
3、本发明提供的金属塞制备方法，对所述金属层进行湿法主刻蚀和湿法过刻蚀形成金属塞，湿法刻蚀的均匀性优于干法刻蚀，与现有技术相比，采用本发明的制备方法得到的金属塞的高度的均匀性好，并且在本发明中湿法过刻蚀为分级反应过程，可以精确的控制金属塞的高度。
附图说明
图1为现有技术中相变随机存储器的存储单元结构示意图；
图2a-图2c为现有技术的金属塞制备方法的示意图；
图3为采用本发明一实施例中金属塞制备方法的流程图；
图4a-图4e为采用本发明一实施例中金属塞制备方法的示意图；
图5为采用本发明一实施例中待测元素的离子浓度随时间的变化曲线图；
图6为采用本发明一实施例中相变随机存储器结构的示意图。
其中，101、下电极；102、上电极；103、隔绝层；104、金属塞；105、相变电阻；106、电介质层；107、通洞；108、金属层；109、侧壁；110、过渡层；111、电极层；112、相变层。
具体实施方式
下面将结合示意图对本发明的金属塞制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种金属塞制备方法，该方法在电介质层上沉积金属层，对所述金属层进行湿法主刻蚀，所述湿法主刻蚀采用终点检测的方法控制刻蚀终点，以去除所述通洞以外的所述金属层，再对所述金属进行湿法过刻蚀，去除所述通洞内的部分所述金属层，以形成金属塞，其中，对金属层的主刻蚀和过刻蚀均采用湿法刻蚀，在同一反应腔内完成。
请参考图3，图3为本发明一实施例中金属塞制备方法的流程图，结合图3及本发明的核心思想，本发明提供一种金属塞制备方法，包括以下步骤：
步骤S01，提供电介质层，所述电介质层具有贯穿设置的通洞；
步骤S02，在所述电介质层上沉积金属层，所述金属层覆盖所述电介质层并填充所述通洞；
步骤S03，对所述金属层进行湿法主刻蚀，所述湿法主刻蚀采用终点检测的方法控制刻蚀终点，以去除所述通洞以外的所述金属层；
步骤S04，对所述金属层进行湿法过刻蚀，去除所述通洞内的部分所述金属层，以形成金属塞。
以下请参考图3和图4a-图4e详细说明本发明的金属塞制备方法的具体过程，其中，图4a-图4e为本发明一实施例中金属塞制备方法的示意图。在图中，相同的参考标号表示等同于图1和图2a-图2c中标号。
首先进行步骤S01，提供电介质层106，所述电介质层106具有贯穿设置的通洞107。其中电介质层106的材料较佳的为二氧化硅，其他材料如二氧化硅/氮化硅亦在本发明的思想范围之内。在具体的半导体结构中，位于电介质层106下面的结构包含必要的器件和互连，可以为具有源极区、漏极区、下电极以及隔离结构的半导体衬底，还可以为包括上述半导体衬底及半导体衬底上的多层互连层的结构，当位于电介质层106下面的结构中包含下电极时，通洞107与下电极相连，公知的必要的器件和互连在图中不具体示出。通洞107的具体形状不受本发明的限制，一般为圆形或方形，通洞107的深宽比(在图示纵向尺寸与在图示横向尺寸之比)和具体通洞107的尺寸不受本发明的限制，其与该制备方法所采用的工艺技术有关。
在较佳的实施例中，步骤S01和步骤S02之间，还包括采用常规的方法在所述电介质层106上沉积一层薄薄的过渡层110，过渡层110的厚度远小于通洞107的宽度尺寸，过渡层110覆盖电介质层106表面并覆盖通洞107表面，用于阻挡金属层108向电介质层106的扩散，并能提高金属层108与电介质层106的粘附性，见图4a。较佳的，过渡层107为自下至上依次层叠的钛层和氮化钛层。
接着进行步骤S02，采用常规的沉积方法，如化学气相沉积的(CVD)或物理气相沉积(PVD)等方法，在所述电介质层106上沉积金属层108，所述金属层108覆盖所述电介质层106并填充所述通洞107，见图4b。金属层108的材料较佳的选择高导热的材料，在本实施例中，选择金属钨作为金属层108，因为金属钨具有较佳的导热性与导电性，并且能较好的填充于通洞107之中。但其他金属材料，如氮化钛、钨化钛和氮化铝钛等，亦在本发明的思想范围之内。
然后进行步骤S03，对金属层108进行湿法主刻蚀，湿法主刻蚀采用终点检测的方法控制刻蚀终点，以去除通洞107以外的金属层108，见图4c。较佳的，湿法主刻蚀可以采用检测反应废液中待测元素变化的方法或光学反射法进行终点检测。在本实施例中，湿法主刻蚀采用检测反应废液中待测元素变化的方法，检测待测元素在所述反应废液中的离子浓度，并绘制离子浓度随时间的变化曲线，通过离子浓度随时间的变化曲线检测刻蚀终点。较佳的，刻蚀终点为：离子浓度随时间的变化曲线中纵坐标数值变化为10％～50％或离子浓度随时间的变化曲线的斜率为-5～5，优选的，离子浓度数值变化为20％、30％、40％，曲线的斜率为-4、-3、-2、-1、1、2、3、4。图5为采用本发明一实施例中待测元素的离子浓度随时间的变化曲线图，在图5中，横坐标为反应时间，纵坐标为待测元素的离子浓度，曲线当达到a点时，离子溶度为1mg/L，当曲线达到b点时，离子溶度为0.9mg/L，这时，待测元素的离子溶度下降了10％，当曲线达到c点时，离子浓度曲线的斜率为2。可以设置b点为刻蚀终点，即通洞107以外的金属层108已经被去除，所以b的时间为刻蚀终点，湿法主刻蚀步骤结束，并进行下一步骤。同理，也可以设置c点为刻蚀终点，结束湿法主刻蚀。在较佳的实施例中，离子浓度随时间的变化曲线图的纵坐标可以是具体的离子溶度，也可以是离子溶度的百分比，即待测元素占废液中所有元素的百分比。
在步骤S03中，待测元素较佳的为金属层108含有的元素。在本实施例中，金属层108的材料为金属钨，所以本实施例中的待测元素为钨元素。由于本实施例金属层108的材料为金属钨，所以本实施例中的湿法主刻蚀的反应液中包含碱和过氧化氢，以去除金属层108的金属钨。其中，湿法主刻蚀对钨的刻蚀速率可以通过过氧化氢的浓度控制，过氧化氢的浓度为大于0到100％，较佳的为2％、5％、10％、30％、50％、80％。
最后进行步骤S04，对所述金属层108进行湿法过刻蚀，去除所述通洞内的部分所述金属层108，以形成金属塞104，见图4d。湿法过刻蚀为分级反应过程，即湿法过刻蚀分为若干子步，对湿法过刻蚀的刻蚀速率起控制作用的反应物在相邻子步中的浓度是变化的，该变化通过递增或递减的方式实现。较佳的，每两个相邻子步为一个循环，所述循环中的第一个子步对湿法过刻蚀的刻蚀速率起控制作用的反应物的浓度为大于0到100％，较佳的为2％、5％、10％、30％、50％、80％，循环中的第二个子步中对所述湿法过刻蚀的刻蚀速率起控制作用的反应物的溶度为0。由于本实施例金属层108的材料为金属钨，所以本实施例中的湿法过刻蚀的反应液中包含碱和过氧化氢，以去除金属层108的金属钨。其中，湿法过刻蚀对钨的刻蚀速率可以通过过氧化氢的浓度控制，即在本实施例中，对湿法过刻蚀的刻蚀速率起控制作用的反应物为过氧化氢。在本实施例中湿法过刻蚀的第一个子步中，反应液中过氧化氢的溶度为5％，但5％的溶度不是一开始就满流量的，而是通过递增方式实现的，先通入过氧化氢的溶度为1％的反应液，再通入过氧化氢的溶度为3％的反应液，再通入过氧化氢的溶度为5％的反应液，使过氧化氢溶度达到5％的过程为1秒～2秒；第一个子步结束后进行第二个子步，在第二个子步中，反应液中过氧化氢的溶度为0，同理，从过氧化氢的溶度为5％到0是通过递减的方式实现的，先通入过氧化氢的溶度为3％的反应液，再通入过氧化氢的溶度为1％的反应液，再通入过氧化氢的溶度为0的反应液。第一个子步和第二子步为一个循环，重复该循环。采用该方法进行湿法过刻蚀对金属层108的刻蚀是缓慢进行的，容易控制刻蚀的速率，从而精确的控制金属塞104的高度，得到均匀性良好的金属塞104高度。并且，步骤S03和步骤S04都采用湿法刻蚀，湿法刻蚀具有高的刻蚀选择比，不会对通洞107的侧壁造成损伤，以保证通洞107的侧壁具有良好的形貌。
由于本实施例中还设置有过渡层110，所以在步骤S04之后，采用湿法刻蚀去除露出的过渡层110(见图4e)，以保证后续工艺的继续。较佳的，湿法刻蚀的反应液中包含硝酸，除此之外，常规的湿法刻蚀方法，只要可以去除过渡层110，亦在本发明的思想范围之内。
在本实施例中，步骤S03、步骤S04和对过渡层110的刻蚀均采用湿法刻蚀，可以在同一个反应腔中完成，也可以在同一制程(recipe)中不同的步骤(step)中实现，避免了晶圆在不同机台之间的传递，简化了工艺流程，节约了工作时间，提高了效率，降低了成本。本发明并不限于上述实施例，如不设置过渡层的制备方法亦在本发明的思想范围之内。
本发明金属塞制备方法可以应用于相变随机存储器结构，如图6所示的相变随机存储器结构，该结构包括电极层111，在所述电极层111中设置有若干下电极101，其中电极层111的材料较佳的为电介质材料，如二氧化硅或二氧化硅/氮化硅；上述本发明的电介质层106，所述电介质层106设置于所述电极层111上，在所述电介质层106中设置有采用如上述本发明的所述的制备方法形成的若干金属塞104，所述金属塞104与所述下电极101电连接，较佳的，金属塞104与电介质层106之间还设置一层阻挡层110；相变层112，位于所述电介质层106上，所述相变层112中设置有若干相变电阻105，所述相变电阻105与所述金属塞104电连接，其中，相变层112的材料较佳的为电介质材料，如二氧化硅或二氧化硅/氮化硅，相变电阻105的材料较佳的为硫系化合物，如锗锑碲材料(GeSbTe，简称GST)。在具体的半导体结构中，该结构下面的结构包含必要的器件和互连，可以为具有源极区、漏极区、下电极以及隔离结构的半导体衬底，还可以为包括上述半导体衬底及半导体衬底上的多层互连层的结构，公知的必要的器件和互连在图中不具体示出。
本发明金属塞制备方法除了可以应用于上述相变随机存储器结构，还可以用于随机存储器(RAM)结构中的接触孔(Contact)的制备。
综上所述，本发明提供一种含有金属塞制备方法，该方法在电介质层上沉积金属层，对所述金属层进行湿法主刻蚀，所述湿法主刻蚀采用终点检测的方法控制刻蚀终点，以去除所述通洞以外的所述金属层，再对所述金属进行湿法过刻蚀，去除所述通洞内的部分所述金属层，以形成金属塞，其中，对金属层的主刻蚀和过刻蚀均采用湿法刻蚀，在同一反应腔内完成。与现有技术相比，本发明提供的含有金属塞制备方法具有以下优点：
1、本发明提供的金属塞制备方法，对所述金属层进行湿法主刻蚀和湿法过刻蚀形成金属塞，整个过程在同一机台的同一反应腔内完成，避免了晶圆在不同机台之间的传递，简化了工艺流程，节约了工作时间，提高了效率，降低了成本。
2、本发明提供的金属塞制备方法，对所述金属层的主刻蚀和过刻蚀都采用湿法刻蚀，湿法刻蚀的选择比高于干法刻蚀，与现有技术相比，本发明避免了离子攻击对金属塞上方通洞侧壁的影响，从而得到形貌完好的金属塞上方通洞侧壁，并且湿法刻蚀的成本低，反应速率容易控制。
3、本发明提供的金属塞制备方法，对所述金属层进行湿法主刻蚀和湿法过刻蚀形成金属塞，湿法刻蚀的均匀性优于干法刻蚀，与现有技术相比，采用本发明的制备方法得到的金属塞的高度的均匀性好，并且在本发明中湿法过刻蚀为分级反应过程，可以精确的控制金属塞的高度。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种金属塞制备方法，包括：
提供电介质层，所述电介质层具有贯穿设置的通洞；
在所述电介质层上沉积金属层，所述金属层覆盖所述电介质层并填充所述通洞；
对所述金属层进行湿法主刻蚀，采用终点检测的方法控制刻蚀终点，以去除所述通洞以外的所述金属层；
对所述金属层进行湿法过刻蚀，去除所述通洞内的部分所述金属层，以形成金属塞。
2.如权利要求1所述的金属塞制备方法，其特征在于，所述湿法主刻蚀采用检测反应废液中待测元素变化的方法或光学反射法进行终点检测。
3.如权利要求2所述的金属塞制备方法，其特征在于，所述湿法主刻蚀采用检测反应废液中待测元素变化的方法，检测待测元素在所述反应废液中的离子浓度，绘制离子浓度随时间的变化曲线，通过离子浓度随时间的变化曲线检测刻蚀终点。
4.如权利要求3所述的金属塞制备方法，其特征在于，所述刻蚀终点为：离子浓度随时间的变化曲线中纵坐标数值变化为10％～50％，或离子浓度随时间的变化曲线的斜率为-5～5。
5.如权利要求2所述的金属塞制备方法，其特征在于，所述待测元素为所述金属层含有的元素。
6.如权利要求1所述的金属塞制备方法，其特征在于，所述湿法过刻蚀为分级反应过程，所述湿法过刻蚀分为若干子步，对所述湿法过刻蚀的刻蚀速率起控制作用的反应物在相邻子步中的浓度是变化的，所述变化通过递增或递减的方式实现。
7.如权利要求6所述的金属塞制备方法，其特征在于，每两个所述相邻子步为一个循环，所述循环中的第一个子步对所述湿法过刻蚀的刻蚀速率起控制作用的反应物的浓度为大于0到100％，所述循环中的第二个子步中对所述湿法过刻蚀的刻蚀速率起控制作用的反应物的溶度为0。
8.如权利要求1-7中任意一项所述的金属塞制备方法，其特征在于，所述金属层的材料为钨。
9.如权利要求8所述的金属塞制备方法，其特征在于，所述湿法主刻蚀的反应液中包含碱和过氧化氢，所述湿法主刻蚀的刻蚀速率通过过氧化氢的浓度控制，过氧化氢的浓度为大于0到100％。
10.如权利要求8所述的金属塞制备方法，其特征在于，所述湿法过刻蚀的反应液中包含碱和过氧化氢，所述湿法过刻蚀的刻蚀速率通过过氧化氢的浓度控制。
11.如权利要求1-7中任意一项所述的金属塞制备方法，其特征在于，在提供电介质层步骤和在所述电介质层上沉积金属步骤之间，还包括在所述电介质层上沉积过渡层，并在对所述金属进行湿法过刻蚀步骤之后，采用湿法刻蚀去除露出的所述过渡层。
12.如权利要求11所述的金属塞制备方法，其特征在于，所述过渡层为自下至上依次层叠的钛层和氮化钛层。
13.如权利要求11所述的金属塞制备方法，其特征在于，所述湿法刻蚀的反应液中包含硝酸。
14.一种相变随机存储器结构，其特征在于，包括：
电极层，在所述电极层中设置有若干下电极；
如权利要求1至13中任意一项所述的电介质层，所述电介质层设置于所述电极层上，在所述电介质层中设置有采用如权利要求1至13中任意一项所述的制备方法形成的若干金属塞，所述金属塞与所述下电极电连接；
相变层，位于所述电介质层上，所述相变层中设置有若干相变电阻，所述相变电阻与所述金属塞电连接。
CN201210244021.9A 2012-07-13 2012-07-13 金属塞制备方法及其在相变随机存储器中的应用 Active CN103545247B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210244021.9A CN103545247B (zh) 2012-07-13 2012-07-13 金属塞制备方法及其在相变随机存储器中的应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210244021.9A CN103545247B (zh) 2012-07-13 2012-07-13 金属塞制备方法及其在相变随机存储器中的应用

Publications (2)

Publication Number Publication Date
CN103545247A true CN103545247A (zh) 2014-01-29
CN103545247B CN103545247B (zh) 2016-08-03

Family

ID=49968583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210244021.9A Active CN103545247B (zh) 2012-07-13 2012-07-13 金属塞制备方法及其在相变随机存储器中的应用

Country Status (1)

Country Link
CN (1) CN103545247B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001319919A (ja) * 2000-05-08 2001-11-16 Tokyo Electron Ltd 半導体装置の製造方法及び処理装置
US20050006027A1 (en) * 2002-05-24 2005-01-13 Leping Li Enhanced endpoint detection for wet etch process control
CN101211824A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 半导体器件的金属互连的形成方法及半导体器件
CN101335330A (zh) * 2007-06-11 2008-12-31 旺宏电子股份有限公司 具有钨化合物存储部的存储器装置及其工艺方法
CN101459115A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN101916822A (zh) * 2010-01-29 2010-12-15 上海新储集成电路有限公司 一种相变储存器单元器件及其制备方法
CN102437097A (zh) * 2011-09-08 2012-05-02 上海华力微电子有限公司 一种新的接触孔的制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001319919A (ja) * 2000-05-08 2001-11-16 Tokyo Electron Ltd 半導体装置の製造方法及び処理装置
US20050006027A1 (en) * 2002-05-24 2005-01-13 Leping Li Enhanced endpoint detection for wet etch process control
CN101211824A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 半导体器件的金属互连的形成方法及半导体器件
CN101335330A (zh) * 2007-06-11 2008-12-31 旺宏电子股份有限公司 具有钨化合物存储部的存储器装置及其工艺方法
CN101459115A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN101916822A (zh) * 2010-01-29 2010-12-15 上海新储集成电路有限公司 一种相变储存器单元器件及其制备方法
CN102437097A (zh) * 2011-09-08 2012-05-02 上海华力微电子有限公司 一种新的接触孔的制造方法

Also Published As

Publication number Publication date
CN103545247B (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
US7935564B2 (en) Self-converging bottom electrode ring
US10008665B1 (en) Doping of selector and storage materials of a memory cell
US7514705B2 (en) Phase change memory cell with limited switchable volume
CN101442103B (zh) 用于多比特存储的相变存储设备
US20060006374A1 (en) Phase-change memory device and method of manufacturing the same
CN102376885A (zh) 半导体芯片中的相变存储器单元及其制造方法
JP2006344976A (ja) 相変化記憶素子及びその製造方法
CN103682089A (zh) 高速、高密度、低功耗的相变存储器单元及制备方法
KR20170003483A (ko) 전기 도금된 상 변화 스위치
KR20080044522A (ko) 상변환 기억 소자 및 그의 제조방법
CN102832340A (zh) 一种相变存储器单元及其制备方法
CN105609631B (zh) 相变化存储装置及其制造方法
US9276208B2 (en) Phase change memory cell with heat shield
CN110797458B (zh) 一种忆阻器及其制备方法
CN105047815A (zh) 一种含石墨烯层的相变存储器及其制备方法
CN103545247A (zh) 金属塞制备方法及其在相变随机存储器中的应用
KR20080044523A (ko) 상변환 기억 소자의 제조방법
KR20060001056A (ko) 상변환 기억 소자 및 그 제조방법
CN102034927A (zh) 阻抗存储器制作方法以及阻抗存储器
CN102479924B (zh) 相变存储器的制作方法
CN106997924A (zh) 相变存储器及其制造方法和电子设备
CN105322090A (zh) 一种存储器及其制作方法
CN103497688A (zh) 一种相变材料化学机械抛光方法
TWI411021B (zh) 自會聚底部電極環
CN102709469A (zh) 相变存储器的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant