CN102709469A

CN102709469A - 相变存储器的形成方法

Info

Publication number: CN102709469A
Application number: CN2011100760063A
Authority: CN
Inventors: 任万春
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-03-28
Filing date: 2011-03-28
Publication date: 2012-10-03

Abstract

一种相变存储器的形成方法，包括如下步骤：提供半导体衬底，所述半导体衬底上依次形成有金属布线层和第一层间介质层，所述第一层间介质层包围金属布线层，所述第一层间介质层内形成有与金属布线层连通的第一电极；在第一层间介质层及第一电极上形成第二层间介质层；在第一层间介质层和第二层间介质层内形成与金属布线层连通的导电插塞；在第二层间介质层上形成覆盖所述导电插塞的绝缘层；刻蚀绝缘层和第二层间介质层，形成沟槽；向沟槽内填充满相变材料，形成相变层；在绝缘层上形成金属层；刻蚀所述金属层和绝缘层，形成第二电极。本发明有效防止了平坦化相变层时发生腐蚀现象，提高了相变存储器的可靠性。

Description

相变存储器的形成方法

技术领域

本发明涉及半导体制备工艺，特别是一种相变存储器的形成方法。

背景技术

相变存储器(PCRAM：phase change random access memory)是利用硫族化合物在晶态和非晶态的巨大导电性差异来存储数据的。与现有的动态随机存储器(DRAM)和闪存(FLASH)相比，相变存储器具有体积小、功耗低、高读取速度、非易失性、可多级存储、抗辐照等特点，因此已成为目前的研究热点，有望作为新一代的半导体存储器。

相变存储器的特征在于包括在存储节点中的相变层。相变层的电阻根据相变层在晶态与非晶态之间的状态而变化，在晶态有低电阻率，而在非晶态有高电阻率。利用该现象通过将相变层从晶态改变到非晶态来记录数据。

图1为相变存储器的存储元件示意图。如图1所示，在基于硅的相变存储器中，不同强度的电流从金属布线层100流经第一电极102，并穿过相变层106，到达第二电极108；当电流经过第一电极102时，第一电极102发热，使得相变层106与第一电极102接触的部分104发生相变，从而改变相变层106的电阻率，产生读写特性。中国专利200710096172.3介绍了一种在底部电极和相变层之间具有增大的接触面积的相变存储器件，其目的是减少相变层与底部电极的接触缺陷，提高写操作次数。

图2至图5显示上述相变存储器常见的制备工艺。如图2所示，提供半导体衬底200，所述半导体衬底200上依次形成有金属布线层202、第一层间介质层204、第一电极208、第二层间介质层206和导电插塞210；所述金属布线层202与第一电极208和导电插塞210电性连接。

如图3所示，刻蚀第二层间介质层206至露出第一电极208，形成通孔。

如图4所示，向所述通孔填充满相变材料212。

如图5所示，采用化学机械研磨法研磨相变材料212至露出第二层间介质层206，形成相变层214。

继续参考图5，当进行化学机械研磨时，相变材料会发生腐蚀，使得形成的相变层214表面出现凹陷，无法得到预定的形状，导致后续形成的相变存储器容易发生可靠性问题。

发明内容

本发明解决的问题是提供一种相变存储器的形成方法，解决现有工艺形成相变层时，相变层会发生腐蚀现象的问题。

为解决上述问题，本发明采用如下技术方案：

一种相变存储器的形成方法，包括如下步骤：提供半导体衬底，所述半导体衬底上依次形成有金属布线层和第一层间介质层，所述第一层间介质层包围金属布线层，所述第一层间介质层内形成有与金属布线层连通的第一电极；在第一层间介质层及第一电极上形成第二层间介质层；在第一层间介质层和第二层间介质层内形成与金属布线层连通的导电插塞；在第二层间介质层上形成覆盖所述导电插塞的绝缘层；刻蚀绝缘层和第二层间介质层至露出第一电极，形成沟槽；向沟槽内填充满相变材料，形成相变层；在绝缘层上形成覆盖相变层的金属层；刻蚀所述金属层和绝缘层至露出第二层间介质层和导电插塞，形成第二电极，所述第二电极与相变层连通。

可选的，形成所述绝缘层的方法为化学气相沉积法或物理气相沉积法。

可选的，所述绝缘层的材料为二氧化硅、氧化铝、碳氮化物、二氧化钛、氧化铪、氧化锆、氧化钨或氧化钽。

可选的，所述绝缘层厚度为50～1000埃。

可选的，所述绝缘层厚度为300～500埃。

可选的，所述相变层的构成材料为选自Ge、Sb和Te中至少两种。

可选的，所述形成相变层的方法为化学气相沉积法或物理气相沉积法。

可选的，所述第一电极材料包含钛、钨、铂、氮化钛、钛钨化物或钛铝氮化物。

可选的，所述第二电极材料包含铝、铜、金或钨。

可选的，所述第一层间介质层和第二层间介质层的材料为氧化硅或氮化硅。

与现有技术相比，本发明的技术方案具有以下优点：

通过在形成相变层之前，先形成覆盖导电插塞的绝缘层，有效防止了在后续研磨相变材料形成相变层过程中，研磨液与相变层、第一电极、金属布线层和导电插塞形成电化学反应回路，从而避免相变层发生电化学腐蚀现象，提高了相变存储器的可靠性。

附图说明

图1为相变存储器的结构示意图；

图2至图5为现有工艺形成相变存储器的过程示意图；

图6为现有工艺形成相变存储器发生腐蚀的原因示意图；

图7为本发明形成方法的具体实施例流程示意图；

图8至图16为本发明形成方法的具体实施例示意图。

具体实施方式

发明人发现在现有工艺制备相变存储器的过程中，如图6所示，当对相变材料进行平坦化研磨时，由于研磨液216带有正负离子，具有导电性，使得研磨液216与相变层214、第一电极208、金属布线层202和导电插塞210构成闭合回路，又因为研磨液216具有一定的酸碱性，当导电插塞210与相变层214两种不同的导电材料浸在研磨液216时，两者会产生一定的电势差，使得电子在该闭合回路中运动，形成一个电化学反应通路。从而使相变层214在化学机械研磨过程中，发生电化学腐蚀现象，影响了相变存储器的可靠性。

针对上述问题，发明人提出了一种解决方案，具体为：如图7所示，一种相变存储器的形成方法，包括如下步骤：

执行步骤S11，提供半导体衬底，所述半导体衬底上依次形成有金属布线层和第一层间介质层，所述第一层间介质层包围金属布线层，所述第一层间介质层内形成有与金属布线层连通的第一电极；

执行步骤S12，在第一层间介质层及第一电极上形成第二层间介质层；

执行步骤S13，在第一层间介质层和第二层间介质层内形成与金属布线层连通的导电插塞；

执行步骤S14，在第二层间介质层上形成覆盖导电插塞的绝缘层；

执行步骤S15，刻蚀绝缘层和第二层间介质层至露出第一电极，形成沟槽；

执行步骤S16，向沟槽内填充满相变材料，形成相变层；

执行步骤S17，在绝缘层上形成覆盖相变层的金属层；

执行步骤S18，刻蚀所述金属层和绝缘层至露出第二层间介质层和导电插塞，形成第二电极，所述第二电极与相变层连通。

本发明的实施例通过在形成相变层之前，先形成覆盖电极的绝缘层，防止后续研磨相变层材料形成相变层时，研磨液与相变层、第一电极、金属布线层和导电插塞形成电化学反应的回路，从而有效避免相变层发生腐蚀现象，提高了相变存储器的可靠性。

下面结合附图对本发明的具体实施方式做详细的说明。

图8至图16为本发明具体实施例示意图。如图8所示，提供半导体衬底700，所述半导体衬底700上依次形成有金属布线层702和第一层间介质层704，所述第一层间介质层704包围金属布线层702，所述第一层间介质层704内形成有与金属布线层702连通的第一电极708。

具体形成上述膜层的工艺如下：采用化学气相沉积法或物理气相沉积法在半导体衬底700上形成金属层；在所述金属层上形成第一光刻胶层(未示出)，定义出底部电极图形；以所述第一光刻胶层为掩膜，沿图形刻蚀所述金属层，形成金属布线层702；在半导体衬底700上形成覆盖金属布线层702的第一层间介质层704，平坦化所述第一层间介质层704；在所述第一层间介质层704上形成第二光刻胶层(未示出)，定义出第一电极图形；以所述第二光刻胶层为掩膜，沿图形刻蚀第一层间介质层704至露出所述金属布线层702，形成通孔；向所述通孔内填充满第一电极材料，用化学机械研磨法平坦化第一电极材料至露出第一层间介质层704，形成第一电极708。

本实施例中，所述第一电极708采用具有较高电阻率的导电材料，例如钛、钨、铂、氮化钛、钛钨化物或钛铝氮化物，目的是当电流通过时，第一电极708能够瞬间发热，促使位于第一电极708上方的相变层发生相变。

本实施例中，所述第一电极708可以制成各种形状，如以较小的截面积与相变层接触，则第一电极708与相变层的接触电阻会变大，从而增大发热效率，降低功耗。

本实施例中，所述半导体衬底700可以是已经完成CMOS前段工艺的衬底，也可以包含隔离结构、电容、二极管等元件的衬底，为简化示意图，图中仅以平整衬底表示。

本实施例中，所述第一层间介质层704的材料为含硅的化合物，如氧化硅或氮化硅；所述第一层间介质层704的形成方法为高密度等离子(HDP：highdensity plasma)生长方法或高深宽比(HARP：high aspect ratio process)生长方法。

本实施例中，在形成金属层之前可以先在半导体衬底700上形成绝缘层，如二氧化硅，防止金属层中的金属离子扩散到半导体衬底700内部，从而更好地保护半导体衬底700。

如图9所示，在第一层间介质层704上形成覆盖第一电极708的第二层间介质层706。

本实施例中，所述第二层间介质层706的材料及形成方法如第一层间介质层704所述。

如图10所示，在第一层间介质层704和第二层间介质层706内形成与金属布线层702连通的导电插塞710。具体形成工艺为：在第二层间介质层706上形成第三光刻胶层(未示出)，定义电极图形；以所述第三光刻胶层为掩膜，沿电极图形刻蚀第二层间介质层706和第一层间介质层704至露出金属布线层702，形成通孔；向通孔内填充满导电物质，用化学机械研磨法研磨导电物质至露出第二层间介质层706，形成导电插塞710。

本实施例中，所述导电插塞710材料采用钨或铝、铜、钛钨化合物等导电材料；所述向通孔内填充满导电物质的方法采用化学气相沉积法或金属溅射法或电镀法。

如图11所示，在所述第二层间介质层706上形成覆盖导电插塞710的绝缘层712。

本实施例中，所述绝缘层712采用化学气相沉积法形成，所述绝缘层712采用的材料包含二氧化硅、氧化铝、碳氮化物、二氧化钛、氧化铪、氧化锆、氧化钨或氧化钽。所述绝缘层712厚度为50～1000埃，优选为300～500埃。

如图12所示，刻蚀所述绝缘层712和第二层间介质层706至露出第一电极708，形成沟槽。具体形成工艺如下：在绝缘层712上形成第四光刻胶层(未示出)，定义出沟槽图形；以所述第四光刻胶层为掩膜，沿图形刻蚀所述绝缘层712和第二层间介质层706至露出第一电极708，形成沟槽。

本实施例中，所述刻蚀方法可以采用干法刻蚀法或湿法刻蚀法。

如图13所示，向沟槽内填充满相变材料714。

本实施例中，向沟槽内填充满相变材料714的方法为溅射法或化学气相沉积法或电镀法。所述相变材料714的构成元素包含从Ge、Sb、Te中选择至少两种，例如，把GeSb₂Te₄、GeSb₂Te₅、Ge₆Sb₂Te₉或者ZnSb_xTe_y、ZnGe_xTe_y、ZnGe_xSb_yTe_z、GeSb_xTe_y作为主要构成材料。其中，GeSb₂Te₄、GeSb₂Te₅、Ge₆Sb₂Te₉具有相变速度快的优点，ZnSb_xTe_y、ZnGe_xTe_y、ZnGe_xSb_yTe_z、GeSb_xTe_y则具有机械强度高的优点。

如图14所示，研磨所述相变材料至露出绝缘层712，形成相变层716；所述相变层716与第一电极708相连通。

本实施例中，采用化学机械研磨法对相变材料进行研磨，直至露出绝缘层712。由于导电插塞710被绝缘层712所覆盖，因此在研磨相变材料时，不会因为研磨液的接触，使相变材料、第一电极708和金属布线层702、导电插塞710构成电化学反应回路，从而阻止在导电插塞710和相变材料之间产生电化学反应，避免相变层716发生腐蚀现象。

如图15所示，在绝缘层712上形成覆盖相变层716的金属层718。

本实施例中，所述金属层718材料为铝或铜、金等导电材料，形成方法采用常规的沉积工艺处理，如化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、或物理气相沉积(PVD)。

如图16所示，刻蚀所述金属层和绝缘层712至露出第二层间介质层706和导电插塞710，形成第二电极720，所述第二电极720与相变层716相连通。具体形成工艺如下：在金属层上形成第五光刻胶层，定义出第二电极图形；以第五光刻胶层为掩膜，沿图形刻蚀金属层和绝缘层712至露出第二层间介质层706，形成第二电极720。

本实施例中，所述刻蚀金属层718和绝缘层712的方法采用湿法刻蚀法或干法刻蚀法。

本发明的实施例，通过在形成相变层之前，先形成覆盖导电插塞的绝缘层，有效避免了在研磨相变材料形成相变层时导电插塞、研磨液和相变材料构、金属布线层形成电化学反应回路，防止在导电插塞和相变层之间产生电化学反应，从而解决相变层发生腐蚀的问题，提高相变存储器的可靠性。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动和修改，因此本发明的保护范围应当以权力要求所限定的范围为准。

Claims

1.一种相变存储器的形成方法，其特征在于，包括如下步骤：

提供半导体衬底，所述半导体衬底上依次形成有金属布线层和第一层间介质层，所述第一层间介质层包围金属布线层，所述第一层间介质层内形成有与金属布线层连通的第一电极；

在第一层间介质层及第一电极上形成第二层间介质层；

在第一层间介质层和第二层间介质层内形成与金属布线层连通的导电插塞；

在第二层间介质层上形成覆盖所述导电插塞的绝缘层；

刻蚀绝缘层和第二层间介质层至露出第一电极，形成沟槽；

向沟槽内填充满相变材料，形成相变层；

在绝缘层上形成覆盖相变层的金属层；

刻蚀所述金属层和绝缘层至露出第二层间介质层和导电插塞，形成第二电极，所述第二电极与相变层连通。

2.根据权利要求1所述的形成方法，其特征在于，形成所述绝缘层的方法为化学气相沉积法或物理气相沉积法。

3.根据权利要求2所述的形成方法，其特征在于，所述绝缘层的材料为二氧化硅、氧化铝、碳氮化物、二氧化钛、氧化铪、氧化锆、氧化钨或氧化钽。

4.根据权利要求3所述的形成方法，其特征在于，所述绝缘层厚度为50～1000埃。

5.根据权利要求4所述的形成方法，其特征在于，所述绝缘层厚度为300～500埃。

6.根据权利要求1所述的形成方法，其特征在于，所述相变层的构成材料为选自Ge、Sb和Te中至少两种。

7.根据权利要求1所述的形成方法，其特征在于，所述形成相变层的方法为化学气相沉积法或物理气相沉积法。

8.根据权利要求1所述的形成方法，其特征在于，所述第一电极材料包含钛、钨、铂、氮化钛、钛钨化物或钛铝氮化物。

9.根据权利要求1所述的形成方法，其特征在于，所述第二电极材料包含铝、铜、金或钨。

10.根据权利要求1所述的形成方法，其特征在于，所述第一层间介质层和第二层间介质层的材料为氧化硅或氮化硅。