CN103545107A - 用于薄膜电学性能测试的串联平行板电容器及其制备方法 - Google Patents

Abstract

本发明涉及一种用于薄膜电学性能测试的串联平行板电容器及其制备方法。该方法是将设计有大小不同孔的掩膜板覆盖在制备好的薄膜上表面，利用离子束溅射法在薄膜表面上溅射表面积不同的大小上电极，溅射过程中保持掩膜板与薄膜表面贴合；由此形成包括以大上电极/介电层/下电极和小上电极/介电层/下电极构成的第一电容器和第二电容器；两电容器串联构成串联平行板电容器。利用大小上电极对薄膜电学性能测试时，两探针分别与被测薄膜大、小上电极接触即可。本发明克服了现有技术在腐蚀或刻蚀过程中不可避免会损伤薄膜、损坏衬底、腐蚀或刻蚀程度不易控制；及现有遮挡法中影响制备薄膜质量，损伤衬底；使得测量结果误差较大的问题。

Description

用于薄膜电学性能测试的串联平行板电容器及其制备方法

技术领域

本发明涉及一种电子材料与电子器件技术，具体地涉及一种用于薄膜材料电学性能测试的串联平行板电容器及其制备方法，属于电子材料与电子器件技术领域。

背景技术

近年来，具有优异电学性能的薄膜材料越来越受到人们的关注，薄膜材料的制备方法也越发成熟，比如有脉冲激光沉积法(PLD)，磁控溅射法(Magnetron Sputtering)、金属有机化学气相沉积法(MOCVD)、溶胶-凝胶法(Sol-gel)等。在研发和生产过程中，对生长在导电衬底比如（111）Pt/Ti/SiO₂/Si上的薄膜进行电学性能测试时，现普遍采用的方法有腐蚀或刻蚀法、遮挡法等。腐蚀或刻蚀法的具体做法是对已经制备好的薄膜材料先在该薄膜表面镀上导电金属形成上电极，然后通过腐蚀或刻蚀工艺去掉所述薄膜导电衬底上很小的一部分薄膜，使导电衬底露出，露出部分的电极面积达到足够用于连接电极引线，将这露出的一部分导电衬底作为下电极；则形成上电极/介电层/下电极这种夹心结构的标准平行板电容器，如图1所示，用这种电容器来对薄膜进行介电常数、电滞回线、漏电流等电学性能的测量；其腐蚀或刻蚀工艺制作的标准平行板电容器的电容可由以下公式计算得出：

其中C₀为标准平行板电容器的有效电容值，ε₀为真空介电常数，ε_r为相对介电常数，S₀为上电极的面积，d为介电层厚度。所述腐蚀或刻蚀法的不足在于：其一，腐蚀或刻蚀过程中不可避免会损伤薄膜；其二，腐蚀或刻蚀程度不易控制，如腐蚀不足在衬底表面会残留薄膜，如过分腐蚀会破坏衬底；这两种情况都会对薄膜电学性能测试造成影响，比如使得根据（1）式计算原理测试得到的电容值偏离实际薄膜电容值，增大其测量误差；因而腐蚀或刻蚀法使其测试工艺变得复杂。遮挡法是指在某些制备薄膜材料的方法中，可以在沉积薄膜前遮挡部分衬底，使遮挡这部分衬底表面不沉积薄膜，最终以裸露的导电衬底、制备的薄膜材料和镀在薄膜表面的导电金属上电极形成的标准平行板电容器来对薄膜进行电学性能测试，其标准平行板电容器的有效电容值同样根据（1）式计算得到。遮挡法的不足在于：对于某些制备薄膜方法比如Sol-gel法，如果先遮挡部分衬底会使薄膜铺展得不均匀，影响薄膜质量；而且对于任何成膜方法，在遮挡衬底时可能会对衬底造成损伤或者遮挡不充分使遮挡部分也沉积了薄膜，从而最终影响薄膜电学性能的测试结果，造成较大测量误差。提供一种制备工艺简单、测量误差小的串联平行板电容器；采用该电容器来对薄膜电学性能进行测试时达到既不损伤制备的薄膜材料、又不损坏衬底、以及减小测量误差的目的，这正是本发明的任务所在。

发明内容

本发明的目的正是为了克服现有技术中所存在的缺陷和不足，提供一种用于薄膜材料电学性能测试的串联平行板电容器及其制备方法。该方法是采用设计好的掩膜板，将掩膜板覆盖在薄膜上表面，利用传统离子束溅射法在薄膜表面上溅射表面积不同的大小上电极；由此形成的两大小上电极分别与介电层、下电极构成两个串联结构的平行板电容器；利用串联平行板电容器的一大一小上电极对薄膜材料进行电学性能测试，解决了现有腐蚀法或刻蚀法在腐蚀或刻蚀过程中不可避免会损伤薄膜、损坏衬底，腐蚀或刻蚀程度不易控制；以及现有遮挡法中影响制备的薄膜质量，损伤衬底，而使得测量结果误差较大的问题。

为实现上述目的，本发明是通过下述技术措施构成的技术方案来实现的。

本发明提供的一种用于薄膜电学性能测试的串联平行板电容器，包括表面积不同的大上电极和小上电极，介电层和下电极；其中，大上电极、介电层和下电极构成第一电容器，小上电极、介电层和下电极构成第二电容器；所述第一电容器与第二电容器为串联结构，由此形成以大上电极/介电层/下电极和小上电极/介电层/下电极构成的用于薄膜电学性能测试的串联平行板电容器；所述大上电极和小上电极均是在被测试薄膜上表面溅射形成的；测试时两测试探针分别接触在大上电极和小上电极上，测试线与外加电压连接即可进行测试。

上述技术方案中，所述表面积不同的大上电极和小上电极的面积至少相差100倍。

上述技术方案中，所述大上电极和小上电极是采用设计好的掩膜板覆盖在薄膜上表面与薄膜表面紧密贴合，并利用离子束溅射法溅射形成的。

上述技术方案中，在所述掩膜板上分布着大小不同的孔，其中，第一孔大于第二孔，第二孔大于第三孔，第三孔大于第四孔，第四孔大于第五孔。

上述技术方案中，所述掩膜板上第一孔与第三孔、第四孔、第五孔的三组孔面积至少相差100倍，第二孔与第五孔的一组孔面积至少也相差100倍。

上述技术方案中，所述掩膜板上大小不同的孔按周期性规律分布，其中一个周期的孔分布中，两个第一孔和两个第二孔在行和列上交替分布，且两个第一孔周围均嵌套有第五孔构成的圆环，第二孔周围嵌套有第三孔构成的圆环和第二孔周围嵌套有第四孔构成的圆环。

上述技术方案中，所述掩膜板上大小不同的孔为圆形、或长方形、或正方形等。

上述技术方案中，所述利用掩膜板覆盖在薄膜上表面溅射形成的大上电极和小上电极的形状、面积大小分别与掩膜板上大小孔的设计形状、孔面积相对应。

依本发明提供的一种用于薄膜电学性能测试的串联平行板电容器的制备方法，是采用设计好的掩膜板，利用传统离子束溅射法在作为介电层的薄膜上表面溅射形成表面积不同的大上电极和小上电极，以衬底上表面的导电层作为下电极，包括以下工艺步骤：

（1）首先采用传统溶胶-凝胶法制备薄膜，再将设计好的具有大小不同孔的掩膜板覆盖在制备好的薄膜上表面，使掩膜板上大小不同的孔分布在薄膜表面上方，溅射过程中保持掩膜板与薄膜表面紧密贴合；

（2）将步骤（1）中覆盖有掩膜板且生长了薄膜的衬底放在离子束溅射仪的载样台上，然后接通溅射仪电源、调节好溅射仪参数开始溅射；

（3）溅射完成后，移去掩膜板，取出样品，此时在作为介电层的薄膜表面上溅射形成了表面积不同的大上电极和小上电极；

（4）将上述在薄膜表面上溅射形成的大上电极和小上电极分别与介电层、下电极构成第一电容器和第二电容器，两电容器为串联结构；则形成以大上电极/介电层/下电极和小上电极/介电层/下电极构成的串联平行板电容器；测试时将两测试探针分别接触在大上电极和小上电极上，测试线接通外加电压，即能对薄膜电学性能进行测试。

上述技术方案中，所述表面积不同的大上电极和小上电极的面积至少相差100倍。

上述技术方案中，所述掩膜板上分布的大小孔中，第一孔大于第二孔，第二孔大于第三孔，第三孔大于第四孔，第四孔大于第五孔；第一孔与第三孔、第四孔、第五孔的三组孔面积至少相差100倍，第二孔与第五孔的一组孔面积至少也相差100倍。

上述技术方案中，所述掩膜板（15）上大小不同的孔为圆形，或长方形、或正方形。

上述技术方案中，在所述薄膜表面上溅射的大上电极和小上电极的表面积分别与掩膜板上大小孔的设计形状、孔面积相对应。

上述技术方案中，所述掩膜板上大小不同的孔按周期性规律分布，其中一个周期的孔分布中，两个第一孔和两个第二孔在行和列上交替分布，且两个第一孔周围均嵌套有第五孔构成的圆环，第二孔周围嵌套有第三孔构成的圆环和和第二孔周围嵌套有第四孔构成的圆环。

本发明的基本设计思想是：结合电容计算公式和电容器串联原理，提出理论上可行的第一电容器和第二电容器的上电极表面积相差至少100倍的大小电极，即一大一小的上电极结构；并设计加工出孔面积相差至少100倍、孔规律分布的掩膜板；第一电容器和第二电容器串联构成用于薄膜电学性能测试的串联平行板电容器。

用于薄膜电学性能测试的串联平行板电容器的电容值计算公式由下式表示：

$\frac{1}{C_{\mathrm{eff}}}=\frac{1}{C_1}+\frac{1}{C_2},---\left(2\right)$

其中： $C_1=\frac{{\mathrm{\ϵ}}_0{\mathrm{\ϵ}}_r{S}_1}{d},C_2=\frac{{\mathrm{\ϵ}}_0{\mathrm{\ϵ}}_r{S}_2}{d},$

C_eff为C₁第一电容器和C₂第二电容器构成的串联平行板电容器的有效电容值，C₁为第一电容器的电容值，C₂为第二电容器的电容值，ε₀为真空介电常数，ε_r为相对介电常数，S₁为大上电极的面积，S₂为小上电极的面积，d为介电层厚度。

由于第一电容器的大上电极与第二电容器的小上电极其面积至少相差100倍，即:S_1≥100S₂，

由 $C_1=\frac{{\mathrm{\ϵ}}_0{\mathrm{\ϵ}}_r{S}_1}{d},C_2=\frac{{\mathrm{\ϵ}}_0{\mathrm{\ϵ}}_r{S}_2}{d},$ 所以：C_1≥100C₂，

又因为 $\frac{1}{C_{\mathrm{eff}}}=\frac{1}{C_1}+\frac{1}{C_2},$ 所以： $\frac{1}{C_{\mathrm{eff}}}\≈\frac{1}{C_2},$ 即：C_eff≈C₂

因为标准电容器上电极的面积S₀和小上电极面积S₂相等，即S₀=S₂，

由 $C_0=\frac{{\mathrm{\ϵ}}_0{\mathrm{\ϵ}}_r{S}_0}{d},C_2=\frac{{\mathrm{\ϵ}}_0{\mathrm{\ϵ}}_r{S}_2}{d},$ 得C₀=C₂，

又因为C_eff≈C₂，

所以有：C_eff≈C₀

其中C₀为标准电容器的有效电容值，S₀为上电极的面积。

以上公式推导证明采用一大一小上电极形成的一大一小串联电容器来进行薄膜电学性能的测试，其测试结果与采用上电极为导电金属电极和下电极为腐蚀或刻蚀导电衬底上很小的一部分薄膜形成的标准平行板电容器结构来对薄膜进行介电常数、电滞回线、漏电流等电学性能的测试结果相符。如果S₁与S₂相差不大或相等，由于薄膜中的电场分布不均匀，会造成实际测试结果与串联电容原理计算结果不吻合，最终导致测试结果与标准平行板电容器测试结果不一致，不具有实际应用价值。

本发明与现有技术相比具有以下优点及有益的技术效果：

1、本发明的串联平行板电容器的结构设计思路是：结合电容计算公式和电容器串联原理，提出理论上可行的两上电极表面积相差至少100倍的串联平行板电容器来对薄膜电学性能进行测试。

2、本发明的串联平行板电容器是根据提出的一大一小上电极表面积相差至少100倍进行设计，并采用自行设计的具有大小不同的孔、且孔面积相差至少100倍、并按照周期性规律分布的掩膜板，利用传统离子束溅射法在薄膜表面溅射形成表面积不同的大小上电极，大小上电极与介电层、下电极构成了串联平行板电容器；利用该串联平行板电容器对薄膜电学性能测量的结果与现有的标准平行板电容器对薄膜电学性能测量的结果相符。

3、本发明的串联平行板电容器对薄膜电学性能的测量结果不仅与现有标准平行板电容器对薄膜电学性能的测量结果相符，关键是还能减小对薄膜电学性能测量的误差。

4、本发明的串联平行板电容器对薄膜电学性能的测量不影响薄膜材料制备过程中薄膜的生长。

5、本发明的串联平行板电容器对薄膜电学性能的测量，既克服了现有标准平行板电容器制备过程中难免会损伤制备的薄膜材料、损坏衬底等缺陷；且制备工艺简单可行。

附图说明

图1为现有标准平行板电容器结构示意图；

图2为本发明的串联平行板电容器结构示意图；

图3为本发明设计的掩膜板结构示意图；其中，虚线所示为一个周期的孔分布结构示意图；

图4为图3中掩膜板的一个周期的孔分布放大结构示意图；

图5为本发明所制备串联平行板电容器大小上电极时，其掩膜板与薄膜、衬底形成的结构模型图；

图6为实施例采用本发明串联平行板电容器和腐蚀法制备的现有标准平行板电容器对生长在Pt/Ti/SiO₂/Si衬底上的掺锰铁酸铋(BFMO)薄膜同时进行电学性能测试的模型示意图；

图7为采用本发明串联平行板电容器和现有标准平行板电容器测试得到的薄膜（BFMO）的ε_r随测试频率变化的曲线；其中，A表示连接本发明串联平行板电容电极，B表示连接现有标准平行板电容电极；A小图表示采用本发明串联平行板电容器测试5次得到的薄膜（BFMO）的ε_r随测试频率变化的曲线；B小图表示采用有标准平行板电容器测试5次得到的薄膜（BFMO）的ε_r随测试频率变化的曲线；

图8为采用本发明串联平行板电容器和现有标准平行板电容器测试得到的薄膜（BFMO）的tanδ随测试频率变化的曲线；其中，A表示连接本发明串联平行板电容电极，B表示连接现有标准平行板电容电极；A小图表示采用本发明串联平行板电容器测试5次得到的薄膜（BFMO）的tanδ随测试频率变化的曲线；B小图表示采用有标准平行板电容器测试5次得到的薄膜（BFMO）的tanδ随测试频率变化的曲线；

图9为采用本发明串联平行板电容器和现有标准平行板电容器测试得到的薄膜（BFMO）的电滞回线；其中，A表示连接本发明串联平行板电容电极，B表示连接现有标准平行板电容电极；A小图表示采用本发明串联平行板电容器测试5次得到的薄膜（BFMO）的电滞回线；B小图表示采用有标准平行板电容器测试5次得到的薄膜（BFMO）的电滞回线；

图10为采用本发明串联平行板电容器和现有标准平行板电容器测试得到的薄膜（BFMO）的漏电流随外加电场变化的曲线；其中，A表示连接本发明串联平行板电容电极，B表示连接现有标准平行板电容电极；A小图表示采用本发明串联平行板电容器测试5次得到的薄膜（BFMO）的漏电流随外加电场变化的曲线；B小图表示采用有标准平行板电容器测试5次得到的薄膜（BFMO）的漏电流随外加电场变化的曲线。

图中，1上电极，2介电层，3下电极，4大上电极，5小上电极，6两个测试探针，7测试线，8孔的一个周期，9第一孔，10第二孔，11第三孔，12第四孔，13第五孔，14衬底，15掩膜板，C₁第一电容器，C₂第二电容器。

具体实施方式

下面结合附图并用具体实施例对本发明作进一步详细说明，但并不意味着是对本发明保护范围的任何限制。

图1中，现有标准平行板电容器，包括上电极1，介电层2和下电极3构成标准平行板电容器C₀，测试时两测试探针6分别接触在上电极1和腐蚀裸露的下电极3上，测试线7连接外加电压V。

本发明图2中的串联平行板电容器，包括表面积不同的大上电极4和小上电极5、介电层2和下电极3；其中，大上电极4、介电层2和下电极3构成第一电容器C₁；小上电极5、介电层2和下电极3构成第二电容器C₂；第一电容器与第二电容器为串联结构，由此形成包括以大上电极4/介电层2/下电极3和小上电极5/介电层2/下电极3结构的用于薄膜电学性能测试的串联平行板电容器；大上电极4和小上电极5均在被测试的薄膜上表面；测试时两测试探针6分别接触在大上电极4和小上电极5上，测试线7连接外加电压V。

图3中，所述掩膜板15上分布着大小不同的孔，且大小不同的孔按周期性规律分布，其中，虚线所示为一个周期8的孔分布结构示意图。

图4中，表示图3中一个周期8的孔分布放大结构图，其中，两个第一孔9和两个第二孔10在行和列上交替分布，第一孔9周围嵌套有两圈第五孔13构成的圆环，第二孔10周围嵌套有第三孔11和第四孔12构成的圆环。

图5中，由硅（Si）、二氧化硅（SiO₂）、钛（Ti）、铂（Pt）构成衬底14，掺锰铁酸铋（BFMO）薄膜作为介电层2；衬底14、介电层2和掩膜板15构成制备大小上电极时的结构模型图，其中掩模板上第一孔9和第五孔13按照图4中的分布规律排列。

图6中，本发明实施例串联平行板电容器和腐蚀法制备的现有标准平行板电容器同时对薄膜进行电学性能测试的模型图，其中Pt/Ti/SiO₂/Si构成衬底14，介电层2为掺锰铁酸铋（BFMO）薄膜；用所述串联平行板电容器测试薄膜电学性能时，两个测试探针6分别接触大上电极4和小上电极5，测试线7与外加电压V连接。利用腐蚀法制备的现有标准平行板电容器对薄膜性能进行测试时，两个测试探针6分别一个接小上电极5，此时小上电极5即相当于标准平行板电容器的上电极1，一个接腐蚀裸露的下电极3，测试线7同时与外加电压V连接。

实施例

本实施例中所述离子束溅射仪采用KYKY SBC-12，其溅射参数真空度为7Pa，溅射电流为4mA，溅射时间为30秒；溅射次数为15次；所述掩膜板15采用不锈钢材料通过机械加工制成的，其大小不同孔为圆孔，由（111）Pt/Ti/SiO₂/Si组成衬底14；所述薄膜为掺锰铁酸铋（BFMO）材料。其操作步骤如下：

（1）首先采用传统溶胶-凝胶（Sol-gel）法在衬底14上制备出纯相且致密均匀的薄膜，再将设计加工好的具有大小不同孔，且孔按周期性规律分布的掩膜板15覆盖在制备好的薄膜上表面，使掩膜板15上大小不同的孔分布在薄膜表面上方，溅射过程中保持掩膜板15与薄膜表面紧密贴合；其中，掩膜板15上第一孔9圆孔的半径为0.2cm，面积S9为0.12566cm²，第二孔10半径为0.1cm，面积S10为0.03142cm²，第三孔11半径为0.02cm，面积S11为0.00126cm²，第四孔12半径为0.015cm，面积S12为0.00071cm²，第五孔13半径为0.01cm，面积S13为0.00031cm²；第一孔9与第三孔11、第四孔12、第五孔13的孔面积至少相差100倍，第二孔10与第五孔13的孔面积至少也相差100倍。

（2）将步骤（1）中覆盖有掩膜板15并且生长了薄膜的衬底14放在离子束溅射仪的载样台上，然后接通溅射仪电源、调节好溅射参数进行溅射；重复溅射多次，使溅射的大小上电极厚度在80nm至200nm范围以满足测试条件；

（3）溅射完成后，移去掩膜板15，取出样品，即在薄膜上表面溅射形成了表面积不同的大上电极4和小上电极5，大小上电极材料均为金（Au），大上电极4和小上电极5的表面积分别与所设计的掩膜板15上大小不同圆孔的孔面积相对应，且形状一致；

（4）将上述在薄膜（BFMO）表面上溅射形成的大上电极4和小上电极5分别与介电层2、下电极3构成第一电容器C₁和第二电容器C₂，两电容器为串联结构；则形成以大上电极4/介电层2/下电极3和小上电极5/介电层2/下电极3构成的串联平行板电容器；测试时将两测试探针6分别接触在大上电极4和小上电极5上，测试线7接通外加电压V，即可对薄膜电学性能进行测试。

（5）采用常规HP4294A阻抗仪对薄膜（BFMO）进行介电性能测试，按图6所示测试结构图，将两测试探针6分别接触在小上电极5和大上电极4上，测试线7与外加阻抗仪接通，即可对所述薄膜（BFMO）的介电常数和介电损耗进行测试；获得采用所述串联平行板电容器对薄膜介电常数和介电损耗的测量结果，如图7和图8所示；

（6）与此同时，采用腐蚀法腐蚀作为介电层2的薄膜，将溅射好上电极1此时即为小上电极5的薄膜一角腐蚀一小部分使导电衬底裸露，将裸露部分的导电衬底作为下电极3，并且使裸露的下电极3足够能放置测试探针，以便测试，腐蚀时尽量腐蚀掉残留的掺锰铁酸铋（BFMO）薄膜，同时尽量减小对下电极3的损坏；

（7）同样采用常规HP4294A阻抗仪对薄膜（BFMO）进行介电性能测试，将两个测试探针6中的一个探针接触腐蚀裸露的下电极3，使探针与下电极3接触良好，另一个测试探针6接触小上电极5，测试线7与外加阻抗仪接通，即可对所述薄膜（BFMO）的介电常数和介电损耗进行测试，获得采用所述标准平行板电容器对薄膜介电常数和介电损耗的测量结果，如图7和图8所示；

重复以上测试步骤（5）4次，共得到薄膜（BFMO）介电常数ε_r和介电损耗tanδ的5次测试结果，如图7中A小图和图8中A小图所示；最后将得到的5次结果进行比较；比较分析表明5次测试结果一致；重复以上测试步骤（7）4次，共得到薄膜（BFMO）介电常数ε_r和介电损耗tanδ的5次测试结果；如图7中B小图和图8中B小图所示，最后将得到的5次结果进行比较；比较分析表明5次测试结果一致；图7和图8是采用串联平行板电容器和现有标准平行板电容器对薄膜进行5次测试结果中的一组，表示薄膜（BFMO）介电常数ε_r和介电损耗tanδ随测试频率变化的曲线，其中A为采用本发明串联平行板电容器电极进行测试的结果；B为采用现有标准平行板电容器电极进行测试的结果。实验证明接一大上电极4和一小上电极5测得的薄膜（BFMO）ε_r和tanδ与接上电极1即小上电极5和腐蚀裸露的下电极3时测量得到ε_r、tanδ相符，即采用本发明串联平行板电容器电极对BFMO薄膜的介电性能测试结果与采用现有标准平行板电容器电极的测试结果相符。

同样，采用常规铁电测试系统对薄膜（BFMO）进行电滞回线和漏电流的测试，即对制备好大小上电极的薄膜进行电滞回线和漏电流的测试，其连接方式如图6所示，电极连接方式与介电性能测试时的连接方式相同，此时，测试线7与外加铁电测试系统接通；采用本发明串联平行板电容器重复测试5次，共得到薄膜（BFMO）电滞回线和漏电流的5次测试结果，如图9中A小图和图10中A小图所示；最后将得到的5次结果进行比较；比较分析表明5次测试结果一致。采用现有标准平行板电容器重复测试5次，共得到薄膜（BFMO）电滞回线和漏电流的5次测试结果，如图9中B小图和图10中B小图所示；最后将得到的5次结果进行比较；比较分析表明5次测试结果一致；图9和图10是采用串联平行板电容器和现有标准平行板电容器对薄膜进行5次测试结果中的一组，表示薄膜(BFMO)的电滞回线和漏电流随外加电场变化的曲线，其中A为采用本发明串联平行板电容器电极进行测试的结果，B为采用现有标准平行板电容器电极进行测试的结果。实验证明接大上电极4和小上电极5测得的薄膜(BFMO)电滞回线和漏电流与接上电极1即小上电极5、腐蚀的下电极3时测量得到的电滞回线和漏电流结果相符，即采用本发明串联平行板电容器对BFMO薄膜的铁电性能测试结果与采用现有标准平行板电容器的测试结果相符。

经以上实施例验证实验测试结果表明采用本发明提出的串联平行板电容器与腐蚀或刻蚀工艺制作的现有标准平行板电容器对薄膜电学性能测试结果一致，说明测试方法可靠。因本发明方法其制作工艺更简易，尤其是不损伤功能薄膜层和衬底层，所以具有明显的技术优势和广泛的应用前景。

本发明实施例中所述掩膜板15是根据图3结构设计的，采用具有好的硬度和韧性的不锈钢材料通过机械加工制成的；因而可以使采用掩膜板覆盖在薄膜表面上溅射形成的大小上电极的形状、面积与掩膜板15上大小不同孔的形状、孔面积一致，用不锈钢材料还可以延长掩膜板使用时间；在满足硬度和韧性条件下，也可以选用其他材料来制备掩膜板；本实例中作为介电层的掺锰铁酸铋薄膜(BFMO)是采用溶胶-凝胶工艺和逐层退火的热处理方法制得的。本实例中所述掩膜板上的孔为圆形，按周期性规律分布，充分利用了掩膜板空间，大孔周围嵌套小孔圆环，这样能使沉积了作为介电层的薄膜衬底表面形成尽量多的大小上电极，数量多的大小上电极使研究者能对薄膜的电学性能进行多次测量，这样使得测试结果更为准确。

本发明所述掩膜板15大小不同孔的形状、孔面积和分布规律可以变化，比如孔的形状可以是实施例中的圆形，也可以是长方形或正方形等。孔的面积可以与实施例相同，也可以是其他面积值，但大小孔的孔面积值必须相差100倍及其以上；大小孔的分布规律可以是实施例中的周期性分布规律，也可以是矩阵或扇形的其他分布规律，也可以没有规律。

Claims (10)

1.一种用于薄膜电学性能测试的串联平行板电容器，包括上电极（1）、介电层（2）和下电极（3）；其特征在于所述上电极（1）包括表面积不同的大上电极（4）和小上电极（5）；其中，大上电极（4）、介电层（2）和下电极（3）构成第一电容器（C₁），小上电极（5）、介电层（2）和下电极（3）构成第二电容器（C₂）；所述第一电容器（C₁）与第二电容器（C₂）为串联结构，由此形成以大上电极（4）/介电层（2）/下电极（3）和小上电极（5）/介电层（2）/下电极（3）构成用于薄膜电学性能测试的串联平行板电容器；所述大上电极（4）和小上电极（5）均是在被测试薄膜上表面溅射形成的；测试时两测试探针（6）分别接触在大上电极（4）和小上电极（5）上，测试线（7）与外加电压（V）连接即可进行测试。

2.根据权利要求1所述的串联平行板电容器，其特征在于所述表面积不同的大上电极（4）和小上电极（5）的面积至少相差100倍。

3.根据权利要求1所述的串联平行板电容器，其特征在于所述大上电极（4）和小上电极（5）是采用设计好的掩膜板（15）覆盖在薄膜上表面与薄膜表面紧密贴合，利用离子束溅射法溅射形成的。

4.根据权利要求3所述的串联平行板电容器，其特征在于所述掩膜板（15）上分布着大小不同的孔，其中，第一孔（9）大于第二孔（10），第二孔（10）大于第三孔（11），第三孔（11）大于第四孔（12），第四孔（12）大于第五孔（13）；第一孔（9）与第三孔（11）、第四孔（12）、第五孔（13）的三组孔面积至少相差100倍，第二孔（10）与第五孔（13）的一组孔面积至少也相差100倍。

5.根据权利要求3或4所述的串联平行板电容器，其特征在于所述掩膜板（15）上大小不同的孔按周期性规律分布，其中一个周期（8）的孔分布中，两个第一孔（9）和两个第二孔（10）在行和列上交替分布，且两个第一孔（9）周围均嵌套有第五孔（13）构成的圆环，第二孔（10）周围嵌套有第三孔（11）构成的圆环和第四孔（12）构成的圆环。

6.根据权利要求3或4所述的串联平行板电容器，其特征在于所述掩膜板（15）上大小不同的孔为圆形、或长方形、或正方形；所述掩膜板（15）覆盖在薄膜上表面溅射形成的大上电极（4）和小上电极（5）的形状、面积大小分别与掩膜板（15）上大小孔的设计形状、孔面积相对应。

7.一种用于薄膜电学性能测试的串联平行板电容器的制备方法，其特征在于采用设计好的掩膜板（15），利用传统离子束溅射法在作为介电层（2）的薄膜上表面溅射形成表面积不同的大上电极（4）和小上电极（5），以衬底（14）上表面的导电层作为下电极（3），包括以下工艺步骤：

（1）首先采用传统溶胶-凝胶法制备薄膜，再将设计好的具有大小不同孔的掩膜板（15）覆盖在制备好的薄膜上表面，使掩膜板（15）上大小不同的孔分布在薄膜表面上方，溅射过程中保持掩膜板（15）与薄膜表面紧密贴合；

（2）将步骤（1）中覆盖有掩膜板（15）且生长了薄膜的衬底（14）放在离子束溅射仪的载样台上，然后接通溅射仪电源、调节好溅射仪参数开始溅射；

（3）溅射完成后，移去掩膜板（15），取出样品，此时在作为介电层（2）的薄膜表面上形成了表面积不同的大上电极（4）和小上电极（5）；

（4）将上述在薄膜表面上形成的大上电极（4）和小上电极（5）分别与介电层（2）、下电极（3）构成第一电容器（C₁）和第二电容器（C₂），两电容器为串联结构；则形成以大上电极（4）/介电层（2）/下电极（3）和小上电极（5）/介电层（2）/下电极（3）构成的串联平行板电容器；测试时将两测试探针（6）分别接触在大上电极（4）和小上电极（5）上，测试线（7）接通外加电压（V），即能对薄膜电学性能进行测试。

8.根据权利要求7所述的制备方法，其特征在于所述表面积不同的大上电极（4）和小上电极（5）的面积至少相差100倍；所述掩膜板（15）上分布的大小孔中，第一孔（9）大于第二孔（10），第二孔（10）大于第三孔（11），第三孔（11）大于第四孔（12），第四孔（12）大于第五孔（13）；第一孔（9）与第三孔（11）、第四孔（12）、第五孔（13）的三组孔面积至少相差100倍，第二孔（10）与第五孔（13）的一组孔面积至少也相差100倍。

9.根据权利要求7或8所述的制备方法，其特征在于在所述掩膜板（15）上大小不同的孔为圆形，或长方形、或正方形；所述薄膜表面上溅射的大上电极（4）和小上电极（5）的表面积分别与掩膜板（15）上大小孔的设计形状、孔面积相对应。

10.根据权利要求7或9所述的制备方法，其特征在于所述掩膜板（15）上大小不同的孔按周期性规律分布，其中一个周期（8）的孔分布中，两个第一孔（9）和两个第二孔（10）在行和列上交替分布，且两个第一孔（9）周围均嵌套有第五孔（13）构成的圆环，第二孔（10）周围嵌套有第三孔（11）构成的圆环和第四孔（12）构成的圆环。

Images