CN103544918B - 驱动电路 - Google Patents

驱动电路 Download PDF

Info

Publication number
CN103544918B
CN103544918B CN201310288606.5A CN201310288606A CN103544918B CN 103544918 B CN103544918 B CN 103544918B CN 201310288606 A CN201310288606 A CN 201310288606A CN 103544918 B CN103544918 B CN 103544918B
Authority
CN
China
Prior art keywords
transistor
electrically coupled
electric capacity
output terminal
driving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310288606.5A
Other languages
English (en)
Other versions
CN103544918A (zh
Inventor
孙伯彰
黄金海
黄思齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huaying Display Technology Co Ltd
Chunghwa Picture Tubes Ltd
Original Assignee
Fujian Huaying Display Technology Co Ltd
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huaying Display Technology Co Ltd, Chunghwa Picture Tubes Ltd filed Critical Fujian Huaying Display Technology Co Ltd
Priority to CN201310288606.5A priority Critical patent/CN103544918B/zh
Publication of CN103544918A publication Critical patent/CN103544918A/zh
Application granted granted Critical
Publication of CN103544918B publication Critical patent/CN103544918B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明是涉及一种驱动电路,其包含第一晶体管、电容、第二晶体管及充电电路。第一晶体管包含输入端、控制端及输出端,电容包含第一端及第二端,第二晶体管包含输入端、控制端及输出端。第一晶体管的输入端电性耦接于电压源,第一晶体管的输出端电性耦接于有机发光二极管,电容的第一端电性耦接于第一晶体管的控制端,第二晶体管的输入端电性耦接于电容的第二端,第二晶体管的控制端电性耦接于扫描线,第二晶体管的输出端电性耦接于第一晶体管的输出端,充电电路电性耦接于电容的第一端、电容第二端、扫描线及电流源。

Description

驱动电路
技术领域
本发明是有关于一种驱动电路,且特别是有关于一种有机发光二极管的驱动电路。
背景技术
在采用电流编码模式的显示面板中,至少包含两个驱动阶段。其一为数据写入(电流编码)阶段,在此阶段中,将透过数据电流对驱动电路中的电容进行充电,亦即将数据电压写入电容。其二为发光阶段,在此阶段中,显示面板将根据写入电容的数据电压来控制显示亮度。
于上述数据写入阶段中,当资料电流较大时,数据电流写入电容的时间短,不影响数据写入阶段的状况。然而,当显示面板欲显示低灰阶时,数据电流较小,导致数据电流写入电容的时间大幅度提升,如此,将严重延长数据写入阶段的持续时间,更甚者,将造成数据写入失败。
发明内容
本发明内容的一目的是在提供一种驱动电路,透过上述驱动电路在结构与操作上的配置,而能改善采用电流编码模式的显示面板中,当显示面板欲显示低灰阶时,由于数据电流较小,导致数据电流写入电容的时间大幅度提升的问题,进而将数据写入阶段的持续时间控制在一定时限内,而能避免数据写入失败的状况。
为达上述目的,本发明内容的一技术态样是关于一种驱动电路,用以驱动显示面板内的有机发光二极管,显示面板包含复数条扫描线,驱动电路包含第一晶体管、电容、第二晶体管及充电电路。进一步而言,第一晶体管包含输入端、控制端及输出端,电容包含第一端及第二端,第二晶体管包含输入端、控制端及输出端。于结构上,第一晶体管的输入端电性耦接于电压源,第一晶体管的输出端电性耦接于一有机发光二极管,电容的第一端电性耦接于第一晶体管的控制端,第二晶体管的输入端电性耦接于电容的第二端,第二晶体管的控制端电性耦接于该些扫描线其中一者,第二晶体管的输出端电性耦接于第一晶体管的输出端,充电电路电性耦接于电容的第一端、第二端、扫描线及电流源。
根据本发明一实施例,前述第二晶体管于一数据写入期间根据扫描线所提供的一第一扫描信号而关闭,充电电路于数据写入期间根据扫描线所传输的第一扫描信号而开启以对电容进行充电。
根据本发明一实施例,第一扫描信号为低位准信号。
根据本发明另一实施例,前述充电电路于数据写入期间根据电流源所提供的一第一电流以对电容进行充电。
根据本发明再一实施例,前述第二晶体管于一发光期间根据扫描线所提供的一第二扫描信号而开启,藉使电容提供一充电电压予第一晶体管的控制端与输出端之间。
根据本发明另一实施例,第二扫描信号为高位准信号。
根据本发明又一实施例,前述第一晶体管于发光期间根据充电电压以驱动有机发光二极管。
根据本发明另一实施例,前述充电电路包含第三晶体管及第四晶体管。进一步而言,第三晶体管包含输入端、控制端及输出端,第四晶体管包含输入端、控制端及输出端。于结构上,第三晶体管的控制端电性耦接于扫描线,第三晶体管的输出端电性耦接于电流源,第四晶体管的输入端电性耦接于电压源,第四晶体管的控制端电性耦接于电容的第二端,第四晶体管的输出端电性耦接于第三晶体管的输入端。
根据本发明又一实施例,于发光期间电压源提供有机发光二极管一第二电流,其中第二电流与电流源所提供的第一电流之间具有以下关系式:
其中IOLED为第二电流,Kn为第一晶体管之传导参数,Kp为第四晶体管的传导参数,Idata为第一电流。
根据本发明再一实施例,前述充电电路更包含第五晶体管。进一步而言,第五晶体管包含输入端、控制端及输出端。于结构上,第五晶体管的输入端电性耦接于第四晶体管的输入端与电压源,第五晶体管的控制端电性耦接于扫描线,第五晶体管的输出端电性耦接于电容的第一端。
附图说明
图1是绘示依照本发明一实施例的一种驱动电路的示意图。
图2是绘示依照本发明另一实施例的一种驱动波形的示意图。
图3是绘示依照本发明再一实施例的一种驱动电路的验证模型示意图。
其中:100:驱动电路
110:充电电路
500:扫描线
Cs:电容
Idata:电流源
M1:第一晶体管
M2:第二晶体管
M3:第三晶体管
M4:四晶体管
Kn:第一晶体管的传导参数
Kp:第四晶体管的传导参数M5:第五晶体管
OLED:有机发光二极管
T1:资料写入期间
T2:发光期间
VDD:电压源
Vscan:扫描信号
VSS:接地端
VTH:临界电压
W:通道宽
L:通道长
IOLED:有机发光二极管电流。
具体实施方式
为解决先前技术所存在的问题,本发明提供一种创新的驱动电路,此驱动电路绘示于图1中。如图所示,驱动电路100包含第一晶体管M1、电容Cs、第二晶体管M2及充电电路110。进一步而言,第一晶体管M1包含输入端、控制端及输出端,电容Cs包含第一端及第二端,第二晶体管M2包含输入端、控制端及输出端。
于结构上,第一晶体管M1的输入端电性耦接于电压源VDD,第一晶体管M1的输出端电性耦接于有机发光二极管OLED,电容Cs的第一端电性耦接于第一晶体管M1的控制端,第二晶体管M2的输入端电性耦接于电容Cs的第二端,第二晶体管M2的控制端电性耦接于扫描线500,第二晶体管M2的输出端电性耦接于第一晶体管M1的输出端,充电电路110电性耦接于电容Cs的第一端、电容Cs的第二端、扫描线500及电流源Idata
于实现本发明的实施例时,上述晶体管可为但不限于双接面晶体管(BipolarJunctionTransistor,BJT)、金氧半场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)、绝缘栅双极晶体管(InsulatedGateBipolarTransistor,IGBT)、…等。在图1中,是以金氧半场效应晶体管为例来说明本发明的结构配置,其次,该些晶体管中的奇数晶体管(诸如第一晶体管M1)为N型晶体管,该些晶体管中的偶数晶体管(诸如第二晶体管M2)为P型晶体管,然其并非用以限制本发明,任何熟习此技艺者在本发明实施例的精神下,当可依照实际需求以选择性地采用适当的组件来实现本发明。
藉由上述驱动电路100在结构上的配置,而能改善采用电流编码模式的显示面板中,当显示面板欲显示低灰阶时,由于数据电流较小,导致数据电流写入电容的时间大幅度提升的问题。
为更进一步说明本发明所提供的驱动电路的操作方式,请参阅图2,其是例示性地绘示一种驱动波形图。如图1与2所示,在数据写入期间T1,扫描线500所提供的第一扫描信号Vscan为高位准信号Vscan-high,第二晶体管M2根据扫描线500所提供的扫描信号而关闭,充电电路110根据扫描线500所提供的扫描信号而开启,从而,电容Cs的第二端与第一晶体管M1的输出端电性隔离,此时,将由充电电路110对电容Cs进行充电。
详细而言,于资料写入期间T1,充电电路110根据电流源Idata所提供的电流以对电容Cs进行充电。请继续参照图1与2,于发光期间T2,扫描线500所提供的第二扫描信号Vscan为低位准信号Vscan-low,第二晶体管M2根据扫描线500所提供的扫描信号而开启,藉使电容Cs提供充电电压VCS予第一晶体管M1的控制端与输出端之间,此时,第一晶体管M1的VGS等于电容Cs所提供的充电电压VCS,第一晶体管M1即可根据充电电压VCS以驱动有机发光二极管OLED。
此外,请参照图1,上开充电电路110包含第三晶体管M3及第四晶体管M4。进一步而言,第三晶体管M3包含输入端、控制端及输出端,第四晶体管M4包含输入端、控制端及输出端。于结构上,第三晶体管M3的控制端电性耦接于扫描线500,第三晶体管M3的输出端电性耦接于电流源Idata,第四晶体管M4的输入端电性耦接于电压源VDD,第四晶体管M4的控制端电性耦接于电容Cs的第二端,第四晶体管M4的输出端电性耦接于第三晶体管M3的输入端。
在本实施例中,充电电路100更包含第五晶体管M5。进一步而言,第五晶体管M5包含输入端、控制端及输出端。于结构上,第五晶体管M5的输入端电性耦接于第四晶体管M4的输入端与电压源VDD,第五晶体管M5的控制端电性耦接于扫描线500,第五晶体管M5的输出端电性耦接于电容Cs的第一端。同样地,在图1中,是以金氧半场效应晶体管为例来说明本发明的结构配置,其次,该些晶体管中的奇数晶体管(诸如第一晶体管M3、M5)为N型晶体管,该些晶体管中的偶数晶体管(诸如第四晶体管M4)为P型晶体管,然其并非用以限制本发明,任何熟习此技艺者在本发明实施例的精神下,当可依照实际需求以选择性地采用适当的组件来实现本发明。
为更进一步阐释本发明实施例的驱动电路100于结构与操作上的配置所能达到的功效,请参照以下说明。于数据写入期间T1,充电电路110的第四晶体管M4根据电流源Idata所提供的电流以对电容Cs进行充电,在此,电容Cs的充电公式如下所示:
……公式1
其中Kp为第四晶体管M4的传导参数,VTH_M4为第四晶体管M4的临界电压。
请继续参照图1与2,于发光期间T2,扫描线500所提供的扫描信号Vscan为低位准信号,第二晶体管M2根据扫描线500所提供的扫描信号而开启,藉使电容Cs提供充电电压VCS予第一晶体管M1的控制端与输出端之间,此时,第一晶体管M1的VGS等于电容Cs所提供的充电电压VCS,第一晶体管M1即可根据充电电压VCS以驱动有机发光二极管OLED。由于OLED的电流与第一晶体管M1的VGS相关,首先,将OLED的电流的公式整理如下:
……公式2
其中Kn为第一晶体管M1的传导参数,VGS为第一晶体管M1闸极与源极之间的跨压,VTH_M1为第一晶体管M1的临界电压。
接着,在上述发光期间T2,由于第一晶体管M1的VGS等于电容Cs所提供的充电电压VCS,因此,可将公式1的充电电压VCS带入公式2的第一晶体管M1的VGS项次内,而得到以下公式:
……公式3
在此需说明的是,由于充电电路100内部的临界电压VTH_M4与第一晶体管M1的临界电压VTH_M1之间的不匹配(dismatch)的状况对IOLED的影响较小,从而得以被忽略。为证实上述电路间临界电压不匹配的状况对IOLED的影响极微,因而采用Smart-SPICE的内建DeviceModel(n/pmoslevel=36)来对驱动电路100进行验证,其中所采用的参数为W/L_M3,5=8um/3.84um(n-type)、W/L_M2,4=8um/3.84um(p-type)、W/L_M1=50/3.84um(n-type)、Cs=0.6pF、VTH=1or-1V、Idata=10uA、Vscan_low=-10V、Vscan_high=28V、VDD=10V、VSS=ground,其验证结果请参照图3,其是绘示依照本发明再一实施例的驱动电路验证波形示意图。其中W为信道宽,L为信道长,Vscan_low为低位准信号,Vscan_high为高位准扫描信号。
如图3所示,Origin为临界电压VTH未偏移的状况,当临界电压VTH偏移0.33V时,IOLED的偏差比(Error-Rate)仅为6.55%,而当临界电压VTH偏移0.5V时,IOLED的偏差比亦仅为10.41%,由此可证实临界电压VTH偏移对IOLED的影响极微,因此,上述公式3中的临界电压VTH不匹配得以被忽略,亦即的值远小于,所以可以忽略不计,是以公式3可重新整理如下:
……公式4
因此,由上开公式4可知,本发明实施例的驱动电路100可藉由调配Kn与Kp,以调整IOLED与Idata之间的比例,如此,将能改善采用电流编码模式的显示面板中,当显示面板欲显示低灰阶时,由于数据电流(Idata)较小,导致数据电流写入电容的时间大幅度提升的问题,进而将数据写入阶段的持续时间控制在一定时限内,而能避免数据写入失败的状况。更甚者,当驱动电路100的各组件或有机发光二极管OLED发生劣化时,亦能透过调配Kn与Kp以对上述劣化状况进行补偿。

Claims (5)

1.一种驱动电路,用以驱动一显示面板内的一有机发光二极管,该显示面板包含复数条扫描线,其特征在于该驱动电路包含:
一第一晶体管,包含:
一输入端,电性耦接于一电压源;
一控制端;以及
一输出端,电性耦接于该有机发光二极管;
一电容,包含:
一第一端,电性耦接于该第一晶体管的该控制端;以及
一第二端;
一第二晶体管,包含:
一输入端,电性耦接于该电容的该第二端;
一控制端,电性耦接于该些扫描线其中一者;以及
一输出端,性耦接于该第一晶体管的该输出端;以及
一充电电路,电性耦接于该电容的该第一端、该第二端、该扫描线及一电流源;
其中该第二晶体管于一资料写入期间根据该扫描线所提供的一第一扫描信号而关闭,该充电电路于该资料写入期间根据该扫描线所传输的该第一扫描信号而开启以对该电容进行充电;
其中该充电电路于该资料写入期间根据该电流源所提供的一第一电流以对该电容进行充电;
其中该第二晶体管于一发光期间根据该扫描线所提供的一第二扫描信号而开启,藉使该电容提供一充电电压予该第一晶体管的该控制端与该输出端之间;
其中该充电电路更包含:
一第三晶体管,包含:
一输入端;
一控制端,电性耦接于该扫描线;以及
一输出端,电性耦接于该电流源;以及
一第四晶体管,包含:
一输入端,电性耦接于该电压源;
一控制端,电性耦接于该电容的该第二端;以及
一输出端,电性耦接于该第三晶体管的该输入端;
其中该充电电路更包含:
一第五晶体管,包含:
一输入端,电性耦接于该第四晶体管的该输入端与该电压源;
一控制端,电性耦接于该扫描线;以及
一输出端,电性耦接于该电容的该第一端。
2.根据权利要求1所述的驱动电路,其特征在于:其中该第一扫描信号为低位准信号。
3.根据权利要求1所述的驱动电路,其特征在于:其中该第二扫描信号为高位准信号。
4.根据权利要求1所述的驱动电路,其特征在于:其中该第一晶体管于该发光期间根据该充电电压以驱动该有机发光二极管。
5.根据权利要求1所述的驱动电路,其特征在于:其中于该发光期间该电压源提供该有机发光二极管一第二电流,其中该第二电流与该电流源所提供的该第一电流之间具有以下关系式:其中IOLED为该第二电流,Kn为该第一晶体管的传导参数,Kp为该第四晶体管的传导参数,Idata为该第一电流。
CN201310288606.5A 2013-07-11 2013-07-11 驱动电路 Expired - Fee Related CN103544918B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310288606.5A CN103544918B (zh) 2013-07-11 2013-07-11 驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310288606.5A CN103544918B (zh) 2013-07-11 2013-07-11 驱动电路

Publications (2)

Publication Number Publication Date
CN103544918A CN103544918A (zh) 2014-01-29
CN103544918B true CN103544918B (zh) 2015-12-23

Family

ID=49968321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310288606.5A Expired - Fee Related CN103544918B (zh) 2013-07-11 2013-07-11 驱动电路

Country Status (1)

Country Link
CN (1) CN103544918B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405750A (zh) * 2001-09-10 2003-03-26 精工爱普生株式会社 单元电路、电子电路、电子装置、电光学装置、驱动方法及电子机器
CN1523559A (zh) * 2003-02-19 2004-08-25 ������������ʽ���� 电光学装置、电光学装置的驱动方法和电子机器
CN1991942A (zh) * 2005-12-27 2007-07-04 中华映管股份有限公司 适用于平面显示器之模拟输出缓冲电路
CN101197112A (zh) * 2006-12-04 2008-06-11 联詠科技股份有限公司 源极驱动装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007206590A (ja) * 2006-02-06 2007-08-16 Seiko Epson Corp 画素回路、その駆動方法、表示装置および電子機器
KR101288596B1 (ko) * 2007-03-09 2013-07-22 엘지디스플레이 주식회사 유기 발광다이오드 표시장치와 그 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405750A (zh) * 2001-09-10 2003-03-26 精工爱普生株式会社 单元电路、电子电路、电子装置、电光学装置、驱动方法及电子机器
CN1523559A (zh) * 2003-02-19 2004-08-25 ������������ʽ���� 电光学装置、电光学装置的驱动方法和电子机器
CN1991942A (zh) * 2005-12-27 2007-07-04 中华映管股份有限公司 适用于平面显示器之模拟输出缓冲电路
CN101197112A (zh) * 2006-12-04 2008-06-11 联詠科技股份有限公司 源极驱动装置

Also Published As

Publication number Publication date
CN103544918A (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
US9620061B2 (en) Gate driver circuit, gate driving method, gate-on-array circuit, display device, and electronic product
CN103218972B (zh) 像素电路、像素电路驱动方法及显示装置
CN102654976B (zh) 一种像素电路及其驱动方法、显示装置
CN104751779A (zh) 显示装置、oled像素驱动电路及其驱动方法
CN104751798B (zh) 像素驱动电路、显示装置和像素驱动方法
CN101996582B (zh) 有机发光二极管的像素驱动电路
CN103198794B (zh) 像素电路及其驱动方法、有机发光显示面板及显示装置
CN102682706B (zh) 一种amoled像素驱动电路
CN104282263A (zh) 像素电路及其驱动方法、显示面板和显示装置
CN104464643A (zh) 显示装置、像素驱动电路及其驱动方法
CN103325338B (zh) 一种amoled驱动电路、驱动方法和显示装置
CN102789761B (zh) 像素电路及其驱动方法和有机发光显示器
CN102956185B (zh) 一种像素电路及显示装置
CN103927978A (zh) Amoled显示面板及有机发光显示装置
CN105243993A (zh) Oled显示基板及其驱动方法和oled显示装置
CN105070250A (zh) 一种像素驱动电路及其驱动方法和显示装置
CN102708794A (zh) 像素单元驱动电路、像素单元驱动方法及像素单元
CN103680410A (zh) 基于amoled的触控显示驱动方法
CN104409050A (zh) Oled像素电路及其驱动方法、显示面板及显示装置
CN102708789A (zh) 像素单元驱动电路和方法、像素单元以及显示装置
CN103325335B (zh) 显示器及其驱动方法
CN102708790A (zh) 像素单元驱动电路和方法、像素单元以及显示装置
CN203232681U (zh) 像素电路及显示装置
CN103915057A (zh) 像素驱动电路及使用其的有机发光显示器
CN102881253B (zh) 一种像素电路和薄膜晶体管背板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151223

Termination date: 20190711

CF01 Termination of patent right due to non-payment of annual fee