CN103531708A - 具有包含设计界面的人工反铁磁耦合多层的垂直磁化线的畴壁运动方法 - Google Patents

具有包含设计界面的人工反铁磁耦合多层的垂直磁化线的畴壁运动方法 Download PDF

Info

Publication number
CN103531708A
CN103531708A CN201310283722.8A CN201310283722A CN103531708A CN 103531708 A CN103531708 A CN 103531708A CN 201310283722 A CN201310283722 A CN 201310283722A CN 103531708 A CN103531708 A CN 103531708A
Authority
CN
China
Prior art keywords
layer
magnetic area
methods according
magnetic
decker
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310283722.8A
Other languages
English (en)
Other versions
CN103531708B (zh
Inventor
S·S·P·帕金
L·托马斯
S-H·杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103531708A publication Critical patent/CN103531708A/zh
Application granted granted Critical
Publication of CN103531708B publication Critical patent/CN103531708B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3218—Exchange coupling of magnetic films via an antiferromagnetic interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/0036—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties showing low dimensional magnetism, i.e. spin rearrangements due to a restriction of dimensions, e.g. showing giant magnetoresistivity
    • H01F1/0072—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties showing low dimensional magnetism, i.e. spin rearrangements due to a restriction of dimensions, e.g. showing giant magnetoresistivity one dimensional, i.e. linear or dendritic nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Abstract

具有包含设计界面的人工反铁磁耦合多层的垂直磁化线的畴壁运动方法。当用电流脉冲驱动畴壁时，包括两个反铁磁耦合磁性区的磁线显示出改善的畴壁运动特性。磁性区优选包括Co、Ni和Pt并且呈现垂直磁各向异性，由此支持窄畴壁的传播。畴壁运动的方向会受到设置线层的顺序的影响。

Description

具有包含设计界面的人工反铁磁耦合多层的垂直磁化线的畴壁运动方法
技术领域
本发明涉及存储器存储系统，尤其涉及使用电流来移动由人工反铁磁耦合磁性多层形成的磁线中的磁畴壁，其中数据存储在畴壁中或其相关畴中。
背景技术
赛道存储器（racetrack memory）是这样一种存储器存储器件，其中数据存储在形式为磁畴壁的磁性纳米线中，所述磁畴壁将以相反方向磁化的磁性区域分开（例如，见Parkin的美国专利6834005、6920062和7551469）。该存储器的关键原理是使用沿着纳米线（也称为赛道）施加的纳秒长的电流脉冲进行一系列这种畴壁沿着纳米线向后和向前的受控运动。在每一条纳米线中集成了用于注入畴壁和检测畴壁的器件。通过具有必要长度和数量的电流脉冲将畴壁移动到所述注入和检测器件。赛道可以由两个不同类别的磁性材料形成，其中材料的磁化强度是（a）主要在纳米线的面内并且沿着纳米线的长度取向（b）主要垂直于纳米线的长度并且垂直于纳米线的平面取向。形成种类（a）的材料通常由软磁性材料构成，在软磁性材料中，相比于与由与横截面形状相关联的静磁能得到的形状磁性各向异性，材料的本征磁晶体各向异性小，并且尺寸比纳米线的长度小。在这些材料中，畴壁通常宽：例如，由坡莫合金——近似原子成分比为80:20的Ni和Fe的合金形成的纳米线中的畴壁，通常为100-200nm宽，并且这些畴壁可能容易变形。形成种类（b）的材料通常由超薄磁性层构成，在超薄磁性层中它们与非磁性层的界面引起界面磁性各向异性，该界面间磁性各向异性可能导致它们的磁化强度优选垂直于这些界面取向。典型的例子包括与Pt层相邻放置的超薄Co层以及由原子薄的Co和Pt层的交替层形成的多层结构。另一例子是由超薄Co和Ni层形成的多层。对于这些材料，畴壁的宽度越小，垂直磁各向异性（PMA）越大，并且所述宽度可以窄至1-10nm。因此，种类（b）的材料优选用于制造密集的赛道存储器
在现有技术器件中，通过电流脉冲沿着赛道来回移动畴壁，在所述电流脉冲中，由于在形成赛道的磁性材料体内的依赖自旋的散射，电流被自旋极化。从自旋极化的电流到畴壁的自旋角动量的转移在畴壁内的磁矩上引起转矩，该转矩导致畴壁沿着纳米线运动。这种自旋转移矩（STT）现象导致畴壁在自旋角动量流的方向上被驱动，从而自旋角动量从电流转移到磁矩。非常确切的是，在坡莫合金中，携带电流的导电电子被主要自旋极化的，即，导电电子的磁矩平行于Ni和Fe原子上的局部磁矩的方向取向。这导致坡莫合金中的磁畴壁在导电电子流的方向上（即与电流方向相反）移动。畴壁的速度取决于电流的量值，对于坡莫合金中～108A/cm2的电流密度，畴壁以～100m/sec的速度移动。
畴壁可能被由纳米线的表面或边缘的粗糙引起的缺陷钉扎。在坡莫合金和种类（a）中的其它材料中，自旋极化电流与畴壁磁化强度的相互作用使得需要非常大的电流来移动被甚至相当小的钉扎势钉扎的畴壁。例如，～108A/cm2的电流密度仅可以克服几奥斯特的有效钉扎场。相对照而言，种类（b）的材料中的窄得多的畴壁改变自旋极化电流与畴壁磁化强度的相互作用的细节，使得对于相同的电流密度，与种类（a）的材料中的畴壁相比，可以克服大得多的钉扎场。由于纳米线不可避免地具有粗糙的边缘和表面，这是种类（b）的材料的显著优势。
最后，种类（b）的材料的第三个优点在于，具有PMA的赛道可以制作为磁性上非常薄，仅几个原子层厚，而畴壁仍然能够在由非常大的PMA引起的热波动下是稳定的。由于磁性纳米线非常薄并且因此成比例地包含更小的磁矩，畴壁可以使用注入器件注入到纳米线中，所述注入器件使用来自跨过隧道势垒注入到轨道中的电流的自旋矩转移。对于种类（a）中的材料，现有技术器件的赛道必须由厚得多的磁性层形成，以便以能够利用能够用电流移动的漩涡畴结构稳定畴壁。在由种类（a）的材料形成的更薄的赛道中，畴壁具有需要更高电流密度来移动它们的横向壁结构。
发明内容
本发明的优选实施例和实现方式涉及在具有允许窄畴壁（DW）的垂直磁各向异性的线中以高效率用电流移动畴壁。本申请中采用的习惯是沉积在衬底上的第一层是最“底”层，而最后沉积的层时最“顶”层。类似地，关于层形成的顺序而不是重力定义“在……上”、“在……下方”、“在……下”以及“在……上方”。叠层的层以它们被沉积的顺序列出。
我们示出了可以通过工程设计人工反铁磁性耦合的磁叠层的底部和顶部处的或该磁叠层本身内的界面，用沿着电流方向的电流或者与电流方向相反的电流驱动该磁叠层中的畴壁，该磁叠层由通过反铁磁性耦合层耦合到第二组Co层或Co/Ni/Co三层结构或Co/[Ni/Co]M（其中M表示双层的数量）多层的第一组Co层或Co/Ni/Co三层结构或Co/[Ni/Co]N（其中N表示双层的数量）多层形成。交换耦合根据耦合层厚度改变其符号，并且在该耦合为负或反铁磁性时整个磁矩减小。在本申请公开的优选实施例中，我们发现具有垂直磁各向异性（PMA）的两个磁性区域之间的反铁磁交换耦合强度大于1特斯拉，因此在Ru交换耦合层例如为4-10埃厚时显著减小磁矩。
此外，我们示出了用于驱动畴壁的机制强烈依赖于磁叠层下、上和内的金属材料的性质。当磁性叠层生长在Pt、Pd和Ir上时，这些金属与底部Co层之间的界面在电流方向上驱动畴壁。当这些金属沉积在磁叠层的顶上时，界面产生在相反方向（即电子流方向）上驱动畴壁的机制。在Pt在Co层下方引入时，在Co和Ni层之间在叠层内薄Pt层的引入在电流方向上驱动畴壁，并且在Pt层在Co层之上引入时，该薄Pt层的引入在相反的方向上驱动畴壁。畴壁被电流驱动的速度取决于Pt/Co和Co/Pt界面的总数。除了这些界面电流驱动的畴壁机制之外，沿着电子流驱动Co/Ni多层中的畴壁的固有体机制也是可行的。Co和Ni层越厚且数量越多，该机制越主要。界面电流DW驱动机制能够以高速度驱动畴壁。我们示出了在Pt/Co/Ni/Co/Ru/Co/Ni/Co磁线中可以实现在～1.5x108A/cm2的电流密度下高达～430m/sec的DW速度。
本发明的一个方面是一种方法，该方法包括提供用作畴壁运动的轨道的磁线。该线包括下层、第一磁性区、耦合层、第二磁性区和上层。第一磁性区位于下层之上方并与其接触，该第一磁性区具有与下层和第一磁性区之间的界面垂直的易磁化方向，其中该第一磁性区是铁磁性的和/或亚铁磁性的。耦合层在第一磁性区之上并与其接触。第二磁性区在耦合层之上并与其接触，该第二磁性区是铁磁性的和/或亚铁磁性的。第一磁性区和第二磁性区通过耦合层反铁磁耦合。上层在第二磁性区之上且与其接触。下层、第一磁性区、耦合层、第二磁性区和上层沿着所述线的长度的至少一部分延伸。下层和上层中的至少一个包括非磁性材料，该非磁性材料选自一组元素，该一组元素由Pt、Pd和Ir构成。所述方法包括向所述线施加电流，由此沿着所述线移动畴壁，其中畴壁（i）穿过第一磁性区、耦合层和第二磁性区延伸并且至少延伸（ii）到下层和/或上层的一部分中。
本发明的另一个方面是一种方法，该方法包括提供用作畴壁运动的轨道的磁线。所述线包括铁磁性的和/或亚铁磁性的第一磁性区、耦合层和铁磁性的和/或亚铁磁性的第二磁性区。耦合层在第一磁性区之上且与其接触。第一磁性区具有垂直于第一磁性区和耦合层之间的界面的易磁化方向。第二磁性区在耦合层之上并与其接触。第一磁性区和第二磁性区通过耦合层反铁磁耦合，使得所述线的剩余磁化强度的绝对值小于以下（i）和（ii）的和的0.50倍，其中（i）为第一磁性区的磁化强度的量值的绝对值，（ii）为第二磁性区的磁化强度的量值的绝对值。第一磁性区、耦合层和第二磁性区沿着所述线的长度的至少一部分延伸。所述方法包括向所述线施加电流，由此沿着所述线移动畴壁，其中畴壁延伸穿过第一磁性区、耦合层和第二磁性区。
Co层优选具有1与10埃之间（更优选地，1与4.5埃之间）的厚度，Ni层优选具有1与10埃之间（更优选地，4与8埃之间）的厚度，非磁性材料的层优选具有2与50埃之间（更优选地，5-15埃之间）的厚度，并且耦合层（理想地，99%（原子百分比）的Ru和/或Os）优选具有4与10埃之间的厚度。
附图说明
图1A和1B是本发明优选实施例的示意图。
图2涉及具有垂直磁各向异性（PMA）和合成反铁磁结构（SAF）膜的磁特性，其中：图2A-J示出了通过克尔（Kerr）测磁法测量的由20TaN/15Pt/3Co/7Ni/1.5Co/x Ru/1.5Co/7Ni/1.5Co/50TaN构成的均厚（blanket）膜磁滞回线。Ru耦合层厚度x在
Figure BDA00003477162600051
之间变化。注意图2A示出了x=0且单个厚的Co层位于两个Ni层之间的情况下的结果，而图2B示出了x=0且
Figure BDA00003477162600053
厚的Co层位于两个Ni层之间的情况下的数据。
图3涉及畴壁速度测量的实验方法和对应结果，其中：图3A示出了一种典型器件的光学显微图像，该器件包括长50微米、宽2微米的线，该线的每一端连接到用于电连接的接合衬垫的更宽的区域。图3B呈现的克尔显微图像示出了响应于一系列电流脉冲的畴壁（DW）的位置。图像以规则间隔保存，选择所述间隔使得DW移动可测量的量。该图中示出的这两列图像是对应于以下情况获得的：由20TaN/15Pt/3Co/7Ni/1.5Co/8Ru/1.5Co/7Ni/1.5Co/50TaN制成的2微米宽的线中两个相反的电流极性。注意，对比度（白或黑）由由于DW的运动而扩展的畴的磁化方向确定。图3C呈现了沿着所述线的线扫描，示出了对应于DW的不同位置克尔对比度的变化。DW位置根据这些线扫描测量。图3D示出了DW位置与各种量值的电流脉冲的积分电流脉冲长度tCP的关系。实线示出了线性拟合，其斜率用于确定DW的速度。
图4涉及Pt/Co/Ni/Co/Ru/Co/Ni/Co/TaN线中电流驱动的DW运动，其中：图4A-J示出了针对2微米宽的线上5ns长的电流脉冲测量的DW速度与电流密度之间的关系，从磁滞回线如图2所示的膜构图所述线。
图5涉及具有厚度x的Ru耦合层对Pt/Co/Ni/Co/Ru/Co/Ni/Co/TaN线的特性的影响，其中：图5A示出了由20TaN/15Pt/3Co/7Ni/1.5Co/x Ru/1.5Co/7Ni/1.5Co/50TaN构成的均厚膜的剩余磁化强度对饱和磁化强度比率MR/MS与Ru耦合层厚度x的关系（x=0的数据点对应于没有Ru和单个
Figure BDA00003477162600061
厚Co层的器件，如上面结合图2所描述的）。图5B示出了该均厚膜的矫顽磁场HC与Ru耦合层厚度x的关系。图5C示出了在5ns长的电流脉冲的情况下器件的临界电流密度JC与Ru耦合层厚度x的关系。图5D示出了在5ns长电流脉冲以及三个不同电流密度的情况下的DW速度与Ru耦合层厚度x的关系。实心方形、空心方形和实心菱形分别示出了对应于3、2和1108A/cm2的数据。图5E-G示出了根据剩余磁化强度对饱和磁化强度比率MR/MS绘制的与图5B-D中相同的数据。图5E和图5G中的实线示出了数据的线性拟合。
图6涉及与反铁磁性耦合的Pt/Co/Ni/Co/Ru/Co/Ni/Co/TaN线的磁矩的补偿有关的电流驱动的DW运动，其中：图6A呈现包含被
Figure BDA00003477162600062
厚的Ru耦合层分开的两个Co/Ni/Co多层的均厚膜的磁滞回线。所述膜由20TaN/15Pt/w Co/7Ni/x Co/8Ru/y Co/7Ni/z Co/50TaN制成。实心符号和交叉分别示出了对应于w=1.5、x=1.5、y=1.5、z=1.5以及w=1.5、x=1.5、y=1.5、z=3的数据。图6B示出了对于由上面结合图6A描述的膜制造的2个器件，在5ns长的电流脉冲的情况下DW速度与电流密度之间的关系。图6C示出了包括上面结合图6A描述的层的均厚膜的磁滞回线，其中w=3、x=1.5、y=1.5、z=1.5（实心符号）以及w=3、x=1.5、y=3、z=1.5（交叉）。图6D示出了对于由上面结合图6C描述的膜制造的2个器件，在5ns长的电流脉冲的情况下DW速度与电流密度之间的关系。
具体实施方式
图1A示出了本发明的优选实施例。首先在衬底上沉积下层100。然后在下层上沉积第一磁性区110的层。在第一磁性区110的顶上沉积反铁磁耦合层120，之后沉积第二磁性区130的层。最后，在第二磁性区130顶上沉积上层。下层100、第一磁性区110、反铁磁耦合层120、第二磁性区130以及上层140形成其中引入磁畴的磁线。两个磁性区110、130由包括铁磁性的和/或亚铁磁性的层的一系列层形成。磁性区110、130包括Co铁磁性层、Ni铁磁性层和Pt非铁磁性层的序列。Pt层优选与Co层和Ni层接触。如图1A所示，第一和第二磁性区110、130分别由依次顺序沉积的Co、Ni、Pt和Co的层形成。
在图1A中示出了两个磁畴（“左”和“右”畴），每一个畴都包含两个磁性区110、130的贡献。对磁化强度（以及净磁）的这些贡献垂直于Co和Ni层之间的界面取向。这些贡献的磁化强度的方向用黑色箭头（指向“上”或“下”）指示。这两个磁畴由畴壁分开，它们的来自第一和第二磁性区110、130的贡献分别用150a、150b表示。
在图1A的左畴中，磁化强度在第一磁性区110中向上取向，在第二磁性区中向下取向。由于反铁磁性耦合层120（由Ru形成并且厚度被选择成提供反铁磁性耦合）提供的反铁磁性耦合，第一磁性区110中磁化强度的方向与第二磁性区中磁化强度的方向反平行。在图1A的右畴中，第一磁性区110中的磁化强度反平行于第一磁性区中左畴的磁化强度取向。类似地，在图1A的右畴中，第二磁性区130中的磁化强度反平行于第二磁性区中左畴的磁化强度取向。图1A还示出了下层100中的区域160a，该区域160a呈现出由于其靠近邻近的Co层引起的磁矩。类似地，上层中的区域106b由于其靠近邻近的Co层变成有磁性。图1B示出了另一优选实施例，其中磁性区110、130中每一个现在包括Co/Ni/Co三层结构。图1A和1B中的畴壁和/或其对应的畴代表数据（信息），该数据可以使用集成到所述线中的一个或多器件写入所述线和/或从所述线读出。
通过磁控管溅射，在覆盖有用于电隔离目的的25nm的SiO2和10nm的Al2O3的Si晶片上，沉积具有垂直磁各向异性（PMA）的均厚膜。该合成反铁磁性结构（SAF）叠层的典型结构如下：20TaN/15Pt/3Co/7Ni/1.5Co/x Ru/1.5Co/7Ni/1.5Co/50TaN（此处所有厚度均以
Figure BDA00003477162600071
为单位）。在此处的优选膜中，Co和Ni层具有fcc结构并且在（111）方向上取向。Ru耦合层厚度x在
Figure BDA00003477162600081
之间变化。使用垂直于膜（图2）的面施加的磁场测量的克尔磁滞回线揭示了所有样品都具有强PMA。
对于之间的x，观察到了清楚的反铁磁性（AF）耦合的证据，这由剩余磁化强度的减少证明。我们发现，与x=4（图2D）和8（图2F）相比，x=6时AF耦合更弱。注意当x=0时，叠层中间的两个厚的Co层形成单个
Figure BDA00003477162600084
厚的层（图2B）。为了完整起见，我们也示出了x=0且中间的Co层仅
Figure BDA00003477162600085
厚的情况（图2A）。
使用通过UV光刻和Ar离子研磨形成的2微米宽的器件研究电流驱动的DW运动。图3A示出了典型器件的光学显微图像。在图3A的中央部分中的线是50　m长，在该线处拍摄到了DW运动。该线的两端连接到用作用于电连接的接合衬垫的更宽的区域。在大多数情况下，我们发现PMA在线接合处显著减小，使得DW在接合附近成核并且可以在外部场的作用下在线中蔓延。一旦在线中注入了单个DW，就将场减小到零，通过向器件施加一系列长度为tP的电流脉冲来研究DW运动。
使用不同模式的克尔显微来监视响应于所述一系列电流脉冲的DW的位置。图像以规则间隔保存，选择所述间隔使得DW在这些存储的图像之间移动可测量的量。图3B示出了对于由20TaN/15Pt/3Co/7Ni/1.5Co/8Ru/1.5Co/7Ni/1.5Co/50TaN（再次地，所有厚度以
Figure BDA00003477162600086
为单位）制造的2μm宽的线，在两个不同电流极性的情况下的两个图像序列的例子。此处所使用的电流脉冲是5ns长的，且相关联的电流具有±1.8108A/cm2的密度。注意，对比度（白或黑）由DW的运动而扩展的畴的净磁化方向决定。通过沿着所述线的克尔对比度的自动分析（图3C）根据所述图像确定DW位置；该图中示出的轮廓是示例性的并且是针对+1.8108A/cm2的电流密度和各种tCP值取得的，tCP是tP与施加到器件的脉冲数的乘积。然后通过假设DW仅在电流脉冲期间移动来确定DW速度。我们使用DW位置与积分电流脉冲长度tCP的关系的线性拟合（图3D）。图3D示出了与具有1.0、1.8和2.8108A/cm2的电流密度的5ns长的电流脉冲对应的结果（其中增加的电流密度对应于图中增加的斜率）。在一些情况下，DW可能在其再次移动之前被局部缺陷钉扎一段时间。在这些情况下，我们仅拟合其中位置线性依赖于tCP的曲线的部分。使用为DW位置与tCP关系曲线的所有点计算的差分速度值的标准偏差，来确定速度测量的误差棒。
图4A-J示出了对于具有图2所示的磁滞回线的所有10个样品，DW速度随电流密度J的变化。在所有情况下，在电流密度超过阈值JC时，DW响应于电流脉冲移动。DW移动方向取决于电流极性，其在DW运动由源自自旋极化电流的自旋转移矩（STT）驱动时被观察到。然而，这些结果显示DW在电流方向上移动，表明STT不是电流驱动的DW动力学的唯一贡献，并且实际上被另一效应压倒。已经确定Pt/Co界面对与由邻近Co层在Pt层中诱导的磁矩相关的该反常行为负责。所诱导的磁矩很大程度上平行于Co层的磁矩，然而，由于Pt/Co界面处的Dzyaloshinskii-Moriya相互作用，所诱导磁矩的相当大的分量可以平行于界面。
图4A-J突出显示了SAF结构在电流驱动的DW动力学中的作用。通过比较图2和图4，DW速度与磁滞回线相关这一点变得清楚。当两个磁性层是AF耦合的时，即，当
Figure BDA00003477162600091
(图4D),
Figure BDA00003477162600092
(图4F)以及
Figure BDA00003477162600093
(图4G)时，电流驱动的DW速度增强。在没有间隙Ru耦合层层（x=0)的情况下，DW动力学强烈依赖于中间Co层的厚度。当该层为
Figure BDA00003477162600094
厚（图4B）而不是
Figure BDA00003477162600095
厚（图4A）时，JC从0.8108A/cm2增加到3.3108A/cm2。值得注意的是，仅需要在两个Co层之间插入的Ru，来将JC减小到～0.5108A/cm2（图4C），即使两个Co层由于该Ru厚度而强烈铁磁性耦合也是如此。
为了更详细分析DW动力学与AF耦合之间的关系，在图5A-D中示出了器件的几个属性随Ru耦合层厚度x的变化。这些图示出了剩余磁化强度和饱和磁化强度之比率MR/MS（图5；注意饱和磁化强度对应于来自线中的两个磁性区的贡献的总和）、均厚膜的矫顽场HC（图5B）、对于5ns长的电流脉冲用于DW运动的临界电流密度JC（图5C）以及对应于电流密度1、2和3108A/cm2的电流驱动DW速度（图5D）。注意，x=0处的点对应于具有
Figure BDA00003477162600101
厚度的中间Co层的样品。图5E-G示出了随MR/MS变化的与图5B-D中相同的量。正如上面已经讨论的在x=4、6和8时的AF耦合的开始由MR/MS的剧烈减小证实。HC正如预期的那样相应地增加（图5E），这是因为SAF器件对外部场不是那么敏感。有趣的是，在实验不确定性内JC与x不相关（图5F），这与强烈依赖于x的电流驱动DW速度（图5G）相反。如图5G所示，速度以随电流密度增加而增加的速率随MR/MS线性变化。对于SAF器件，在3.0108A/cm2下的速度接近400m/s，这比铁磁性耦合的层的值的两倍还大。这表明当MR/MS小于例如0.75时，实现了显著的提高。值得注意的是，尽管有相当强的DW钉扎，还是观察到了SAF结构的增强的电流驱动的DW速度。对于这些器件，DW传播场大于40Oe。
为了确认增加的电流驱动DW速度是由于SAF结构而不是由于Ru耦合层的插入，我们已经调整了Co层的厚度以修改SAF结构的补偿（图6）。所述器件由20TaN/15Pt/w Co/7Ni/x Co/8Ru/y Co/7Ni/z Co/50TaN制成。图6A和6B示出了对应于w=1.5、x=1.5、y=1.5、z=1.5（实心符号）以及w=1.5、x=1.5、y=1.5、z=3（交叉）的数据。图6C和6D示出了对应于w=3、x=1.5、y=1.5、z=1.5（实心符号）以及w=3、x=1.5、y=3、z=1.5（交叉）的数据。由于与Pt下层相邻的最下面的Co层不同厚度w，可用于DW运动的电流密度的范围在第一种情况下（图6B）远小于第二种情况（图6D）。这是因为在大于成核阈值的电流密度下发生电流诱导的成核，所述成核阈值依赖于样品的PMA，而PMA强烈依赖于与Pt下层相邻的Co层的厚度。对于图6中示出的两组数据，当SAF结构的补偿改善时，DW速度显著增加。对于图6B所示的器件，甚至对于低电流密度都观察到这种增加。当MR/MS从0.45减小到0.2时，在108A/cm2下，DW速度增加到2倍（从～170到340m/s）。在1.5108A/cm2下，DW速度达到430m/s。这些数据显示，随MR/MS减小，例如减小到0.25或者甚至0.10，电流驱动的畴壁运动的特性改善。
在不脱离本发明精神和本质特征的情况下，可以以其它特定形式实现本发明。无论从哪一点来看，所描述的实施例都应当被认为是说明性的而非限制性的。因此本发明的范围由所附权利要求书而不是前面的描述表明。在权利要求的等价物的意思和范围内的所有变化都应当包含在所述范围中。

Claims (44)

1.一种方法，包括：
提供用作畴壁运动的轨道的磁线，所述线包括：
下层；
第一磁性区，位于所述下层之上并与其接触，所述第一磁性区具有与所述下层和所述第一磁性区之间的界面垂直的易磁化方向，其中所述第一磁性区是铁磁性的和/或亚铁磁性的；
耦合层，在所述第一磁性区之上并与其接触；
第二磁性区，在所述耦合层之上并与其接触，所述第二磁性区是铁磁性的和/或亚铁磁性的，并且其中所述第一磁性区和所述第二磁性区通过所述耦合层反铁磁地耦合；以及
上层，在所述第二磁性区之上并与其接触；
其中（i）所述下层、所述第一磁性区、所述耦合层、所述第二磁性区和所述上层沿着所述线的长度的至少一部分延伸；并且（ii）所述下层和所述上层中的至少一个包括非磁性材料（NMM），该非磁性材料选自一组元素，该一组元素由Pt、Pd和Ir构成；以及
向所述线施加电流，由此沿着所述线移动畴壁，其中所述畴壁（i）穿过所述第一磁性区、所述耦合层和所述第二磁性区延伸并且（ii）至少延伸到所述下层的一部分和/或所述上层的一部分中。
2.根据权利要求1所述的方法，其中所述第一磁性区包括至少20原子百分比的Co的层。
3.根据权利要求1所述的方法，其中所述第二磁性区包括至少20原子百分比的Co的层。
4.根据权利要求1所述的方法，其中所述第一磁性区包括至少20原子百分比的Ni的层。
5.根据权利要求1所述的方法，其中所述第二磁性区包括至少20原子百分比的Ni的层。
6.根据权利要求1所述的方法，其中所述第一磁性区和/或所述第二磁性区包括如下的层（i）和层（ii）二者，其中所述层（i）是至少20原子百分比Co的层，所述层（ii）是至少20原子百分比Ni的层。
7.根据权利要求1所述的方法，其中所述第一磁性区、所述第二磁性区以及包含所述非磁性材料的层均为fcc且（111）取向。
8.根据权利要求1所述的方法，其中所述第一磁性区和/或所述第二磁性区包括至少一个三层结构，该三层结构选自由Co/Pt/Ni和Ni/Pt/Co构成的组，其中（i）所述至少一个三层结构中的每个Ni层是铁磁性的并且包含至少20原子百分比的Ni，（ii）所述至少一个三层结构中的每个Co层是铁磁性的并且包含至少20原子百分比的Co，并且（iii）所述至少一个三层结构中的每个Pt层包含至少70原子百分比的Pt。
9.根据权利要求8所述的方法，其中所述至少一个三层结构中的每个Ni层是fcc且(111)取向。
10.根据权利要求8所述的方法，其中所述至少一个三层结构中的每个Ni层具有1与10埃之间的厚度。
11.根据权利要求8所述的方法，其中所述至少一个三层结构中的每个Ni层具有4与8埃之间的厚度。
12.根据权利要求1所述的方法，其中所述第一和/或第二磁性区包括至少一个Co/Ni/Co三层结构，其中所述至少一个三层结构中的每个Co层是至少20原子百分比的Co，并且所述至少一个三层结构中的每个Ni层是至少20原子百分比的Ni。
13.根据权利要求1所述的方法，其中所述第一和/或所述第二磁性区包括至少一个Co/Ni/Pt/Co多层，其中所述至少一个多层中的每个Co层是至少20原子百分比的Co，所述至少一个多层中的每个Ni层是至少20原子百分比的Ni，以及所述至少一个多层中的每个Pt层是至少70原子百分比的Pt。
14.根据权利要求1所述的方法，其中所述第一磁性区和所述第二磁性区中的每一个包括选自由Co/Pt/Ni和Ni/Pt/Co构成的组的至少一个三层结构，其中（i）所述至少一个三层结构中的每个Ni层是铁磁性的并且包含至少20原子百分比的Ni，（ii）所述至少一个三层结构中的每个Co层是铁磁性的并且包含至少20原子百分比的Co，并且（iii）所述至少一个三层结构中的每个Pt层包含至少70原子百分比的Pt。
15.根据权利要求1所述的方法，其中所述耦合层包括Ru并且与（i）所述第一磁性区中的Pt层和/或（ii）所述第二磁性区中的Pt层接触。
16.根据权利要求1所述的方法，其中所述耦合层包括Ru和Os中的至少一种。
17.根据权利要求16所述的方法，其中Ru和Os一起构成所述耦合层的至少99的原子百分比。
18.根据权利要求1所述的方法，其中所述耦合层包括Ru并且厚度为在4与10埃之间。
19.根据权利要求1所述的方法，其中所述耦合层包括Os并且厚度在4与10埃之间。
20.根据权利要求1所述的方法，其中所述耦合层包括Ru并且与（i）所述第一磁性区中的Co层和（ii）所述第二磁性区中的Co层接触。
21.根据权利要求1所述的方法，其中所述线中的每一个Co层都为fcc且（111）取向。
22.根据权利要求1所述的方法，其中所述线中的每一个Co层都具有1与10埃之间的厚度。
23.根据权利要求1所述的方法，其中所述线中的每一个Co层都具有1与4.5埃之间的厚度。
24.根据权利要求1所述的方法，其中包含NMM的所述上层或下层具有2与50埃之间的厚度。
25.根据权利要求1所述的方法，其中包含NMM的所述上层或下层具有5-15埃之间的厚度。
26.根据权利要求1所述的方法，其中所述下层或上层具有由于其靠近Co层而诱导的磁矩。
27.根据权利要求26所述的方法，其中所诱导的磁矩的一部分平行于所述界面。
28.根据权利要求26所述的方法，其中所诱导的磁矩的一部分垂直于邻近的Co层中的Co磁矩的取向。
29.根据权利要求1所述的方法，包括向所述线施加电流，由此沿着所述线移动多个畴壁。
30.根据权利要求1所述的方法，其中所述畴壁在所施加的电流的方向上移动，所述第一和第二区中至少一个中的NMM/Co界面的数目大于所述区中的所述至少一个中的Co/NMM界面的数目。
31.根据权利要求1所述的方法，其中所述畴壁在与所施加的电流的方向相反的方向上移动，所述第一和第二区中至少一个中的Co/NMM界面的数目大于所述区中的所述至少一个中的NMM/Co界面的数目。
32.一种方法，包括：
提供用作畴壁运动的轨道的磁线，所述线包括：
铁磁性和/或亚铁磁性的第一磁性区；
在所述第一磁性区之上且与所述第一磁性区接触的耦合层，所述第一磁性区具有垂直于所述第一磁性区和所述耦合层之间的界面的易磁化方向；以及
在所述耦合层之上且与所述耦合层接触的第二磁性区，其中所述第二磁性区是铁磁性的和/或亚铁磁性的，并且其中所述第一磁性区和第二磁性区通过所述耦合层反铁磁耦合，使得所述线的剩余磁化强度的绝对值小于以下（i）和（ii）的和的0.50倍，其中（i）为所述第一磁性区的磁化强度的量值的绝对值，（ii）为所述第二磁性区的磁化强度的量值的绝对值；以及
其中所述第一磁性区、所述耦合层和所述第二磁性区沿着所述线的长度的至少一部分延伸；以及
向所述线施加电流，由此沿着所述线移动畴壁，其中所述畴壁延伸穿过所述第一磁性区、所述耦合层和所述第二磁性区。
33.根据权利要求32所述的方法，其中所述线的剩余磁化强度的绝对值小于所述和的0.25倍。
34.根据权利要求32所述的方法，其中所述线的剩余磁化强度的绝对值小于所述和的0.10倍。
35.根据权利要求32所述的方法，其中
所述线包括下层，所述下层包含选自由Pt、Pd以及Ir构成的组的元素，所述第一磁性区在所述下层之上并与所述下层接触；以及
所述畴壁延伸进入所述下层的至少一部分中。
36.根据权利要求32所述的方法，其中
所述线包括上层，所述上层包含选自由Pt、Pd以及Ir构成的组的元素，所述上层在所述第二磁性区之上并与所述第二磁性区接触；以及
所述畴壁延伸进入所述上层的至少一部分中。
37.根据权利要求32所述的方法，其中所述第一磁性区和/或第二磁性区包括如下的层（i）和层（ii）二者，其中所述层（i）是至少20原子百分比的Co的层，所述层（ii）是至少20原子百分比的Ni的层。
38.根据权利要求32所述的方法，其中所述第一磁性区和第二磁性区均为fcc且（111）取向。
39.根据权利要求32所述的方法，其中所述第一磁性区和/或第二磁性区包括选自由Co/Pt/Ni和Ni/Pt/Co构成的组的至少一个三层结构，其中（i）所述至少一个三层结构中的每个Ni层是铁磁性的并且包含至少20原子百分比的Ni，（ii）所述至少一个三层结构中的每个Co层是铁磁性的并且包含至少20原子百分比的Co，并且（iii）所述至少一个三层结构中的每个Pt层包含至少70原子百分比的Pt。
40.根据权利要求32所述的方法，其中所述耦合层包括Ru并且与（i）所述第一磁性区中的Pt层和/或（ii）所述第二磁性区中的Pt层接触。
41.根据权利要求32所述的方法，其中所述耦合层包括Ru和Os中的至少一种。
42.根据权利要求32所述的方法，包括向所述线施加电流，由此沿着所述线移动多个畴壁。
43.根据权利要求32所述的方法，其中所述畴壁在所施加的电流的方向上移动，所述第一和第二区中至少一个中的非磁性材料（NMM）/Co界面的数目大于所述区中的所述至少一个中的Co/NMM界面的数目。
44.根据权利要求32所述的方法，其中所述畴壁在与所施加的电流的方向相反的方向上移动，所述第一和第二区中至少一个中的Co/NMM（非磁性材料）界面的数目大于所述区中的所述至少一个中的NMM/Co界面的数目。
CN201310283722.8A 2012-07-06 2013-07-08 具有包含设计界面的人工反铁磁耦合多层的垂直磁化线的畴壁运动方法 Expired - Fee Related CN103531708B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/543,090 2012-07-06
US13/543,090 US8687415B2 (en) 2012-07-06 2012-07-06 Domain wall motion in perpendicularly magnetized wires having artificial antiferromagnetically coupled multilayers with engineered interfaces

Publications (2)

Publication Number Publication Date
CN103531708A true CN103531708A (zh) 2014-01-22
CN103531708B CN103531708B (zh) 2016-08-17

Family

ID=49878406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310283722.8A Expired - Fee Related CN103531708B (zh) 2012-07-06 2013-07-08 具有包含设计界面的人工反铁磁耦合多层的垂直磁化线的畴壁运动方法

Country Status (2)

Country Link
US (1) US8687415B2 (zh)
CN (1) CN103531708B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104993046A (zh) * 2015-06-25 2015-10-21 华中科技大学 一种磁隧道结单元及其制备方法
CN106711321A (zh) * 2016-12-31 2017-05-24 复旦大学 一种自旋波波片
CN107195774A (zh) * 2016-03-15 2017-09-22 赖志煌 自旋轨道扭力式磁性随存储存器及其写入方法
CN108062960A (zh) * 2016-11-09 2018-05-22 Imec 非营利协会 内联磁畴壁注入

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583212B2 (en) 2014-08-22 2017-02-28 International Business Machines Corporation Domain wall injector device using fringing fields aided by spin transfer torque
SG11201700861XA (en) * 2014-09-25 2017-03-30 Agency Science Tech & Res Magnetic element and method of fabrication thereof
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) * 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9537088B1 (en) * 2015-07-13 2017-01-03 Micron Technology, Inc. Magnetic tunnel junctions
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10396274B2 (en) * 2016-03-08 2019-08-27 Tohoku University Spin electronics element and method of manufacturing thereof
US10475988B2 (en) 2016-07-27 2019-11-12 National University Of Singapore High efficiency spin torque switching using a ferrimagnet
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10734052B2 (en) 2017-10-24 2020-08-04 Purdue Research Foundation Buffered spin-torque sensing device for global interconnect circuits
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296228A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10614902B1 (en) * 2018-10-04 2020-04-07 Universität Duisburg-Essen Tubular nanosized magnetic wires with 360° magnetic domain walls
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
EP3916728A1 (en) 2020-05-26 2021-12-01 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Increased efficiency of current induced motion of chiral domain walls by interface engineering
EP4009324A1 (en) 2020-12-03 2022-06-08 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Antiskyrmions and elliptical skyrmions in nano-stripes
US20230207177A1 (en) * 2021-12-28 2023-06-29 Samsung Electronics Co., Ltd. Synthetic antiferromagnet, magnetic tunneling junction device including the synthetic antiferromagnet, and memory device including the magnetic tunneling junction device
EP4270507A1 (en) 2022-04-25 2023-11-01 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Energy efficient non-volatile cryogenic memory - supertrack

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110163402A1 (en) * 2008-09-02 2011-07-07 Shunsuke Fukami Magnetic memory and method of manufacturing the same
CN102282624A (zh) * 2009-01-05 2011-12-14 国际商业机器公司 跑道型存储器件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6898132B2 (en) 2003-06-10 2005-05-24 International Business Machines Corporation System and method for writing to a magnetic shift register
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
US6920062B2 (en) 2003-10-14 2005-07-19 International Business Machines Corporation System and method for reading data stored on a magnetic shift register
EP1708257B1 (en) 2004-01-15 2010-11-24 Japan Science and Technology Agency Current injection magnetic domain wall moving element
US8179711B2 (en) 2004-10-26 2012-05-15 Samsung Electronics Co., Ltd. Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell
DE602005010662D1 (de) 2005-03-09 2008-12-11 Korea University Foundation Magnetische Tunnelübergangsanordnung mit amorpher NiFeSiB Freischicht
JP5068016B2 (ja) 2005-11-30 2012-11-07 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
US7605437B2 (en) 2007-04-18 2009-10-20 Everspin Technologies, Inc. Spin-transfer MRAM structure and methods
KR20090127705A (ko) 2008-06-09 2009-12-14 삼성전자주식회사 라이트 백 루프를 구비하는 마그네틱 레이스트랙메모리장치
US7626844B1 (en) 2008-08-22 2009-12-01 International Business Machines Corporation Magnetic racetrack with current-controlled motion of domain walls within an undulating energy landscape
JP2010067791A (ja) 2008-09-10 2010-03-25 Fujitsu Ltd 磁性細線ユニット及び記憶装置
US7933146B2 (en) 2008-10-08 2011-04-26 Seagate Technology Llc Electronic devices utilizing spin torque transfer to flip magnetic orientation
TWI338898B (en) 2008-11-12 2011-03-11 Ind Tech Res Inst Magetic shift register and data accessing method
GB2465370A (en) 2008-11-13 2010-05-19 Ingenia Holdings Magnetic data storage comprising a synthetic anti-ferromagnetic stack arranged to maintain solitons
US8125011B2 (en) 2008-11-19 2012-02-28 The United States Of America As Represented By The Secretary Of The Navy Vertical cell edge junction magnetoelectronic device family
JP5085703B2 (ja) * 2010-09-17 2012-11-28 株式会社東芝 磁気記録素子および不揮発性記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110163402A1 (en) * 2008-09-02 2011-07-07 Shunsuke Fukami Magnetic memory and method of manufacturing the same
CN102282624A (zh) * 2009-01-05 2011-12-14 国际商业机器公司 跑道型存储器件

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104993046A (zh) * 2015-06-25 2015-10-21 华中科技大学 一种磁隧道结单元及其制备方法
CN107195774A (zh) * 2016-03-15 2017-09-22 赖志煌 自旋轨道扭力式磁性随存储存器及其写入方法
CN107195774B (zh) * 2016-03-15 2019-07-19 赖志煌 自旋轨道扭力式磁性随存储存器及其写入方法
CN108062960A (zh) * 2016-11-09 2018-05-22 Imec 非营利协会 内联磁畴壁注入
CN108062960B (zh) * 2016-11-09 2023-07-25 Imec 非营利协会 内联磁畴壁注入
CN106711321A (zh) * 2016-12-31 2017-05-24 复旦大学 一种自旋波波片
CN106711321B (zh) * 2016-12-31 2019-05-31 复旦大学 一种自旋波波片

Also Published As

Publication number Publication date
US20140009994A1 (en) 2014-01-09
US8687415B2 (en) 2014-04-01
CN103531708B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
CN103531708A (zh) 具有包含设计界面的人工反铁磁耦合多层的垂直磁化线的畴壁运动方法
CN102479541B (zh) 含有具有垂直磁各向异性膜的数据记录层的磁存储器
CN101026000B (zh) 利用磁畴运动的磁存储装置
CN101496120B (zh) 分薄层的磁性器件、使用该器件的磁性隧道结和自旋阀
CN100533589C (zh) 磁单元和磁存储器
US7532502B2 (en) Spin injection magnetic domain wall displacement device and element thereof
US7532504B2 (en) Spin injection magnetic domain wall displacement device and element thereof
KR100754397B1 (ko) 마그네틱 도메인 이동을 이용한 자기메모리
US9171601B2 (en) Scalable magnetic memory cell with reduced write current
US20190252601A1 (en) Magnetic stack, junction tunnel, memory point and sensor comprising such a stack
US9437269B2 (en) Antiferromagnetic storage device
US20070164380A1 (en) MRAM with split read-write cell structures
US20080062578A1 (en) Multi-valued data recording spin injection maganetization reversal element and device using the element
US20170200486A1 (en) Techniques to modulate spin orbit spin transfer torques for magnetization manipulation
US20130001717A1 (en) Perpendicular mram with mtj including laminated magnetic layers
CN101573759A (zh) 包括不同的铁磁材料层的存储器存储装置、其制造方法及使用方法
TW201209817A (en) Storage element and storage device
CN110212087A (zh) 一种无需外场辅助的自旋轨道扭矩器件
US8638601B1 (en) Domain wall motion in perpendicularly magnetized wires having magnetic multilayers with engineered interfaces
JP2007281334A (ja) スピン注入磁化反転素子、その製造方法、およびそれを用いた磁気記録装置
Yoon et al. Field and current induced asymmetric domain wall motion in a giant magnetoresistance spin-valve stripe with a circular ring
CN104321823B (zh) 在具有带工程设计界面的磁性多层的垂直磁化线中的畴壁运动
Kawabata et al. Study of current induced magnetic domain wall movement with extremely low energy consumption by micromagnetic simulation
JP4346517B2 (ja) 磁気抵抗効果素子及び情報記憶素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171109

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171109

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160817

Termination date: 20190708