CN103531483A - 承载件及无核心封装基板的制法 - Google Patents

承载件及无核心封装基板的制法 Download PDF

Info

Publication number
CN103531483A
CN103531483A CN201210232225.0A CN201210232225A CN103531483A CN 103531483 A CN103531483 A CN 103531483A CN 201210232225 A CN201210232225 A CN 201210232225A CN 103531483 A CN103531483 A CN 103531483A
Authority
CN
China
Prior art keywords
bearing part
coreless
reinforced structure
metal level
capsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210232225.0A
Other languages
English (en)
Other versions
CN103531483B (zh
Inventor
曾子章
何崇文
胡迪群
李环陵
贺圣元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Unimicron Technology Corp
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN201210232225.0A priority Critical patent/CN103531483B/zh
Publication of CN103531483A publication Critical patent/CN103531483A/zh
Application granted granted Critical
Publication of CN103531483B publication Critical patent/CN103531483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

一种承载件及无核心封装基板的制法，该无核心封装基板的制法为先于一承载件上形成内增层线路板，再移除该承载件，然后对称性地于该内增层线路板的顶表面与底表面上分别形成第一外增层结构与第二外增层结构，其中，该内增层线路板、第一外增层结构与第二外增层结构为单层型式或多层型式。相比于现有技术，本发明能有效增进良率、减低成本与避免资源浪费。

Description

承载件及无核心封装基板的制法
技术领域
本发明涉及一种承载件及无核心封装基板的制法，尤指一种可用以制造该无核心封装基板的承载件与可利用该承载件的无核心封装基板的制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前半导体封装结构已开发出不同的封装型态，例如：打线式或覆晶式，其于一封装基板上设置半导体芯片，且该半导体芯片借由导线或焊锡凸块电性连接至该封装基板上。为了满足半导体封装件高整合度（integration）及微型化（miniaturization）的封装需求，以供更多主、被动组件及线路载接，封装基板也逐渐由双层电路板演变成多层电路板（multi-layer board），从而于有限的空间下运用层间连接技术（interlayer connection）以扩大封装基板上可供利用的线路布局面积，并能配合高线路密度的集成电路（integrated circuit）的使用需求，且降低封装基板的厚度，而能达到封装结构轻薄短小及提高电性功能的目的。
现有技术中，封装基板由一具有内层线路的核心板及对称形成于其两侧的线路增层结构所构成。因使用核心板将导致整体结构厚度增加，故难以满足电子产品功能不断提升而体积却不断缩小的需求。
因此，遂发展出无核心（coreless）的封装基板，其缩短导线长度及降低整体结构厚度，以符合高频化、微小化的趋势。
如图1A至图1G所示者，其为现有的无核心封装基板及其制法的剖视图。
如图1A所示，于一承载板10的两表面上均形成面积小于该承载板10的剥离层11；接着，于该承载板10上未形成该剥离层11的表面上形成粘着层12，以令该粘着层12环绕该剥离层11四周；之后，再于该剥离层11与粘着层12上形成金属层13。
或者，如图1A’所示，其为图1A的另一实施例，于一承载板10的两表面上均形成粘着层12；接着，于各该粘着层12上全面贴设有面积小于该承载板10且四周为该粘着层12环绕的剥离层11；之后，于该剥离层11与粘着层12上形成金属层13。以下将仅以图1A做为例示说明。
如图1B所示，于一该金属层13上形成基础线路14，并于该金属层13上形成电性连接该基础线路14的增层结构15，其中，该基础线路14具有多个第一电性接触垫141，该增层结构15的表面具有多个第二电性接触垫151。
如图1C所示，沿该承载板10的边缘进行裁切，且裁切边16通过该剥离层11，即切除具有该黏着层12的边缘。
如图1D所示，由于该粘着层12已被移除，因此可沿该金属层13与剥离层11之间的界面进行剥离工艺，以移除该承载板10、二该剥离层11与另一金属层13。
如图1E所示，移除该金属层13。
如图1F所示，于该增层结构15的底面与基础线路14上形成绝缘保护层17，且该绝缘保护层17具有对应外露各该第一电性接触垫141的绝缘保护层开孔170。
如图1G所示，于各该第一电性接触垫141与第二电性接触垫151上分别形成焊球18a与焊料凸块18b，至此即完成现有的无核心封装基板。
但是，现有无核心封装基板的制作流程是于增层完毕后进行边缘切割，然后才将承载板移除，此时封装基板内已累积大量应力，造成板弯翘比例过高，严重影响整体良率；此外，现有技术的承载板于工艺中必须将边缘裁切，故该承载板无法于同一工艺中重复使用，使用一次即成为事业废弃物，而造成资源浪费。
因此，如何克服上述现有技术中的良率较低与成本较高的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种不足，本发明的主要目的在于揭露一种承载件及无核心封装基板的制法，能有效增进良率、减低成本与避免资源浪费。
本发明的无核心封装基板的制法包括：于一承载件上形成内增层线路板，其中，该内增层线路板为单层型式或多层型式；移除该承载件；以及对称性地于该内增层线路板的顶表面与底表面上分别形成第一外增层结构与第二外增层结构，其中，该第一外增层结构与第二外增层结构为单层型式或多层型式。
本发明还揭露一种承载件，其包括：承载板；形成于该承载板的至少一表面上的感压胶层；以及形成于该感压胶层上的金属层。
本发明又揭露另一种承载件，其包括：金属板；以及形成于该金属板的至少一表面上的金属层，其中，该金属层与金属板间的结合力共分为两种，中间区域的结合力远小于外围区域的结合力。
由上可知，本发明通过先在承载件上进行部分的增层，而不会累积过大的应力，并在与承载件分离后对称地于相对两侧再制作增层结构，此对称的增层结构所产生的应力会相互抵消。因此最终封装基板具有较小的应力，不易造成板弯翘的情形，而有利于整体良率的上升。此外，本发明的承载板无须经过裁切，故可重复使用，而能有效节省整体成本、减少事业废弃物且避免资源浪费。
附图说明
图1A至图1G为现有的无核心封装基板及其制法的剖视图，其中，图1A’为图1A的另一实施例。
图2A至图2H为本发明的承载件与无核心封装基板的制法的剖视图，其中，图2A’与图2A”为图2A的其它实施例。
主要组件符号说明
10,200    承载板
11,201    剥离层
12        粘着层
13        金属层
14,211    基础线路
141,22a   第一电性接触垫
15        增层结构
151,23a   第二电性接触垫
16        裁切边
17,24     绝缘保护层
170,240   绝缘保护层开孔
18a,25a   焊球
18b,25b   焊料凸块
20        承载件
200”     金属板
202       第一金属层
203       第二金属层
21        内增层线路板
212       内增层结构
22        第一外增层结构
221       第一子外增层结构
222       第二子外增层结构
23        第二外增层结构
231       第三子外增层结构
232       第四子外增层结构
A         中间区域
B         外围区域。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“顶”、“底”、“上”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2H所示者，为本发明的承载件与无核心封装基板的制法的剖视图，其中，图2A’与图2A”为图2A的其它实施例。
如图2A所示，提供一承载件20，其包括：承载板200，其材质可以是例如双顺丁烯二酸醯亚胺/三氮阱（Bismaleimide triazine，简称BT）等的有机聚合材料，且该承载板200也可为两相对表面全面结合有介电材（例如为预浸材（prepreg））的铜箔基板（CCL）（未图标），或者，形成该承载板200的材质为铝、铜或不锈钢；剥离层201，其设于该承载板200的相对两表面上，该剥离层201可为感压胶（pressuresensitive adhesive，简称PSA）层，该感压胶层的材质可为硅氧烷（siloxane）、硅树脂（silicone）或压克力；以及第一金属层202，其设于各该剥离层201上，该第一金属层202的厚度可选自1微米至36微米范围，且该第一金属层202的材质可为铜，又该剥离层201与承载板200间的结合力大于该剥离层201与第一金属层202间的结合力，且该剥离层201与第一金属层202间仅有暂时性的结合力，而在稍后工艺中易于以外力使其分离。
或者，如图2A’所示，提供一承载件20，其包括：承载板200，其材质可以是例如双顺丁烯二酸醯亚胺/三氮阱（Bismaleimide triazine，简称BT）等的有机聚合材料，且该承载板200也可为两相对表面全面结合有介电材（例如为预浸材（prepreg））的铜箔基板（CCL）（未图标）；第二金属层203，其设于该承载板200的相对两表面上，该第二金属层203的厚度可选自5微米（μm）至40微米（μm）范围，且该第二金属层203的材质可为铜；剥离层201，其设于各该第二金属层203上，该剥离层201可为有机材料如离型膜（release film）、金属材料如镍、或无机材料如氧化镍，或者可运用其它技术来提供该剥离层201，如：Mitsui、Nippon-Denk、Furukawa、或Olin等公司所提供的铜箔结合剥离层等材料；以及第一金属层202，其设于各该剥离层201上，该第一金属层202的厚度可选自1微米至10微米范围，且该第一金属层202的材质可为铜。
或者，如图2A”所示，提供一承载件20，其包括：金属板200”，其材质可例如为不锈钢，该金属板200”的厚度为0.2至0.3毫米，且由于现有封装基板产业的工艺设备至多仅能承载2公斤的对象，所以该金属板200”的重量较佳为0.1至1.5公斤，又该金属板200”的表面较佳的为经过粗化；以及第一金属层202，其电镀形成于该金属板200”的相对两表面上，该第一金属层202的厚度可选自1微米至50微米范围，且该第一金属层202的材质可为铜，又该第一金属层202与金属板200”间的结合力共分为两种，中间区域A的结合力远小于外围区域B的结合力，即该第一金属层202主要借其外围区域B结合于金属板200”，因此于工艺最后仅需将该外围区域B的第一金属层202移除（例如磨除），即减少该第一金属层202与金属板200”间的结合力，而可顺利移除该金属板200”，于此时并保持该金属板200”的完整性，而能重复使用该金属板200”，并达成节省成本与促进环保的目的。以下将仅以图2A做为例示说明。
要注意的是，于本实施例中，该承载件20的剥离层201、第一金属层202与第二金属层203为对称地形成，但不以此为限，即该承载件20的剥离层201、第一金属层202与第二金属层203也可仅形成于该承载件20的其中一侧。
如图2B所示，于该承载件20的一表面上形成基础线路211。
如图2C所示，于该承载件20上形成电性连接该基础线路211的内增层结构212，且该基础线路211与内增层结构212构成内增层线路板21，该内增层线路板21为如图所示的多层型式，但也可为单层型式；然而，该内增层线路板21也可对称地形成于该承载件20的两表面上，此情况为本发明所属技术领域的通常知识者依据本说明书而能了解者，故不在此加以赘述与图标。
如图2D所示，移除该承载件20，此时，还可移除该剥离层201上的第一金属层202，而该剥离层201的粘着能力并未消失，以供后续于该剥离层201上再次形成第一金属层202，使得该承载件20可以重复使用，进而减低成本、减少事业废弃物且避免资源浪费。
如图2E至图2F所示，对称性地于该内增层线路板21的顶表面与底表面上分别形成第一外增层结构22与第二外增层结构23，其中，该第一外增层结构22包括第一子外增层结构221与第二子外增层结构222，该第二外增层结构23包括第三子外增层结构231与第四子外增层结构232，且该第一外增层结构22的表面具有多个第一电性接触垫22a，该第二外增层结构23的表面具有多个第二电性接触垫23a，该第一外增层结构22与第二外增层结构23为如图所示的多层型式，但也可为单层型式。
如图2G所示，于该第二外增层结构23的表面上形成绝缘保护层24，该绝缘保护层24具有多个对应外露各该第二电性接触垫23a的绝缘保护层开孔240。
如图2H所示，于各该第一电性接触垫22a与第二电性接触垫23a上分别形成焊料凸块25b与焊球25a。
本发明还提供一种承载件20，其包括：承载板200；例如为感压胶层的剥离层201，其形成于该承载板200的至少一表面上；以及第一金属层202，其形成于该剥离层201上。
本发明还提供另一种承载件20，其包括：金属板200”，该金属板200”的材质可为不锈钢；以及第一金属层202，其形成于该金属板200”的至少一表面上，其中，该第一金属层202与金属板200”间的结合力共分为两种，中间区域A的结合力远小于外围区域B的结合力。
于前所述的承载件20中，形成该第一金属层202的材质为电镀铜。
要补充说明的是，本发明的无核心封装基板的制法可借由本发明的承载件来达成，但也可不借由本发明的承载件来达成，换言之，本发明的无核心封装基板的制法可不于本发明所揭示的承载件上形成内增层线路板，而改于其它承载件上形成内增层线路板，之后再移除该承载件，并对称性地于该内增层线路板的顶表面与底表面上分别形成第一外增层结构与第二外增层结构；此外，本发明的承载件并不限应用于本发明所揭示的无核心封装基板的制法，换言之，本发明的承载件也可应用于其它无核心封装基板的制法，或应用于具内埋电子组件(如：半导体芯片)的封装基板的制作。
综上所述，相比于现有技术，本发明通过先在承载件上进行部分的增层，而不至于累积过大的应力，并在与承载件分离后对称地于相对两侧再制作增层结构，此对称的增层结构所产生的应力会相互抵消。因此最终封装基板具有较小的应力，不易有板弯翘的情形，而有利于整体良率的上升。此外，本发明的承载板无须经过裁切，故可重复使用，而能有效节省整体成本、减少事业废弃物且避免资源浪费。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (14)

1.一种无核心封装基板的制法，其包括：
于一承载件上形成内增层线路板，其中，该内增层线路板为单层型式或多层型式；
移除该承载件；以及
对称性地于该内增层线路板的顶表面与底表面上分别形成第一外增层结构与第二外增层结构，其中，该第一外增层结构与第二外增层结构为单层型式或多层型式。
2.根据权利要求1所述的无核心封装基板的制法，其特征在于，于该承载件上形成内增层线路板的步骤包括：
于该承载件上形成基础线路；以及
于该承载件上形成电性连接该基础线路的内增层结构，且该基础线路与内增层结构构成该内增层线路板。
3.根据权利要求1所述的无核心封装基板的制法，其特征在于，该第一外增层结构的表面具有多个第一电性接触垫。
4.根据权利要求1所述的无核心封装基板的制法，其特征在于，该第二外增层结构的表面具有多个第二电性接触垫。
5.根据权利要求1所述的无核心封装基板的制法，其特征在于，该承载件包括承载板、形成于该承载板的至少一表面上的剥离层、及形成于该剥离层上的第一金属层，且该第一外增层结构形成于该第一金属层上，该剥离层为感压胶层。
6.根据权利要求1所述的无核心封装基板的制法，其特征在于，该承载件包括承载板及依序堆栈于其一表面上的第二金属层、剥离层与第一金属层，且该第一外增层结构形成于该第一金属层上。
7.根据权利要求5或6所述的无核心封装基板的制法，其特征在于，形成该第一金属层或第二金属层的材质为铜。
8.根据权利要求5所述的无核心封装基板的制法，其特征在于，于移除该承载件之后，还移除该感压胶层上的金属层，而该感压胶层的粘着能力并未消失，以供后续于该感压胶层上再次形成金属层。
9.根据权利要求1所述的无核心封装基板的制法，其特征在于，该承载件包括金属板及形成于该金属板的至少一表面上的金属层，其中，该金属层与金属板间的结合力共分为两种，中间区域的结合力远小于外围区域的结合力。
10.根据权利要求9所述的无核心封装基板的制法，其特征在于，移除该承载件包括移除外围区域的金属层，以减少该金属层与金属板间的结合力，并保持该金属板的完整性。
11.一种承载件，其包括：
承载板；
形成于该承载板的至少一表面上的感压胶层；以及
形成于该感压胶层上的金属层。
12.一种承载件，其包括：
金属板；以及
形成于该金属板的至少一表面上的金属层，该金属层与金属板间的结合力共分为两种，中间区域的结合力远小于外围区域的结合力。
13.根据权利要求12所述的承载件，其特征在于，形成该金属板的材质为不锈钢。
14.根据权利要求12所述的承载件，其特征在于，形成该金属层的材质为电镀铜。
CN201210232225.0A 2012-07-05 2012-07-05 承载件及无核心封装基板的制法 Active CN103531483B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210232225.0A CN103531483B (zh) 2012-07-05 2012-07-05 承载件及无核心封装基板的制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210232225.0A CN103531483B (zh) 2012-07-05 2012-07-05 承载件及无核心封装基板的制法

Publications (2)

Publication Number Publication Date
CN103531483A true CN103531483A (zh) 2014-01-22
CN103531483B CN103531483B (zh) 2017-04-12

Family

ID=49933394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210232225.0A Active CN103531483B (zh) 2012-07-05 2012-07-05 承载件及无核心封装基板的制法

Country Status (1)

Country Link
CN (1) CN103531483B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916354A (zh) * 2019-05-07 2020-11-10 欣兴电子股份有限公司 线路载板及其制作方法
CN116507048A (zh) * 2023-06-27 2023-07-28 荣耀终端有限公司 电路板成型方法及电路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173658A (ja) * 2005-12-26 2007-07-05 Kyocer Slc Technologies Corp 配線基板の製造方法
CN101409238A (zh) * 2007-10-11 2009-04-15 全懋精密科技股份有限公司 无核层封装基板的制作方法
US20100096078A1 (en) * 2008-10-16 2010-04-22 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate
JP2010199616A (ja) * 2010-05-12 2010-09-09 Shinko Electric Ind Co Ltd 配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173658A (ja) * 2005-12-26 2007-07-05 Kyocer Slc Technologies Corp 配線基板の製造方法
CN101409238A (zh) * 2007-10-11 2009-04-15 全懋精密科技股份有限公司 无核层封装基板的制作方法
US20100096078A1 (en) * 2008-10-16 2010-04-22 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate
JP2010199616A (ja) * 2010-05-12 2010-09-09 Shinko Electric Ind Co Ltd 配線基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916354A (zh) * 2019-05-07 2020-11-10 欣兴电子股份有限公司 线路载板及其制作方法
CN111916354B (zh) * 2019-05-07 2022-08-30 欣兴电子股份有限公司 线路载板及其制作方法
CN116507048A (zh) * 2023-06-27 2023-07-28 荣耀终端有限公司 电路板成型方法及电路板

Also Published As

Publication number Publication date
CN103531483B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
EP2592915B1 (en) Manufacturing method for laminated wiring board
CN103458628B (zh) 多层电路板及其制作方法
US9159693B2 (en) Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
CN102867807B (zh) 无核心层的封装基板的制造方法
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
CN102867798A (zh) 无核心层的封装基板及其制造方法
US20120037411A1 (en) Packaging substrate having embedded passive component and fabrication method thereof
US10636716B2 (en) Through-mold structures
CN109618509B (zh) 一种pcb的制造方法
KR101044103B1 (ko) 다층 인쇄회로기판 및 그 제조방법
CN102573278A (zh) 多层布线基板
CN104681531A (zh) 封装基板及其制法
CN103579173B (zh) 半导体封装件的制法
US9485863B2 (en) Carrier and method for fabricating coreless packaging substrate
TWI628772B (zh) 具有嵌設元件的積體電路封裝系統及製造該積體電路封裝系統的方法
CN103531483A (zh) 承载件及无核心封装基板的制法
CN103681586B (zh) 无核心封装基板及其制法
CN103857204A (zh) 承载板及其制作方法
CN113628980B (zh) 一种板级封装的方法
JP2012186270A (ja) 半導体パッケージの製造方法
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
CN211047362U (zh) 线路板
CN104284530A (zh) 无芯板工艺制作印制电路板或集成电路封装基板的方法
JP5574067B2 (ja) 部品内蔵基板
CN114391304B (zh) 板对板连接结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant