CN103515309A - 倒装芯片电子器件及其生产方法 - Google Patents
倒装芯片电子器件及其生产方法 Download PDFInfo
- Publication number
- CN103515309A CN103515309A CN201310204463.5A CN201310204463A CN103515309A CN 103515309 A CN103515309 A CN 103515309A CN 201310204463 A CN201310204463 A CN 201310204463A CN 103515309 A CN103515309 A CN 103515309A
- Authority
- CN
- China
- Prior art keywords
- chip
- insulating tape
- another
- hole
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 54
- 230000008569 process Effects 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 8
- 230000004913 activation Effects 0.000 claims description 4
- 238000009823 thermal lamination Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000012777 electrically insulating material Substances 0.000 abstract 1
- 238000005520 cutting process Methods 0.000 description 5
- 238000003475 lamination Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 206010010356 Congenital anomaly Diseases 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000004320 controlled atmosphere Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
本发明内容涉及倒装芯片电子器件及其生产方法，提出一种用于制作电子器件(100)的集合的方法。该方法包括步骤：提供包括导电材料基板(110，110C，110P)的支撑物(110，110C，110P，120P)，将半导体材料芯片(105)的集合固定到基板的相应部分(110C)上，每个芯片具有第一主表面(110U)和与第一主表面相对的第二主表面(110L)，第一主表面具有至少一个第一传导端子(TS，TG)，第二主表面具有与基板电连接的至少一个第二传导端子(TD)，将包括多个通孔(125CSi，125CDj，125CG)的电绝缘材料绝缘带(120C)固定到每个芯片的主表面，该绝缘带在基板的未被芯片覆盖的另一部分(110P)之上从芯片突出，以及经过通孔中的至少部分暴露所述第一端子的第一集合形成与芯片的每个第一端子的至少一个第一电接触(CSi，CG)并且经过通孔中的至少部分暴露基板的另一部分的第二集合形成与基板的至少一个第二电接触(CDj)。
Description
技术领域
根据本发明的一个或者多个实施例的解决方案总体涉及电子领域。具体而言，这样的解决方案涉及电子器件的连接。
背景技术
每个电子器件通常包括一个或者多个芯片(例如，半导体材料芯片)，每个芯片具有用于它与外部电路的连接的端子。
根据典型连接模式，将芯片封装在绝缘体内，该绝缘体具有用于与印刷电路板(PCB)连接的暴露引线；芯片的端子由键合接线连接到相应引线。
然而，键合接线涉及到电子器件的尺寸增加并且引入削弱其性能的电阻、电容和/或电感寄生(具有先天不可预测的值)。另外，键合接线涉及到长久的生产过程(因为应当连续焊接它们)和繁琐的设计(因为有必要作出避免键合接线之间短路的配置)。
根据另一连接模式(称为“倒装芯片”)，将芯片倒置装配到PCB上(或者芯片载体上)，从而芯片的端子直接(或者通过芯片载体的传导球，这些传导球经过芯片的通孔连接到芯片的端子)接触PCB。以这一方式，不存在键合接线，其允许获得具有小尺寸和高性能的电子器件。
然而，“倒装芯片”连接模式具有如下缺陷，例如在芯片具有在它的不同表面上暴露的端子的情况下(比如在用于功率应用的电子器件中)，妨碍其广泛使用。在这样的情况下，事实上，在将芯片转配到PCB上(或者芯片载体上)之前，有必要执行用于使所有它的端子从其相同侧可访问的操作。
例如，在具有下端子(漏极端子)和两个上端子(栅极和源极端子)的竖直结构功率晶体管的情况下，这样的操作包括：将芯片固定到电传导基板上(漏极端子与基板接触)、(例如通过电解生长)在芯片上和在基板的未被芯片覆盖的部分上形成绝缘层、(例如通过蚀刻)经过绝缘层制作通孔以暴露栅极端子、源极端子和基板的部分，并且金属化通孔以接触栅极端子、源极端子和基板(并且因此接触漏极端子)。以这一方式，栅极和源极端子以及漏极端子经过相应接触在相同表面上可访问，因此使得有可能经过它们将倒装芯片连接到PCB上(或者芯片载体上)。然而这样的操作涉及到电子器件的生产过程的过多持续时间并且也涉及到实际和构造低效率。
具体而言，通孔的制作应当在若干阶段中执行(因为通孔具有不同深度)，并且其使芯片暴露于穿孔的风险。
发明内容
概括而言，根据本发明的一个或者多个实施例的解决方案基于使用具有预成型的通孔的绝缘层这样的思想。
具体而言，在独立权利要求中阐述根据本发明的具体实施例的解决方案的一个或者多个方面，而在从属权利要求中指示相同解决方案的有利特征，通过引用将所有权利要求的措词逐字并入此处(参照根据本发明的实施例的解决方案的具体方面提供的任何有利特征在加以必要的修改适用于其任何其它方面)。
更具体而言，根据本发明的实施例的解决方案的一个方面提出一种用于制作电子器件集合的方法，其中将半导体材料芯片的集合固定到导电基板上，将包括多个通孔的绝缘带固定到每个芯片上，并且经过通孔的第一集合形成与每个芯片的至少一个第一电接触，并且经过通孔的第二集合形成与基板的至少一个第二电接触。
根据本发明的实施例的解决方案的又一方面提出一种对应电子器件。
根据本发明的实施例的解决方案的又一方面提出一种包括至少一个这样的电子器件的系统。
附图说明
参照将结合附图阅读的完全通过非限制指示给出的下文详细描述，将最佳地理解根据本发明的一个或者多个实施例的解决方案及其进一步的特征和优点(在附图中，出于简化的目的，用等同或者相似标号表示对应单元并且未重复其说明，并且每个实体的名称一般用于表示其类型和属性二者——比如值、内容和表示)。就这一点而言，清楚地理解附图未必按比例绘制(而可以夸大和/或简化一些细节)，并且除非另有明示，则它们简单地用来在概念上图示描述的结构和过程。具体而言：
图1示出根据本发明的一个实施例的电子器件的平面图；
图2示出这样的电子器件的部分沿着图1的截平面II-II的截面图；并且
图3A-3C示意地示出根据本发明的一个实施例的图1的电子器件的生产过程的一些重要步骤。
具体实施方式
具体考虑图1，它示出根据本发明的一个实施例的电子器件100的平面图。出于描述简单的目的，将与图2结合讨论该图，图2示出这样的电子器件100的部分沿着图1的截平面II-II的截面图。
电子器件100包括在其上例如集成竖直结构MOS功率晶体管的半导体材料芯片105(或者更多这样的芯片)。芯片105具有在芯片105的整个(后)表面110L上延伸的传导端子TD(例如功率晶体管的漏极端子)；在芯片105的与表面110L相对的另一(前)表面110U上提供另一传导端子TS(例如功率晶体管的源极端子)以及控制端子TG(例如功率晶体管的栅极端子)。如稍后将说明的那样，端子TD、TS、TG都是从电子器件100的相同侧可访问的(以便允许以“倒装模式”将它装配在PCB或者芯片载体上(二者未示出)，而无键合接线。具体而言，电子器件100包括(在它的前表面上暴露的)分别电连接到端子TD、TS、TG的一个或者多个源极接触CSi(i＝1，2，...N，在讨论的例子中N＝11)、一个或者多个漏极接触CDj(j＝1，2，...M，在讨论的例子中M＝6)和一个或者多个栅极接触CG(在讨论的例子中为一个)。
芯片105固定到导电材料(例如铜)基板110的部分110C上——该基板仅在图2中部分可见，用来并行形成若干相同的电子器件。具体而言，芯片105的表面110L朝向部分110C，而端子TD电连接到它(例如通过插入焊接传导层115)。
在(如下文详细描述的)根据本发明的一个实施例的解决方案中，电子器件100包括具有多个预成型的通孔的电绝缘材料(例如聚酰胺)带120C。带120C固定到芯片105的表面110U上并且在基板110的未被芯片105覆盖的另一(例如周界)部分110P上方从该表面突出。带120C的通孔包括各自暴露端子TS的相应区域(以制作对应接触CSi)的一个或者多个通孔125CSi(例如在图2中可见的通孔125CS9)、各自暴露端子TG的相应区域的一个或者多个通孔(例如在图2中可见的通孔125CG)以及各自暴露部分110P的相应区域的一个或者多个通孔125CDj(例如在图2中可见的通孔125CD3)。
每个接触CSi、CDj、CG包括电子器件100的前表面上的用于接触PCB(或者芯片载体)的焊盘130Si、130Dj、130G和用于经过带120C的对应通孔125CSi、125CDj、125CG将焊盘130Si、130Dj、130G分别电连接到端子TS、TD、TG的竖直连接元件135Si、135Dj、135G(仅元件135S9、135D3、135G在图2中可见)或者更多这样的连接端子。
因此，关于其中在绝缘层中(在它沉积之后)制作通孔的已知解决方案，本发明利用预穿孔的带(例如已经用于制作其它已知产品)。
这涉及到更短的生产过程，因为用于制作通孔的蚀刻操作是不必要的。另外，生产过程更高效，因为芯片105未受到穿孔和/或损害风险。
优选地，电子器件100包括具有一个或者多个另外的通孔125PDj(仅通孔125PD3在图2中可见)的另一电绝缘材料(例如同样为聚酰胺)带120P。带120P固定于部分110P与带120C之间，从而带120P的通孔125PDj(或者它们的部分)中的每个通孔暴露部分110P的相应区域，并且与相应通孔125CDj同轴。以这一方式，每个竖直连接135Dj经过通孔125CDj和被它截取的通孔125PDj来形成。
这允许获得优良机械稳定性，而在制作用于到达部分110P的(更长)通孔时无任何问题，该通孔通过重叠带120C和120P并且适当对准它们来简单地获得。
有利地，如图2中所示，通孔125CSi、125CDj、125CG具有比通孔125PDj更大的宽度(例如，通孔125CSi、125CDj、125CG的半径大于通孔125PDj的半径0.1倍，优选地大于0.3倍，并且甚至更优选地大于0.5倍)。这一特征允许简化对准带120P、120C和/或使它更高效。事实上，通孔125CDj的更大宽度即使在存在略微构造未对准时仍然可以允许完全截取通孔125PDj。
在图3A-3C中图示根据本发明的一个实施例的电子器件100的生产过程的一些重要步骤。
如上文提到的那样，在大量并行制作并且在结束时通过切割操作分离的完全相同电子器件100的批量级执行生产过程(然而为了描述简单，在下文中将参照这样的电子器件中的仅一个电子器件)。
具体考虑图3A，生产过程通过将芯片105固定到基板110的部分110C上并且将带120P固定到部分110P上而开始；备选地，可以和仅用于固定芯片105的基板110一起提供带120P作为预组装的支撑物的部分。
照例，例如通过焊接材料层115将芯片105固定到部分110C上。取而代之，带120P在其面向基板110的其固定表面345Pfix上具有可热激活胶层340P。通过将带120P定位到部分110P上并且使它受到用于减少其厚度(例如通过使它适应芯片105的厚度)的热层压过程来实现将带120P固定到部分110P上。以这一方式，在层压过程期间达到的相对高温足以激活胶层340P并且因此获得带120P到部分110P的粘附。
现在参照图3B，在芯片105的表面110U上并且在带120P的与表面345Pfix相对的自由表面320Pfree上固定带120C。带120C也具有另一自由表面345Cfree和与表面345Cfree相对的另一固定表面345Cfix，该固定表面具有另一可热激活胶层340C。与先前情况相似，通过将带120C定位到带120P的表面345Pfree上以及在芯片105的表面110U上并且使它受到在相同时间激活胶层340C的热层压过程来实现固定。
在这一阶段中，如此定位带120C以致允许通孔125CDj截取带120P的通孔125PDj(以便暴露部分110P的相应区域)、允许通孔125CSi暴露端子TS的相应区域并且允许通孔125CG暴露端子TG的相应区域。因此，在描述的实施例中，带120C的通孔总数等于N+M+1(但是它也可以大于这样的值，在该情况下，将提供如下通孔，如果这些通孔未暴露芯片或者基板110的有用区域则它们是未使用的)。类似地，带120P中的通孔总数甚至可以大于M(在该情况下可以提供如下通孔，如果带120C的通孔未截取这些通孔，则可以关闭它们、因此保持未使用)。
在这一点，至此获得的工件例如通过将它放置于具有受控氛围的装置中持续预定时间段而受到胶层340C、340P的固化过程。
转向图3C，执行电镀过程以通过电解使形成基板110的材料(在讨论的例子中为铜)分别生长到通孔125PDj中、到截取这些通孔的通孔125CDj中、到带120C的表面345Cfree上、到暴露端子TS、TG的区域的通孔125CSj、125CG中，并且可能到未使用的通孔(如果设有)中。在这样的过程结束时，获得元件135Si、135Dj、135CG，并且由铜层350覆盖带120C的表面345Cfree。
随后，经由光刻技术在层350上制作图中未示出的光刻胶材料掩模；例如通过干蚀刻操作蚀刻层350的未被掩模保护的部分。这样的操作的结果在图2中示出，定义焊盘130Si、130Dj、130G(并且因此定义接触CSi、CDk、CG)——在带120C中的可能未使用的通孔(在图中未示出)在其自由表面的相同水平面被填充。
在这一点，在已经根据具体要求适当完成这样获得的电子器件100(例如，通过用抗氧化剂材料的一个或者多个涂层涂覆接触CSi、CDk、CG——步骤未示出)之后，以已知方式将它们机械地相互分离(例如，通过经过基板110和带120C、120P的机械锯切——步骤未示出)。
自然地，为了满足局部和具体要求，本领域技术人员可以将许多逻辑和/或物理修改和变更应用于上文描述的解决方案。更具体而言，虽然已经参照这一解决方案的一个或者多个实施例用某一细节程度描述该解决方案，但是应当理解在形式和细节上的各种省略、替换和改变以及其它实施例是可能的。具体而言，即使无在先前描述中阐述的用于提供本发明的不同实施例的更透彻理解的具体细节(比如数值例子)，也可以实践它们；反言之，可以已经省略或者简化的公知特征以免不必要细节模糊描述。另外，明确旨在于结合公开的解决方案的任何实施例描述的具体单元和/或方法步骤可以作为一般设计选项并入于任何其它实施例中。在任何情况下，序数限定词等仅用作用于区分具有相同名称的元件的标签而未表示任何优先、居先或者顺序。另外，措辞包括、具有和包含(及其形式中的任何形式)应当用开放和非排他含义(即不限于记载的要素)来理解，措辞基于、依赖于、根据、按照(及其形式中的任何形式)应当被理解为非排他关系(即涉及到可能另外的变量)，并且措辞一个应当被理解为一个或者更多要素(除非另有明示)。
例如，本发明的一个实施例提出一种用于制作(一个或者多个)电子器件的集合的方法。该方法包括步骤：提供包括导电材料基板的支撑物。将半导体材料芯片的集合固定到基板的相应部分上；每个芯片具有第一主表面和与第一主表面相对的第二主表面，第一主表面具有至少一个传导端子，第二主表面具有与基板电连接的至少一个第二传导端子。将包括多个通孔的电绝缘材料绝缘带固定到每个芯片的主表面；绝缘带在基板的未被芯片覆盖的另一部分之上从芯片突出。经过通孔中的至少部分暴露所述第一端子的第一集合形成与芯片的每个第一端子的至少一个第一电接触，以及经过通孔中的至少部分暴露基板的另一部分的第二集合形成与基板的至少一个第二电接触。
然而，虽然在本描述中已经明确参照具有单个芯片的电子器件，该芯片集成有竖直结构MOS功率晶体管，但是不应限制性地理解这一点；就这一点而言，芯片数目和类型可以是任何方式以及在它们中的每个上集成的电子部件的数目和类型也可以是任何方式。具体而言，可以将相同原理扩展至任何如下应用，该应用需要使芯片的从电子器件的相同侧可访问的端子(而无键合接线)。
通孔数目无限制，并且它未必与电接触数目一致。就这一点而言，有可能设想绝缘带覆盖大量通孔，其中一些通孔由于未暴露有用区域而可以多余(并且因此未被使用或者用来实施具体技术方案)。
另外，接触数目无限制。每个接触可以具有一个或者多个焊盘，并且每个焊盘可以与多个竖直连接元件(即通孔)关联。此外，可以基于电气和机械考虑来选择接触的尺寸和分布。例如，栅极接触除了焊盘之外还可以在电子器件的上表面上分布的传导指状物以避免电信号的非均匀分布。
根据本发明的一个实施例，提供支撑物的步骤包括向支撑物提供另一电绝缘材料绝缘带，该另一绝缘带包括在基板的另一部分上固定的另外的通孔的集合；从芯片突出的绝缘带固定于另一绝缘带上，并且经过另外的通孔中的暴露基板的另一部分的另一集合形成所述至少一个第二电接触。
然而，如果非必需则也可以未提供该另一绝缘带。例如有可能设想如下实现方式，在该实现方式中，在基板的凹陷内完全插入的芯片在凹陷的相同水平面；在这样的情况下，因此绝缘带可以直接位于在芯片的主表面上和基板的另一部分上。
根据本发明的一个实施例，向支撑物提供另一绝缘带的步骤包括将另一绝缘带固定到基板的另一部分上。
无论任何，也可以在基本实现方式中省略这样的步骤。另外，在另一绝缘带与芯片之间的高度差异的情况下(例如在另一绝缘带具有比芯片更低的厚度的情况下)，绝缘带也可以未与另一绝缘带接触(或者可以提供中间层以补偿高度差异)。
根据本发明的一个实施例，通孔具有比附加通孔更大的宽度；通孔的第二集合的每个通孔与另外的通孔的另一集合的对应另一通孔基本上同轴。
然而，不阻止另外的通孔具有比通孔的宽度更大或者相等的宽度。另外，为了补偿在绝缘带与另一绝缘带之间的结构差异(例如相应通孔的分布差异)，通孔的对准也可以不同轴。
根据本发明的一个实施例，绝缘带包括用于与每个芯片的第一表面和与另一绝缘带的固定的固定表面、以及与固定表面相对的自由表面。形成至少一个第一电接触和至少一个第二电接触的步骤包括在另外的通孔的另一集合中、在通孔的第二集合中、在绝缘带的自由表面上以及在通孔的第一集合中生长导电材料并且对生长的导电材料进行成形以获得所述至少一个第一电接触和所述至少一个第二电接触。
无论如何，不阻止由与基板的材料不同的材料制作电接触。在这样的情况下，因此有可能执行沉积操作(例如化学气相沉积或者物理气相沉积)而不是生长操作。
根据本发明的一个实施例，生长导电材料的步骤包括在所有第一通孔中生长导电材料。
无论如何，在存在多余通孔时，可以在生长(或者沉积)过程期间排除它们——例如通过使用适当掩模。
根据本发明的一个实施例，另一绝缘带包括用于在基板的另一部分上固定的另一固定表面、以及与该另一固定表面相对的用于与绝缘带的固定表面固定的另一自由表面。绝缘带的固定表面和另一绝缘带的另一固定表面分别包括导电和可热激活胶层和另一胶层；固定绝缘带的步骤和固定另一绝缘带的步骤包括加热胶层和另一胶层。
可以在对另一绝缘带定位之后和/或在对绝缘带定位之后执行这样的步骤。另外，也可以利用对胶层和另一胶层的加热来加热焊接层；以这一方式，对芯片的固定可以与对绝缘带和/或另一绝缘带的固定一起执行。
另外，可以在基本实现方式中省略这样的步骤。就这一点而言，可以不提供胶层，或者它们可以被适合于该目的任何其它类型的粘合剂取代。无论如何，胶层和另一胶层也可以分别不与绝缘带和另一绝缘带一起提供。
根据本发明的一个实施例，固定绝缘带的步骤和固定另一绝缘带的步骤包括执行热层压过程。
无论如何，也可以在基本实现方式中省略层压过程。此外，如果执行则可以在一个或者多个阶段中执行层压过程。例如有可能在固定另一绝缘带(如果提供)之后或者期间执行第一层压过程以及在固定绝缘带之后或者期间执行第二层压过程。
根据本发明的一个实施例，该方法还包括以下步骤：切割基板和绝缘带以获得多个所述电子器件，每个电子器件包括具有相应第一接触和第二接触的所述芯片中的至少一个芯片。
无论如何，基于具体设计要求，可以在生产过程的任何进展中执行这样的步骤。在这样的情况下，因此可以对每个切割的工件单独地执行先前参照多个电子器件描述的方法的步骤以获得对应电子器件。无论如何，相同方法也可以用于在整个基板上制作单个电子器件。
一般而言，根据本发明的一个实施例的解决方案本身通过等效方法来实施(通过使用相似步骤、去除一些非必需步骤或者添加附加可选步骤)；另外，可以按不同顺序、并行或者重叠(至少部分)执行步骤。
本发明的一个实施例提出一种电子器件，该电子器件包括：支撑物，包括导电材料基板；以及在基板的相应部分上的(一个或者多个)半导体材料芯片的集合；每个芯片具有第一主表面和与第一主表面相对的第二主表面，第一主表面具有至少一个第一传导端子，第二主表面具有电连接到基板的至少一个第二传导端子。该电子器件还包括：包括多个通孔的固定到每个芯片的主表面的电绝缘材料绝缘带，该绝缘带在基板的未被芯片覆盖的另一部分之上从芯片突出。该电子器件还包括：经过通孔中的至少部分暴露第一端子的第一集合的与芯片的每个第一端子的至少一个第一电接触；以及经过通孔中的至少部分暴露基板的另一部分的第二集合的与芯片的基板的至少一个第二电接触。
无论如何，如果电子器件具有不同结构或者包括等效部件，则类似考虑适用。在任何情况下，可以将其每个部件分离成若干元件，或者可以将两个或者更多部件组合成单个元件；此外，可以重复每个部件以支持并行执行对应操作。也应当注意，(除非另有明示)在不同部件之间的任何交互一般无需连续，并且它可以是直接的或者经由一个或者多个中介间接的
本发明的一个实施例提出一种包括一个或者多个这样的电子器件的系统(例如，移动电话、计算机等)。
然而，可以在任何其它应用中使用该电子器件，并且它显然可以作为独立产品被制作并且投放于市场。
Claims (10)
1.一种用于制作电子器件(100)的集合的方法，所述方法包括步骤：
提供包括导电材料基板(110，110C，110P)的支撑物(110，110C，110P，120P)，
将半导体材料芯片(105)的集合固定到所述基板的相应部分(110C)上，每个芯片具有第一主表面(110U)和与所述第一主表面相对的第二主表面(110L)，所述第一主表面具有至少一个第一传导端子(TS，TG)，所述第二主表面具有与所述基板电连接的至少一个第二传导端子(TD)，
将包括多个通孔(125CSi，125CDj，125CG)的电绝缘材料绝缘带(120C)固定到每个芯片的所述主表面，所述绝缘带在所述基板的未被所述芯片覆盖的另一部分(110P)之上从所述芯片突出，以及
经过所述通孔中的至少部分暴露所述第一端子的第一集合形成与所述芯片的每个第一端子的至少一个第一电接触(CSi，CG)，并且经过所述通孔中的至少部分暴露所述基板的所述另一部分的第二集合形成与所述基板的至少一个第二电接触(CDj)。
2.根据权利要求1所述的方法，其中所述提供支撑物(110，110C，110P，120P)的步骤包括：
向所述支撑物提供另一电绝缘材料绝缘带(120P)，所述另一绝缘带包括在所述基板的所述另一部分上固定的另外的通孔(125PDj)的集合，从所述芯片突出的所述绝缘带(120C)固定于所述另一绝缘带上，并且经过所述另外的通孔中的暴露所述基板的所述另一部分的另一集合形成所述至少一个第二电接触。
3.根据权利要求2所述的方法，其中所述向所述支撑物提供另一绝缘带的步骤包括：
将所述另一绝缘带固定到所述基板的所述另一部分上。
4.根据权利要求2或者3所述的方法，其中所述通孔具有比所述附加通孔更大的宽度，所述通孔的所述第二集合的每个通孔与所述另外的通孔的所述另一集合的对应的另一通孔基本上同轴。
5.根据权利要求4所述的方法，其中所述绝缘带包括用于与每个芯片的所述第一表面和与所述另一绝缘带的固定的固定表面(345Cfix)，以及与所述固定表面相对的自由表面(345Cfree)，并且所述形成至少一个第一电接触和至少一个第二电接触的步骤包括：
在所述另外的通孔的所述另一集合中、在所述通孔的所述第二集合中、在所述绝缘带的所述自由表面上以及在所述通孔的所述第一集合中生长所述基板的所述导电材料，以及
对所述生长的导电材料进行成形以获得所述至少一个第一电接触和所述至少一个第二电接触。
6.根据权利要求5所述的方法，其中所述生长所述导电材料的步骤包括：
在所有所述第一通孔中生长所述导电材料。
7.根据在直接或者间接引用权利要求3时的权利要求5或者6所述的方法，其中所述另一绝缘带包括用于在所述基板的所述另一部分上固定的另一固定表面(345Pfix)，以及与所述另一固定表面相对的用于与所述绝缘带的所述固定表面固定的另一自由表面(345Cfree)，并且其中所述绝缘带的所述固定表面和所述另一绝缘带的所述另一固定表面分别包括导电和可热激活胶层(340C)和另一胶层(340P)，所述固定所述绝缘带的步骤和所述固定所述另一绝缘带的步骤包括：
加热所述胶层和所述另一胶层。
8.根据权利要求7所述的方法，其中所述固定所述绝缘带的步骤和所述固定所述另一绝缘带的步骤包括：
执行热层压过程。
9.根据前述权利要求任一项所述的方法，还包括步骤：
切割所述基板和所述绝缘带以获得多个所述电子器件，每个电子器件包括具有相应第一接触和第二接触的所述芯片中的至少一个芯片。
10.一种电子器件(100)，包括：
支撑物(110，110C，110P，120P)，包括导电材料基板(110，110C，110P)，
在所述基板的相应部分(110C)上固定的半导体材料芯片(105)的集合，每个芯片具有第一主表面(110U)和与所述第一主表面相对的第二主表面(110L)，所述第一主表面具有至少一个第一传导端子(TS，TG)，所述第二主表面具有与所述基板电连接的至少一个第二传导端子(TD)，
包括多个通孔(125CSi，125CDj，125CG)的电绝缘材料绝缘带(120C)，固定到每个芯片的所述主表面，所述绝缘带在所述基板的未被所述芯片覆盖的另一部分(110P)之上从所述芯片突出，以及
经过所述通孔中的至少部分暴露所述第一端子的第一集合的与所述芯片的每个第一端子的至少一个第一电接触(CSi，CG)和经过所述通孔中的至少部分暴露所述基板的所述另一部分的第二集合的与所述基板的至少一个第二电接触(CDj)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ITMI2012A001134 | 2012-06-27 | ||
| IT001134A ITMI20121134A1 (it) | 2012-06-27 | 2012-06-27 | Dispositivo elettronico flip chip e relativo metodo di produzione |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103515309A true CN103515309A (zh) | 2014-01-15 |
| CN103515309B CN103515309B (zh) | 2018-06-19 |
Family
ID=46832913
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310204463.5A Active CN103515309B (zh) | 2012-06-27 | 2013-05-24 | 倒装芯片电子器件及其生产方法 |
| CN2013202964816U Expired - Lifetime CN203260574U (zh) | 2012-06-27 | 2013-05-24 | 一种电子器件 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013202964816U Expired - Lifetime CN203260574U (zh) | 2012-06-27 | 2013-05-24 | 一种电子器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9362142B2 (zh) |
| CN (2) | CN103515309B (zh) |
| IT (1) | ITMI20121134A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110114888A (zh) * | 2016-12-27 | 2019-08-09 | 松下知识产权经营株式会社 | 半导体装置 |
| CN110329983A (zh) * | 2014-12-24 | 2019-10-15 | 意法半导体(马耳他)有限公司 | 用于mems传感器器件的晶片级封装及对应制造工艺 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITMI20121134A1 (it) * | 2012-06-27 | 2013-12-28 | St Microelectronics Srl | Dispositivo elettronico flip chip e relativo metodo di produzione |
| FR3013504B1 (fr) * | 2013-11-18 | 2022-06-10 | Interplex Microtech | Procede de fabrication d'un support d'une puce electronique, support de puce et ensemble de tels supports |
| KR20190079637A (ko) * | 2016-11-02 | 2019-07-05 | 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 | 업링크 스케줄링에 이용되는 방법과 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1592968A (zh) * | 2002-02-19 | 2005-03-09 | 松下电器产业株式会社 | 模块化器件 |
| US20100025829A1 (en) * | 2008-07-31 | 2010-02-04 | Infineon Technologies Ag | Semiconductor device |
| US20110198743A1 (en) * | 2010-02-16 | 2011-08-18 | Ivan Nikitin | Method of Manufacturing a Semiconductor Device with a Carrier Having a Cavity and Semiconductor Device |
| CN203260574U (zh) * | 2012-06-27 | 2013-10-30 | 意法半导体股份有限公司 | 一种电子器件 |
-
2012
- 2012-06-27 IT IT001134A patent/ITMI20121134A1/it unknown
-
2013
- 2013-05-24 CN CN201310204463.5A patent/CN103515309B/zh active Active
- 2013-05-24 CN CN2013202964816U patent/CN203260574U/zh not_active Expired - Lifetime
- 2013-06-19 US US13/921,894 patent/US9362142B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1592968A (zh) * | 2002-02-19 | 2005-03-09 | 松下电器产业株式会社 | 模块化器件 |
| US20100025829A1 (en) * | 2008-07-31 | 2010-02-04 | Infineon Technologies Ag | Semiconductor device |
| US20110198743A1 (en) * | 2010-02-16 | 2011-08-18 | Ivan Nikitin | Method of Manufacturing a Semiconductor Device with a Carrier Having a Cavity and Semiconductor Device |
| CN203260574U (zh) * | 2012-06-27 | 2013-10-30 | 意法半导体股份有限公司 | 一种电子器件 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110329983A (zh) * | 2014-12-24 | 2019-10-15 | 意法半导体(马耳他)有限公司 | 用于mems传感器器件的晶片级封装及对应制造工艺 |
| CN110114888A (zh) * | 2016-12-27 | 2019-08-09 | 松下知识产权经营株式会社 | 半导体装置 |
| CN110114888B (zh) * | 2016-12-27 | 2022-06-21 | 新唐科技日本株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN203260574U (zh) | 2013-10-30 |
| US9362142B2 (en) | 2016-06-07 |
| CN103515309B (zh) | 2018-06-19 |
| ITMI20121134A1 (it) | 2013-12-28 |
| US20140001647A1 (en) | 2014-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203260574U (zh) | 一种电子器件 | |
| JP4539773B2 (ja) | 半導体装置およびその製造方法 | |
| CN102738036B (zh) | 晶圆级mosfet金属化 | |
| CN102610591A (zh) | 半导体模块 | |
| CN104916645A (zh) | 半导体装置及半导体装置的制造方法 | |
| US20220238481A1 (en) | Chip assembling on adhesion layer or dielectric layer, extending beyond chip, on substrate | |
| US20130119553A1 (en) | Semiconductor package and method of manufacturing the same | |
| TW200610116A (en) | Micro-electronic package structure and method for fabricating the same | |
| CN101278383B (zh) | 电子电路装置及其制造方法 | |
| US9324633B2 (en) | Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same | |
| TW201234682A (en) | Circuit for a light emitting component and method of manufacturing the same | |
| CN104576578A (zh) | 包括包含集成电路芯片的堆叠电子器件的电子系统 | |
| US9860990B1 (en) | Circuit board structure with chips embedded therein and manufacturing method thereof | |
| US20210144853A1 (en) | Contact pads for electronic substrates and related methods | |
| WO2012042667A9 (ja) | 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板 | |
| TW200706085A (en) | Circuit board structure and method for fabricating the same | |
| CN103187375A (zh) | 器件和用于制造电子器件的方法 | |
| US20110075376A1 (en) | Module substrate radiating heat from electronic component by intermediate heat transfer film and a method for manufacturing the same | |
| US11335664B2 (en) | Integrated circuit packaging method and integrated packaging circuit | |
| GB2613677A (en) | An electronic package and method for manufacturing an electronic package | |
| US9420709B2 (en) | Coreless board for semiconductor package, method of manufacturing the same, and method of manufacturing semiconductor package using the same | |
| JP2010524213A (ja) | 電子アッセンブリーの製造方法並びに電子アッセンブリー | |
| CN205827390U (zh) | 指纹辨识模块 | |
| JPH1187386A (ja) | 半導体装置及びその製造方法及び基板フレーム | |
| KR101503044B1 (ko) | Pcb제품 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |