CN103515198A - 连续形成两道深度不同的孔或槽的工艺方法 - Google Patents

连续形成两道深度不同的孔或槽的工艺方法 Download PDF

Info

Publication number
CN103515198A
CN103515198A CN201210216576.2A CN201210216576A CN103515198A CN 103515198 A CN103515198 A CN 103515198A CN 201210216576 A CN201210216576 A CN 201210216576A CN 103515198 A CN103515198 A CN 103515198A
Authority
CN
China
Prior art keywords
groove
photoresist
deep hole
hole
ground floor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210216576.2A
Other languages
English (en)
Other versions
CN103515198B (zh
Inventor
李伟峰
郭晓波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201210216576.2A priority Critical patent/CN103515198B/zh
Publication of CN103515198A publication Critical patent/CN103515198A/zh
Application granted granted Critical
Publication of CN103515198B publication Critical patent/CN103515198B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种连续形成两道深度不同的孔或槽的工艺方法，包括步骤：采用光刻刻蚀工艺在硅片上形成深孔或槽；在硅片表面均匀涂抹一第一层光刻胶，该第一层光刻胶为正性光刻胶；对整个硅片表面进行全面曝光；进行光刻显影将曝光后的第一层光刻胶去除，深孔或槽底部由未被曝光的第一层光刻胶完全填充；在硅片表面形成第二层光刻胶，采用光刻刻蚀工艺形成浅孔或槽。本发明能在先形成深孔或槽、再形成浅孔或槽的过程中用光刻胶对深沟槽进行良好的保护，从而能减少在浅孔或槽的刻蚀过程中产生的缺陷，能保障后道工艺的稳定性，且无需增加光刻掩膜版，能降低工艺成本。

Description

连续形成两道深度不同的孔或槽的工艺方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种连续形成两道深度不同的孔或槽的工艺方法。
背景技术
目前，当半导体工艺中出现连续需要光刻做两道道深度不同的孔或槽的时候，如果没有特殊要求，一般会选择先做浅孔或槽、后做深孔或槽，这样既可以简化工艺条件，又可以有效保障工艺的稳定性。但是当工艺要求先做深孔或槽、后做浅孔或槽时，其中特别是深孔或槽做完后做浅孔或槽时，因为浅孔或槽的光刻条件不需要较厚的光刻胶，这样就会容易在原来深孔或槽处造成光刻胶涂抹不均，甚至没有涂满深孔或槽的现象，最终造成浅孔或槽刻蚀后深孔或槽表面的缺陷，以至于该缺陷无法满足该工艺条件，对整个半导体器件也将产生不可预料的后果。如图1A所示，是采用现有工艺方法形成两道深度不同的孔或槽后深孔或槽的表面照片；图1B是图1A深孔或槽的表面处即虚线框101处的放大照片；可以看出，在深孔或槽的表面位置附近，深孔或槽的周侧的硅未受到保护而被刻蚀掉，形成了一种阶梯状的结构缺陷。
为了克服上述缺陷，美国专利US5135891公开了一种用光刻胶填充深沟槽的方法，现有第二种连续形成两道深度不同的孔或槽的工艺方法采用光刻胶填充深沟槽后，能够使深沟槽得到光刻胶的完全保护，如图2A至图2B所示，为现有第二种方法的各步骤中的硅片的剖面图，在硅片11上形成深孔或槽12后，采用光刻胶13填充深孔或槽12，光刻胶13也同时涂布于硅片11的表面，之后，采用掩膜版14进行曝光，将深孔或槽12区域外的硅片11表面的光刻胶都去除，剩余的光刻胶13将深孔或槽完全填充，从而能在后续的浅孔或槽的刻蚀中在深孔或槽的表面周围形成保护。但是上述第二种方法的缺陷是需要增加一块掩膜版进行曝光，成本较高。
发明内容
本发明所要解决的技术问题是提供一种连续形成两道深度不同的孔或槽的工艺方法，能在先形成深孔或槽、再形成浅孔或槽的过程中用光刻胶对深沟槽进行良好的保护，从而能减少在浅孔或槽的刻蚀过程中产生的缺陷，能保障后道工艺的稳定性，且无需增加光刻掩膜版，能降低工艺成本。
为解决上述技术问题，本发明提供一种连续形成两道深度不同的孔或槽的工艺方法，用于在硅片上形成深孔或槽以及浅孔或槽，其中深孔或槽的深度大于浅孔或槽的深度，包括如下步骤：
步骤一、采用光刻刻蚀工艺在所述硅片上形成所述深孔或槽。
步骤二、在形成有所述深孔或槽的所述硅片表面均匀涂抹一第一层光刻胶，该第一层光刻胶为正性光刻胶；所述第一层光刻胶的厚度满足能将所述深孔或槽完全填充以及在所述硅片表面形成一层厚度均匀的膜层。
步骤三、对整个所述硅片表面进行全面曝光，所述全面曝光的曝光剂量满足使所述深孔或槽外部的所述硅片表面的所述第一层光刻胶全部曝光、以及使所述深孔或槽区域的所述第一层光刻胶的被曝光部分的底部和所述深孔或槽的顶部相平或低于所述深孔或槽的顶部。
步骤四、对全面曝光后的所述硅片进行光刻显影，显影后所述深孔或槽外部的所述硅片表面的所述第一层光刻胶全部被去除、以及所述深孔或槽区域的所述第一层光刻胶的被曝光部分也被去除，所述深孔或槽底部由未被曝光的所述第一层光刻胶完全填充。
步骤五、在所述硅片表面形成第二层光刻胶，采用光刻刻蚀工艺形成所述浅孔或槽，在所述浅孔或槽的刻蚀过程中，所述第二层光刻胶和所述第一层光刻胶将所述深孔或槽完全填充并将所述深孔或槽保护起来。
进一步的改进是，所述深孔或槽的深度大于或等于1微米。
进一步的改进是，所述深孔或槽的宽度和深度的比值大于等于1：8。
进一步的改进是，所述第一层光刻胶选用曝光波长为波长436纳米的G-line、波长365纳米的I-line、波长248纳米的KrF、波长193纳米的ArF或更短波长的光刻胶。
进一步的改进是，步骤二中所述第一层光刻胶的厚度和所述深孔或槽的深度比值大于等于1:3。
本发明方法能在先形成深孔或槽、再形成浅孔或槽的过程中用光刻胶对深沟槽进行良好的保护，从而能减少在浅孔或槽的刻蚀过程中产生的缺陷，能保障后道工艺的稳定性。且本发明方法无需增加光刻掩膜版，故而能降低工艺成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1A是采用现有工艺方法形成两道深度不同的孔或槽后深孔或槽的表面照片；
图1B是图1A深孔或槽的表面处的放大照片；
图2A-图2B是现有第二种方法的各步骤中的硅片的剖面图；
图3是本发明实施例方法的流程图；
图4A-图4D是本发明实施例方法的各步骤中的硅片的剖面图；
图5A是采用本发明实施例方法形成两道深度不同的孔或槽后深孔或槽的表面照片；
图5B是图5A深孔或槽的表面处的放大照片。
具体实施方式
如图3所示，是本发明实施例方法的流程图；如图4A至图4B所示，是本发明实施例方法的各步骤中的硅片2的剖面图。本发明实施例连续形成两道深度不同的孔或槽的工艺方法用于在硅片2上形成深孔或槽1以及浅孔或槽，其中深孔或槽1的深度大于浅孔或槽的深度，包括如下步骤：
步骤一、如图4A所示，采用光刻刻蚀工艺在所述硅片2上形成所述深孔或槽1。所述深孔或槽1的深度大于或等于1微米。所述深孔或槽1的宽度和深度的比值大于等于1：8，如该比值为1：5。
步骤二、如图4A所示，在形成有所述深孔或槽1的所述硅片2表面均匀涂抹一第一层光刻胶3，该第一层光刻胶3为正性光刻胶，正性光刻胶即为曝光部分经过显影后会被去除特性的光刻胶。所述第一层光刻胶3选用曝光波长为波长436纳米的G-line、波长365纳米的I-line、波长248纳米的KrF、波长193纳米的ArF或更短波长的光刻胶。
所述第一层光刻胶3的厚度满足能将所述深孔或槽1完全填充以及在所述硅片2表面形成一层厚度均匀的膜层。如所述第一层光刻胶3的厚度和所述深孔或槽1的深度比值大于等于1:3，如该比值为1：2.5，从而使所述深孔或槽1完全填充。
步骤三、如图4B所示，对整个所述硅片2表面进行全面曝光，所述全面曝光的曝光剂量满足使所述深孔或槽1外部的所述硅片2表面的所述第一层光刻胶3全部曝光、以及使所述深孔或槽1区域的所述第一层光刻胶3的被曝光部分的底部和所述深孔或槽1的顶部相平或低于所述深孔或槽1的顶部。
步骤四、如图4C所示，对全面曝光后的所述硅片2进行光刻显影，显影后所述深孔或槽1外部的所述硅片2表面的所述第一层光刻胶3全部被去除、以及所述深孔或槽1区域的所述第一层光刻胶3的被曝光部分也被去除，所述深孔或槽1底部由未被曝光的所述第一层光刻胶3完全填充。
步骤五、如图4D所示，在所述硅片2表面形成第二层光刻胶4，采用光刻刻蚀工艺形成所述浅孔或槽，在所述浅孔或槽的刻蚀过程中，所述第二层光刻胶4和所述第一层光刻胶3将所述深孔或槽1完全填充并将所述深孔或槽1保护起来。
如图5A所示，是采用本发明实施例方法形成两道深度不同的孔或槽后深孔或槽的表面照片；图5B是图5A深孔或槽的表面处的放大照片。对比图1A和图1B可以看出，本发明实施例方法中的深孔或槽的表面位置附近的结构完好，不存在深孔或槽的表面位置附近的硅被刻蚀后形成的阶梯状的结构缺陷，所以本发明实施例方法在深孔或槽中填充的光刻胶能对深孔或槽进行良好的保护。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (5)

1.一种连续形成两道深度不同的孔或槽的工艺方法，用于在硅片上形成深孔或槽以及浅孔或槽，其中深孔或槽的深度大于浅孔或槽的深度，其特征在于，包括如下步骤：
步骤一、采用光刻刻蚀工艺在所述硅片上形成所述深孔或槽；
步骤二、在形成有所述深孔或槽的所述硅片表面均匀涂抹一第一层光刻胶，该第一层光刻胶为正性光刻胶；所述第一层光刻胶的厚度满足能将所述深孔或槽完全填充以及在所述硅片表面形成一层厚度均匀的膜层；
步骤三、对整个所述硅片表面进行全面曝光，所述全面曝光的曝光剂量满足使所述深孔或槽外部的所述硅片表面的所述第一层光刻胶全部曝光、以及使所述深孔或槽区域的所述第一层光刻胶的被曝光部分的底部和所述深孔或槽的顶部相平或低于所述深孔或槽的顶部；
步骤四、对全面曝光后的所述硅片进行光刻显影，显影后所述深孔或槽外部的所述硅片表面的所述第一层光刻胶全部被去除、以及所述深孔或槽区域的所述第一层光刻胶的被曝光部分也被去除，所述深孔或槽底部由未被曝光的所述第一层光刻胶完全填充；
步骤五、在所述硅片表面形成第二层光刻胶，采用光刻刻蚀工艺形成所述浅孔或槽，在所述浅孔或槽的刻蚀过程中，所述第二层光刻胶和所述第一层光刻胶将所述深孔或槽完全填充并将所述深孔或槽保护起来。
2.如权利要求1所述连续形成两道深度不同的孔或槽的工艺方法，其特征在于：所述深孔或槽的深度大于或等于1微米。
3.如权利要求1所述连续形成两道深度不同的孔或槽的工艺方法，其特征在于：所述深孔或槽的宽度和深度的比值大于等于1：8。
4.如权利要求1所述连续形成两道深度不同的孔或槽的工艺方法，其特征在于：所述第一层光刻胶选用曝光波长为波长436纳米的G-line、波长365纳米的I-line、波长248纳米的KrF、波长193纳米的ArF或更短波长的光刻胶。
5.如权利要求1所述连续形成两道深度不同的孔或槽的工艺方法，其特征在于：步骤二中所述第一层光刻胶的厚度和所述深孔或槽的深度比值大于等于1:3。
CN201210216576.2A 2012-06-27 2012-06-27 连续形成两道深度不同的孔或槽的工艺方法 Active CN103515198B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210216576.2A CN103515198B (zh) 2012-06-27 2012-06-27 连续形成两道深度不同的孔或槽的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210216576.2A CN103515198B (zh) 2012-06-27 2012-06-27 连续形成两道深度不同的孔或槽的工艺方法

Publications (2)

Publication Number Publication Date
CN103515198A true CN103515198A (zh) 2014-01-15
CN103515198B CN103515198B (zh) 2016-06-08

Family

ID=49897733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210216576.2A Active CN103515198B (zh) 2012-06-27 2012-06-27 连续形成两道深度不同的孔或槽的工艺方法

Country Status (1)

Country Link
CN (1) CN103515198B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465338A (zh) * 2014-12-26 2015-03-25 力特半导体（无锡）有限公司 深沟槽多层光刻覆盖结构及其光刻覆盖方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5135891A (en) * 1988-01-19 1992-08-04 Mitsubishi Denki Kabushiki Kaisha Method for forming film of uniform thickness on semiconductor substrate having concave portion
TW567532B (en) * 2000-04-25 2003-12-21 Hannstar Display Corp Method of concurrently defining holes with different etching depths
CN101713915A (zh) * 2008-10-06 2010-05-26 东部高科股份有限公司 三态掩膜以及用其制造半导体器件的方法
CN102082082A (zh) * 2009-11-30 2011-06-01 上海华虹Nec电子有限公司 填充高深宽比沟槽的外延工艺方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5135891A (en) * 1988-01-19 1992-08-04 Mitsubishi Denki Kabushiki Kaisha Method for forming film of uniform thickness on semiconductor substrate having concave portion
TW567532B (en) * 2000-04-25 2003-12-21 Hannstar Display Corp Method of concurrently defining holes with different etching depths
CN101713915A (zh) * 2008-10-06 2010-05-26 东部高科股份有限公司 三态掩膜以及用其制造半导体器件的方法
CN102082082A (zh) * 2009-11-30 2011-06-01 上海华虹Nec电子有限公司 填充高深宽比沟槽的外延工艺方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465338A (zh) * 2014-12-26 2015-03-25 力特半导体（无锡）有限公司 深沟槽多层光刻覆盖结构及其光刻覆盖方法
CN104465338B (zh) * 2014-12-26 2017-02-22 力特半导体（无锡）有限公司 深沟槽多层光刻覆盖结构及其光刻覆盖方法

Also Published As

Publication number Publication date
CN103515198B (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
TWI596435B (zh) 用以使用二次曝光界定多個層圖案的方法
KR20120126442A (ko) 반도체 소자의 패턴 형성 방법
US8518825B1 (en) Method to manufacture trench-first copper interconnection
US8048764B2 (en) Dual etch method of defining active area in semiconductor device
US8835322B2 (en) Method for reducing a minimum line width in a spacer-defined double patterning process
US8881069B1 (en) Process enhancing safe SRAF printing using etch aware print avoidance
CN103515198A (zh) 连续形成两道深度不同的孔或槽的工艺方法
KR20130008730A (ko) 반도체 소자의 ｓｔｉ 트렌치 형성 방법
KR20060136174A (ko) 미세 패턴 형성 방법
JP2007057709A (ja) レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法
KR20070000204A (ko) 미세 패턴 형성 방법
KR100673125B1 (ko) 포토 마스크
CN108538779A (zh) 双大马士革工艺方法
US11810790B2 (en) Method for forming semiconductor structure
CN109308993A (zh) 集成电路制造工艺的返工方法
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
CN102468129B (zh) 用于半导体制备中的表面平坦化的方法
JP5966808B2 (ja) 半導体装置の製造方法
CN107910293B (zh) 一种改善光刻填充材料平坦度的方法
KR101076959B1 (ko) 콘택플러그 형성 방법
KR100915070B1 (ko) 반도체 소자의 형성 방법
KR20100042423A (ko) 반도체 소자의 패턴 형성 방법
KR100653989B1 (ko) 반도체 소자의 패턴 형성 방법
KR100598169B1 (ko) 반도체 소자의 콘택 형성 방법
KR100880234B1 (ko) Ｏｐｃ 마스크 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140113

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140113

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant