CN103500759A - 具有不同宽度硅柱的高压垂直晶体管 - Google Patents

具有不同宽度硅柱的高压垂直晶体管 Download PDF

Info

Publication number
CN103500759A
CN103500759A CN201310367057.0A CN201310367057A CN103500759A CN 103500759 A CN103500759 A CN 103500759A CN 201310367057 A CN201310367057 A CN 201310367057A CN 103500759 A CN103500759 A CN 103500759A
Authority
CN
China
Prior art keywords
post
width
effect transistor
dielectric area
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310367057.0A
Other languages
English (en)
Other versions
CN103500759B (zh
Inventor
苏吉特·巴纳吉
维杰伊·帕塔萨拉蒂
朱林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Inc
Original Assignee
Power Integrations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Power Integrations Inc filed Critical Power Integrations Inc
Publication of CN103500759A publication Critical patent/CN103500759A/zh
Application granted granted Critical
Publication of CN103500759B publication Critical patent/CN103500759B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

本发明提供一种具有不同宽度硅柱的高压垂直晶体管。一个实施例中，一种垂直HVFET包括布置在环形图案中的半导体材料柱，该环形图案具有至少两个基本平行并且基本线性的边带部分、每个边带部分具有第一宽度，以及至少两个圆形部分，该圆形部分具有比第一宽度窄的第二宽度，第一导电类型的源极区域设置在该柱顶表面上或附近，以及第二导电类型的主体区域设置在源极区域之下的该柱中。第一和第二电介质区域分别地设置在该柱的相对侧上，该第一电介质区域侧向地围绕该柱，以及该第二电介质区域侧向地围绕该柱。第一和第二场板分别地设置在该第一和第二电介质区域中。

Description

具有不同宽度硅柱的高压垂直晶体管
本申请是申请号为200910211646.3、申请日为2009年9月17日，发明名称为“具有不同宽度硅柱的高压垂直晶体管”的发明专利申请的分案申请。
技术领域
本公开涉及可承受高压的场效应半导体晶体管结构。
背景技术
在半导体技术中，高压场效应晶体管(HVFET)是公知的。很多HVFET使用的器件结构包括延伸的漏极区域，当该器件为“关”状态时，其承载或阻挡该施加的高压(例如，几百伏特)。这种类型的HVFET通常用于功率转换应用中，例如离线电源极的AC/DC转换器、马达控制等。这些器件可以在高压下转换，并在实现“开”态最小化电流电阻的同时实现关态的高阻挡电压。该阻挡或击穿电压通常缩写表示为Vbd或BV。首字母缩略词Rds涉及该延伸漏极区域中的电阻和表面面积的乘积，并通常用来描述器件的开态性能。
在现有的垂直HVFET结构中，半导体材料的台或柱构成用于开态电流的延伸区域或漂移区域。该硅柱结构通常形成为跑道形状，具有在垂直于该柱长度方向上的重复的柱结构。图1示出传统高压垂直晶体管硅柱图案的一端。这一结构的特征在于由半圆(即，放射状)的尖端区域连接一对长、直的边带区域。尖端和边带区域的该柱宽(PW)全部恒定。该垂直器件结构特征在于形成在该衬底项面附近的沟槽栅极，其邻近该柱的侧壁区域，在该处主体区域布置在该延伸漏极区域之上。向该栅极极施加合适的电动势使得沿着该主体区域的垂直侧壁部分形成导电沟道，以便电流垂直地流过该半导体材料，即，从设置源极区域的衬底顶面，穿过漂移区域直至设置漏极区域的该衬底底部。该漂移区域通常为轻掺杂，以便当该器件关断时承载施加到该漏极区域的高压。因此，该延伸漏极区域掺杂的降低与长度的增加对该器件的开态性能具有有害的影响，两者都引起了开态电阻的增加。换句话说，传统的高压FET设计特征在于在BV与Rds之间的权衡。
附图说明
通过下面的详细描述并结合附图，将可更全面地了解本公开，然而，不能将本发明限定于示出的特定实施例，而应将其仅作为解释和说明。
图1是现有技术的垂直高压垂直场效应晶体管(HVFET)的部分图案的顶视图。
图2示出了相对于边带区域的尖端区域中具有更窄柱宽的垂直HVFET结构的一端图案的实例。
图3示出了图2具有电介质区域及附加场板部件的图案实例。
图4示出了图2中所示垂直HVFET结构的代表性侧视截面(沿切割线A-A’)的实例。
图5示出了图2中所示垂直HVFET结构的代表性侧视截面(沿切割线B-B’)的实例。
图6A-6E图示了垂直HVFET结构的跑道状硅柱一端的不同实例的图案。
图7是示出了具有图2中所示图案的垂直HVFET结构实例的漏极击穿电压与柱宽的关系曲线图。
具体实施方式
下面的描述中阐明了具体的细节，例如材料类型、尺寸、结构特征、工艺步骤等，以便在这里提供对公开的彻底理解。然而，本领域技术人员将理解，这些具体的细节并非为实施所描述的实施例而需要。也应该理解，附图中的元件是代表性的，并且为了清楚没有按比例绘制。
图2示出了垂直HVFET的硅柱10的实例图案。图2的顶视图示出了连续的、增长的、跑道形环(例如，圆环或椭圆)结构的一端，其包括在相反侧被电介质区域环绕的半导体材料柱。设置在该电介质区域内柱10两侧上的分别是栅极部件和导电场板。尽管为了清楚而未在图2中示出，但该电介质和场板部件图示在图3-5中，随后描述。
图2的实例中，跑道形柱10具有从直的边带部分到圆形的尖端部分变化的宽度(即，间距)。例如，边带11包括两个基本平行的柱10的侧边部，其在y方向上延伸。在500-700V的HVFET器件结构的典型实例中，每个边带11的宽度W1约为2.4-2.8μm。边带11间隔开的距离d3约为10-12μm。柱10在过渡部分13上变窄，从边带11的每一末端的宽度W1降至宽度W2。对于500-700V的HVFET器件结构的实例，宽度W2约为1.8-2.2μm。可以理解，在其它实施例中，根据设计的考虑、面积的制约和光刻图像的限制等，宽度W1可以比2.8μm宽，而宽度W2可以比1.8μm窄。
在示出的实例中，显示出柱10的两侧越过过渡部分的距离d1以相同的线性方式变化(即，两侧以相同斜率变细)。在一个实施例中，距离d1约为3-10μm长。在其它实施例中过渡部分13可以更长。在另一些实施例中，过渡部分可以相对缩短或完全取消；即，代替柱10从较宽的边带变细到较窄的尖部，边带11可以从末端的宽度W1急剧过渡到宽度W2。也应该理解，过渡部分13的形状不必在柱10的每一侧上对称。换句话说，可以不同方式、利用不同图案形状执行该从宽度W1到宽度W2的过渡。
继续图2的实例，显示出延伸部分15连接过渡部分13与圆形的尖端部分16。每个延伸部分15具有与该尖端部分16相同的宽度W2。尖端部分16包括半圆形状硅部，具有内部半径r和始终恒定的宽度W2。在示出的实例中，每个延伸部分15的长度d2通常为3-10μm长。其它的实施例可以利用更长或更短的延伸部分15。还应该理解，特定的实施例可以整体上取消延伸部分。换句话说，图2示出的边带图案包括延伸部分15是非强制的。
此外，尽管图2实例示出了单个过渡部分(每侧一个)，但应该理解其它实例中，在柱10从较宽的边带到较窄的尖端部分的宽度中可以包括多个过渡部分、或多个突变(即，阶梯)。在另一些实施例中，尖端部分的宽度可以关于半径r独自变化。例如，尖端部分16可以在每个过渡部分15的末端具有宽度W2，其在半圆的中心处逐渐变细至宽度W3。
通过参考图7中示出的图表，可更好的理解制备的具有更宽边带和更窄尖端硅柱的晶体管器件的性能优点。图7示出具有如图2所示图案的垂直HVFET结构实例的漏极击穿电压(BV)与边带宽度的关系曲线图。曲线41示出边带部分中的BV作为柱宽的函数，其中给定外延掺杂水平。曲线42示出尖端部分中的BV作为相同外延掺杂水平的柱宽的函数。这里所公开内容的发明人发现-而在他们实验之前并不知道，与具有跑道状硅柱的垂直HVFET结构的尖端部分相比，该边带部分存在明显更高的击穿电压-甚至是在边带柱宽比尖端柱宽大得多的情况下。换句话说，通过实验发现，在给定外延掺杂，对于尖端部分宽度W2为最佳BV时，该边带BV高于柱宽大于W2(例如，为W1)的该尖端BV。
因此，意识到通过优化硅柱中的外延掺杂，在比边带柱宽更窄的柱尖端部分的柱宽处得到最大的漏极BV。这有助于增大该漏极BV，因为对于更窄的柱，薄硅柱中的电场峰值增大了。电峰值的增加允许柱中对应的更高载流子剂量。柱中的掺杂浓度甚至可以进一步提高，因为剂量等于掺杂与柱宽的乘积。换种说法，通过使得尖端部分的柱宽更窄(如图2中所示)，可以成比例地增大该掺杂。
在器件结构的边带部分，由于边带部分的BV比尖端部分的BV大得多，因此可增大该柱宽以便最小化该Rsp。本领域技术人员将明白，在实际的实施例中该边带部分比该尖端部分大得多，并且该边带部分决定该制备器件的Rsp。而且，对于该边带部分，与该器件的尖端部分相比，该BV快速降低的临界柱宽更大。本领域从业者将明白，当增大该边带宽度时，这允许更多的工艺裕度。
图3示出了图2具有电介质区域及附加场板部件的图案实例。为了清楚的目的，图3中未示出其它的器件结构，例如栅极部件、接触区域、金属化层等。图3的顶视图示出硅柱10通过邻近的内部电介质区域25a与内部场板部件29a间隔开。内部场板部件29a在球根状、圆形指尖区27突然终止。内部场板部件29a的该中央部分20形成于边带11之间并具有宽度d5，而指尖区27具有更宽的宽度d6。该更宽的指尖区27具有一轮廓，其紧随着形成邻近区域并以同心方式布置的柱10的内边缘或表面。以这种方式，该内部电介质区域25a的宽度d4在关于柱10的全部侧边点上保持恒定。在图3示出的一种实施结构中，宽度d4在2μm至5μm范围内，而宽度d5在1μm至3μm范围内。在示出的实例中，宽度d6通常比宽度d4宽0.6μm至1.2μm。
图3的图案实例还示出邻近的外部场板部件29b通过邻近的外部电介质区域25b，与柱10的外部边缘间隔开距离d4。外部场板部件29b和外部电介质区域25b两者都侧向围绕柱10并且与该柱10外部边缘的变化形状一致，这样该外部电介质区域25b的宽度d4关于该柱10在全部侧边点上都相同。
可以明白，在特定实施例中，可以取消该内部场板部件。在另一些实施例中，可以形成彼此邻近并具有结合部分的多个跑道形硅柱，以便该外部场板部件形成为一个侧向围绕该整体结合柱结构的大环或直线结构。在这些可选实施例的任一个中，相对于更宽的边带部分，在硅柱的圆形尖端或拐角部变窄。
此外，在其它实施例中，该尖端部分周围所有点处的氧化物电介质的宽度d4不必相同(即，恒定)。即，间隔柱10的边带11与内部场板部件29a的中央部分20的侧向距离，可以与间隔柱10的圆形尖端部分16与内部场板部件29a的球根状、圆形指尖区27的距离不同。此外，该圆形边带尖端部分16不必具有半圆形状。例如，在特定实施例中，该柱尖端可为四分之一圆，使得该硅柱结构具有一点更加矩形或者甚至方形的形状。
图4示出了图2中所示垂直HVFET结构的侧视截面(沿切割线A-A’)的实例。示出的垂直HVFET30具有的结构，包括形成在N+掺杂硅衬底21上的N型硅的延伸漏极区域22。衬底11为重掺杂以最小化其对流经漏电极电流的电阻，在完成的器件中，该漏电极设置在该衬底的底部。在一个实施例中，延伸的漏极区域22是包括柱10的外延层的一部分，并且其从衬底11延伸至硅晶片的顶表面。P型主体区域23与由P型区域26侧向间隔开的N+掺杂源极区域24a、24b，形成在该外延层顶表面的附近。可以看出，P型主体区域23设置在上方并将该延伸的漏极区域22与N+源极区域24a、24b及P型区域26垂直间隔开。
在一个实施例中，包括延伸漏极区域22的外延层部分的掺杂浓度为线性变化，以便产生表现出实质上均匀电场分布的延伸漏极区域。线性变化可以在该外延层顶表面之下的一些点处停止。
在图4中所示的垂直晶体管结构实例中，延伸漏极区域22、主体区域23、源极区域24a、24b以及P型区域26共同地包括硅材料的台或柱10(本申请中两种术语同义地使用)。在该柱10的相反侧上形成垂直沟槽并填充电介质材料层(例如，氧化物)，其构成电介质区域25a、25b。注意，在这个实例中，垂直沟槽的深度比该外延层的厚度深约51μm。
柱10的高度和宽度、以及相邻垂直沟槽之间的间隔可由器件所需的击穿电压确定。例如，在典型的500-700V的HVFET中，柱10的垂直高度(厚度)在约40μm至60μm厚的范围内。侧向氧化物厚度(宽度d4)约为3-5μm，并且该外延层掺杂从延伸漏极区域22顶部的约1-2E15/cm3至底部的约2-3E16/cm3线性变化。
在另一实施例中，N+源极区域与P型区域可选择地穿过该柱10的侧向长度形成在柱10的顶面上，而不是穿过柱10的侧向宽度在N+源极区域24a、24b之间布置P型区域26(如图4所示)。换句话说，给定的截面图例如图1中所示，取决于截面选取的位置，将具有延伸穿过该柱10的全部侧向宽度的N+源极区域24或P型区域26。在这样的实施例中，每个N+源极区域24通过P型区域26在两侧面邻接(沿柱的侧向长度)。相似地，每个P型区域26通过N+源极区域24在两侧面邻接(沿柱的侧向长度)。
电介质区域25a、25b可包括二氧化硅、氮化硅或其它合适的介电材料。可使用多种已知方法形成电介质区域25，包括热生长及化学气相沉积。内部场板部件29a设置在内部电介质层25a中、并与衬底21及柱10完全绝缘。示出的外部场板部件29b设置于外部电介质层25b中，相似地与衬底21及柱10绝缘。用于形成场板29的导电材料可包括重掺杂多晶硅、金属(或金属合金)、硅化物或其它合适的材料。在完成的器件结构中，场板29a、29b通常具有电容板的功能，当该HVFET处于关状态时(即，当该漏极升至高电势时)，其用于耗尽该延伸漏极区域的电荷。
垂直HVFET晶体管30的沟槽栅极结构包括栅极部件28a、28b，每一个分别地设置在位于场板29a、29b及主体区域23之间的柱10相反侧上的氧化物区域25a、25b中。高质量、薄(例如，
Figure BDA0000369792040000071
)栅极氧化层将该栅极部件28与邻近主体区域23的柱10的侧壁间隔开。栅极部件28可包括多晶硅或其它合适材料。在一个实施例中，每个栅极部件28具有约1.5μm的侧向宽度及约3.5μm的深度。
本领域从业者将明白，使用常规沉积、扩散和/或注入工艺技术，可形成柱10顶面附近的N+源极区域24及P型主体区域23的每一个。形成该N+源极区域24之后，通过使用常规制造方法形成源极、漏极、栅极以及电连接到器件的不同区域/材料的场板电极(为了清楚而未示于图中)而完成HVFET30。
图5示出了图2中所示垂直HVFET结构的侧视截面(沿切割线B-B’)的实例。除了内部场板29a的侧向宽度及柱10的侧向宽度外，图5中示出的构成元件与图4中(前面论述过)的相同。图4中，沿柱的较窄延伸部分截取侧视截面，与图5中示出的场板29a的中央边带部分相比，该处的内部场板相对为宽。由于图5的侧视截是面向边带部分截取，因此与该器件结构的延伸或尖端部分相比，场板29a相对为窄，并且柱10相对为宽。
图6A-6E示出垂直HVFET结构的跑道形硅柱一末端的不同示例图案。例如，图6A示出的实施例中，过渡部分13仅在外侧边缘上从边带11向延伸部分15变细或窄化该柱。硅柱的内侧边缘从边带11到尖端部分16保持平直。相似地，图6B的顶视图示出变化的实施例，过渡部分13仅在内边缘变细-该外侧边缘从边带11经由部分13、15、至尖端部分16保持不变(即，平直或直线)。
图6C示出另一变化，其中边带11一直延伸到尖端部分16，尤其是取消了过渡部分13以及延伸部分15。在位于该柱外层边缘上的凹口或阶梯17a处，从更宽的边带部分11到更窄的尖端部分16发生突变，而不是逐渐变细窄化。图6D示出与图6C相同的方式，但是柱宽度的阶梯17b的突变发生在硅柱的内侧边缘上。
图6E示出另一变化，其与图2的示意实施例相似，但是取消了延伸部分15。换句话说，过渡部分13直接在边带11和尖端部分16之间变细或窄化该柱的宽度。本领域一般技术人员将明白，图6A-6D示出的任一实施例可类似地取消延伸部分15，即，尖端部分起始于过渡部分13的末端。可以通过多种实例方式示出的步骤或不同参数的组合而构成另外的其它实施例。
在一个实施例中，该垂直晶体管器件结构的每个跑道晶体管部分在x方向的宽度(即，间距)为约13μm，而y方向的长度在约400μm至1000μm的范围内，柱高为约60μm。换句话说，构成垂直HVFET的单个跑道晶体管部分的长宽比在约30至80的范围内。在特定的实施例中，每个跑道形部分的长度至少比其间距或宽度大20倍。
本领域一般技术人员将明白，在完成的器件结构中，图案化的金属层用于将各个晶体管部分的每个硅柱10互联。即，在实际的实施例中，所有的源极区域、栅极部件以及场板都一起分别引线到半导体芯片上对应的电极。在示出的实例图案中，间隔硅柱的电介质区域的宽度、以及场板的宽度，在半导体芯片上基本均匀。晶体管部分以均匀宽度及间隔距离布置，防止了工艺步骤后形成的空洞或孔洞，该工艺步骤用于共形地沉积包括电介质区域25和场板29的层。
尽管以上结合具体的器件类型描述了实施例，但本领域技术人员将明白，在本发明范围内还可以有多种修改或变形。例如，尽管已经描述了HVFET，但示出的该方法、图案以及结构可以同样地应用到其它的结构和器件类型，包括肖特基、二极管、IGBT和双极结构。因此，说明书及附图应理解为用于说明而非限制的意图。

Claims (26)

1.一种垂直高压场效应晶体管(HVFET)，包括：
布置在闭合环形图案中的半导体材料柱，所述闭合环形图案具有至少两个基本平行并且基本线性的边带部分以及至少两个圆形部分，每个所述边带部分有第一宽度，所述圆形部分具有比所述第一宽度窄的第二宽度，第一导电类型的源极区域设置在所述柱的顶表面上或附近；
第一电介质区域和第二电介质区域，分别设置在所述柱的相反侧，所述第一电介质区域横向地被所述柱围绕，所述第二电介质区域横向地围绕所述柱；
第一场板和第二场板，分别设置在所述第一电介质区域和所述第二电介质区域中。
2.根据权利要求1所述的垂直高压场效应晶体管，进一步地包括第二导电类型的主体区域，所述主体区域设置在所述源极区域下方的所述柱中。
3.根据权利要求2所述的垂直高压场效应晶体管，进一步地包括衬底，所述第一导电类型的延伸漏极区域设置在所述衬底上方的所述柱上，所述主体区域将所述源极区域与所述延伸漏极区域在垂直方向间隔开。
4.根据权利要求2所述的垂直高压场效应晶体管，进一步地包括第一栅极部件和第二栅极部件，所述第一栅极部件和所述第二栅极部件分别在第一电介质区域和第二电介质区域中设置在邻近所述主体区域的所述柱的顶表面上或附近，所述第一栅极部件和所述第二栅极部件通过栅极氧化物与所述主体区域间隔开。
5.根据权利要求1所述的垂直高压场效应晶体管，其中所述环形图案形成为跑道形。
6.根据权利要求1所述的垂直高压场效应晶体管，其中所述柱与所述第一场板和所述第二场板中每一者沿着所述柱的所有点间隔开基本恒定的第一侧向间距。
7.根据权利要求6所述的垂直高压场效应晶体管，其中所述第一侧向间距与分别将所述柱与所述场板间隔开的所述第一电介质区域和所述第二电介质区域的侧向厚度基本相等。
8.一种功率场效应晶体管(FET)，包括：
具有垂直厚度的半导体材料柱，所述柱形成在环形图案中，所述柱包含：
一对基本平行且基本线性的边带部分，每个所述边带部分具有第一宽度，所述边带部分在第一侧向方向上延伸；以及
一对圆形尖端部分，所述圆形尖端部分具有比所述第一宽度窄的第二宽度；
其中，所述柱进一步地包含位于每一所述边带部分的每个末端上的过渡部分，所述过渡部分经第一侧向距离将所述柱从所述第一宽度窄化至所述第二宽度；
第一导电类型的源极区域设置在所述柱的顶表面上或附近。
9.根据权利要求8所述的功率场效应晶体管，其中所述源极区域包括所述第一导电类型的第一区域和第二区域，所述第一区域和所述第二区域通过第二导电类型的第三区域侧向间隔开。
10.根据权利要求8所述的功率场效应晶体管，其中所述过渡部分具有至少一个锥形边缘。
11.根据权利要求8所述的功率场效应晶体管，其中所述过渡部分包含位于所述柱相对侧上的一对锥形边缘。
12.根据权利要求8所述的功率场效应晶体管，其中每一个所述过渡部分包含对称设置于相对侧边上的一对锥形边缘。
13.一种功率场效应晶体管(FET)，包括：
形成在第一导电类型的衬底上的半导体材料柱，所述柱具有垂直厚度并形成环形图案中，所述柱包含：
一对基本平行且基本线性的边带部分，每个所述边带部分具有第一宽度，所述边带部分在第一侧向方向上延伸；以及
一对圆形尖端部分，所述尖端部分具有比所述第一宽度窄的第二宽度：
设置于所述柱的顶表面上或附近的所述第一导电类型的源极区域；
第二导电类型的主体区域，设置在所述源极区域下方的所述柱中；和
所述第一导电类型的延伸漏极区域，所述延伸漏极区域垂直从所述主体区域延伸到所述衬底。
14.根据权利要求13所述的功率场效应晶体管，进一步地还包括分别设置在所述柱的相对侧上的第一电介质区域和第二电介质区域，所述第一电介质区域横向地被所述柱围绕，所述第二电介质区域横向地围绕所述柱。
15.根据权利要求14所述的功率场效应晶体管，进一步地还包括分别设置于所述第一电介质区域和所述第二电介质区域中的第一场板和第二场板，所述柱与所述第一场板和所述第二场板中每一者沿着所述柱的所有点间隔开基本恒定的间距。
16.根据权利要求13所述的功率场效应晶体管，其中所述柱进一步地包括过渡部分，每个所述过渡部分具有至少一个锥形边缘，所述过渡部分经第一侧向间距将所述边带部分的所述第一宽度窄化至所述第二宽度。
17.根据权利要求16所述的功率场效应晶体管，其中所述柱进一步地包括延伸部分，每一个所述延伸部分具有第二宽度并且将对应的一个所述过渡部分与所述圆形尖端部分的一端连接到一起。
18.根据权利要求13所述的功率场效应晶体管，其中所述环形图案形成为跑道形。
19.一种功率场效应晶体管(FET)，包括：
第一导电类型的衬底；
设置在所述衬底上的半导体材料柱，所述柱在垂直方向上从邻接所述衬底的底部延伸到顶表面，所述柱在第一侧向方向和第二侧向方向上延伸以形成具有第一线性边带部分和第二线性边带部分的闭合环形、以及第一半圆端部与第二半圆端部，所述第一线性边带部分和所述第二线性边带部分各自具有第一宽度，所述第一半圆端部和所述第二半圆端部各自具有比所述第一宽度窄的第二宽度；
设置在所述柱的顶表面上或附近的所述第一导电类型的源极区域；
设置在所述源极区域下方的所述柱中的第二导电类型的主体区域；
在所述柱中的所述第一导电类型的延伸漏极区域，所述延伸漏极区域垂直从所述衬底的底部延伸到所述主体区域；
设置在所述柱的相反侧上的第一电介质区域和第二电介质区域，所述第一电介质区域横向地被所述柱围绕，所述第二电介质区域横向地围绕所述柱；
分别设置于所述第一电介质区域和所述第二电介质区域中的第一场板和第二场板；以及
第一栅极部件和第二栅极部件，所述第一栅极部件和所述第二栅极部件分别设置在所述第一电介质区域和所述第二电介质区域中，所述第一栅极部件和所述第二栅极部件从邻近所述柱的顶表面垂直向下延伸到至少邻近所述主体区域的底部，所述第一栅极部件和所述第二栅极部件通过栅极氧化物与所述主体区域间隔开。
20.根据权利要求19所述的功率场效应晶体管，其中所述第一电介质区域和所述第二电介质区域从邻近所述柱的顶表面垂直向下延伸到所述衬底。
21.根据权利要求20所述的功率场效应晶体管，其中所述第一电介质区域和所述第二电介质区域经过所述柱的底部延伸至所述衬底中。
22.根据权利要求19所述的功率场效应晶体管，其中通过从所述第一宽度突变到所述第二宽度，所述第一线性边带部分和所述第二线性边带部分中每一者连接到所述第一半圆端部和所述第二半圆端部。
23.根据权利要求19所述的功率场效应晶体管，其中通过从所述第一宽度锥形过渡到所述第二宽度，所述第一线性边带部分和所述第二线性边带部分中每一者连接到所述第一半圆端部和所述第二半圆端部。
24.根据权利要求19所述的功率场效应晶体管，其中所述柱与所述第一场板和所述第二场板中每一者沿着所述柱的所有点间隔开基本恒定的第一侧向间距。
25.根据权利要求24所述的功率场效应晶体管，其中所述第一侧向间距与分别将所述柱与所述场板间隔开的所述第一电介质区域和所述第二电介质区域的侧向厚度基本相等。
26.根据权利要求19所述的功率场效应晶体管，其中所述第一场板和所述第二场板从邻近所述柱的顶表面垂直向下延伸到邻近所述柱的底表面。
CN201310367057.0A 2008-09-18 2009-09-17 具有不同宽度硅柱的高压垂直晶体管 Expired - Fee Related CN103500759B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/284,086 US7964912B2 (en) 2008-09-18 2008-09-18 High-voltage vertical transistor with a varied width silicon pillar
US12/284,086 2008-09-18
CN2009102116463A CN101710591B (zh) 2008-09-18 2009-09-17 具有不同宽度硅柱的高压垂直晶体管

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009102116463A Division CN101710591B (zh) 2008-09-18 2009-09-17 具有不同宽度硅柱的高压垂直晶体管

Publications (2)

Publication Number Publication Date
CN103500759A true CN103500759A (zh) 2014-01-08
CN103500759B CN103500759B (zh) 2016-05-18

Family

ID=41376332

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310367057.0A Expired - Fee Related CN103500759B (zh) 2008-09-18 2009-09-17 具有不同宽度硅柱的高压垂直晶体管
CN2009102116463A Expired - Fee Related CN101710591B (zh) 2008-09-18 2009-09-17 具有不同宽度硅柱的高压垂直晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2009102116463A Expired - Fee Related CN101710591B (zh) 2008-09-18 2009-09-17 具有不同宽度硅柱的高压垂直晶体管

Country Status (4)

Country Link
US (3) US7964912B2 (zh)
EP (2) EP2166573B1 (zh)
JP (1) JP5692889B2 (zh)
CN (2) CN103500759B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017106279B4 (de) 2016-03-29 2024-03-21 Wonderland Switzerland Ag Kinderwageneinrichtung

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US9368614B2 (en) * 2008-08-20 2016-06-14 Alpha And Omega Semiconductor Incorporated Flexibly scalable charge balanced vertical semiconductor power devices with a super-junction structure
US8093621B2 (en) * 2008-12-23 2012-01-10 Power Integrations, Inc. VTS insulated gate bipolar transistor
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US8653583B2 (en) 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7964912B2 (en) * 2008-09-18 2011-06-21 Power Integrations, Inc. High-voltage vertical transistor with a varied width silicon pillar
US7871882B2 (en) 2008-12-20 2011-01-18 Power Integrations, Inc. Method of fabricating a deep trench insulated gate bipolar transistor
US20100155831A1 (en) * 2008-12-20 2010-06-24 Power Integrations, Inc. Deep trench insulated gate bipolar transistor
US8115457B2 (en) 2009-07-31 2012-02-14 Power Integrations, Inc. Method and apparatus for implementing a power converter input terminal voltage discharge circuit
US8207577B2 (en) * 2009-09-29 2012-06-26 Power Integrations, Inc. High-voltage transistor structure with reduced gate capacitance
JP5586546B2 (ja) * 2011-03-23 2014-09-10 株式会社東芝 半導体装置
WO2014018273A1 (en) * 2012-07-25 2014-01-30 Power Integrations, Inc. Method of forming a tapered oxide
CN104241341A (zh) * 2012-07-27 2014-12-24 俞国庆 一种高频低功耗的功率mos场效应管器件
JP5802636B2 (ja) * 2012-09-18 2015-10-28 株式会社東芝 半導体装置およびその製造方法
US9245994B2 (en) * 2013-02-07 2016-01-26 Texas Instruments Incorporated MOSFET with curved trench feature coupling termination trench to active trench
KR20150030799A (ko) * 2013-09-12 2015-03-23 매그나칩 반도체 유한회사 반도체 소자 및 그 제조 방법
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9252148B2 (en) 2014-01-22 2016-02-02 Micron Technology, Inc. Methods and apparatuses with vertical strings of memory cells and support circuitry
CN103928527B (zh) * 2014-04-28 2016-06-08 电子科技大学 一种横向高压功率半导体器件的结终端结构
US9722036B2 (en) * 2014-09-17 2017-08-01 Infineon Technologies Austria Ag Semiconductor device with field electrode structure
CN104638013B (zh) * 2015-01-30 2017-10-24 上海华虹宏力半导体制造有限公司 隔离型nldmos器件
KR101962834B1 (ko) * 2015-04-30 2019-03-27 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드 반도체 초접합 전력 소자 및 그 제조방법
DE102015110737B4 (de) * 2015-07-03 2022-09-29 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer direkt an einen Mesaabschnitt und eine Feldelektrode angrenzenden Kontaktstruktur
US9929152B2 (en) 2016-06-30 2018-03-27 Globalfoundries Inc. Vertical transistors and methods of forming same
US9972681B2 (en) * 2016-08-30 2018-05-15 Power Integrations, Inc. High voltage vertical semiconductor device with multiple pillars in a racetrack arrangement
JP7057044B2 (ja) * 2018-02-22 2022-04-19 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
CN110620147B (zh) * 2018-09-14 2023-05-23 电子科技大学 超高速大电流纵向绝缘栅双极型晶体管
US10833174B2 (en) 2018-10-26 2020-11-10 Nxp Usa, Inc. Transistor devices with extended drain regions located in trench sidewalls
US10749023B2 (en) 2018-10-30 2020-08-18 Nxp Usa, Inc. Vertical transistor with extended drain region
US10749028B2 (en) 2018-11-30 2020-08-18 Nxp Usa, Inc. Transistor with gate/field plate structure
US11387348B2 (en) 2019-11-22 2022-07-12 Nxp Usa, Inc. Transistor formed with spacer
US11329156B2 (en) 2019-12-16 2022-05-10 Nxp Usa, Inc. Transistor with extended drain region
US11728421B2 (en) * 2020-02-27 2023-08-15 Semiconductor Components Industries, Llc Split trench gate super junction power device
JP7256770B2 (ja) * 2020-03-16 2023-04-12 株式会社東芝 半導体装置
US11075110B1 (en) 2020-03-31 2021-07-27 Nxp Usa, Inc. Transistor trench with field plate structure
US11217675B2 (en) 2020-03-31 2022-01-04 Nxp Usa, Inc. Trench with different transverse cross-sectional widths

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167749A1 (en) * 2001-09-07 2005-08-04 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US20070029597A1 (en) * 2005-07-30 2007-02-08 Lee Jae-Gil High-voltage semiconductor device
US20070187753A1 (en) * 2004-04-30 2007-08-16 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
WO2007105384A1 (en) * 2006-03-08 2007-09-20 Toyota Jidosha Kabushiki Kaisha Insulated gate-type semiconductor device and manufacturing method thereof
US20070272977A1 (en) * 2006-03-29 2007-11-29 Kabushiki Kaisha Toshiba Power semiconductor device
CN101246907A (zh) * 2007-02-16 2008-08-20 电力集成公司 用于具有棋盘式布局的晶体管的栅极金属布线

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008794A (en) 1989-12-21 1991-04-16 Power Integrations, Inc. Regulated flyback converter with spike suppressing coupled inductors
US5072268A (en) 1991-03-12 1991-12-10 Power Integrations, Inc. MOS gated bipolar transistor
US5164891A (en) 1991-08-21 1992-11-17 Power Integrations, Inc. Low noise voltage regulator and method using a gated single ended oscillator
US5258636A (en) 1991-12-12 1993-11-02 Power Integrations, Inc. Narrow radius tips for high voltage semiconductor devices with interdigitated source and drain electrodes
US5285367A (en) 1992-02-07 1994-02-08 Power Integrations, Inc. Linear load circuit to control switching power supplies under minimum load conditions
US5323044A (en) 1992-10-02 1994-06-21 Power Integrations, Inc. Bi-directional MOSFET switch
US5274259A (en) 1993-02-01 1993-12-28 Power Integrations, Inc. High voltage transistor
US5313082A (en) 1993-02-16 1994-05-17 Power Integrations, Inc. High voltage MOS transistor with a low on-resistance
US6639277B2 (en) 1996-11-05 2003-10-28 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6207994B1 (en) 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6168983B1 (en) 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US6084277A (en) 1999-02-18 2000-07-04 Power Integrations, Inc. Lateral power MOSFET with improved gate design
US6468847B1 (en) 2000-11-27 2002-10-22 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US6509220B2 (en) 2000-11-27 2003-01-21 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US6768171B2 (en) 2000-11-27 2004-07-27 Power Integrations, Inc. High-voltage transistor with JFET conduction channels
US6424007B1 (en) 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
JP2002305304A (ja) 2001-04-05 2002-10-18 Toshiba Corp 電力用半導体装置
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US6573558B2 (en) 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US7221011B2 (en) 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6555873B2 (en) 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US6555883B1 (en) 2001-10-29 2003-04-29 Power Integrations, Inc. Lateral power MOSFET for high switching speeds
US6552597B1 (en) 2001-11-02 2003-04-22 Power Integrations, Inc. Integrated circuit with closely coupled high voltage output and offline transistor pair
US6777747B2 (en) 2002-01-18 2004-08-17 Fairchild Semiconductor Corporation Thick buffer region design to improve IGBT self-clamped inductive switching (SCIS) energy density and device manufacturability
US6583663B1 (en) 2002-04-22 2003-06-24 Power Integrations, Inc. Power integrated circuit with distributed gate driver
US6865093B2 (en) 2003-05-27 2005-03-08 Power Integrations, Inc. Electronic circuit control element with tap element
EP1536480A1 (en) 2003-11-28 2005-06-01 STMicroelectronics S.r.l. Semiconductor power device with insulated gate, trenchgate structure and corresponding manufacturing method
JP2005340626A (ja) 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
US7135748B2 (en) 2004-10-26 2006-11-14 Power Integrations, Inc. Integrated circuit with multi-length output transistor segment
US20060086974A1 (en) 2004-10-26 2006-04-27 Power Integrations, Inc. Integrated circuit with multi-length power transistor segments
US7436039B2 (en) 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
JP4817827B2 (ja) 2005-12-09 2011-11-16 株式会社東芝 半導体装置
DE102006004405B4 (de) 2006-01-31 2015-05-13 Infineon Technologies Austria Ag Leistungshalbleiterbauelemente mit einer Driftstrecke und einer hochdielektrischen Kompensationszone und Verfahren zur Herstellung einer Kompensationszone
US7381618B2 (en) 2006-10-03 2008-06-03 Power Integrations, Inc. Gate etch process for a high-voltage FET
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US8653583B2 (en) 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7875962B2 (en) 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
US7964912B2 (en) * 2008-09-18 2011-06-21 Power Integrations, Inc. High-voltage vertical transistor with a varied width silicon pillar
US7871882B2 (en) 2008-12-20 2011-01-18 Power Integrations, Inc. Method of fabricating a deep trench insulated gate bipolar transistor
US7893754B1 (en) 2009-10-02 2011-02-22 Power Integrations, Inc. Temperature independent reference circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167749A1 (en) * 2001-09-07 2005-08-04 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US20070187753A1 (en) * 2004-04-30 2007-08-16 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
US20070029597A1 (en) * 2005-07-30 2007-02-08 Lee Jae-Gil High-voltage semiconductor device
WO2007105384A1 (en) * 2006-03-08 2007-09-20 Toyota Jidosha Kabushiki Kaisha Insulated gate-type semiconductor device and manufacturing method thereof
US20070272977A1 (en) * 2006-03-29 2007-11-29 Kabushiki Kaisha Toshiba Power semiconductor device
CN101246907A (zh) * 2007-02-16 2008-08-20 电力集成公司 用于具有棋盘式布局的晶体管的栅极金属布线

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017106279B4 (de) 2016-03-29 2024-03-21 Wonderland Switzerland Ag Kinderwageneinrichtung

Also Published As

Publication number Publication date
US20100065903A1 (en) 2010-03-18
US8395207B2 (en) 2013-03-12
EP2533290B1 (en) 2014-05-14
US8742495B2 (en) 2014-06-03
EP2533290A3 (en) 2013-02-20
CN103500759B (zh) 2016-05-18
CN101710591B (zh) 2013-09-18
US20110233657A1 (en) 2011-09-29
JP5692889B2 (ja) 2015-04-01
US20130187219A1 (en) 2013-07-25
CN101710591A (zh) 2010-05-19
EP2166573A2 (en) 2010-03-24
EP2166573B1 (en) 2013-04-10
US7964912B2 (en) 2011-06-21
EP2533290A2 (en) 2012-12-12
JP2010080963A (ja) 2010-04-08
EP2166573A3 (en) 2010-09-22

Similar Documents

Publication Publication Date Title
CN101710591B (zh) 具有不同宽度硅柱的高压垂直晶体管
US7368785B2 (en) MOS transistor device structure combining Si-trench and field plate structures for high voltage device
US10062749B2 (en) High voltage semiconductor devices and methods of making the devices
US8598623B2 (en) Nanotube semiconductor devices and nanotube termination structures
US7928505B2 (en) Semiconductor device with vertical trench and lightly doped region
US7910486B2 (en) Method for forming nanotube semiconductor devices
US8304329B2 (en) Power device structures and methods
US8330213B2 (en) Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges
CN107408574B (zh) 一种半导体超级结功率器件及其制造方法
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
US10325988B2 (en) Vertical transistor device structure with cylindrically-shaped field plates
US9543396B2 (en) Vertical transistor device structure with cylindrically-shaped regions
DE102006046853A1 (de) Randkonstruktion für ein Halbleiterbauelement
CN110071169A (zh) 具有体接触与介电间隔部的半导体器件及对应的制造方法
CN110416309B (zh) 一种超结功率半导体器件及其制作方法
JP2006245358A (ja) 絶縁ゲート型半導体装置
CN102956706A (zh) 具有翼结构的晶体管
US20140117441A1 (en) Power device structures and methods
US20110121384A1 (en) Trench-gate semiconductor device
CN203386759U (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160518

Termination date: 20210917