CN103477557B - 具有高频波纹电流补偿的伪包络线跟随器功率管理系统 - Google Patents

Abstract

具体实施方式中所公开的实施例涉及一种伪包络线跟随器功率管理系统，其包括并联放大器和开关模式电源转换器，二者协同耦合以在耦合至线性RF功率放大器的电源输出产生电源电压。并联放大器输出与功率放大器供给输出通信。并联放大器支配开关模式电源转换器的操作并且基于V_RAMP信号调节功率放大器供给电压。并联放大器电路包括开环高频补偿辅助电路，其基于包含在功率电感器的波纹电流中的高频波纹电流的估计值产生高频波纹补偿电流。高频波纹补偿电流被注入并联放大器电路输出以在功率放大器供给输出消除高频波纹电流。

Description

具有高频波纹电流补偿的伪包络线跟随器功率管理系统

相关申请

本申请要求于2010年12月9日提交的美国临时专利申请No.61/421,348的优先权。

本申请要求于2010年12月9日提交的美国临时专利申请No.61/421,475的优先权。

本申请要求于2011年3月30日提交的美国临时专利申请No.61/469,276的优先权。

本申请要求于2011年4月19日提交的标题为“伪包络线跟随功率管理系统”的美国专利申请No.13/089,917的优先权并且是该申请的部分接续案，该申请要求于2010年4月19日提交的美国临时专利申请No.61/325,659的优先权。

本申请要求于2011年8月25日提交的标题为“具有分数比和偏置环用于供电调制的升压电荷泵”的美国专利申请No.13/218,400的优先权并且是该申请的部分接续案，该申请要求于2010年8月25日提交的美国临时专利申请No.61/376,877的优先权。美国专利申请No.13/218,400是于2011年4月19日提交的美国专利申请No.13/089,917的部分接续案，其要求于2010年4月19日提交的美国临时专利申请No.61/325,659的优先权。

以上所列出的所有申请在此以引用的方式全部并入本文。

技术领域

文中所述的实施例涉及一种将电流递送到线性RF功率放大器的功率管理系统。更具体地，实施例涉及在移动通信设备的功率管理系统中的伪包络线跟踪器的使用。

背景技术

下一代移动设备从用于通知消息的语音中心电话和提供有吸引力的新型特征的基于多媒体的“智能”手机变形而来。作为实例，智能手机提供诸如网页浏览、音频和视频回放和流媒体、电子邮件访问以及丰富的游艺环境等稳健的多媒体特征。但即使制造商竞相交付更加丰富特征的移动设备，对这些设备的供电的挑战也显得格外突出。

具体地，用于射频（RF）手持设备的高带宽应用的显著增长导致了对于有效功率节省技术以增加电池寿命的需求增加。因为移动设备的功率放大器消耗移动设备的总功率预算的大比例，因此提出了增加功率放大器的总功率效率的各种功率管理系统。

作为实例，一些功率管理系统可使用V_RAMP功率控制电压来控制在线性RF功率放大器的功率放大器集电极上呈现的电压。作为另一实例，其他功率管理方案可串联使用降压转换器电源和AB类放大器来向线性RF功率放大器提供功率。

即使这样，仍然需要进一步提高移动设备的功率效率来提供延长的电池寿命。结果，需要改善移动设备的功率管理系统。

发明内容

在具体实施方式中公开的实施例涉及伪包络线跟随器功率管理系统，其包括并联放大器和开关模式电源转换器，二者协同耦合以在耦合至线性RF功率放大器的电源输出产生电源电压。并联放大器输出与功率放大器供给输出通信。并联放大器支配开关模式电源转换器的操作并且基于V_RAMP信号调节功率放大器供给电压。并联放大器电路包括开环高频补偿辅助电路，其基于包含在功率电感器的波纹电流中的高频波纹电流的估计值产生高频波纹补偿电流。高频波纹补偿电流被注入并联放大器电路输出以在功率放大器供给输出消除高频波纹电流。

具有高频波纹补偿的伪包络线跟随器功率管理系统的第一实施例包括开关模式电源转换器和开环高频波纹补偿辅助电路。例如，开关模式电源转换器可构造为作为降压转换器进行操作。作为另一实例，开关模式电源转换器可构造为作为多级电荷泵降压转换器进行操作。开关模式电源可产生开关输出电压和开关电压输出估计值。开关电压输出估计值可提供开关输出电压的将来电压电平的早期指示。例如，在一些实施例中，开关模式电源转换器还可包括可编程延迟电路、切换器控制电路以及缓冲换算器。切换器控制电路可产生数字开关电压输出信号，其代表用于控制开关模式电源转换器产生开关输出电压的切换器控制电路的状态。可编程延迟电路可接收数字开关电压输出信号，并且将数字开关电压输出信号延迟可编程延迟周期以产生延迟的数字开关电压输出信号。缓冲换算器构造为接收延迟的数字开关电压输出信号，并且基于延迟的数字开关电压输出信号和缓冲换算器产生开关电压输出估计值。

开环高频波纹补偿辅助电路构造为接收开关电压输出估计值和V_RAMP信号。基于开关电压输出估计值和V_RAMP信号，开环高频波纹补偿辅助电路产生高频波纹补偿电流。开环高频波纹补偿辅助电路对功率放大器供给输出施加高频波纹补偿电流以降低功率放大器供给输出的高频波纹电流。功率放大器供给输出构造为对线性射频功率放大器供电。以位于大体靠近通信网络中的操作波段的收发双向偏移量的频带产生高频波纹补偿电流，其中高频波纹补偿电流的频带具有与操作波段的接收器信道频带的带宽大体相等的带宽。

在某些实施例中，开关模式电源转换器还包括可编程延迟电路，其构造为将开关电压输出估计值的产生延迟可编程延迟周期。可编程延迟周期可构造为暂时对准开关电压输出估计值与V_RAMP信号以将功率放大器供给输出的波纹排斥响应中的切口定位为靠近操作波段的收发双向偏移量。另外，开环高频波纹补偿辅助电路可基于高频波纹补偿电流产生成比例的高频波纹补偿电流估计值，其可以被用作对开关模式电源转换器的反馈信号的一部分。作为实例，开关模式电源转换器可接收反馈信号，其中反馈信号基于成比例的高频波纹补偿电流估计值，其中开关模式电源转换器基于反馈信号调整开关输出电压。在某些实施例中，具有高频波纹补偿的伪包络线跟随器功率管理系统还包括并联放大器。并联放大器接收V_RAMP信号和来自功率放大器供给输出的功率放大器供给电压。基于V_RAMP信号与功率放大器供给电压之间的差值，并联放大器产生并联放大器输出电流。并联放大器对功率放大器供给输出施加并联放大器输出电流来控制功率放大器供给电压。另外，并联放大器可基于并联放大器输出电流产生成比例的并联放大器输出电流估计值。成比例的并联放大器输出电流估计值可与成比例的高频波纹补偿电流估计值组合以生成被提供到开关模式电源转换器的反馈信号。

开环高频波纹补偿辅助电路的某些实施例可包括：滤波网络，其具有第一节点和第二节点；反馈网络，其具有第一节点和第二节点；以及运算放大器，其包括非反相输入、反相输入以及运算放大器输出。滤波网络的第一节点可构造为接收开关电压输出估计值。滤波网络的第二节点可以与运算放大器的反相输入通信。反馈网络的第一节点可以与滤波网络的第二节点和运算放大器的反相输入通信。另外，反馈网络的第二节点可以与运算放大器输出通信。运算放大器可构造为产生高频波纹补偿电流。运算放大器也可构造为产生作为高频波纹补偿电流的函数的成比例的高频波纹补偿电流估计值。运算放大器可包括与运算放大器输出通信的第一推挽输出级，其中第一推挽输出级产生运算放大器输出电流。具有偏置电容的偏置电容器和偏置电阻器可串联布置在运算放大器输出与参考电压之间。例如，参考电压可接地。第一推挽输出级可具有第一级跨导。偏置电容可构造为使得在位于大体靠近通信网络中的操作波段的收发双向偏移量的频带中第一推挽输出级的第一级跨导大体等于偏置电阻器的跨导。开环高频波纹补偿辅助电路也可包括运算放大器输出隔离电路，其包括与运算放大器输出通信的高阻抗输入和与反馈网络的第二节点通信的隔离反馈节点。运算放大器也可包括第二推挽输出级，其构造为产生高频波纹补偿电流，其中高频波纹补偿电流被镜像到运算放大器输出电流。第二推挽输出级可包括可编程第二输出级跨导。可编程第二输出级跨导第二输出级跨导可以是可编程跨导参数的大体线性函数。开环高频波纹补偿辅助电路可基于可编程第二输出级跨导调整高频波纹补偿电流的幅值。运算放大器也可包括第三推挽输出级，其构造为基于感测比例因子产生作为高频波纹补偿电流的函数的成比例的高频波纹补偿电流估计值。

滤波网络可与开环波纹补偿辅助电路的波纹响应的第一转角频率相关联。反馈网络可与开环波纹补偿辅助电路的频率响应的第二转角频率相关联。在某些情况下，第一转角频率具有位于3MHz与11.5MHz之间的可编程范围，并且第二转角频率具有位于3MHz与11.5MHz之间的可编程范围。在其他情况下，第一转角频率大体等于6MHz，并且第二转角频率大体等于6MHz。

另一实例实施例包括用于降低功率放大器供给输出的高频波纹电流的方法。该方法可包括利用开关模式电源转换器产生开关输出电压和开关电压输出估计值的第一步骤，其中开关电压输出估计值提供开关输出电压的将来电压电平的早期指示。该方法可包括在开环高频波纹补偿辅助电路接收开关电压输出估计值和V_RAMP信号的步骤。该方法可包括基于开关电压输出估计值和V_RAMP信号产生高频波纹补偿电流的步骤。该方法可包括对功率放大器供给输出施加高频波纹补偿电流以降低功率放大器供给输出的高频波纹电流的步骤。在某些实施例中，基于开关电压输出估计值和V_RAMP信号产生高频波纹补偿电流可包括在位于大体靠近通信网络中的操作波段的收发双向偏移量的频带内产生高频波纹补偿电流。另外，高频波纹补偿电流的频带可具有与操作波段的接收器信道频带的带宽大体相等的带宽。在某些实施例中，产生开关电压输出估计值可包括将开关电压输出估计值的产生延迟可编程延迟周期以暂时对准开关电压输出估计值与V_RAMP信号从而将功率放大器供给输出的波纹排斥响应中的切口定位为靠近操作波段的收发双向偏移量。另外，该方法还可包括基于频波纹补偿电流产生成比例的高频波纹补偿电流估计值的步骤。基于成比例的高频波纹补偿电流估计值，该方法可形成反馈信号，该反馈信号被提供到开关模式电源转换器。开关模式电源转换器可基于反馈信号调整开关输出电压。在某些实施例中，开关模式电源转换器构造为降压转换器。选择性地，在其他实施例中，开关模式电源转换器构造为多级电荷泵降压转换器。

伪包络线跟随器功率管理系统的一个实例实施例可包括开关模式电源转换器和并联放大器，二者协同耦合以向线性RF功率放大器提供线性RF功率放大器供给。伪包络线跟随器功率管理系统可包括构造为向并联放大器供电的电荷泵。电荷泵可产生多个输出电压电平。电荷泵可以是升压电荷泵或升压/降压电荷泵。伪包络线跟随器功率管理系统可包括偏移电压控制电路，其构造为对开关模式电源转换器提供反馈以调节跨越耦合器件两端开发的偏移电压，该耦合器件将并联放大器的输出耦合到线性RF功率放大器供给。

用于线性射频功率放大器的功率管理系统的另一实例实施例包括开关模式电源转换器和并联放大器，二者协同耦合以产生对于射频器件的线性射频功率放大器的线性射频功率放大器供给输出。开关模式电源转换器可构造为在开关电压输出上产生多个开关电压电平。开关模式电源转换器的开关电压输出可经由功率电感器耦合至线性射频功率放大器供给输出。旁路电容器可耦合在线性射频功率放大器供给输出与地极之间使得功率电感器和旁路电容器形成对于开关模式电源转换器的低通滤波器。并联放大器可包括并联放大器输出，其经由耦合器件耦合至线性射频功率放大器供给输出。作为实例，耦合器件可以是耦合电容器。功率管理系统还可包括电荷泵，其构造为提供电荷泵并联放大器电源输出。电荷泵可包括第一飞跨电容器、第二飞跨电容器、多个开关，其可操作地耦合以形成电荷泵并联放大器电源输出。电荷泵可构造为在电荷泵并联放大器电源输出上选择性地产生从电源电压得出的各种输出电压电平。另外，电荷泵并联放大器电源输出可构造为向并联放大器提供操作电源电压。

伪包络线跟随器功率管理系统的另一实例实施例可包括多级电荷泵降压转换器和并联放大器，其构造为串联操作以产生对于线性RF功率放大器的功率放大器供给电压输出。多级电荷泵降压转换器可包括构造为接收直流（DC）电压的供给输入和开关电压输出。开关电压输出通过功率电感器耦合至功率放大器供给电压输出，其中功率电感器耦合至旁路电容器以形成用于多级电荷泵降压转换器的开关电压输出的输出滤波器。并联放大器可包括构造为接收直流（DC）电压的供给输入、放大器输出、构造为接收V_RAMP信号的第一控制输入以及构造为接收功率放大器供给电压的第二控制输入。放大器输出可通过耦合电路耦合至功率放大器供给电压。在伪包络线跟随器系统的某些实施例中，耦合电路可以是偏移电容器。在伪包络线跟随器系统的其他实施例中，耦合电路可以是导线迹线使得放大器输出与功率放大器供给电压之间的偏移电压为零伏。

另外，多级电荷泵降压转换器可产生前馈控制信号，其构造为提供到并联放大器的开关电压输出的输出状态的指示。在某些实施例中，提供开关电压输出作为前馈控制信号。在其他实施例中，前馈控制信号由切换器控制电路产生并且基于切换器控制电路的状态提供开关电压输出的指示。并联放大器可包括提供并联放大器的输出电流的估计值的功率放大器输出电流估计值信号。在伪包络线跟随器系统的某些实施例中，并联放大器还可产生阈值偏移信号。阈值偏移信号可构造为估计跨越耦合电路出现的偏移电压的幅值。

多级降压转换器可包括构造为接收直流（DC）电压的供给输入、耦合至功率电感器的开关电压输出、切换器控制电路、具有控制输入的多级电荷泵电路、构造为接收DC电压的电荷泵供给输入、具有第一开关终端、第二开关终端和系列控制终端的系列开关以及具有第一开关终端、第二开关终端和分路控制终端的分路开关。系列开关的第一终端可耦合至多级降压转换器的供给输入。系列开关的第二终端可耦合至系列开关的第一终端以形成开关电压输出。系列开关的第二终端可耦合至地极。升压电荷泵电路可包括电荷泵控制输入、耦合至多级降压转换器的供给输入的电荷泵供给输入以及耦合至多级降压转换器的供给输入的电荷泵输出。升压电荷泵包括多个开关和提供三种操作模式的两个飞跨电容器。在充电操作模式中，飞跨电容器串联耦合在电荷泵供给输入与地极之间，其中飞跨电容器可切换地脱离电荷泵输出。在第一升压操作模式中，飞跨电容器并联布置在电荷泵输出与电荷泵供给输入之间以在电荷泵输出产生1.5倍的DC电压输出。在第二升压操作模式中，飞跨电容器串联布置在电荷泵输出与电荷泵供给输入之间以在电荷泵输出产生2倍的DC电压输出。多级降压转换器可包括四种操作模式。在第一操作模式中，系列开关打开，升压电荷泵处于充电操作模式，并且分路开关闭合以在开关电压输出产生零伏。在第二操作模式中，系列开关闭合，升压电荷泵处于充电操作模式，并且分路开关打开以在开关电压输出产生DC电压输出。在第三操作模式中，系列开关和分路开关都打开，并且升压电荷泵处于第一升压操作模式以在开关模式输出产生1.5倍的DC电压输出。在第四操作模式中，系列开关和分路开关都打开，并且升压电荷泵处于第二升压操作模式以在开关模式输出产生2倍的DC电压输出。

本领域技术人员在结合附图阅读以下具体实施方式之后将领会到本公开的范围并且实现其附加方面。

附图说明

并入本说明书并且形成本说明书的一部分的附图示出了本公开的若干方面，并且与描述一起用于解释本公开的原理。

图1A描绘了用于管理供给到线性RF功率放大器的功率的伪包络线跟随器功率管理系统的实施例。

图1B描绘了用于管理供给到线性RF功率放大器的功率的伪包络线跟随器功率管理系统的实施例。

图2A进一步详细地描绘了图1A的伪包络线跟随器功率管理系统的实施例。

图2B进一步详细地描绘了图1B的伪包络线跟随器功率管理系统的实施例。

图3A描绘了多级电荷泵降压转换器的一部分的实施例。

图3B描绘了多级电荷泵降压转换器的一部分的另一实施例。

图3C描绘了多级电荷泵降压转换器的一部分的另一实施例。

图3D描绘了多级电荷泵降压转换器的一部分的另一实施例。

图3E描绘了降压转换的一部分的另一实施例。

图3F描绘了降压转换的一部分的另一实施例。

图3G描绘了降压转换的一部分的另一实施例。

图3H描绘了降压转换的一部分的另一实施例。

图3I描绘了用于具有反馈补偿的多级电荷泵降压转换器的切换器控制电路的实施例。

图3J描绘了用于具有反馈补偿的多级电荷泵降压转换器的切换器控制电路的实施例。

图3K描绘了用于具有反馈补偿的多级电荷泵降压转换器的切换器控制电路的实施例。

图3L描绘了用于具有反馈补偿的多级电荷泵降压转换器的切换器控制电路的实施例。

图3M描绘了用于具有反馈补偿的降压转换器的切换器控制电路的实施例。

图3N描绘了用于具有反馈补偿的降压转换器的切换器控制电路的实施例。

图3P描绘了用于具有反馈补偿的降压转换器的切换器控制电路的实施例。

图3Q描绘了用于具有反馈补偿的降压转换器的切换器控制电路的实施例。

图3R描绘了用于具有反馈补偿的多级电荷泵降压转换器的切换器控制电路的实施例。

图4A描绘了多级电荷泵降压转换器的切换器控制电路的阈值检测器和控制电路的实施例。

图4B描绘了多级电荷泵降压转换器的切换器控制电路的阈值检测器和控制电路的另一实施例。

图4C描绘了多级电荷泵降压转换器的切换器控制电路的阈值检测器和控制电路的另一实施例。

图4D描绘了多级电荷泵降压转换器的切换器控制电路的阈值检测器和控制电路的另一实施例。

图4E描绘了降压转换器的阈值检测器和控制电路的实施例。

图4F描绘了降压转换器的阈值检测器和控制电路的另一实施例。

图4G描绘了降压转换器的阈值检测器和控制电路的另一实施例。

图4H描绘了降压转换器的阈值检测器和控制电路的另一实施例。

图4I描绘了包括反馈补偿的多级电荷泵降压转换器的阈值检测器和控制电路的实施例。

图4J描绘了包括反馈补偿的多级电荷泵降压转换器的阈值检测器和控制电路的实施例。

图4K描绘了包括反馈补偿的多级电荷泵降压转换器的阈值检测器和控制电路的另一实施例。

图4L描绘了包括反馈补偿的多级电荷泵降压转换器的阈值检测器和控制电路的另一实施例。

图4M描绘了包括反馈补偿的降压转换器的阈值检测器和控制电路的实施例。

图4N描绘了包括反馈补偿的降压转换器的阈值检测器和控制电路的另一实施例。

图4P描绘了包括反馈补偿的降压转换器的阈值检测器和控制电路的另一实施例。

图4Q描绘了包括反馈补偿的降压转换器的阈值检测器和控制电路的另一实施例。

图4R描绘了包括反馈补偿的多级电荷泵降压转换器的阈值检测器和控制电路的另一实施例。

图5A描绘了图4A的阈值检测器和控制电路的第一状态机的实施例。

图5B描绘了图4B的阈值检测器和控制电路的第一状态机的实施例。

图5C描绘了图4C的阈值检测器和控制电路的第一状态机的实施例。

图5D描绘了图4D的阈值检测器和控制电路的第一状态机的实施例。

图5E描绘了图4E的阈值检测器和控制电路的第一状态机的实施例。

图5F描绘了图4F的阈值检测器和控制电路的第一状态机的实施例。

图5G描绘了图4G的阈值检测器和控制电路的第一状态机的实施例。

图5H描绘了图4H的阈值检测器和控制电路的第一状态机的实施例。

图5L描绘了图4L的阈值检测器和控制电路的第一状态机的实施例。

图5Q描绘了图4Q的阈值检测器和控制电路的第一状态机的实施例。

图5R描绘了图4R的阈值检测器和控制电路的第一状态机的实施例。

图6A描绘了图4A的阈值检测器和控制电路的第二状态机的实施例。

图6B描绘了图4B的阈值检测器和控制电路的第二状态机的实施例。

图6C描绘了图4C的阈值检测器和控制电路的第二状态机的实施例。

图6D描绘了图4D的阈值检测器和控制电路的第二状态机的实施例。

图6L描绘了图4L的阈值检测器和控制电路的第二状态机的实施例。

图6R描绘了图4R的阈值检测器和控制电路的第二状态机的实施例。

图7A描绘了伪包络线跟随器功率管理系统的多级电荷泵电路的一个实施例。

图7B描绘了伪包络线跟随器功率管理系统的多级电荷泵电路的另一实施例。

图7C描绘了伪包络线跟随器功率管理系统的多级电荷泵电路的又一实施例。

图8描绘了伪包络线跟随器功率管理系统的并联放大器电路的V_OFFSET环电路的一个实施例。

图9A描绘了伪包络线跟随器功率管理系统的并联放大器电路的开环辅助电路的实施例。

图9B描绘了伪包络线跟随器功率管理系统的并联放大器电路的开环辅助电路的实施例。

图10描绘了伪包络线跟随器功率管理系统的并联放大器电路的并联放大器输出阻抗补偿电路的实施例。

图11A描绘了在伪包络线跟随器功率管理系统中由多级电荷泵降压转换器产生的开关电压输出的指示的一个实施例。

图11B描绘了在伪包络线跟随器功率管理系统中由多级电荷泵降压转换器产生的开关电压输出的指示的另一实施例。

图11C描绘了在伪包络线跟随器功率管理系统中由多级电荷泵降压转换器产生的开关电压输出的指示的另一实施例。

图11D描绘了在伪包络线跟随器功率管理系统中由多级电荷泵降压转换器产生的开关电压输出的指示的另一实施例。

图11E描绘了在伪包络线跟随器功率管理系统中由多级电荷泵降压转换器产生的开关电压输出的指示的另一实施例。

图11F描绘了在伪包络线跟随器功率管理系统中由多级电荷泵降压转换器产生的开关电压输出的指示的另一实施例。

图12A描绘了用于伪包络线跟随器功率管理系统中的并联放大器的一个实施例。

图12B描绘了用于伪包络线跟随器功率管理系统中的可再充电并联放大器的一个实施例。

图12C描绘了用于伪包络线跟随器功率管理系统中的可再充电并联放大器的另一实施例。

图12D描绘了用于伪包络线跟随器功率管理系统中的并联放大器的一个实施例。

图12E描绘了用于伪包络线跟随器功率管理系统中的可再充电并联放大器的另一实施例。

图12F描绘了用于伪包络线跟随器功率管理系统中的可再充电并联放大器的另一实施例。

图13描绘了包括降压转换器和并联放大器电路的伪包络线跟随器功率管理系统的实施例，并联放大器电路具有开环辅助电路和并联放大器电路。

图14描绘了包括多级电荷泵降压转换器和并联放大器电路的伪包络线跟随器功率管理系统的另一实施例，并联放大器电路具有开环辅助电路和并联放大器电路。

图15描绘了包括多级电荷泵降压转换器和并联放大器电路的伪包络线跟随器功率管理系统的另一实施例，并联放大器电路具有并联放大器电路和V_OFFSET环电路。

图16描绘了包括多级电荷泵降压转换器和并联放大器电路的伪包络线跟随器功率管理系统的另一实施例，并联放大器电路具有并联放大器、V_OFFSET环电路、开环辅助电路以及并联放大器输出阻抗补偿电路。

图17A描绘了包括降压转换器和具有可再充电并联放大器电路的并联放大器电路的伪包络线跟随器功率管理系统的另一实施例。

图17B描绘了包括降压转换器和具有并联放大器电路的并联放大器电路的伪包络线跟随器功率管理系统的另一实施例。

图18A描绘了具有多级电荷泵降压转换器和μC电荷泵电路的伪包络线跟随器功率管理系统的实施例，μC电荷泵电路构造为向并联放大器电路提供并联放大器电源。

图18B描绘了具有多级电荷泵降压转换器和μC电荷泵电路的伪包络线跟随器功率管理系统的另一实施例，μC电荷泵电路构造为向并联放大器电路提供并联放大器电源。

图18C描绘了具有降压转换器和μC电荷泵电路的伪包络线跟随器功率管理系统的实施例，μC电荷泵电路构造为向并联放大器电路提供并联放大器电源。

图18D描绘了具有降压转换器和μC电荷泵电路的伪包络线跟随器功率管理系统的另一实施例，μC电荷泵电路构造为向并联放大器电路提供并联放大器电源。

图19A描绘了构造为向伪包络线跟随器功率管理系统的并联放大器电路提供并联放大器电源的μC电荷泵电路的实施例。

图19B描绘了构造为向伪包络线跟随器功率管理系统的并联放大器电路提供并联放大器电源的μC电荷泵电路的另一实施例，其中μC电荷泵电路包括降压和升压两种操作模式。

图20A-C描绘了图19A的μC电荷泵电路对于μC电荷泵电路的不同操作模式的功能等效电路拓扑。

图21描绘了构造μC电荷泵电路以便在线性RF功率放大器开始数据发送之前向并联放大器提供供给电压的方法。

图22描绘了在线性RF功率放大器开始数据发送之前对V_OFFSET环电路预充电的方法。

图23A描绘了包括多级电荷泵降压转换器的伪包络线跟随器功率管理系统的实施例和包括开环波纹补偿辅助电路的并联放大器电路的实施例。

图23B描绘了包括降压转换器的伪包络线跟随器功率管理系统的实施例和包括开环波纹补偿辅助电路的并联放大器电路的实施例。

图23C描绘了包括多级电荷泵降压转换器的伪包络线跟随器功率管理系统的实施例和包括与开环辅助电路组合的开环波纹补偿辅助电路的并联放大器电路的实施例。

图23D描绘了包括降压转换器的伪包络线跟随器功率管理系统的实施例和包括与开环辅助电路组合的开环波纹补偿辅助电路的并联放大器电路的实施例。

图24描绘了在图23A-23D中所描绘的伪包络线跟随器功率管理系统的开环波纹补偿辅助电路和相应的可编程延迟电路的实施例。

图25描绘了对于伪包络线跟随器功率管理系统的实施例的三个实例波纹排斥响应曲线，其中每个实例波纹排斥响应曲线对应于不同的可编程延迟。

图26进一步描绘了在图25中所描绘的高通电路的实施例。

图27A描绘了图23A-23D的开环波纹补偿辅助电路的实施例。

图27B描绘了图23A-23D的开环波纹补偿辅助电路的选择性实施例。

图28A描绘了对于具有运算放大器隔离电路的实例伪包络线跟随器功率管理系统的实例波纹排斥响应曲线。

图28B描绘了对于不具有运算放大器隔离电路的实例伪包络线跟随器功率管理系统的实例波纹排斥响应曲线。

图29A描绘了在图24中所描绘的可编程延迟电路的实施例。

图29B描绘了在图24中所描绘的可编程延迟电路的另一实例实施例。

图30描绘了在图24中所描绘的可编程延迟电路的另一实例实施例。

图31A描绘了在图27A中所描绘的运算放大器电路的实施例的运算放大器的实例实施例。

图31B描绘了在图27A中所描绘的运算放大器的实例实施例，其中运算放大器输出隔离电路被除去。

图32A描绘了运算放大器的运算放大器推挽输出状态电路和运算放大器受控I_COR电流电路的实例实施例。

图32B描绘了运算放大器的运算放大器受控I_{COR_SENSE}电流电路的实例实施例。

图32C描绘了运算放大器电路的实施例的Gm偏置电路和运算放大器隔离电路的实例实施例。

图32D描绘了运算放大器的Gm偏置电路的实例实施例。

图33描绘了运算放大器受控I_COR电流电路的实例实施例的可编程跨导（Gm）输出电流函数的图示。

图34A描绘了包括数字V_RAMP预失真滤波电路的并联放大器输出阻抗补偿电路的实施例。

图34B描绘了并联放大器输出阻抗补偿电路的选择性实施例。

图34C描绘了包括模拟V_RAMP预失真滤波电路的并联放大器输出阻抗补偿电路的另一实施例。

图34D描绘了并联放大器输出阻抗补偿电路的选择性实施例。

图34E描绘了并联放大器输出阻抗补偿电路的选择性实施例。

图35描绘了数字V_RAMP预失真滤波器和V_RAMP数模（D/A）电路的实施例。

图36描绘了可变延迟电容器的实例实施例。

图37描绘了由图30中所描绘的可编程延迟电路提供的作为二进制加权可编程电容器阵列的函数的总延迟时间的实例曲线图。

图38A描绘了包括与多级电荷泵降压转换器组合的反馈延迟补偿电路的伪包络线跟随器功率管理系统的实例实施例。

图38B描绘了包括与降压转换器组合的反馈延迟补偿电路的伪包络线跟随器功率管理系统的实例实施例。

图39A描绘了图38A和图38B的反馈延迟补偿电路的实施例的框图。

图39B描绘了图38A和图38B的反馈延迟补偿电路的另一实施例。

具体实施方式

下文陈述的实施例代表使得本领域技术人员能够实践本公开所必要的信息并且示出了实践本公开的最佳方式。在结合附图阅读以下描述时，本领域技术人员将理解本公开的概念并且将意识到未在文中特别处理的这些概念的应用。应当理解到这些概念和应用落入本公开和所附权利要求的范围内。

文中所公开的实施例涉及一种伪包络线跟随器功率管理系统，其包括并联放大器和开关模式电源转换器，二者协同耦合以在耦合至线性RF功率放大器的电源输出产生电源电压。并联放大器输出与功率放大器供给输出通信。并联放大器支配开关模式电源转换器的操作并且基于V_RAMP信号调节功率放大器供给电压。并联放大器电路包括开环高频补偿辅助电路，其基于包含在功率电感器的波纹电流中的高频波纹电流的估计值产生高频波纹补偿电流。高频波纹补偿电流被注入并联放大器电路输出以在功率放大器供给输出消除高频波纹电流。

具有高频波纹补偿的伪包络线跟随器功率管理系统的第一实施例包括开关模式电源转换器和开环高频波纹补偿辅助电路。例如，开关模式电源转换器可构造为作为降压转换器进行操作。作为另一实例，开关模式电源转换器可构造为作为多级电荷泵降压转换器进行操作。开关模式电源可产生开关输出电压和开关电压输出估计值。开关电压输出估计值可提供开关输出电压的将来电压电平的早期指示。例如，在一些实施例中，开关模式电源转换器还可包括可编程延迟电路、切换器控制电路以及缓冲换算器。切换器控制电路可产生数字开关电压输出信号，其代表用于控制开关模式电源转换器产生开关输出电压的切换器控制电路的状态。可编程延迟电路可接收数字开关电压输出信号，并且将数字开关电压输出信号延迟可编程延迟周期以产生延迟的数字开关电压输出信号。缓冲换算器构造为接收延迟的数字开关电压输出信号，并且基于延迟的数字开关电压输出信号和缓冲换算器产生开关电压输出估计值。

开环高频波纹补偿辅助电路构造为接收开关电压输出估计值和V_RAMP信号。基于开关电压输出估计值和V_RAMP信号，开环高频波纹补偿辅助电路产生高频波纹补偿电流。开环高频波纹补偿辅助电路对功率放大器供给输出施加高频波纹补偿电流以降低功率放大器供给输出的高频波纹电流。功率放大器供给输出构造为对线性射频功率放大器供电。以位于大体靠近通信网络中的操作波段的收发双向偏移量的频带产生高频波纹补偿电流，其中高频波纹补偿电流的频带具有与操作波段的接收器信道频带的带宽大体相等的带宽。

在某些实施例中，开关模式电源转换器还包括可编程延迟电路，其构造为将开关电压输出估计值的产生延迟可编程延迟周期。可编程延迟周期可构造为暂时对准开关电压输出估计值与V_RAMP信号以将功率放大器供给输出的波纹排斥响应中的切口定位为靠近操作波段的收发双向偏移量。另外，开环高频波纹补偿辅助电路可基于高频波纹补偿电流产生成比例的高频波纹补偿电流估计值，其可以被用作对开关模式电源转换器的反馈信号的一部分。作为实例，开关模式电源转换器可接收反馈信号，其中反馈信号基于成比例的高频波纹补偿电流估计值，其中开关模式电源转换器基于反馈信号调整开关输出电压。在某些实施例中，具有高频波纹补偿的伪包络线跟随器功率管理系统还包括并联放大器。并联放大器接收V_RAMP信号和来自功率放大器供给输出的功率放大器供给电压。基于V_RAMP信号与功率放大器供给电压之间的差值，并联放大器产生并联放大器输出电流。并联放大器对功率放大器供给输出施加并联放大器输出电流来控制功率放大器供给电压。另外，并联放大器可基于并联放大器输出电流产生成比例的并联放大器输出电流估计值。成比例的并联放大器输出电流估计值可与成比例的高频波纹补偿电流估计值组合以生成被提供到开关模式电源转换器的反馈信号。

开环高频波纹补偿辅助电路的某些实施例可包括：滤波网络，其具有第一节点和第二节点；反馈网络，其具有第一节点和第二节点；以及运算放大器，其包括非反相输入、反相输入以及运算放大器输出。滤波网络的第一节点可构造为接收开关电压输出估计值。滤波网络的第二节点可以与运算放大器的反相输入通信。反馈网络的第一节点可以与滤波网络的第二节点和运算放大器的反相输入通信。另外，反馈网络的第二节点可以与运算放大器输出通信。运算放大器可构造为产生高频波纹补偿电流。运算放大器也可构造为产生作为高频波纹补偿电流的函数的成比例的高频波纹补偿电流估计值。运算放大器可包括与运算放大器输出通信的第一推挽输出级，其中第一推挽输出级产生运算放大器输出电流。具有偏置电容的偏置电容器和偏置电阻器可串联布置在运算放大器输出与参考电压之间。例如，参考电压可接地。第一推挽输出级可具有第一级跨导。偏置电容可构造为使得在位于大体靠近通信网络中的操作波段的收发双向偏移量的频带中第一推挽输出级的第一级跨导大体等于偏置电阻器的跨导。开环高频波纹补偿辅助电路也可包括运算放大器输出隔离电路，其包括与运算放大器输出通信的高阻抗输入和与反馈网络的第二节点通信的隔离反馈节点。运算放大器也可包括第二推挽输出级，其构造为产生高频波纹补偿电流，其中高频波纹补偿电流被镜像到运算放大器输出电流。第二推挽输出级可包括可编程第二输出级跨导。可编程第二输出级跨导可以是可编程跨导参数的大体线性函数。开环高频波纹补偿辅助电路可基于可编程第二输出级跨导调整高频波纹补偿电流的幅值。运算放大器也可包括第三推挽输出级，其构造为基于感测比例因子产生作为高频波纹补偿电流的函数的成比例的高频波纹补偿电流估计值。

滤波网络可与开环波纹补偿辅助电路的波纹响应的第一转角频率相关联。反馈网络可与开环波纹补偿辅助电路的频率响应的第二转角频率相关联。在某些情况下，第一转角频率具有位于3MHz与11.5MHz之间的可编程范围，并且第二转角频率具有位于3MHz与11.5MHz之间的可编程范围。在其他情况下，第一转角频率大体等于6MHz，并且第二转角频率大体等于6MHz。

另一实例实施例包括用于降低功率放大器供给输出的高频波纹电流的方法。该方法可包括利用开关模式电源转换器产生开关输出电压和开关电压输出估计值的第一步骤，其中开关电压输出估计值提供开关输出电压的将来电压电平的早期指示。该方法可包括在开环高频波纹补偿辅助电路接收开关电压输出估计值和V_RAMP信号的步骤。该方法可包括基于开关电压输出估计值和V_RAMP信号产生高频波纹补偿电流的步骤。该方法可包括对功率放大器供给输出施加高频波纹补偿电流以降低功率放大器供给输出的高频波纹电流的步骤。在某些实施例中，基于开关电压输出估计值和V_RAMP信号产生高频波纹补偿电流可包括在位于大体靠近通信网络中的操作波段的收发双向偏移量的频带内产生高频波纹补偿电流。另外，高频波纹补偿电流的频带可具有与操作波段的接收器信道频带的带宽大体相等的带宽。在某些实施例中，产生开关电压输出估计值可包括将开关电压输出估计值的产生延迟可编程延迟周期以暂时对准开关电压输出估计值与V_RAMP信号从而将功率放大器供给输出的波纹排斥响应中的切口定位为靠近操作波段的收发双向偏移量。另外，该方法还可包括基于频波纹补偿电流产生成比例的高频波纹补偿电流估计值的步骤。基于成比例的高频波纹补偿电流估计值，该方法可形成反馈信号，该反馈信号被提供到开关模式电源转换器。开关模式电源转换器可基于反馈信号调整开关输出电压。在某些实施例中，开关模式电源转换器构造为降压转换器。选择性地，在其他实施例中，开关模式电源转换器构造为多级电荷泵降压转换器。

这里公开的实施例还涉及用于管理传递到线性RF功率放大器的功率的线性RF功率放大器。伪包络线跟随器功率管理系统的一个实例实施例可包括开关模式电源转换器和并联放大器，二者协同耦合以向线性RF功率放大器提供线性RF功率放大器供给。伪包络线跟随器功率管理系统可包括构造为向并联放大器供电的电荷泵。电荷泵可产生多个输出电压电平。电荷泵可以是升压电荷泵或升压/降压电荷泵。伪包络线跟随器功率管理系统可包括偏移电压控制电路，其构造为对开关模式电源转换器提供反馈以调节跨越耦合器件两端开发的偏移电压，该耦合器件将并联放大器的输出耦合到线性RF功率放大器供给。

用于线性射频功率放大器的功率管理系统的另一实例实施例包括开关模式电源转换器和并联放大器，二者协同耦合以产生对于射频器件的线性射频功率放大器的线性射频功率放大器供给输出。开关模式电源转换器可构造为在开关电压输出上产生多个开关电压电平。开关模式电源转换器的开关电压输出可经由功率电感器耦合至线性射频功率放大器供给输出。旁路电容器可耦合在线性射频功率放大器供给输出与地极之间使得功率电感器和旁路电容器形成对于开关模式电源转换器的低通滤波器。并联放大器可包括并联放大器输出，其经由耦合器件耦合至线性射频功率放大器供给输出。作为实例，耦合器件可以是耦合电容器。功率管理系统还可包括电荷泵，其构造为提供电荷泵并联放大器电源输出。电荷泵可包括第一飞跨电容器、第二飞跨电容器、多个开关，其可操作地耦合以形成电荷泵并联放大器电源输出。电荷泵可构造为在电荷泵并联放大器电源输出上选择性地产生从电源电压得出的各种输出电压电平。另外，电荷泵并联放大器电源输出可构造为向并联放大器提供操作电源电压。

伪包络线跟随器功率管理系统的另一实例实施例可包括多级电荷泵降压转换器和并联放大器，其构造为串联操作以产生对于线性RF功率放大器的功率放大器供给电压输出。多级电荷泵降压转换器可包括构造为接收直流（DC）电压的供给输入和开关电压输出。开关电压输出通过功率电感器耦合至功率放大器供给电压输出，其中功率电感器耦合至旁路电容器以形成用于多级电荷泵降压转换器的开关电压输出的输出滤波器。并联放大器可包括构造为接收直流（DC）电压的供给输入、放大器输出、构造为接收V_RAMP信号的第一控制输入以及构造为接收功率放大器供给电压的第二控制输入。放大器输出可通过耦合电路耦合至功率放大器供给电压。在伪包络线跟随器系统的某些实施例中，耦合电路可以是偏移电容器。在伪包络线跟随器系统的其他实施例中，耦合电路可以是导线迹线使得放大器输出与功率放大器供给电压之间的偏移电压为零伏。

另外，多级电荷泵降压转换器可产生前馈控制信号，其构造为提供到并联放大器的开关电压输出的输出状态的指示。在某些实施例中，提供开关电压输出作为前馈控制信号。在其他实施例中，前馈控制信号由切换器控制电路产生并且基于切换器控制电路的状态提供开关电压输出的指示。并联放大器可包括提供并联放大器的输出电流的估计值的功率放大器输出电流估计值信号。在伪包络线跟随器系统的某些实施例中，并联放大器还可产生阈值偏移信号。阈值偏移信号可构造为估计跨越耦合电路出现的偏移电压的幅值。

多级降压转换器可包括构造为接收直流（DC）电压的供给输入、耦合至功率电感器的开关电压输出、切换器控制电路、具有控制输入的多级电荷泵电路、构造为接收DC电压的电荷泵供给输入、具有第一开关终端、第二开关终端和系列控制终端的系列开关以及具有第一开关终端、第二开关终端和分路控制终端的分路开关。系列开关的第一终端可耦合至多级降压转换器的供给输入。系列开关的第二终端可耦合至系列开关的第一终端以形成开关电压输出。系列开关的第二终端可耦合至地极。升压电荷泵电路可包括电荷泵控制输入、耦合至多级降压转换器的供给输入的电荷泵供给输入以及耦合至多级降压转换器的供给输入的电荷泵输出。升压电荷泵包括多个开关和提供三种操作模式的两个飞跨电容器。在充电操作模式中，飞跨电容器串联耦合在电荷泵供给输入与地极之间，其中飞跨电容器可切换地脱离电荷泵输出。在第一升压操作模式中，飞跨电容器并联布置在电荷泵输出与电荷泵供给输入之间以在电荷泵输出产生1.5倍的DC电压输出。在第二升压操作模式中，飞跨电容器串联布置在电荷泵输出与电荷泵供给输入之间以在电荷泵输出产生2倍的DC电压输出。多级降压转换器可包括四种操作模式。在第一操作模式中，系列开关打开，升压电荷泵处于充电操作模式，并且分路开关闭合以在开关电压输出产生零伏。在第二操作模式中，系列开关闭合，升压电荷泵处于充电操作模式，并且分路开关打开以在开关电压输出产生DC电压输出。在第三操作模式中，系列开关和分路开关都打开，并且升压电荷泵处于第一升压操作模式以在开关模式输出产生1.5倍的DC电压输出。在第四操作模式中，系列开关和分路开关都打开，并且升压电荷泵处于第二升压操作模式以在开关模式输出产生2倍的DC电压输出。

图1A和2A描绘了伪包络线跟随器功率管理系统10A的实例实施例，其包括多级电荷泵降压转换器12、并联放大器电路14、功率电感器16、耦合电路18以及旁路电容器19。旁路电容器19具有旁路电容器电容C_BYPASS。多级电荷泵降压转换器12和并联放大器电路14可构造为串联操作以对于线性RF功率放大器22在伪包络线跟随器功率管理系统10A的功率放大器供给输出28产生功率放大器供给电压V_CC。功率放大器供给输出28向线性RF功率放大器22提供输出电流I_OUT。线性RF功率放大器22可包括构造为接收调制RF信号的功率放大器输入P_IN和耦合至输出负载Z_LOAD的功率放大器输出P_OUT。作为实例，输出负载Z_LOAD可以是天线。

多级电荷泵降压转换器12可包括构造为接收来自电池20的直流（DC）电压V_BAT的供给输入24（V_BAT）和构造为提供开关电压V_SW的开关电压输出26。开关电压输出26可通过功率电感器16耦合至功率放大器供给输出28，其中功率电感器16耦合至旁路电容器19以形成用于多级电荷泵降压转换器12的开关电压输出26的输出滤波器29。功率电感器16向率放大器供给输出28提供电感器电流I_{SW_OUT}。并联放大器电路14可包括造为接收来自电池20的直流（DC）电压V_BAT的并联放大器供给输入30、并联放大器输出32A、构造为接收V_RAMP信号的第一控制输入34和构造为接收功率放大器供给电压V_CC的第二控制输入。并联放大器电路14的并联放大器输出32A可通过耦合电路18耦合至功率放大器供给电压V_CC。由并联放大器电路14提供并联放大器输出电压V_{PARA_AMP}。

作为实例，并联放大器电路14可基于V_RAMP信号与功率放大器供给电压V_CC之间的差值产生并联放大器输出电压V_{PARA_AMP}。这样，V_RAMP信号可代表模拟或数字信号，其包含用于线性RF功率放大器的功率放大器集电极的所需供给调制信息。典型地，V_RAMP信号作为微分模拟信号被提供到并联放大器电路14以提供对于可能在此信号上出现的任何噪声或刺激的共模排斥。V_RAMP信号可以是由收发器或调制解调器产生并且用于发送射频（RF）信号的时域信号V_RAMP(t)。例如，V_RAMP信号可由收发器或调制解调器的数字基带处理部分产生，其中数字V_RAMP信号V_{RAMP_DIGITAL}被数模转换以形成模拟域中的V_RAMP信号。在某些实施例中，“模拟”V_RAMP信号是微分信号。收发器或调制解调器可基于已知的RF调制Amp(t)*cos(2*pi*f_RF*t+Phase(t))产生V_RAMP信号。V_RAMP信号可代表对于将在伪包络线跟随器功率管理系统10A的功率放大器供给输出28产生的功率放大器供给电压V_CC的目标电压，其中伪包络线跟随器功率管理系统10A向线性RF功率放大器22提供功率放大器供给电压V_CC。此外，V_RAMP信号可从耦合至RF输入功率放大器的检测器产生。

例如，并联放大器电路14包括向耦合电路18提供并联放大器输出电压V_{PARA_AMP}的并联放大器输出32A。并联放大器输出32A向耦合电路18发出并联放大器电路输出电流I_{PAWA_OUT}。在图1A和图1B中所描绘的并联放大器电路14可向多级电荷泵降压转换器12提供并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}作为并联放大器电路14的并联放大器电路输出电流I_{PAWA_OUT}的估计值。这样，并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}代表由并联放大器电路提供的作为对多级电荷泵降压转换器12的反馈信号的并联放大器电路输出电流I_{PAWA_OUT}的估计值。基于并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}，多级电荷泵降压转换器12可构造为控制在多级电荷泵降压转换器12的开关电压输出26提供的开关电压V_SW。

在图1A所描绘的伪包络线跟随器功率管理系统10A和图1B所描绘的伪包络线跟随器功率管理系统10B的某些实施例中，耦合电路18可以是偏移电容器C_OFFSET。可跨越耦合电路18两端开发偏移电压V_OFFSET。在其他选择性实施例中，耦合电路可以是导线迹线使得并联放大器输出电压V_{PARA_AMP}与功率放大器供给电压输出V_CC之间的偏移电压V_OFFSET为零伏。在另外的实施例中，耦合电路可以是变压器。

作为实例，在图2A中所描绘的伪包络线跟随器功率管理系统10A是在图1A中所描绘的伪包络线跟随器功率管理系统10的实例实施例。不同于在图1A中所描绘的伪包络线跟随器功率管理系统10，在图2A中所描绘的伪包络线跟随器功率管理系统10A包括多级电荷泵降压转换器12A的实施例和具有并联放大器电路32的并联放大器电路14A。并联放大器电路32包括并联放大器35和并联放大器感测电路36。并联放大器电路14A还包括并联放大器输出阻抗补偿电路37，其构造为接收V_RAMP:信号并且提供被补偿的V_RAMP信号V_{RAMP_C}作为对并联放大器35的输入。并联放大器电路14A还包括并联放大器输出阻抗补偿电路37，其构造为接收V_RAMP信号并且产生作为V_RAMP信号的函数的被补偿的V_RAMP信号V_{RAMP_C}。并联放大器35产生并联放大器输出电流I_{PARA_AMP}以基于被补偿的V_RAMP信号V_{RAMP_C}与在功率放大器供给输出28产生的功率放大器供给电压V_CC之间的差值在并联放大器输出32A产生并联放大器输出电压V_{PARA_AMP}。并联放大器感测电路36产生成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}，其是由并联放大器35产生的并联放大器输出电流I_{PARA_AMP}的分式表示。选择性地，在不包括并联放大器输出阻抗补偿电路37的并联放大器电路14的那些实施例中，并联放大器35产生并联放大器输出电流I_{PARA_AMP}以基于V_RAMP信号与功率放大器供给电压V_CC之间的差值产生并联放大器输出电压V_{PARA_AMP}。并联放大器电路14A还可包括开环辅助电路39，其构造为接收前馈控制信号38V_SWITCHER、成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}以及V_RAMP信号。响应于前馈控制信号38V_SWITCHER、成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}以及V_RAMP信号，开环辅助电路39可构造为产生开环辅助电流I_ASSIST。可将开环辅助电流I_ASSIST提供到并联放大器输出32A。由并联放大器35产生的并联放大器输出电流-I_{PARA_AMP}和由开环辅助电路39产生的开环辅助电路电流I_ASSIST可以被组合以形成并联放大器电路14A的并联放大器电路输出电流I_{PAWA_OUT}。并联放大器电路14A还可包括V_OFFSET环电路41，其构造为产生阈值偏移电流42I_{THRESHOLD_OFFSET}。可从并联放大器电路14A提供阈值偏移电流42I_{THRESHOLD_OFFSET}作为对多级电荷泵降压转换器12A的反馈信号。V_OFFSET环电路41可构造为提供阈值偏移电流42I_{THRESHOLD_OFFSET}作为跨越耦合电路18两端出现的偏移电压V_OFFSET的幅值的估计值。在耦合电路是导线迹线使得偏移电压V_OFFSET始终为零伏的那些情况下，并联放大器电路14A不可向多级电荷泵降压转换器12A提供阈值偏移电流42I_{THRESHOLD_OFFSET}。在图8中描绘了V_OFFSET环电路41的实施例。另外，在图18A和图18C中所描绘的V_OFFSET环电路41A的另一实施例代表在图2A、2B、8、18A以及18C中描绘的V_OFFSET环电路41的选择性实施例。此外，同样如下文所述，在图18B和图18D中所描绘的V_OFFSET环电路41B的选择性实施例代表在图2A、2B、8、18B以及18D中描绘的V_OFFSET环电路41的选择性实施例。另外，另一实例是在图2B中所描绘的伪包络线跟随器功率管理系统10B，其类似于在图1B中所描绘的伪包络线跟随器功率管理系统10B的实施例。伪包络线跟随器功率管理系统10B就形式和功能而言在操作上和功能上类似于在图2A中所描绘的伪包络线跟随器功率管理系统10A。然而，不同于在图2A中所描绘的伪包络线跟随器功率管理系统10A，伪包络线跟随器功率管理系统10B包括构造为产生估计的开关电压输出38BV_{SW_EST}的多级电荷泵降压转换器12B和构造为接收估计的开关电压输出38BV_{SW_EST}而不是前馈控制信号38V_SWITCHER的并联放大器电路14B。结果，如在图2B中所描绘的，并联放大器电路14B的开环辅助电路39构造为仅使用估计的开关电压输出38BV_{SW_EST}而不是前馈控制信号38V_SWITCHER。

现在将参考图3A解释在图1A和图2A中所描绘的前馈控制信号38V_SWITCHER的产生。作为实例，多级电荷泵降压转换器12和12A可分别构造为产生前馈控制信号38V_SWITCHER以向并联放大器电路14提供开关电压输出26的输出状态的指示。作为实例，图3A描绘了切换器控制电路52A的在图2A中所描绘的切换器控制电路52的实施例。在图3A中，由开关43提供前馈控制信号38V_SWITCHER。开关43可通过V_{SWITCHER_CONTROL}信号构造为提供来自阈值检测器和控制电路132A的开关电压输出V_SW的指示或来自换算器电路的开关电压输出V_SW的成比例版本作为前馈控制信号38V_SWITCHER。阈值检测器和控制电路132A可基于切换器控制电路52A的状态产生估计的开关电压输出38BV_{SW_EST}，其中开关电压输出38BV_{SW_EST}基于切换器控制电路52A的状态提供开关电压输出V_SW的指示。由于多级电荷泵降压转换器12A的切换器控制电路52A、多级电荷泵电路56和开关电路58内的传播延迟，基于切换器控制电路52A的状态的开关电压输出V_SW的指示是指示在开关电压输出26的开关电压输出V_SW的何种程度电压电平将基于切换器控制电路52A的状态而不是在开关电压输出26的开关电压输出V_SW的当前电压电平的前馈信号。这样，在开关电压输出26的估计的开关电压输出38BV_{SW_EST}可提供开关电压输出V_SW将来将成为何种程度电压电平的早期预示而不是在开关电压输出26的开关电压输出V_SW的当前电压电平。相反，换算器电路可通过换算开关电压输出26V_SW而产生成比例的开关电压输出38AV_{SW_SCALED}，其中成比例的开关电压输出38AV_{SW_SCALED}提供开关电压输出V_SW的成比例版本。这样，成比例的开关电压输出38AV_{SW_SCALED}是当前在开关电压输出26的电压电平而不是将来电压电平的成比例版本。相应地，开关43可构造为使得前馈控制信号38V_SWITCHER,提供估计的开关电压输出38BV_{SW_EST}或成比例的开关电压输出38AV_{SW_SCALED}作为前馈控制信号38V_SWITCHER。

现在将参考图3B描述在图1B中所描绘的伪包络线跟随器功率管理系统10B的另一实施例。如在图1B中所描绘的，多级电荷泵降压转换器12B可构造为向并联放大器电路14B提供成比例的开关电压输出38AV_{SW_SCALED}和估计的开关电压输出38BV_{SW_EST}。作为另一实例，在图2B中所描绘的伪包络线跟随器功率管理系统10B可构造为仅提供估计的开关电压输出38BV_{SW_EST}作为对并联放大器电路14B的前馈信号。

现在将继续参考在图2A中所描绘的联放大器电路14A的实施例和在图2B中所描绘的联放大器电路14B的实施例描述在在图1A中所描绘的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}的生成。在图2A和2B中所描绘的并联放大器电路14A和并联放大器电路14B的实施例可提供并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}，其中并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}包括成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}和成比例的开环辅助电路输出电流估计值I_{ASSIST_SENSE}。成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}是由并联放大器电路32的并联放大器感测电路36产生的并联放大器输出电流I_{PARA_AMP}的成比例估计值。在某些选择性实施例中，并联放大器35可直接产生并联放大器输出电流I_{PARA_AMP_SENSE}的成比例估计值。成比例的开环辅助电路电流估计值I_{ASSIST_SENSE}是由开环辅助电路39产生的开环辅助电路电流I_ASSIST的成比例估计值。在图1A和1B中所描绘的并联放大器电路14的其他选择性实施例中，并联放大器电路14不包括开环辅助电路39。在那些不包括开环辅助电路39的图1A和1B中所描绘的并联放大器电路14的实施例中，并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}可仅基于成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}。

返回到图1A和1B，伪包络线跟随器功率管理系统10A和10B还可包括耦合至控制器50的控制总线44。控制总线44可耦合至多级电荷泵降压转换器12的控制总线接口46和并联放大器电路14的控制总线接口48。控制器50可包括各种逻辑块、模块和电路。控制器50可利用下述来实施或执行：处理器、数字信号处理器（DSP）、专用集成电路（ASIC）、现场可编程门阵列（FPGA）或其他可编程逻辑器件、分立门或晶体管逻辑电路、分立硬件组件或被设计为执行文中所述功能的任何组合。处理器可以是微处理器，但在备选方案中，处理器可以是任何传统的处理器、控制器、微控制器或状态机。处理器也可以被实施为计算装置的组合。作为实例，计算装置的组合可包括DSP与微处理器的组合、多个微处理器、一个或多个微处理器结合DSP芯或任何其他这类构造。控制器还可包括或被实施为硬件和存储在存储器中的计算机可执行指令，并且可位于例如随机存取存储器（RAM）、闪存、只读存储器（ROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）、寄存器、硬盘、可移除硬盘、CD-ROM或本领域已知的计算机可读介质的任何其他形式。示例性存储介质可耦合至处理器使得处理器可以从存储介质读取信息及将信息写入存储介质。在备选方案中，存储介质或存储介质的一部分可以被集成到处理器中。处理器和存储介质可位于ASIC中。

图2A和图2B分别描绘了伪包络线跟随器功率管理系统10A和伪包络线跟随器功率管理系统10B，其包括多级电荷泵降压转换器12A和多级电荷泵降压转换器12B的实施例。如在图2A和图2B中所描绘的，图1A和图1B的多级电荷泵降压转换器12的某些实施例可包括FLL电路54，其构造为与如图2A和图2B中所描绘的切换器控制电路52进行互操作。选择性地，多级电荷泵降压转换器12A和多级电荷泵降压转换器12B的某些实施例可不包括FLL电路54或构造为利用正被停用的FLL电路54操作。

如在图2A和图2B中所进一步描绘的，切换器控制电路52的某些实施例可构造为控制多级电荷泵电路56和开关电路58的操作从而分别在多级电荷泵降压转换器12A或多级电荷泵降压转换器12B的开关电压输出26上产生开关电压V_SW。例如，切换器控制电路52可使用电荷泵模式控制信号60来构造多级电荷泵电路56的操作从而向开关电路58提供电荷泵输出64。选择性地，切换器控制电路52可产生串联开关控制信号66以构造开关电路58从而经由耦合在供给输入24与开关电压输出26之间的第一开关元件提供与来自电池20的DC电压V_BAT大体相等的开关电压V_SW。作为另一实例，切换器控制电路52可构造开关电路58从而通过耦合至地极的第二开关元件提供开关电压V_SW使得开关电压V_SW大体等于地极。

另外，在图2A中所描绘的并联放大器电路14A和在图2B中所描绘的并联放大器电路14B可构造为向切换器控制电路52提供并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}和阈值偏移电流42I_{THRESHOLD_OFFSET},以便控制切换器控制电路52的操作。如以下详细讨论的，切换器控制电路52的某些实施例可构造为接收并且使用并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}、阈值偏移电流42I_{THRESHOLD_OFFSET}和/或其组合以控制切换器控制电路52的操作。

例如，切换器控制电路52可使用并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}、阈值偏移电流42I_{THRESHOLD_OFFSET}和/或其组合来确定来自多级电荷泵电路56的开关电压V_SW所提供的电压幅值。

在图2A和图2B中所描绘的切换器控制电路52的某些实施例可构造为与FLL电路54互操作。作为实例，图3A描绘了构造为与FLL电路54的实例实施例，其被描绘为FLL电路54A，互操作的切换器控制电路52A的实例实施例。为了清晰起见，并且非限制性地，将继续参考在图2A中所描绘的多级电荷泵降压转换器12A来完成切换器控制电路52A和FLL电路54A的操作的描述。

如在图3A中所描绘的，多级电荷泵降压转换器12A的某些实施例可包括切换器控制电路52A、频率锁环（FLL）电路54A的实施例、多级电荷泵电路56以及开关电路58。切换器控制电路52A可与频率锁环（FLL）电路54A通信。频率锁环（FLL）电路54A可与时钟参考139通信。多级电荷泵电路56和开关电路58可构造为接收来自多级电荷泵降压转换器12的供给输入24的DC电压V_BAT。

时钟参考139可向频率锁环（FLL）电路54A提供时钟参考信号139A。另外，切换器控制电路52A可向频率锁环（FLL）电路54A提供开关电压输出V_{SW_EST_OUT}的逻辑电平指示。关于图4A的逻辑电路148A讨论开关电压输出V_{SW_EST_OUT}的逻辑电平指示。在图1A和图1B的多级电荷泵降压转换器12的某些实施例中，多级电荷泵降压转换器12可不包括频率锁环（FLL）电路54和时钟参考139，如图3C和3D所描绘的那样。

切换器控制电路52A可构造为从并联放大器电路14A接收并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}和阈值偏移电流42I_{THRESHOLD_OFFSET}。切换器控制电路52A可向多级电荷泵电路56的电荷泵模式控制输入62提供电荷泵模式控制信号60。基于电荷泵模式控制信号60，多级电荷泵电路56可产生多个输出电压之一或在电荷泵输出64呈现开路。切换器控制电路52A还可向开关电路58提供串联开关控制信号66和分路开关控制信号68。

开关电路58可包括串联开关70和分路开关72。串联开关70和分路开关72可以是诸如场效应晶体管、基于绝缘体在半导体上的晶体管或基于双极的晶体管等基于固态的开关。串联开关70可包括第一开关终端74、第二开关终端76以及耦合至串联开关控制信号66的串联开关控制终端78。分路开关72可包括第一开关终端80、第二开关终端82以及耦合至分路开关控制信号68的分路开关控制终端83。如图1A和2A所描绘的，串联开关70的第一开关终端74可耦合至多级电荷泵降压转换器12和12A的供给输入24（V_BAT）。串联开关70的第二开关终端76可耦合至分路开关72的第一开关终端80和电荷泵输出64以形成开关电压输出26。分路开关72的第二开关终端82可耦合至地极。

如图7A中所描绘的，继续参考图1A、2A以及3A，多级电荷泵电路56可包括电荷泵控制电路84A、包括第一开关86、第二开关88、第三开关90、第四开关92、第五开关94、第六开关96以及第七开关98在内的多个开关、具有第一终端100A和第二终端100B的第一飞跨电容器100以及具有第一终端102A和第二终端102B的第二飞跨电容器102。如图7A中所描绘的，多级电荷泵电路56的某些选择性实施例还可包括第八开关118来有利地提供附加的功能特征，如下文所述。第一开关86、第二开关88、第三开关90、第四开关92、第五开关94、第六开关96、第七开关98以及选择性包括的第八开关118的每一个可以是利用场效应晶体管、基于绝缘体在半导体上的晶体管或基于双极的晶体管或其组合实施的基于固态的开关。第一开关86、第二开关88、第三开关90、第四开关92、第五开关94、第六开关96、第七开关98以及选择性包括的第八开关118的每一个可以是固态传输门。作为另一实例，第一开关86、第二开关88、第三开关90、第四开关92、第五开关94、第六开关96、第七开关98以及选择性包括的第八开关118的每一个可以基于GaN处理。选择性地，第一开关86、第二开关88、第三开关90、第四开关92、第五开关94、第六开关96、第七开关98以及选择性包括的第八开关118的每一个可以是微型机电系统（MEMS）接触型开关。

第一开关86可耦合在第一飞跨电容器100的第一终端100A与电荷泵输出64之间。第一开关86可包括构造为接收来自电荷泵控制电路84A的第一开关控制信号104的第一开关控制输入，其中第一开关控制信号104基于电荷泵模式控制信号60可操作地打开和闭合第一开关86。第二开关88可耦合在第一飞跨电容器100的第一终端100A与多级电荷泵降压转换器12的供给输入24(V_BAT)之间。第二开关88可包括构造为接收来自电荷泵控制电路84A的第二开关控制信号106的第二开关控制输入，其中第二开关控制信号106基于电荷泵模式控制信号60可操作地打开和闭合第二开关88。第三开关90可耦合在第一飞跨电容器100的第二终端100B与多级电荷泵降压转换器12的供给输入24(V_BAT)之间。第三开关90可包括构造为接收来自电荷泵控制电路84A的第三开关控制信号108的第三开关控制输入，其中第三开关控制信号108基于电荷泵模式控制信号60可操作地打开和闭合第三开关90。第四开关92可耦合在第一飞跨电容器100的第二终端100B与第二飞跨电容器102的第一终端102A之间。第四开关92可包括构造为接收来自电荷泵控制电路84A的第四开关控制信号110的第四开关控制输入，其中第四开关控制信号110基于电荷泵模式控制信号60可操作地打开和闭合第四开关92。第五开关94可耦合在多级电荷泵降压转换器12的供给输入24(V_BAT)与第二飞跨电容器102的第二终端102B之间。第五开关94可包括构造为接收来自电荷泵控制电路84A的第五开关控制信号112的第五开关控制输入，其中第五开关控制信号112基于电荷泵模式控制信号60可操作地打开和闭合第五开关94。第六开关96可耦合在第二飞跨电容器102的第二终端102B与地极之间。第六开关96可包括构造为接收来自电荷泵控制电路84A的第六开关控制信号114的第六开关控制输入，其中第六开关控制信号114基于电荷泵模式控制信号60可操作地打开和闭合第六开关96。第七开关98可耦合在第二飞跨电容器102的第一终端102A与电荷泵输出64之间。第七开关98可包括构造为接收来自电荷泵控制电路84A的第七开关控制信号116的第七开关控制输入，其中第七开关控制信号116基于电荷泵模式控制信号60可操作地打开和闭合第七开关98。

基于在电荷泵控制电路84A接收到的电荷泵模式控制信号60，电荷泵控制电路84A可构造第一开关86、第二开关88、第三开关90、第四开关92、第五开关94、第六开关96、第七开关98以及选择性包括的第八开关118的每一个以按照各种布置放置第一飞跨电容器100和第二飞跨电容器102以便将多级电荷泵电路56置于各种操作模式中。作为实例，多级电荷泵电路56可具有对第一飞跨电容器100和第二飞跨电容器102充电的充电模式、在电荷泵输出64提供1.5xV_BAT的第一升压模式以及在电荷泵输出64提供2xV_BAT的第二升压模式。多级电荷泵电路56的某些选择性实施例可进一步包括第八开关118，在下文中关于提供第一输出操作模式对其操作进行讨论。

作为实例，响应于接收到指示多级电荷泵电路56应当处于充电操作模式的电荷泵模式控制信号60，电荷泵控制电路84A构造第一飞跨电容器100和第二飞跨电容器102以串联耦合在多级电荷泵降压转换器12的供给输入24(V_BAT)与地极之间，其中第一飞跨电容器和第二飞跨电容器可以可切换地脱离电荷泵输出64。假设第一飞跨电容器100与第二飞跨电容器102的电容相等，则第一飞跨电容器100和第二飞跨电容器102各自充电至1/2xV_BAT的已充电电压。电荷泵控制电路84A将第一开关86构造为打开，将第二开关88构造为闭合，将第三开关90构造为打开，将第四开关92构造为闭合，将第五开关94构造为打开，将第六开关96构造为闭合，并且将第七开关98构造为打开。在进一步包括第八开关118的多级电荷泵电路56的那些实施例中，第八开关118可构造为打开。

响应于接收到指示多级电荷泵电路56应当处于第一升压操作模式的电荷泵模式控制信号60，电荷泵控制电路84A将第一飞跨电容器100和第二飞跨电容器102构造为并联布置在电荷泵输出64与供给输入24(V_BAT)之间，以在电荷泵输出产生1.5xV_BAT。电荷泵控制电路84A将第一开关86构造为闭合，将第二开关88构造为打开，将第三开关90构造为闭合，将第四开关92构造为打开，将第五开关94构造为闭合，将第六开关96构造为打开，并且将第七开关98构造为闭合。在进一步包括第八开关118的多级电荷泵电路56的那些实施例中，第八开关118可构造为打开。

响应于接收到指示多级电荷泵电路56应当处于第二升压操作模式的电荷泵模式控制信号60，电荷泵控制电路84A将第一飞跨电容器100和第二飞跨电容器102构造为串联布置在电荷泵输出64与供给输入24(V_BAT)之间，以在电荷泵输出64产生2xV_BAT。电荷泵控制电路84A将第一开关86构造为闭合，将第二开关88构造为打开，将第三开关90构造为打开，将第四开关92构造为闭合，将第五开关94构造为闭合，将第六开关96构造为打开，并且将第七开关98构造为打开。在进一步包括第八开关118的多级电荷泵电路56的那些实施例中，第八开关118可构造为打开。

如上所讨论的，多级电荷泵电路56的某些实施例可进一步包括耦合在第一飞跨电容器100的第二终端100B与地极之间以便提供第一输出操作模式的第八开关118。第八开关118可包括构造为接收来自电荷泵控制电路84A的第八开关控制信号120的第八开关控制输入，其中第八开关控制信号120基于电荷泵模式控制信号60可操作地打开和闭合第八开关118。

在第一输出操作模式中，多级电荷泵电路56可在电荷泵输出64提供1/2xV_BAT。响应于接收到指示多级电荷泵电路56应当处于第一输出操作模式的电荷泵模式控制信号60，电荷泵控制电路84A将第一飞跨电容器100和第二飞跨电容器102构造为并联耦合在电荷泵输出64与地极之间。电荷泵控制电路84A将第一开关86构造为闭合，将第二开关88构造为打开，将第三开关90构造为打开，将第四开关92构造为打开，将第五开关94构造为打开，将第六开关96构造为闭合，将第七开关98构造为闭合，并且将第八开关118构造为闭合。

否则，当多级电荷泵电路56处于充电操作模式、第一升压操作模式或第二升压操作模式时，电荷泵控制电路84A将第八开关118构造为打开。

图7B描绘了在图18A和18B中描绘的作为多级电荷泵电路258A的多级电荷泵电路258的实施例。多级电荷泵电路258A类似于多级电荷泵电路56，除了多级电荷泵电路258A进一步包括构造为提供内部电荷泵节点并联放大器供给294作为附加输出的第九开关119之外。第九开关119可类似于包括图7A的第一开关86、第二开关88、第三开关90、第四开关92、第五开关94、第六开关96、第七开关98以及第八开关118在内的多个开关。另外，多级电荷泵电路258A类似于多级电荷泵电路56，除了电荷泵控制电路84A被电荷泵控制电路84B所代替。不同于电荷泵控制电路84A，电荷泵控制电路84B进一步包括构造为控制第九开关119的第九开关控制信号121。

第九开关119可包括构造为接收来自电荷泵控制电路84B的第九开关控制信号121的第九开关控制输入，其中第九开关控制信号121基于电荷泵模式控制信号60可操作地打开和闭合第九开关119。第九开关119可以可操作地耦合在第二飞跨电容器102的第一终端102A与内部电荷泵节点并联放大器供给294之间。

在操作上，电荷泵控制电路84B功能类似于电荷泵控制电路84A的操作。作为实例，多级电荷泵电路258A可具有对第一飞跨电容器100和第二飞跨电容器102充电的充电模式、在电荷泵输出64提供1.5xV_BAT的第一升压模式以及在电荷泵输出64提供2xV_BAT的第二升压模式。然而，不同于电荷泵控制电路84A，当多级电荷泵电路258A构造为在在电荷泵输出64提供1.5xV_BAT的第一升压模式或在电荷泵输出64提供2xV_BAT的第二升压模式中操作时，电荷泵控制电路84B构造为可操作地闭合第九开关119。这样，当第九开关119在第一升压操作模式或第二升压操作模式期间处于闭合状态时，出现在第二飞跨电容器102的第一终端102A的电压大体等于1.5xV_BAT。有利地，多级电荷泵电路258A的构造向内部电荷泵节点并联放大器供给294提供相同的电压输出电平，其可改善功率放大器供给电压V_CC上的波纹噪声。

图7C描绘了在图18A和18B中描绘的作为多级电荷泵电路258B的多级电荷泵电路258的另一实施例。多级电荷泵电路258B类似于图7B的多级电荷泵电路258A，除了第九开关可以可操作地耦合在第一飞跨电容器100的第一终端100A与内部电荷泵节点并联放大器供给294之间。

在操作上，电荷泵控制电路84C功能类似于电荷泵控制电路84B的操作。作为实例，如同多级电荷泵电路258A一样，多级电荷泵电路258B可具有对第一飞跨电容器100和第二飞跨电容器102充电的充电模式、在电荷泵输出64提供1.5xV_BAT的第一升压模式以及在电荷泵输出64提供2xV_BAT的第二升压模式。另外，如同电荷泵控制电路84B一样，电荷泵控制电路84C构造为当多级电荷泵电路258B构造为在在电荷泵输出64提供1.5xV_BAT的第一升压模式或在电荷泵输出64提供2xV_BAT的第二升压模式中操作时，可操作地闭合第九开关119。这样，当第九开关119在第一升压操作模式或第二升压操作模式期间处于闭合状态时，出现在第一飞跨电容器100的第一终端100A的电压可取决于多级电荷泵电路258B构造为是在第一升压模式还是在第二升压模式中操作。例如，由于第一飞跨电容器的拓扑位置，当多级电荷泵电路258B构造为在第一升压模式中操作时对内部电荷泵节点并联放大器供给294提供的电压输出电平可以为1.5xV_BAT，并且当多级电荷泵电路258B构造为在第二升压模式中操作时对内部电荷泵节点并联放大器供给294提供的电压输出电平可以为2.0xV_BAT。结果，有利地，多级电荷泵电路258B可为图18A和18B的并联放大器35提供较高的电源轨道。特别地，在图18A和18B的并联放大器35是可再充电的并联放大器的情况下，类似于图12E的可再充电并联放大器35E和图12F的可再充电并联放大器35F，如在图12E和12F中所描绘的，电荷守恒电容器C_AB上的节约的充电电压V_AB可增加并且导致第二输出级的较大操作范围。

在进一步提供第一输出阈值参数（未示出）的那些实施例中，第一输出阈值参数可对应于多级电荷泵降压转换器12的第一输出操作模式。在第一输出操作模式中，串联开关70和分路开关72均打开并且多级电荷泵电路56处于第一输出操作模式以在开关电压输出26产生1/2xV_BAT。

返回到图3A，为了清晰起见并且非限制性地，将继续参考在图2A中所描绘的多级电荷泵降压转换器12A来完成在图3A中所描绘的电路的操作的以下讨论。如在图3A中所描绘的，切换器控制电路52A可包括构造为接收多个可编程阈值电平的可编程阈值电路122和阈值检测器和控制电路132A的一个实施例。可从控制器50经由控制总线44接收到可编程阈值电平。作为实例，在某些实施例中，控制器50可提供分路电平阈值参数、串联电平阈值参数、第一升压电平阈值参数以及第二升压电平阈值参数。在另一实施例中，控制器50可进一步提供第一输出阈值参数。

作为实例，各阈值电平的每一个可对应于多级电荷泵降压转换器12A的多个输出模式之一。作为实例，分路电平阈值参数可对应于分路输出操作模式。在多级电荷泵降压转换器12A的分路输出操作模式中，串联开关70打开（不导通），多级电荷泵电路56处于充电操作模式，并且分路开关72闭合（导通）以在开关电压输出26产生零伏。分路输出操作模式提供传导路径用以当多级电荷泵电路56处于充电操作模式并且串联开关70打开（不导通）时使电流继续流过功率电感器16。串联电平阈值参数可对应于多级电荷泵降压转换器12A的分路输出操作模式。在串联输出操作模式中，串联开关70闭合（导通），多级电荷泵电路56处于充电操作模式，并且分路开关72打开以在开关电压输出26产生V_BAT。第一升压电平阈值参数可对应于多级电荷泵降压转换器12A的第一升压输出操作模式。在第一升压输出操作模式中，串联开关70和分路开关72均打开，并且多级电荷泵电路56处于第一升压操作模式以在开关电压输出26产生1.5xV_BAT。第二升压电平阈值参数可对应于多级电荷泵降压转换器12A的第二升压输出操作模式。在第二升压输出操作模式中，串联开关70和分路开关72均打开，并且多级电荷泵电路56处于第二升压操作模式以在开关电压输出26产生2xV_BAT。

基于分路电平阈值参数、串联电平阈值参数、第一升压电平阈值参数以及第二升压电平阈值参数，可编程阈值电路122分别产生分路电平阈值124、串联电平阈值126、第一升压电平阈值128以及第二升压电平阈值130，其被提供到阈值检测器和控制电路132A。在提供多级电荷泵电路56的第一输出阈值参数和第一输出操作模式的那些实施例中，可编程阈值电路122还可产生第一输出阈值（未示出），其被提供到阈值检测器和控制电路132A。如在图3A中所描绘的，分路电平阈值124、串联电平阈值126、第一升压电平阈值128、第二升压电平阈值130以及第一输出阈值可由为电流比较器使用的电流电平来表示。在选择性实施例中，可编程阈值电路122可构造为产生分路电平阈值124、串联电平阈值126、第一升压电平阈值128、第二升压电平阈值130以及第一输出阈值作为将结合电压比较器电路使用的电压电平。

切换器控制电路52A也可接收来自控制器50的模式切换控制信号131。模式切换控制信号131可构造阈值检测器和控制电路132A以在不同的操作模式中操作多级电荷泵降压转换器12A。作为实例，模式切换控制信号131可在支配开关电压输出26如何转变开关电压输出26来提供不同输出电平的阈值检测器和控制电路132A内构造状态机的操作。作为阈值检测器和控制电路132A内的状态机的第一实例实施例，模式切换控制信号131可构造多级电荷泵降压转换器12A以在第一操作模式中操作，如图5A中所描绘。作为阈值检测器和控制电路132A内的状态机的另一实例实施例，模式切换控制信号131可构造多级电荷泵降压转换器12A以在第二操作模式中操作，如图6A中所描绘。

继续参考图3A，切换器控制电路52A还可包括乘法电路134和加法电路136。乘法电路可构造为接收并联放大器电路输出电流估计值40I_{PAWA_OUTEST}和来自阈值检测器和控制电路132A的阈值标量137A。阈值标量137A可由FLL电路54A来提供，FLL电路54A是在图2A中所描绘的频率锁环（FLL）电路54的一个实施例。

FLL电路54A接收来自时钟参考139的时钟参考信号139A和开关电压输出V_{SW_EST_OUT}的逻辑电平指示。FLL电路54A基于开关电压输出V_{SW_EST_OUT}的逻辑电平指示提取多级电荷泵降压转换器12A的操作频率。其后，FLL电路54A对多级电荷泵降压转换器12A的所提取的操作频率与时钟参考信号139A进行比较以产生阈值标量137A。阈值标量137A的幅值可用于调整多级电荷泵降压转换器12A的操作频率。在某些实施例（未示出）中，FLL电路54A可直接向乘法电路134提供阈值标量137A。

乘法电路134可将并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}与阈值标量137A相乘以产生成比例的并联放大器输出电流估计值138。成比例的并联放大器输出电流估计值138被提供到加法电路136。加法电路136从成比例的并联放大器输出电流估计值138中减去阈值偏移电流42I_{THRESHOLD_OFFSET}以产生补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}，其可被用作用于例如在图4A中所描绘的第一比较器140、第二比较器142、第三比较器144以及第四比较器146的复合反馈信号。在不包括V_OFFSET环电路41的并联放大器电路14那些实施例中，阈值偏移电流42I_{THRESHOLD_OFFSET}和加法电路136被省略。

成比例的并联放大器输出电流估计值138可被用于通过增加或减小并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}的幅值来控制多级电荷泵降压转换器12A的操作频率。作为实例，FLL电路54A可构造为增加阈值标量137A的幅值来增加成比例的并联放大器输出电流估计值138的幅值。随着成比例的并联放大器输出电流估计值138的幅值的增加，多级电荷泵降压转换器12A的操作频率也将趋于增加，这将趋于增加由功率电感器16递送的功率电感器电流I_{SW_OUT}。FLL电路54A可进一步构造为减小阈值标量137A的幅值来减小成比例的并联放大器输出电流估计值138的幅值。随着成比例的并联放大器输出电流估计值138的幅值的减小，并联放大器输出电流估计值138的幅值将趋于减小多级电荷泵降压转换器12A的操作频率。随着多级电荷泵降压转换器12A的操作频率减小，由功率电感器16递送的功率电感器电流I_{SW_OUT}趋于减小。阈值偏移电流42I_{THRESHOLD_OFFSET}可用于控制在图2A中所描绘的出现在耦合电路18两端的偏移电压V_OFFSET。

图8描绘了产生阈值偏移电流I_{THRESHOLD_OFFSET}的V_OFFSET环电路41。返回到图3A，随着阈值偏移电流I_{THRESHOLD_OFFSET}增加超过零电流，补偿的并联放大器电路输出电流估计值I_{PAWA_COMP_EST}的数值幅值减小，其趋于降低多级电荷泵降压转换器12A的输出频率。随着多级电荷泵降压转换器12A的输出频率降低，由功率电感器16递送的功率电感器电流I_{SW_OUT}也将减小。随着功率电感器16递送的功率电感器电流I_{SW_OUT}的减小，由于并联放大器电路输出电流I_{PAWA_OUT}趋于变正以补偿功率电感器电流I_{SW_OUT}的减小，偏移电压V_OFFSET也减小。随着阈值偏移电流I_{THRESHOLD_OFFSET}减小到零电流以下，补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的数值幅值增加，结果，多级电荷泵降压转换器12A的输出频率，也被称为开关频率，趋于增加。随着多级电荷泵降压转换器12A的输出频率增加，由功率电感器16递送的功率电感器电流I_{SW_OUT}增加。随着功率电感器电流I_{SW_OUT}的增加，由于并联放大器电路输出电流I_{PAWA_OUT}趋于变负以吸收功率电感器电流I_{SW_OUT}的增加，偏移电压V_OFFSET也趋于增加。

如在图4A中所描绘的，继续参考图2A和3A，切换器控制电路52A的阈值检测器和控制电路132A包括第一比较器140、第二比较器142、第三比较器144、第四比较器146以及逻辑电路148A。逻辑电路148A的实例实施例可包括现场可编程门阵列（FPGA）或其他可编程逻辑器件、分立门或晶体管逻辑电路、分立硬件组件或其任何组合。逻辑电路148A的某些实施例可在数字或模拟处理器中来实施。如在图4A中所描绘的，第一比较器140、第二比较器142、第三比较器144和第四比较器146可构造为电流比较器。然而，在某些选择性实施例中，第一比较器140、第二比较器142、第三比较器144以及第四比较器146可构造为电压比较器电路，其中作为对第一比较器140、第二比较器142、第三比较器144以及第四比较器146各自对应一个的正极端子和负极端子的输入而提供的输入电流首先被转换为电压电平。

第一比较器140包括耦合至分路电平阈值124的正极端子、耦合至补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的负极端子以及构造为产生被提供到逻辑电路148A的分路电平指示150A的第一比较器输出。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}大于或等于分路电平阈值124时，通过将第一比较器140的输出设定为数字逻辑低状态来断言分路电平指示150A。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}小于分路电平阈值124时，通过将第一比较器140的输出设定为数字逻辑高状态来撤销分路电平指示150A。第二比较器142包括耦合至串联电平阈值126的正极端子、耦合至补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的负极端子以及构造为产生被提供到逻辑电路148A的串联电平指示152A的第二比较器输出。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}大于或等于串联电平阈值126时，通过将第二比较器142的输出设定为数字逻辑低状态来断言串联电平指示152A。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}小于串联电平阈值126时，通过将第二比较器150的输出设定为数字逻辑高状态来撤销串联电平指示152A。第三比较器144包括耦合至第一升压电平阈值128的正极端子、耦合至补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的负极端子以及构造为产生被提供到逻辑电路148A的第一升压电平指示154A的第三比较器输出。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}大于第一升压电平阈值128时，通过将第三比较器144的输出设定为数字逻辑低状态来断言第一升压电平指示154A。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}小于第一升压电平阈值128时，通过将第三比较器144的输出设定为数字逻辑高状态来撤销第一升压电平指示154A。第四比较器146包括耦合至第二升压电平阈值130的正极端子、耦合至补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的负极端子以及构造为产生被提供到逻辑电路148A的第二升压电平指示156A的第四比较器输出。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}大于第二升压电平阈值130时，通过将第四比较器146的输出设定为数字逻辑低状态来断言第二升压电平指示156A。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}小于第二升压电平阈值130时，通过将第四比较器146的输出设定为数字逻辑高状态来撤销第二升压电平指示156A。

阈值检测器和控制电路132A还可包括第一输出缓冲器158、第二输出缓冲器160以及第三输出缓冲器161。逻辑电路148A可提供电荷泵模式控制信号60、串联开关控制输出162、分路开关控制输出164以及一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}。逻辑电路148A产生串联开关控制输出162以驱动第一输出缓冲器158，其向串联开关70提供串联开关控制信号66。逻辑电路148A产生分路开关控制输出164以驱动第二输出缓冲器160，其向分路开关72提供分路开关控制信号68。另外，逻辑电路148A产生一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}以驱动第三输出缓冲器161，其提供估计的开关电压输出38BV_{SW_EST}。一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}的每一个指示多级电荷泵降压转换器12A的将来输出模式。换句话说，一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}是代表将用于构造多级电荷泵降压转换器12A来在开关电压输出26提供开关电压V_SW的将来电压电平的切换器控制电路52A的状态的前馈信号。换句话说，由于切换器控制电路52A、多级电荷泵电路56以及开关电路58中的延迟，一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}可提供在开关电压输出26的电压电平转变以反映由一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}指示的开关电压V_SW之前在开关电压输出26的开关电压V_SW将变为何种电压的早期指示。基于一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}，第三输出缓冲器161产生估计的开关电压输出38BV_{SW_EST}。通过DC电压V_BAT对第三输出缓冲器161供电使得第三输出缓冲器161的输出不超过DC电压V_BAT。

图11A至图11F描绘了可被用于代表估计的开关电压输出38BV_{SW_EST}的各种波形。图11A描绘了估计的开关电压输出38BV_{SW_EST}的一个实施例。当多级电荷泵降压转换器12A处于串联输出模式、第一升压输出模式或第二升压输出模式时，第三输出缓冲器161输出升压/串联模式电平。选择性地，当多级电荷泵降压转换器12A处于分路输出模式时，第三输出缓冲器161输出分路模式电平。

图11B描绘了估计的开关电压输出38BV_{SW_EST}的另一实施例。当多级电荷泵降压转换器12A处于串联输出模式时，第三输出缓冲器161产生串联电平。当多级电荷泵降压转换器12A处于第一升压输出模式或第二升压输出模式时，第三输出缓冲器161输出升压模式电平。选择性地，当多级电荷泵降压转换器12A处于分路输出模式时，第三输出缓冲器161输出分路模式电平。

图11C描绘了估计的开关电压输出38BV_{SW_EST}的另一实施例。当多级电荷泵降压转换器12A处于串联输出模式时，第三输出缓冲器161产生串联电平。当多级电荷泵降压转换器12A处于第一升压输出模式时，第三输出缓冲器161产生第一升压电平。当多级电荷泵降压转换器12A处于第二升压输出模式时，第三输出缓冲器161输出第二升压电平。选择性地，当多级电荷泵降压转换器12A处于分路输出模式时，第三输出缓冲器161输出分路模式电平。

图11D描绘了对于多级电荷泵电路56包括第一输出操作模式的情况而言估计的开关电压输出38BV_{SW_EST}的另一实施例。当多级电荷泵降压转换器12A处于第一输出操作模式时，第三输出缓冲器161产生第一输出电平。当多级电荷泵降压转换器12A处于串联输出模式时，第三输出缓冲器161产生串联电平。当多级电荷泵降压转换器12A处于第一升压输出模式时，第三输出缓冲器161产生第一升压电平。当多级电荷泵降压转换器12A处于第二升压输出模式时，第三输出缓冲器161输出第二升压模式电平。选择性地，当多级电荷泵降压转换器12A处于分路输出模式时，第三输出缓冲器161输出分路电平。

图11E描绘了对于多级电荷泵电路56包括第一输出操作模式的情况而言估计的开关电压输出38BV_{SW_EST}的另一实施例。当多级电荷泵降压转换器12A处于第一输出操作模式时，第三输出缓冲器161产生第一输出电平。然而，当多级电荷泵降压转换器12A处于串联输出模式、第一升压输出模式或第二升压输出模式时，第三输出缓冲器161产生升压/串联电平。选择性地，当多级电荷泵降压转换器12A处于分路输出模式时，第三输出缓冲器161输出分路模式电平。

图11F描绘了对于多级电荷泵电路56包括第一输出操作模式的情况而言估计的开关电压输出38BV_{SW_EST}的另一实施例。当多级电荷泵降压转换器12A处于串联输出模式、第一升压模式或第二升压模式时，第三输出缓冲器161产生升压/串联电平。选择性地，当多级电荷泵降压转换器12A处于第一输出操作模式或分路输出模式时，第三输出缓冲器161输出分路电平。

图8描绘了在图2A和2B中所描绘的V_OFFSET环电路41的实施例。在图8中所描绘的V_OFFSET环电路41的实施例基于偏移电压V_OFFSET的计算值和目标偏移电压V_{OFFSET_TARGET}产生阈值偏移电流42I_{THRESHOLD_OFFSET}。为了清晰起见，并且非限制性地，将继续参考图2A来完成在图8中所描绘的V_OFFSET环电路41的操作。

目标偏移电压V_{OFFSET_TARGET}可基于由控制器50提供到并联放大器电路14的参数。

V_OFFSET环电路41包括第一减法器电路、第二加法器电路以及积分电路。第一减法器电路可构造为接收功率放大器供给电压V_CC和并联放大器输出电压V_{PARA_AMP}。第一减法器电路从功率放大器供给电压V_CC中减去并联放大器输出电压V_{PARA_AMP}以产生在图2A中所描绘的跨越耦合电路18两端出现的偏移电压V_OFFSET。第二减法器电路接收偏移电压V_OFFSET和目标偏移电压V_{OFFSET_TARGET}。第二减法器电路从偏移电压V_OFFSET中减去目标偏移电压V_{OFFSET_TARGET}以产生被提供到积分电路的偏移误差电压V_{OFFSET_ERROR}。积分电路对偏移误差电压V_{OFFSET_ERROR}积分以产生在图2A中所描绘的被提供到多级电荷泵降压转换器12A的阈值偏移电流42I_{THRESHOLD_OFFSE}。

现在将继续参考图2A、3A、5A、6A以及7A讨论图4A的逻辑电路148A的操作。逻辑电路148A可以是对于阈值检测器和控制电路132A的一个或多个状态机构造的基于数字或模拟的逻辑电路。作为实例实施例，逻辑电路148A（图4A）可具有在图5A中所描绘的对应于多级电荷泵降压转换器12A的第一操作模式的第一状态机和在图6A中所描绘的对应于多级电荷泵降压转换器12A的第二操作模式的第二状态机。基于由阈值检测器和控制电路132A接收到的模式切换控制信号131，阈值检测器和控制电路132A可构造逻辑电路148A以使用第一状态机来利用在图5A中所描绘的逻辑电路148A的第一状态机支配多级电荷泵降压转换器12A的操作。选择性地，阈值检测器和控制电路132A可构造逻辑电路148A以使用第二状态机来利用在图6A中所描绘的逻辑电路148A的第二状态机支配多级电荷泵降压转换器12A的操作。

如在图4A中所描绘的，逻辑电路148A可包括升压锁定计数器184和升压时间计数器186。升压时间计数器186可被用于记录图2A的多级电荷泵降压转换器12A处于第一升压输出模式或第二输出升压模式的时间。当多级电荷泵降压转换器12A处于第一升压输出模式或第二升压输出模式时，多级电荷泵电路56（图3A）构造为分别处于第一升压操作模式或第二升压操作模式。在逻辑电路148A的第一实施例中，当逻辑电路148A确定多级电荷泵降压转换器12A处于第一升压输出模式或第二输出升压模式时，逻辑电路148A复位升压时间计数器186的计数器输出并且使得升压时间计数器186能够开始累加。逻辑电路148A对升压时间计数器186的计数器输出与可由控制器50提供的最大升压时间参数进行比较。如果在多级电荷泵降压转换器12A构造为返回到分路输出操作模式或串联输出操作模式之前升压时间计数器186的计数器输出等于或超过最大升压时间参数，则逻辑电路148A断言最大充电时间指示符。然而，如果多级电荷泵降压转换器12A返回到串联输出操作模式或分路输出操作模式同时升压时间计数器186的计数器输出小于最大升压时间参数，则逻辑电路148A撤销最大充电时间指示符。

升压锁定计数器184可以是倒数计时器，其被用于确保在多级电荷泵电路56已经处于第一升压操作模式或第二升压操作模式之后对于最大充电时间段而言图2A和图3A的多级电荷泵电路56保持为充电操作模式。这允许图7A的第一飞跨电容器100和第二飞跨电容器102在多级电荷泵电路56再次转变为第一升压操作模式或第二升压操作模式之前具有足够量的充电时间。最大充电时间段可以是如图1A中所描绘的由控制器50经由控制总线44提供的参数。在操作上，在多级电荷泵降压转换器12A从第一升压输出模式或第二升压输出模式转变为分路输出操作模式或串联输出操作模式之后，逻辑电路148A判断是否断言最大充电时间指示符。如果断言最大充电时间指示符，则逻辑电路148A将升压锁定计数器184的计数值设定为等于最大充电时间段并且使得升压锁定计数器184能够开始倒数。一旦升压锁定计数器184倒数至零，则逻辑电路148A构造为撤销最大充电时间指示符。

现在将描述在图5A中描绘的逻辑电路148A中所实施的第一状态机的操作。第一状态机包括分路输出模式188A、串联输出模式190A、第一升压输出模式192A以及第二升压输出模式194A。

在分路输出模式188A中，逻辑电路148A（图4A）构造串联开关控制输出162使得串联开关70（图3A）处于打开状态（不导通）。逻辑电路148A还构造分路开关控制输出164使得分路开关72处于闭合状态（导通）。另外，逻辑电路148A构造电荷泵模式控制信号60来指示多级电荷泵电路56（图2A）处于充电操作模式。结果，图3A的开关电压输出26构造为提供大体等于地极的开关电压V_SW。响应于串联电平指示152A的断言，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}大于或等于串联电平阈值126，逻辑电路148A构造第一状态机以转变为串联输出模式190A。否则，状态机保持在分路输出模式188A。

在串联输出模式190A中，逻辑电路148A构造串联开关控制输出162使得串联开关70处于闭合状态（导通）。逻辑电路148A还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148A构造电荷泵模式控制信号60来指示多级电荷泵电路56处于充电操作模式。结果，图3A的开关电压输出26构造为提供大体等于直流（DC）电压V_BAT的开关电压V_SW。

响应于分路电平指示150A（图4A）的撤销，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}小于分路电平阈值124，逻辑电路148A构造第一状态机以转变为分路输出模式188A（图5A）。然而，响应于第一升压电平指示154A的断言，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}大于或等于第一升压电平阈值128，逻辑电路148A构造第一状态机以转变为功率放大器供给电压V_CC的期望电压电平，其对应于第一升压输出模式192A。否则，状态机保持在串联输出模式190A。

在第一升压输出模式192A中，逻辑电路148A（图4A）构造串联开关控制输出162使得串联开关70（图3A）处于打开状态（不导通）。逻辑电路148A还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148A构造电荷泵模式控制信号60来指示多级电荷泵电路56处于第一升压操作模式以在电荷泵输出64提供1.5xV_BAT。结果，图3A的开关电压输出26构造为提供大体等于1.5xV_BAT的开关电压V_SW。响应于分路电平指示150A（图4A）的撤销，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}小于分路电平阈值124，逻辑电路148A构造第一状态机以转变为分路输出模式188A（图5A）。然而，响应于第二升压电平指示156A的断言，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}大于或等于第二升压电平阈值130，逻辑电路148A构造第一状态机以转变为第二升压输出模式194A。否则，状态机保持在第一升压输出模式192A。

在第二升压输出模式194A中，逻辑电路148A（图4A）构造串联开关控制输出162使得串联开关70（图3A）处于打开状态（不导通）。逻辑电路148A还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148A构造电荷泵模式控制信号60来指示多级电荷泵电路56处于第二升压操作模式以在电荷泵输出64提供2xV_BAT。结果，图3A的开关电压输出26构造为提供大体等于2xV_BAT的开关电压V_SW。响应于分路电平指示150A的撤销，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}小于分路电平阈值124，逻辑电路148A构造第一状态机以转变为分路输出模式188A。否则，状态机保持在第二升压输出模式194A。

现在将描述在图6A中所描绘的逻辑电路148A的第二状态机的操作。第二状态机包括分路输出模式196A、串联输出模式198A、第一升压输出模式200A以及第二升压输出模式202A。另外，第二状态机使用逻辑电路148A的上述升压锁定计数器184和升压时间计数器186。

在分路输出模式196A中，逻辑电路148A（图4A）构造串联开关控制输出162使得串联开关70处于打开状态（不导通）。逻辑电路148A还构造分路开关控制输出164使得分路开关72处于闭合状态（导通）。另外，逻辑电路148A构造电荷泵模式控制信号60来指示多级电荷泵电路56（图3A）处于充电操作模式。结果，图3A的开关电压输出26构造为提供大体等于地极的开关电压V_SW。如果启用升压锁定计数器184，则升压锁定计数器184继续倒数。响应于串联电平指示152A的断言，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}大于或等于串联电平阈值126，第二状态机以转变为串联输出模式198A。否则，第二状态机保持在分路输出模式196A。

在串联输出模式198A中，逻辑电路148A（图4A）构造串联开关控制输出162使得串联开关70处于闭合状态（导通）。逻辑电路148A还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148A构造电荷泵模式控制信号60来指示多级电荷泵电路56处于充电操作模式。结果，图3A的开关电压输出26构造为提供大体等于直流（DC）电压V_BAT的开关电压V_SW。如果启用升压锁定计数器184，则升压锁定计数器184继续倒数。响应于分路电平指示150A的撤销，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}小于分路电平阈值124，逻辑电路148A构造第二状态机以转变为分路输出模式196A。然而，响应于第一升压电平指示154D的断言，其指示补偿的功率放大器电路输出电流估计值I_{PAWA_COMP}大于或等于第一升压电平阈值128，逻辑电路148A判断是否最大充电时间指示符被撤销并且第一升压电平指示154A被断言。如果最大充电时间指示符被撤销并且第一升压电平指示154A被断言，则逻辑电路148A构造第二状态机以转变为第一升压输出模式200A。否则，逻辑电路148A防止第二状态机转变为第一升压输出模式200A直到最大时间指示符被撤销为止。一旦最大充电时间指示符被撤销并且第一升压电平指示154A被断言，则逻辑电路148A构造第二状态机以转变为第一升压输出模式200A，复位升压时间计数器186的计数器输出，并且使得升压时间计数器186能够开始累加。否则，第二状态机保持在串联输出模式198A。

在第一升压输出模式200A中，逻辑电路148A构造串联开关控制输出162使得串联开关70处于打开状态（不导通）。逻辑电路148A还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148A构造电荷泵模式控制信号60来指示多级电荷泵电路56处于第一升压操作模式以在电荷泵输出64提供1.5xV_BAT。结果，图3A的开关电压输出26构造为提供大体等于1.5xV_BAT的开关电压V_SW。响应于第一升压电平指示154A的撤销，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}小于第一升压电平阈值128，逻辑电路148A构造第二状态机以转变为串联输出模式198A。如果升压时间计数器186的计数输出超过最大升压时间参数，则逻辑电路148A断言最小充电时间指示符。响应于最小充电时间指示符被断言，逻辑电路148A设定升压锁定计数器184的计数值并且使得升压锁定计数器184能够开始倒数。然而，响应于第二升压电平指示156A的断言，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}大于或等于第二升压电平阈值130，逻辑电路148A构造第二状态机以转变为第二升压输出模式202A。否则，第二状态机保持在第一升压输出模式200A。

在第二升压输出模式202A中，逻辑电路148A构造串联开关控制输出162使得串联开关70处于打开状态（不导通）。逻辑电路148A还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148A构造电荷泵模式控制信号60来指示多级电荷泵电路56（图3A）处于第二升压操作模式以在电荷泵输出64提供2xV_BAT。结果，图3A的开关电压输出26构造为提供大体等于2xV_BAT的开关电压V_SW。

响应于第一升压电平指示154A的撤销，其指示补偿的功率放大器电路输出电流估计值I_{PAWA_COMP}小于第一升压电平阈值128，逻辑电路148A构造第二状态机以转变为串联输出模式198A。如果升压时间计数器186的计数输出超过最大升压时间参数，则逻辑电路148A断言最小充电时间指示符。响应于最小充电时间指示符被断言，逻辑电路148A设定升压锁定计数器184的计数值并且使得升压锁定计数器184能够开始倒数。否则，第二状态机保持在第二升压输出模式202A。

阈值和控制电路132A还提供开关电压输出V_{SW_EST_OUT}的逻辑电平指示，其是开关电压输出V_SW的逻辑电平表达。开关电压输出V_{SW_EST_OUT}可基于V_{SW_EST_CMOS_SIGNAL}。在阈值和控制电路132A的某些实施例中，当多级电荷泵降压转换器12A处于串联输出模式、第一升压输出模式或第二升压输出模式时可断言开关电压输出V_{SW_EST_OUT}的逻辑电平指示。当多级电荷泵降压转换器12A处于分路输出模式时撤销开关电压输出V_{SW_EST_OUT}的逻辑电平指示。

图3B描绘了切换器控制电路52的另一实施例即切换器控制电路52B和多级电荷泵降压转换器12的FLL电路54的另一实施例即FLL电路54B。现在将描述切换器控制电路52B和FLL电路54B的操作。

不同于在图3A中所描绘的FLL电路54A，FLL电路54B输出阈值标量’137B。类似于FLL电路54A，FLL电路54B接收来自时钟参考139的时钟参考信号139A和开关电压输出V_{SW_EST_OUT}的逻辑电平指示。FLL电路54B基于开关电压输出V_{SW_EST_OUT}的逻辑电平指示提取多级电荷泵降压转换器12的操作频率。其后，FLL电路54B对多级电荷泵降压转换器12的所提取的操作频率与时钟参考信号139A进行比较以产生阈值标量’137B。阈值标量’137B的幅值可用于调整多级电荷泵降压转换器12的操作频率。如将关于图4B的阈值检测器和控制电路132B所讨论的那样，FLL电路54B直接向多个乘法电路提供阈值标量’137B，其中多个乘法电路包括第一乘法电路168、第二乘法电路170、第三乘法电路172以及第四乘法电路174。第一乘法电路168、第二乘法电路170、第三乘法电路172以及第四乘法电路174可分别用于按比例缩放分路电平阈值124、串联电平阈值126、第一升压水平阈值128以及第二升压水平阈值130以产生图4B的成比例的分路电平阈值176、成比例的串联电平阈值178、成比例的第一升压水平阈值180以及成比例的第二升压水平阈值182。成比例的分路电平阈值176、成比例的串联电平阈值178、成比例的第一升压水平阈值180以及成比例的第二升压水平阈值182可用于控制多级电荷泵降压转换器12的操作频率。

作为实例，FLL电路54B可构造为减小阈值标量’137B的幅值以减小成比例的分路电平阈值176、成比例的串联电平阈值178、成比例的第一升压水平阈值180以及成比例的第二升压水平阈值182的幅值。随着成比例的分路电平阈值176、成比例的串联电平阈值178、成比例的第一升压水平阈值180以及成比例的第二升压水平阈值182的幅值的减小，多级电荷泵降压转换器12的操作频率将趋于增加，这将趋于增加由功率电感器16递送的功率电感器电流I_{SW_OUT}。

FLL电路54B可构造为增加阈值标量’137B的幅值以增加成比例的分路电平阈值176、成比例的串联电平阈值178、成比例的第一升压水平阈值180以及成比例的第二升压水平阈值182的幅值。随着成比例的分路电平阈值176、成比例的串联电平阈值178、成比例的第一升压水平阈值180以及成比例的第二升压水平阈值182的增加，多级电荷泵降压转换器12的操作频率将趋于减小，这将趋于减小由功率电感器16递送的功率电感器电流I_{SW_OUT}。

返回到图3B，不同于图3A的切换器控制电路52A，切换器控制电路52B包括阈值检测器和控制电路132B。切换器控制电路52B省略乘法电路134。如以下将关于图4B的阈值检测器和控制电路132B所讨论的那样，加法电路136将位于阈值检测器和控制电路132B中。

此外，类似于切换器控制电路52A，切换器控制电路52B也可接收来自控制器50的模式切换控制信号131。模式切换控制信号131可构造阈值检测器和控制电路132B以在不同的操作模式中操作多级电荷泵降压转换器。作为实例，模式切换控制信号131可在支配开关电压输出26如何转变开关电压输出26来提供不同输出电平的阈值检测器和控制电路132B内构造状态机的操作。作为阈值检测器和控制电路132B内的状态机的第一实例实施例，模式切换控制信号131可构造多级电荷泵降压转换器12以在第一操作模式中操作，如图5B中所描绘。作为阈值检测器和控制电路132A内的状态机的另一实例实施例，模式切换控制信号131可构造多级电荷泵降压转换器12以在第二操作模式中操作，如图6B中所描绘。

参考图4B，现在将讨论FLL电路54B。类似于图3A的FLL电路54A，FLL电路54B可构造为接收来自时钟参考139的时钟参考信号139A和来自切换器控制电路52B的开关电压输出V_{SW_EST_OUT}的逻辑电平指示。可由阈值检测器和控制电路132B的逻辑电路148B提供开关电压输出V_{SW_EST_OUT}的逻辑电平指示。如上所讨论的，开关电压输出V_{SW_EST_OUT}的逻辑电平指示是开关电压输出V_SW的逻辑电平表达。

阈值检测器和控制电路132B的一个实施例包括第一乘法电路168、第二乘法电路170、第三乘法电路172以及第四乘法电路174。第一乘法电路168可构造为接收分路电平阈值124并且接收阈值标量’137B。第一乘法电路168将分路电平阈值124与所接收到的阈值标量’137B相乘以产生成比例的分路电平阈值176。第二乘法电路170可构造为接收串联电平阈值126和阈值标量’137B。第二乘法电路170将串联电平阈值126与阈值标量’137B相乘以产生成比例的串联电平阈值178。第三乘法电路172可构造为接收第一升压电平阈值128和阈值标量’137B。第三乘法电路172可将第一升压电平阈值128与阈值标量’137B相乘以产生成比例的第一升压电平阈值180。第四乘法电路174可构造为接收第二升压电平阈值130和阈值标量’137B。第四乘法电路174可将第二升压电平阈值130与阈值标量’137B相乘以产生成比例的第二升压电平阈值182。加法电路136从并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}中减去阈值偏移电流42I_{THRESHOLD_OFFSET}以产生补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’，其可被用作用于第一比较器140、第二比较器142、第三比较器144以及第四比较器146的复合反馈信号。如前所讨论的，阈值偏移电流42I_{THRESHOLD_OFFSET}可被用于控制如在图2A中所描绘的跨越耦合电路18两端产生的偏移电压V_OFFSET。在耦合电路18是导线的情况下，使得并联放大器输出32A直接耦合至功率放大器供给输出28，V_OFFSET环电路41和阈值偏移电流I_{THRESHOLD_OFFSET}被省略使得I_{PAWA_COMP}’同于并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}。

第一比较器140包括耦合至成比例的分路电平阈值176的正极端子、耦合至补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’的负极端子以及构造为产生被提供到逻辑电路148A的分路电平指示150B的第一比较器输出。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’大于或等于成比例的分路电平阈值176时，通过将第一比较器140的输出设定为数字逻辑低状态来断言分路电平指示150B。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’小于成比例的分路电平阈值176时，通过将第一比较器140的输出设定为数字逻辑高状态来撤销分路电平指示150B。第二比较器142包括耦合至成比例的串联电平阈值178的正极端子、耦合至补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’的负极端子以及构造为产生被提供到逻辑电路148A的串联电平指示152B的第二比较器输出。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’大于或等于成比例的串联电平阈值178时，通过将第二比较器142的输出设定为数字逻辑低状态来断言串联电平指示152B。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’小于成比例的串联电平阈值178时，通过将第二比较器142的输出设定为数字逻辑高状态来撤销串联电平指示152B。第三比较器144包括耦合至成比例的第一升压电平阈值180的正极端子、耦合至补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’的负极端子以及构造为产生被提供到逻辑电路148A的第一升压电平指示154B的第三比较器输出。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’大于成比例的第一升压电平阈值180时，通过将第三比较器144的输出设定为数字逻辑低状态来断言第一升压电平指示154B。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’小于成比例的第一升压电平阈值180时，通过将第三比较器144的输出设定为数字逻辑高状态来撤销第一升压电平指示154B。第四比较器146包括耦合至成比例的第二升压电平阈值182的正极端子、耦合至补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’的负极端子以及构造为产生被提供到逻辑电路148A的第二升压电平指示156B的第四比较器输出。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’大于成比例的第二升压电平阈值182时，通过将第四比较器146的输出设定为数字逻辑低状态来断言第二升压电平指示156B。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’小于成比例的第二升压电平阈值182时，通过将第四比较器146的输出设定为数字逻辑高状态来撤销第二升压电平指示156B。

现在将讨论逻辑电路148B。逻辑电路148B类似于图4A的逻辑电路148A。逻辑电路148B的实例实施例可包括现场可编程门阵列（FPGA）或其他可编程逻辑器件、分立门或晶体管逻辑电路、分立硬件组件或被设计为执行的上述任何组合。逻辑电路148B的某些实施例可在数字或模拟处理器中来实施。如先前已经讨论的，逻辑电路148B以类似于逻辑电路148A的方式产生串联开关控制输出162、分路开关控制输出164、一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}、电荷泵模式控制信号60以及开关电压输出V_{SW_EST_OUT}的逻辑电平指示。

现在将继续参考图2A、3B、4B、5B、6B以及7A讨论逻辑电路148B的操作。类似于图4A的逻辑电路148A，逻辑电路148B可以是对于阈值检测器和控制电路132B的一个或多个状态机构造的基于数字或模拟的逻辑电路。作为实例实施例，逻辑电路148B（图4B）可具有在图5B中所描绘的对应于第一操作模式的第一状态机和在图6B中所描绘的对应于第二操作模式的第二状态机。基于由阈值检测器和控制电路132B接收到的在图3B中所描绘的模式切换控制信号131，阈值检测器和控制电路132B可构造逻辑电路148B以使用第一状态机来利用在图5B中所描绘的逻辑电路148B的第一状态机支配多级电荷泵降压转换器的操作。选择性地，阈值检测器和控制电路132B可构造逻辑电路148B以使用第二状态机来利用在图6B中所描绘的逻辑电路148B的第二状态机支配多级电荷泵降压转换器的操作。

同样类似于逻辑电路148A，逻辑电路148B可包括升压锁定计数器184和升压时间计数器186。升压时间计数器186可被用于记录多级电荷泵降压转换器12A处于第一升压输出模式或第二升压输出模式的时间。当多级电荷泵降压转换器12A处于第一升压输出模式或第二升压输出模式时，多级电荷泵电路56（图3B）构造为分别处于第一升压操作模式或第二升压操作模式。在逻辑电路148B的一个实施例中，当逻辑电路148B确定多级电荷泵降压转换器12A处于第一升压输出模式或第二升压输出模式时，逻辑电路148B复位升压时间计数器186的计数器输出并且使得升压时间计数器186能够开始累加。逻辑电路148B对升压时间计数器186的计数器输出与可由控制器50提供的最大升压时间参数进行比较。如果在多级电荷泵降压转换器12A构造为返回到分路输出操作模式或串联输出操作模式之前升压时间计数器186的计数器输出等于或超过最大升压时间参数，则逻辑电路148B断言最小充电时间指示符。然而，如果多级电荷泵降压转换器12A返回到串联输出操作模式或分路输出操作模式同时升压时间计数器186的计数器输出小于最大升压时间参数，则逻辑电路148B撤销最小充电时间指示符。

类似于逻辑电路148A的升压锁定计数器184，逻辑电路148B的升压锁定计数器184可以是倒数计时器，其被用于确保在多级电荷泵电路56已经处于第一升压操作模式或第二升压操作模式之后对于最大充电时间段而言图3B中所描绘的多级电荷泵电路56保持为充电操作模式。这允许图7A的第一飞跨电容器100和第二飞跨电容器102在多级电荷泵电路56再次转变为第一升压操作模式或第二升压操作模式之前具有足够量的充电时间。类似于逻辑电路148A，最小充电时间段可以是由控制器50经由控制总线44提供到逻辑电路148B的参数。在操作上，在多级电荷泵降压转换器12A从第一升压输出模式或第二升压输出模式转变为分路输出操作模式或串联输出操作模式之后，逻辑电路148B判断是否断言最小充电时间指示符。如果断言最小充电时间指示符，则逻辑电路148B将升压锁定计数器184的计数值设定为等于最小充电时间段并且使得升压锁定计数器184能够开始倒数。一旦升压锁定计数器184倒数至零，则逻辑电路148B构造为撤销最小充电时间指示符。

现在将描述在图5B中描绘的逻辑电路148B中所实施的第一状态机的操作。第一状态机包括分路输出模式188B、串联输出模式190B、第一升压输出模式192B以及第二升压输出模式194B。

在分路输出模式188B中，逻辑电路148B（图4B）构造串联开关控制输出162使得串联开关70（图3B）处于打开状态（不导通）。逻辑电路148B还构造分路开关控制输出164使得分路开关72处于闭合状态（导通）。另外，逻辑电路148B构造电荷泵模式控制信号60来指示多级电荷泵电路56（图3B）处于充电操作模式。结果，图3B的开关电压输出26构造为提供大体等于地极的开关电压V_SW。响应于串联电平指示152B的断言，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’大于或等于成比例的串联电平阈值178，逻辑电路148B构造第一状态机以转变为串联输出模式190B。否则，第一状态机保持在分路输出模式188B。

在串联输出模式190B中，逻辑电路148B构造串联开关控制输出162使得串联开关70处于闭合状态（导通）。逻辑电路148B还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148B构造电荷泵模式控制信号60来指示多级电荷泵电路56处于充电操作模式。结果，图3B的开关电压输出26构造为提供大体等于直流（DC）电压V_BAT的开关电压V_SW。

响应于分路电平指示150B（图4B）的撤销，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’小于成比例的分路电平阈值176，逻辑电路148B构造第一状态机以转变为分路输出模式188B（图5B）。然而，响应于第一升压电平指示154B的断言，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’大于或等于成比例的第一升压电平阈值180，逻辑电路148B构造第一状态机以转变为第一升压输出模式192B。否则，第一状态机保持在串联输出模式190B。

在第一升压输出模式192B中，逻辑电路148B（图4B）构造串联开关控制输出162使得串联开关70（图3B）处于打开状态（不导通）。逻辑电路148B还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148B构造电荷泵模式控制信号60来指示多级电荷泵电路56处于第一升压操作模式以在电荷泵输出64提供1.5xV_BAT。结果，图3B的开关电压输出26构造为提供大体等于1.5xV_BAT的开关电压V_SW。响应于分路电平指示150B（图4B）的撤销，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'小于成比例的分路电平阈值176，逻辑电路148B构造第一状态机以转变为分路输出模式188B（图5B）。然而，响应于第二升压电平指示156B的断言，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'大于或等于成比例的第二升压电平阈值182，逻辑电路148B构造第一状态机以转变为第二升压输出模式194B。否则，第一状态机保持在第一升压输出模式192B。

在第二升压输出模式194B中，逻辑电路148B（图4B）构造串联开关控制输出162使得串联开关70（图3B）处于打开状态（不导通）。逻辑电路148B还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148B构造电荷泵模式控制信号60来指示多级电荷泵电路56处于第二升压操作模式以在电荷泵输出64提供2xV_BAT。结果，图3B的开关电压输出26构造为提供大体等于2xV_BAT的开关电压V_SW。响应于分路电平指示150B的撤销，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'小于成比例的分路电平阈值176，第一状态机以转变为分路输出模式188B。否则，第一状态机保持在第二升压输出模式194B。

现在将描述在图6B中所描绘的逻辑电路148B（图3B）的第二状态机的操作。第二状态机包括分路输出模式196B、串联输出模式198B、第一升压输出模式200B以及第二升压输出模式202B。另外，第二状态机使用逻辑电路148B的上述升压锁定计数器184和升压时间计数器186。

在分路输出模式196B中，在图4B中描绘的逻辑电路148B构造串联开关控制输出162使得串联开关70处于打开状态（不导通）。逻辑电路148B还构造分路开关控制输出164使得分路开关72处于闭合状态（导通）。另外，逻辑电路148B构造电荷泵模式控制信号60来指示在图2A中描绘的多级电荷泵电路56处于充电操作模式。结果，图3B的开关电压输出26构造为提供大体等于地极的开关电压V_SW。如果启用升压锁定计数器184，则升压锁定计数器184继续倒数。响应于串联电平指示152B的断言，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'大于或等于成比例的串联电平阈值178，第二状态机转变为串联输出模式198B。否则，第二状态机保持在分路输出模式196B。

在串联输出模式198B中，逻辑电路148B（图4B）构造串联开关控制输出162使得串联开关70处于闭合状态（导通）。逻辑电路148B还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148B构造电荷泵模式控制信号60来指示多级电荷泵电路56处于充电操作模式。结果，图3B的开关电压输出26构造为提供大体等于直流（DC）电压V_BAT的开关电压V_SW。如果启用升压锁定计数器184，则升压锁定计数器184继续倒数。响应于分路电平指示150B的撤销，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'小于成比例的分路电平阈值176，逻辑电路148B构造第二状态机以转变为分路输出模式196B。然而，响应于第一升压电平指示154B的断言，其指示补偿的功率放大器电路输出电流估计值I_{PAWA_COMP}'大于或等于成比例的第一升压电平阈值180，逻辑电路148B判断是否最小充电时间指示符被撤销并且第一升压电平指示154B被断言。如果最小充电时间指示符被撤销并且第一升压电平指示154B被断言，则逻辑电路148B构造第二状态机以转变为第一升压输出模式200B。否则，逻辑电路148B防止第二状态机转变为第一升压输出模式200B直到最小时间指示符被撤销为止。一旦最小充电时间指示符被撤销并且第一升压电平指示154B被断言，则逻辑电路148B构造第二状态机以转变为第一升压输出模式200B，复位升压时间计数器186的计数器输出，并且使得升压时间计数器186能够开始累加。否则，第二状态机保持在串联输出模式198B。

在第一升压输出模式200B中，逻辑电路148B构造串联开关控制输出162使得串联开关70处于打开状态（不导通）。逻辑电路148B还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148B构造电荷泵模式控制信号60来指示多级电荷泵电路56处于第一升压操作模式以在电荷泵输出64提供1.5xV_BAT。结果，图3B的开关电压输出26构造为提供大体等于1.5xV_BAT的开关电压V_SW。响应于第一升压电平指示154B的撤销，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'小于成比例的第一升压电平阈值176，逻辑电路148B构造第二状态机以转变为串联输出模式198B。如果升压时间计数器186的计数输出超过最大升压时间参数，则逻辑电路148B断言最小充电时间指示符。响应于最小充电时间指示符被断言，逻辑电路148B设定升压锁定计数器184的计数值并且使得升压锁定计数器184能够开始倒数。然而，响应于第二升压电平指示156B的断言，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'大于或等于成比例的第二升压电平阈值182，逻辑电路148B构造第二状态机以转变为第二升压输出模式202B。否则，第二状态机保持在第一升压输出模式200B。

在第二升压输出模式202B中，逻辑电路148B构造串联开关控制输出162使得串联开关70处于打开状态（不导通）。逻辑电路148B还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148B构造电荷泵模式控制信号60来指示多级电荷泵电路56处于第二升压操作模式以在电荷泵输出64提供2xV_BAT。结果，图3B的开关电压输出26构造为提供大体等于2xV_BAT的开关电压V_SW。

响应于第一升压电平指示154B的撤销，其指示补偿的功率放大器电路输出电流估计值I_{PAWA_COMP}'小于成比例的第一升压电平阈值180，逻辑电路148B构造第二状态机以转变为串联输出模式198B。如果升压时间计数器186的计数输出超过最大升压时间参数，则逻辑电路148B断言最小充电时间指示符。响应于最小充电时间指示符被断言，逻辑电路148B设定升压锁定计数器184的计数值并且使得升压锁定计数器184能够开始倒数。否则，第二状态机保持在第二升压输出模式202B。

图3C描绘了不包括频率锁环（FLL）电路的图1B的伪包络线跟随器功率管理系统10B的实施例。不包括频率锁环（FLL）电路的图1B的伪包络线跟随器功率管理系统10B的实施例可包括切换器控制电路52C。切换器控制器电路52C可包括阈值检测器和控制电路132C，其类似于图3B的阈值检测器和控制电路132B。然而，不同于阈值检测器和控制电路132B，阈值检测器和控制电路132C可不构造为向FLL电路提供开关电压输出V_{SW_EST_OUT}的逻辑电平指示。同样地，不同于阈值检测器和控制电路132B，阈值检测器和控制电路132C可不构造为接收来自FLL电路的阈值标量。

图4C描绘了阈值检测器和控制电路132C的一个实施例。类似于图4B的阈值检测器和控制电路132B，阈值检测器和控制电路132C包括加法电路136，其构造为接收阈值偏移电流42I_{THRESHOLD_OFFSET}和由并联放大器电路产生的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}。加法电路136从并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}中减去阈值偏移电流42I_{THRESHOLD_OFFSET}以产生补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’，其可被用作用于第一比较器140、第二比较器142、第三比较器144以及第四比较器146的复合反馈信号。如前所讨论的，阈值偏移电流42I_{THRESHOLD_OFFSET}可被用于控制如在图1A中所描绘的跨越耦合电路18两端产生的偏移电压V_OFFSET。在耦合电路18是导线的情况下，使得并联放大器输出32A直接耦合至功率放大器供给输出28，V_OFFSET环电路41和阈值偏移电流42I_{THRESHOLD_OFFSET}被省略使得I_{PAWA_COMP}’同于并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}。

如在图4C中所描绘的，继续参考图1A和图3C，阈值检测器和控制电路132C可包括第一比较器140、第二比较器142、第三比较器144、第四比较器146以及逻辑电路148C。逻辑电路148C的实例实施例可包括现场可编程门阵列（FPGA）或其他可编程逻辑器件、分立门或晶体管逻辑电路、分立硬件组件或被设计为执行的上述任何组合。逻辑电路148C的某些实施例可在数字或模拟处理器中来实施。

第一比较器140包括耦合至分路电平阈值124的正极端子、耦合至补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’的负极端子以及构造为产生被提供到逻辑电路148C的分路电平指示150C的第一比较器输出。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’大于或等于分路电平阈值124时，通过将第一比较器140的输出设定为数字逻辑低状态来断言分路电平指示150C。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’小于分路电平阈值124时，通过将第一比较器140的输出设定为数字逻辑高状态来撤销分路电平指示150C。第二比较器142包括耦合至串联电平阈值126的正极端子、耦合至补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’的负极端子以及构造为产生被提供到逻辑电路148C的串联电平指示152C的第二比较器输出。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’大于或等于串联电平阈值126时，通过将第二比较器142的输出设定为数字逻辑低状态来断言串联电平指示152C。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’小于串联电平阈值126时，通过将第二比较器142的输出设定为数字逻辑高状态来撤销串联电平指示152C。第三比较器144包括耦合至第一升压电平阈值128的正极端子、耦合至补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’的负极端子以及构造为产生被提供到逻辑电路148C的第一升压电平指示154C的第三比较器输出。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’大于第一升压电平阈值128时，通过将第三比较器144的输出设定为数字逻辑低状态来断言第一升压电平指示154C。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’小于第一升压电平阈值128时，通过将第三比较器144的输出设定为数字逻辑高状态来撤销第一升压电平指示154C。第四比较器146包括耦合至第二升压电平阈值130的正极端子、耦合至补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’的负极端子以及构造为产生被提供到逻辑电路148C的第二升压电平指示156C的第四比较器输出。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’大于第二升压电平阈值130时，通过将第四比较器146的输出设定为数字逻辑低状态来断言第二升压电平指示156C。当补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’小于第二升压电平阈值130时，通过将第四比较器146的输出设定为数字逻辑高状态来撤销第二升压电平指示156C。

类似于图4A的逻辑电路148A和图4B的逻辑电路148B，图4C的逻辑电路148C可构造为产生电荷泵模式控制信号60、被提供到第一输出缓冲器158的串联开关控制输出162、被提供到第二输出缓冲器160的分路开关控制输出164、被提供到第三输出缓冲器161的一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}以及估计的开关电压输出38BV_{SW_EST}。如先前所述，串联开关控制输出162、分路开关控制输出164以及一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}可构造为利用第一输出缓冲器158、第二输出缓冲器160以及第三输出缓冲器161操作以分别产生串联开关控制信号66、分路开关控制信号68以及估计的开关电压输出38BV_{SW_EST}。类似于图4A的逻辑电路148A和图4B的逻辑电路148B，逻辑电路148C可包括升压锁定计数器184和升压时间计数器186。逻辑电路148C的升压锁定计数器184和升压时间计数器186的操作大体上分别类似于图4A和图4B的逻辑电路148A和148B的升压锁定计数器184和升压时间计数器186的操作。

类似于图4A的阈值检测器和控制电路132A和图4B的阈值检测器和控制电路132B，阈值检测器和控制电路132C可构造为如在图3C中所描绘的接收来自控制器50的模式切换控制信号131，以便构造逻辑电路148C在不同的操作模式中操作多级电荷泵降压转换器。作为实例，模式切换控制信号131可在支配开关电压输出26如何转变开关电压输出26来提供不同输出电平的阈值检测器和控制电路132C内构造状态机的操作。作为阈值检测器和控制电路132C内的状态机的第一实例实施例，模式切换控制信号131可构造多级电荷泵降压转换器12以在第一操作模式中操作，如图5C中所描绘。作为阈值检测器和控制电路132C内的状态机的另一实例实施例，模式切换控制信号131可构造多级电荷泵降压转换器12以在第二操作模式中操作，如图6C中所描绘。

现在将继续参考图2A、3C、4C、5C、6C以及7A讨论逻辑电路148C的操作。类似于图4A的逻辑电路148A和图4B的逻辑电路148B，逻辑电路148C可以是对于阈值检测器和控制电路132C的一个或多个状态机构造的基于数字或模拟的逻辑电路。

现在将描述在图5C中描绘的逻辑电路148C中所实施的第一状态机的操作。第一状态机包括分路输出模式188C、串联输出模式190C、第一升压输出模式192C以及第二升压输出模式194C。

在分路输出模式188C中，逻辑电路148C（图4C）构造串联开关控制输出162使得串联开关70（图3C）处于打开状态（不导通）。逻辑电路148C还构造分路开关控制输出164使得分路开关72处于闭合状态（导通）。另外，逻辑电路148C构造电荷泵模式控制信号60来指示多级电荷泵电路56（图3C）处于充电操作模式。结果，图3C的开关电压输出26构造为提供大体等于地极的开关电压V_SW。响应于串联电平指示152C的断言，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’大于或等于串联电平阈值126，逻辑电路148C构造第一状态机以转变为串联输出模式190C。否则，第一状态机保持在分路输出模式188C。

在串联输出模式190C中，逻辑电路148C构造串联开关控制输出162使得串联开关70处于闭合状态（导通）。逻辑电路148C还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148C构造电荷泵模式控制信号60来指示多级电荷泵电路56处于充电操作模式。结果，图3C的开关电压输出26构造为提供大体等于直流（DC）电压V_BAT的开关电压V_SW。

响应于分路电平指示150C（图4C）的撤销，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’小于分路电平阈值124，逻辑电路148C构造第一状态机以转变为分路输出模式188C（图5C）。然而，响应于第一升压电平指示154C的断言，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}’大于或等于第一升压电平阈值128，逻辑电路148C构造第一状态机以转变为第一升压输出模式192C。否则，第一状态机保持在串联输出模式190C。

在第一升压输出模式192C中，逻辑电路148C（图4C）构造串联开关控制输出162使得串联开关70（图3C）处于打开状态（不导通）。逻辑电路148C还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148C构造电荷泵模式控制信号60来指示多级电荷泵电路56处于第一升压操作模式以在电荷泵输出64提供1.5xV_BAT。结果，图3C的开关电压输出26构造为提供大体等于1.5xV_BAT的开关电压V_SW。响应于分路电平指示150C（图4C）的撤销，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'小于分路电平阈值124，逻辑电路148C构造第一状态机以转变为分路输出模式188C（图5C）。然而，响应于第二升压电平指示156C的断言，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'大于或等于第二升压电平阈值130，逻辑电路148C构造第一状态机以转变为第二升压输出模式194C。否则，第一状态机保持在第一升压输出模式192C。

在第二升压输出模式194C中，逻辑电路148C（图4C）构造串联开关控制输出162使得串联开关70（图3C）处于打开状态（不导通）。逻辑电路148C还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148C构造电荷泵模式控制信号60来指示多级电荷泵电路56处于第二升压操作模式以在电荷泵输出64提供2xV_BAT。结果，图3C的开关电压输出26构造为提供大体等于2xV_BAT的开关电压V_SW。响应于分路电平指示150C的撤销，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'小于分路电平阈值124，第一状态机以转变为分路输出模式188C。否则，第一状态机保持在第二升压输出模式194C。

现在将描述在图6C中所描绘的逻辑电路148C的第二状态机的操作。第二状态机包括分路输出模式196C、串联输出模式198C、第一升压输出模式200C以及第二升压输出模式202C。另外，第二状态机使用逻辑电路148C的上述升压锁定计数器184和升压时间计数器186。

在分路输出模式196C中，逻辑电路148C（图4C）构造串联开关控制输出162使得串联开关70处于打开状态（不导通）。逻辑电路148C还构造分路开关控制输出164使得分路开关72处于闭合状态（导通）。另外，逻辑电路148C构造电荷泵模式控制信号60来指示多级电荷泵电路56（图3C）处于充电操作模式。结果，图3C的开关电压输出26构造为提供大体等于地极的开关电压V_SW。如果启用升压锁定计数器184，则升压锁定计数器184继续倒数。响应于串联电平指示152C的断言，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'大于或等于串联电平阈值126，第二状态机转变为串联输出模式198C。否则，第二状态机保持在分路输出模式196C。

在串联输出模式198C中，逻辑电路148C（图4C）构造串联开关控制输出162使得串联开关70处于闭合状态（导通）。逻辑电路148C还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148C构造电荷泵模式控制信号60来指示多级电荷泵电路56处于充电操作模式。结果，图3C的开关电压输出26构造为提供大体等于直流（DC）电压V_BAT的开关电压V_SW。如果启用升压锁定计数器184，则升压锁定计数器184继续倒数。响应于分路电平指示150C的撤销，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'小于分路电平阈值124，逻辑电路148C构造第二状态机以转变为分路输出模式196C。然而，响应于第一升压电平指示154C的断言，其指示补偿的功率放大器电路输出电流估计值I_{PAWA_COMP}'大于或等于第一升压电平阈值128，逻辑电路148C判断是否最小充电时间指示符被撤销并且第一升压电平指示154C被断言。如果最小充电时间指示符被撤销并且第一升压电平指示154C被断言，则逻辑电路148C构造第二状态机以转变为第一升压输出模式200C。否则，逻辑电路148C防止第二状态机转变为第一升压输出模式200C直到最大时间指示符被撤销为止。一旦最小充电时间指示符被撤销并且第一升压电平指示154C被断言，则逻辑电路148C构造第二状态机以转变为第一升压输出模式200C，复位升压时间计数器186的计数器输出，并且使得升压时间计数器186能够开始累加。否则，第二状态机保持在串联输出模式198C。

在第一升压输出模式200C中，逻辑电路148C构造串联开关控制输出162使得串联开关70处于打开状态（不导通）。逻辑电路148C还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148C构造电荷泵模式控制信号60来指示多级电荷泵电路56（图3C）处于第一升压操作模式以在电荷泵输出64提供1.5xV_BAT。结果，图3C的开关电压输出26构造为提供大体等于1.5xV_BAT的开关电压V_SW。响应于第一升压电平指示154C的撤销，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'小于第一升压电平阈值128，逻辑电路148C构造第二状态机以转变为串联输出模式198C。如果升压时间计数器186的计数输出超过最大升压时间参数，则逻辑电路148C断言最小充电时间指示符。响应于最小充电时间指示符被断言，逻辑电路148C设定升压锁定计数器184的计数值并且使得升压锁定计数器184能够开始倒数。然而，响应于第二升压电平指示156C的断言，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'大于或等于第二升压电平阈值130，逻辑电路148C构造第二状态机以转变为第二升压输出模式202C。否则，第二状态机保持在第一升压输出模式200C。

在第二升压输出模式202C中，逻辑电路148C构造串联开关控制输出162使得串联开关70（图3C）处于打开状态（不导通）。逻辑电路148C还构造分路开关控制输出164使得分路开关72（图3C）处于打开状态（不导通）。另外，逻辑电路148C构造电荷泵模式控制信号60来指示多级电荷泵电路56（图3C）处于第二升压操作模式以在电荷泵输出64提供2xV_BAT。结果，图3C的开关电压输出26构造为提供大体等于2xV_BAT的开关电压V_SW。

响应于第一升压电平指示154C的撤销，其指示补偿的功率放大器电路输出电流估计值I_{PAWA_COMP}'小于第一升压电平阈值128，逻辑电路148C构造第二状态机以转变为串联输出模式198C。如果升压时间计数器186的计数输出超过最大升压时间参数，则逻辑电路148C断言最小充电时间指示符。响应于最小充电时间指示符被断言，逻辑电路148C设定升压锁定计数器184的计数值并且使得升压锁定计数器184能够开始倒数。否则，第二状态机保持在第二升压输出模式202C。

阈值和控制电路132C还提供开关电压输出V_{SW_EST_OUT}的逻辑电平指示，其是开关电压输出V_SW的逻辑电平表达。开关电压输出V_{SW_EST_OUT}可基于V_{SW_EST_CMOS_SIGNAL}。在阈值和控制电路132C的某些实施例中，当多级电荷泵降压转换器12A处于串联输出模式、第一升压输出模式或第二升压输出模式时可断言开关电压输出V_{SW_EST_OUT}的逻辑电平指示。当多级电荷泵降压转换器12A处于分路输出操作模式时可撤销开关电压输出V_{SW_EST_OUT}的逻辑电平指示。

借助于实例，并且非限制性地，图3D描绘了既不包括频率锁环（FLL）电路也不包括V_OFFSET环电路41的图1B的伪包络线跟随器功率管理系统10B的实施例。另外，图3D描绘了图1B的伪包络线跟随器功率管理系统10B的另一实施例，其中耦合电路18是导线并且并联放大器电路14的并联放大器输出32A直接耦合至功率放大器供给输出28。包括图3D中所描绘的电路的图1B的伪包络线跟随器功率管理系统10B的其他实施例可包括不直接将并联放大器输出32A的输出耦合至功率放大器供给输出28V_CC的耦合电路18。在那些情况下，图3D中所描绘的电路可包括在图1A的包括V_OFFSET环电路41的并联放大器电路14中。

图3D描绘了具有切换器控制电路52D的多级电荷泵降压转换器的实施例，切换器控制电路52D类似于在图3C中所描绘的切换器控制电路52C。然而，不同于切换器控制电路52C，切换器控制电路52D包括阈值检测器和控制电路132D，其不构造为接收来自并联放大器电路14的阈值偏移电流42I_{THRESHOLD_OFFSET}。

类似于图4A的阈值检测器和控制电路132A、图4B的阈值检测器和控制电路132B以及图4C的阈值检测器和控制电路132C，图4D的阈值检测器和控制电路132D可构造为接收来自控制器50的在图3D中所描绘的模式切换控制信号131，以便构造逻辑电路148D在不同的操作模式中操作多级电荷泵降压转换器。作为实例，模式切换控制信号131可在支配开关电压输出26如何转变开关电压输出26来提供不同输出电平的阈值检测器和控制电路132D内构造状态机的操作。作为阈值检测器和控制电路132D内的状态机的第一实例实施例，模式切换控制信号131可构造多级电荷泵降压转换器12以在第一操作模式中操作，如图5D中所描绘。作为阈值检测器和控制电路132D内的第二状态机的另一实例实施例，模式切换控制信号131可构造多级电荷泵降压转换器12以在第二操作模式中操作，如图6D中所描绘。

在图4D中描绘了阈值检测器和控制电路132D的一个实施例。阈值检测器和控制电路132D类似于在图4A中所描绘的阈值检测器和控制电路132A，除了逻辑电路148A被逻辑电路148D替代并且并联放大器电路输出电流估计值I_{PAWA_COMP}被并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}替代之外。如上所讨论，并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}可包括成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}和成比例开环辅助电路输出电流估计值I_{ASSIST_SENSE}。然而，在不包括开环辅助电路39的并联放大器电路的某些实施例中，并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}仅包括如上所述的由并联放大器电路32的并联放大器感测电路36产生的成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}。

将继续参考图3D描述图4D的阈值检测器和控制电路132D。阈值检测器和控制电路132D可包括第一比较器140、第二比较器142、第三比较器144、第四比较器146以及逻辑电路148D。逻辑电路148D的实例实施例可包括现场可编程门阵列（FPGA）或其他可编程逻辑器件、分立门或晶体管逻辑电路、分立硬件组件或被设计为执行的上述任何组合。逻辑电路148D的某些实施例可在数字或模拟处理器中来实施。

第一比较器140包括耦合至分路电平阈值124的正极端子、耦合至并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}的负极端子以及构造为产生被提供到逻辑电路148D的分路电平指示150D的第一比较器输出。当并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}大于或等于分路电平阈值124时，通过将第一比较器140的输出设定为数字逻辑低状态来断言分路电平指示150D。当并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}小于分路电平阈值124时，通过将第一比较器140的输出设定为数字逻辑高状态来撤销分路电平指示150D。第二比较器142包括耦合至串联电平阈值126的正极端子、耦合至并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}的负极端子以及构造为产生被提供到逻辑电路148D的串联电平指示152D的第二比较器输出。当并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}大于或等于串联电平阈值126时，通过将第二比较器142的输出设定为数字逻辑低状态来断言串联电平指示152D。当并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}小于串联电平阈值126时，通过将第二比较器142的输出设定为数字逻辑高状态来撤销串联电平指示152D。第三比较器144包括耦合至第一升压电平阈值128的正极端子、耦合至并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}的负极端子以及构造为产生被提供到逻辑电路148D的第一升压电平指示154D的第三比较器输出。当并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}大于第一升压电平阈值128时，通过将第三比较器144的输出设定为数字逻辑低状态来断言第一升压电平指示154D。当并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}小于第一升压电平阈值128时，通过将第三比较器144的输出设定为数字逻辑高状态来撤销第一升压电平指示154D。第四比较器146包括耦合至第二升压电平阈值130的正极端子、耦合至并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}的负极端子以及构造为产生被提供到逻辑电路148D的第二升压电平指示156D的第四比较器输出。当并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}大于第二升压电平阈值130时，通过将第四比较器146的输出设定为数字逻辑低状态来断言第二升压电平指示156D。当并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}小于第二升压电平阈值130时，通过将第四比较器146的输出设定为数字逻辑高状态来撤销第二升压电平指示156D。

类似于图4A的逻辑电路148A、图4B的逻辑电路148B以及图4C的逻辑电路148C，逻辑电路148D也可构造为产生电荷泵模式控制信号、被提供到第一输出缓冲器158的串联开关控制输出162、被提供到第二输出缓冲器160的分路开关控制输出164、被提供到第三输出缓冲器161的一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}以及估计的开关电压输出38BV_{SW_EST}。如先前所述，串联开关控制输出162、分路开关控制输出164以及一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}可构造为利用第一输出缓冲器158、第二输出缓冲器160以及第三输出缓冲器161操作以分别产生串联开关控制信号66、分路开关控制信号68以及估计的开关电压输出38BV_{SW_EST}。同样类似于图4A的逻辑电路148A、图4B的逻辑电路148B以及图4C的逻辑电路148C，逻辑电路148D可包括升压锁定计数器184和升压时间计数器186。逻辑电路148D的升压锁定计数器184和升压时间计数器186的操作大体上分别类似于图4A、图4B、图4C的逻辑电路148A、148B、148C的升压锁定计数器184和升压时间计数器186的操作。

逻辑电路148D的实例实施例可包括现场可编程门阵列（FPGA）或其他可编程逻辑器件、分立门或晶体管逻辑电路、分立硬件组件或被设计为执行的上述任何组合。逻辑电路148D的某些实施例可在数字或模拟处理器中来实施。另外，逻辑电路148D可包括阈值检测器和控制电路132D的第一状态机和第二状态机的实施例。

现在将描述在图5D中描绘的逻辑电路148D中所实施的第一状态机的操作。第一状态机包括分路输出模式188D、串联输出模式190D、第一升压输出模式192D以及第二升压输出模式194D。

在分路输出模式188D中，逻辑电路148D（图4D）构造串联开关控制输出162使得串联开关70（图3D）处于打开状态（不导通）。逻辑电路148D还构造分路开关控制输出164使得分路开关72（图3D）处于闭合状态（导通）。另外，逻辑电路148D构造电荷泵模式控制信号60来指示多级电荷泵电路56（图3D）处于充电操作模式。结果，图3D的开关电压输出26构造为提供大体等于地极的开关电压V_SW。响应于串联电平指示152D的断言，其指示并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}大于或等于串联电平阈值126，逻辑电路148D构造第一状态机以转变为串联输出模式190D。否则，状态机保持在分路输出模式188D。

在串联输出模式190D中，逻辑电路148D构造串联开关控制输出162使得串联开关70（图3D）处于闭合状态（导通）。逻辑电路148D还构造分路开关控制输出164使得分路开关72（图3D）处于打开状态（不导通）。另外，逻辑电路148D构造电荷泵模式控制信号60来指示多级电荷泵电路56处于充电操作模式。结果，图3D的开关电压输出26构造为提供大体等于直流（DC）电压V_BAT的开关电压V_SW。

响应于分路电平指示150D（图4D）的撤销，其指示功率放大器电路输出电流估计值I_{PAWA_OUT_EST}小于分路电平阈值124，逻辑电路148D构造第一状态机以转变为分路输出模式188D（图5D）。然而，响应于第一升压电平指示154D的断言，其指示并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}大于或等于第一升压电平阈值128，逻辑电路148D构造第一状态机以转变为第一升压输出模式192D。否则，第一状态机保持在串联输出模式190D。

在第一升压输出模式192D中，逻辑电路148D（图4D）构造串联开关控制输出162使得串联开关70（图3D）处于打开状态（不导通）。逻辑电路148D还构造分路开关控制输出164使得分路开关72（图3D）处于打开状态（不导通）。另外，逻辑电路148D构造电荷泵模式控制信号60来指示多级电荷泵电路56处于第一升压操作模式以在电荷泵输出64提供1.5xV_BAT。结果，图3D的开关电压输出26构造为提供大体等于1.5xV_BAT的开关电压V_SW。响应于分路电平指示150D（图4D）的撤销，其指示并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}小于分路电平阈值124，逻辑电路148D构造第一状态机以转变为分路输出模式188D（图5D）。然而，响应于第二升压电平指示156D的断言，其指示并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}大于或等于第二升压电平阈值130，逻辑电路148D构造第一状态机以转变为第二升压输出模式194D。否则，第一状态机保持在第一升压输出模式192D。

在第二升压输出模式194D中，逻辑电路148D（图4D）构造串联开关控制输出162使得串联开关70（图3D）处于打开状态（不导通）。逻辑电路148D还构造分路开关控制输出164使得分路开关72（图3D）处于打开状态（不导通）。另外，逻辑电路148D构造电荷泵模式控制信号60来指示多级电荷泵电路56处于第二升压操作模式以在电荷泵输出64提供2xV_BAT。结果，图3D的开关电压输出26构造为提供大体等于2xV_BAT的开关电压V_SW。响应于分路电平指示150D的撤销，其指示并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}小于分路电平阈值124，第一状态机转变为分路输出模式188D。否则，状态机保持在第二升压输出模式194D。

现在将描述在图6D中所描绘的逻辑电路148D的第二状态机的操作。第二状态机包括分路输出模式196D、串联输出模式198D、第一升压输出模式200D以及第二升压输出模式202D。另外，第二状态机使用逻辑电路148D的上述升压锁定计数器184和升压时间计数器186。

在分路输出模式196D中，逻辑电路148D（图4D）构造串联开关控制输出162使得串联开关70（图3D）处于打开状态（不导通）。逻辑电路148D还构造分路开关控制输出164使得分路开关72（图3D）处于闭合状态（导通）。另外，逻辑电路148D构造电荷泵模式控制信号60来指示多级电荷泵电路56（图3D）处于充电操作模式。结果，图3D的开关电压输出26构造为提供大体等于地极的开关电压V_SW。如果启用升压锁定计数器184，则升压锁定计数器184继续倒数。响应于串联电平指示152D的断言，其指示并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}大于或等于串联电平阈值126，第二状态机转变为串联输出模式198D。否则，第二状态机保持在分路输出模式196D。

在串联输出模式198D中，逻辑电路148D（图4D）构造串联开关控制输出162使得串联开关70（图3D）处于闭合状态（导通）。逻辑电路148D还构造分路开关控制输出164使得分路开关72（图3D）处于打开状态（不导通）。另外，逻辑电路148D构造电荷泵模式控制信号60来指示多级电荷泵电路56处于充电操作模式。结果，图3D的开关电压输出26构造为提供大体等于直流（DC）电压V_BAT的开关电压V_SW。如果启用升压锁定计数器184，则升压锁定计数器184继续倒数。响应于分路电平指示150D的撤销，其指示并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}小于分路电平阈值124，逻辑电路148D构造第二状态机以转变为分路输出模式196D。然而，响应于第一升压电平指示154D的断言，其指示功率放大器电路输出电流估计值40I_{PAWA_OUT_EST}大于或等于第一升压电平阈值128，逻辑电路148D判断是否最小充电时间指示符被撤销并且第一升压电平指示154D被断言。如果最小充电时间指示符被撤销并且第一升压电平指示154D被断言，则逻辑电路148D构造第二状态机以转变为第一升压输出模式200D。否则，逻辑电路148D防止第二状态机转变为第一升压输出模式200D直到最小时间指示符被撤销为止。一旦最小充电时间指示符被撤销并且第一升压电平指示154D被断言，则逻辑电路148D构造第二状态机以转变为第一升压输出模式200D，复位升压时间计数器186的计数器输出，并且使得升压时间计数器186能够开始累加。否则，第二状态机保持在串联输出模式198D。

在第一升压输出模式200D中，逻辑电路148D构造串联开关控制输出162使得串联开关70（图3D）处于打开状态（不导通）。逻辑电路148D还构造分路开关控制输出164使得分路开关72（图3D）处于打开状态（不导通）。另外，逻辑电路148D构造电荷泵模式控制信号60来指示多级电荷泵电路56处于第一升压操作模式以在电荷泵输出64提供1.5xV_BAT。结果，图3D的开关电压输出26构造为提供大体等于1.5xV_BAT的开关电压V_SW。响应于第一升压电平指示154D的撤销，其指示并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}小于第一升压电平阈值128，逻辑电路148D构造第二状态机以转变为串联输出模式198D。如果升压时间计数器186的计数输出超过最大升压时间参数，则逻辑电路148D断言最小充电时间指示符。响应于最小充电时间指示符被断言，逻辑电路148D设定升压锁定计数器184的计数值并且使得升压锁定计数器184能够开始倒数。然而，响应于第二升压电平指示156D的断言，其指示并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}大于或等于第二升压电平阈值130，逻辑电路148D构造第二状态机以转变为第二升压输出模式202D。否则，第二状态机保持在第一升压输出模式200D。

在第二升压输出模式202D中，逻辑电路148D构造串联开关控制输出162使得串联开关70（图3D）处于打开状态（不导通）。逻辑电路148D还构造分路开关控制输出164使得分路开关72（图3D）处于打开状态（不导通）。另外，逻辑电路148D构造电荷泵模式控制信号60来指示多级电荷泵电路56（图3D）处于第二升压操作模式以在电荷泵输出64提供2xV_BAT。结果，图3D的开关电压输出26构造为提供大体等于2xV_BAT的开关电压V_SW。

响应于第一升压电平指示154D的撤销，其指示功率放大器电路输出电流估计值40I_{PAWA_OUT_EST}小于第一升压电平阈值128，逻辑电路148D构造第二状态机以转变为串联输出模式198D。如果升压时间计数器186的计数输出超过最大升压时间参数，则逻辑电路148D断言最小充电时间指示符。响应于最小充电时间指示符被断言，逻辑电路148D设定升压锁定计数器184的计数值并且使得升压锁定计数器184能够开始倒数。否则，第二状态机保持在第二升压输出模式202D。

相对于下述情况：在各个图4A、4B、4C以及4D中所描绘的逻辑电路148A、逻辑电路148B、逻辑电路148C以及逻辑电路148D的第一状态机或第二状态机构造为分别处于第一升压输出模式192A、第一升压输出模式192B、第一升压输出模式192C以及第一升压输出模式192D或第一升压输出模式200A、第一升压输出模式200B、第一升压输出模式200C或第一升压输出模式200D，当多级电荷泵电路56构造为处于第一升压操作模式时，多级电荷泵电路56的第一开关86、第三开关90、第五开关94以及第七开关98构造为闭合使得来自并联布置的供给输入24（V_BAT）、第一飞跨电容器100以及第二飞跨电容器102的电荷经由电荷泵输出64被直接提供到开关电压输出26以便在开关电压输出26提供大体1.5xV_BAT。多级电荷泵的第二开关88、第四开关92以及第六开关96以及第八开关118构造为打开。

类似地，相对于下述情况：在各个图4A、4B、4C以及4D中所描绘的逻辑电路148A、逻辑电路148B、逻辑电路148C以及逻辑电路148D的第一状态机或第二状态机构造为分别处于第二升压输出模式194A、第二升压输出模式194B、第二升压输出模式194C以及第二升压输出模式194D或第二升压输出模式202A、第二升压输出模式202B、第二升压输出模式202C以及第二升压输出模式202D，当多级电荷泵电路56构造为处于第二升压操作模式时，第一开关86、第四开关92以及第五开关94构造为闭合使得来自串联布置的供给输入24（V_BAT）、第一飞跨电容器100以及第二飞跨电容器102的电荷经由电荷泵输出64被直接提供到开关电压输出26以便在开关电压输出26提供大体2xV_BAT。多级电荷泵电路56的第二开关88、第三开关90、第六开关96以及第七开关98构造为打开。在进一步包括第八开关118的多级电荷泵电路56的那些实施例中，第八开关118也可构造为打开。

有利地，这允许多级电荷泵电路56在无需电荷泵输出电容器的情况下在开关电压输出26提供大体1.5xV_BAT或大体2xV_BAT。此外，尽管多级电荷泵电路56的某些实施例可包括多于两个的飞跨电容器或电感组件来提供升压电平，但多级电荷泵电路56的某些实施例仅包括第一飞跨电容器100和第二飞跨电容器102。甚至更有利地，进一步包括第八开关118的多级电荷泵电路56的某些实施例可提供附加第一输出操作模式来仅利用第一飞跨电容器100和第二飞跨电容器102在开关电压输出26提供大体1/2xV_BAT。

返回到图2A，并联放大器电路14A的实例实施例包括并联放大器电路32。并联放大器电路32包括并联放大器35和并联放大器感测电路36。并联放大器35基于补偿的V_RAMP信号V_{RAMP_C}与功率放大器供给电压V_CC之间的差值在并联放大器输出32A产生并联放大器输出电压V_{PARA_AMP}。另外，并联放大器35输出并联放大器输出电流I_{PARA_AMP}。并联放大器感测电路36可包括一个或多个电流镜像电路，其根据包括在并联放大器电路14A的实例实施例中的操作块与并联放大器35通信。基于并联放大器输出电流I_{PARA_AMP}，并联放大器感测电路36产生成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}，其提供并联放大器输出电流I_{PARA_AMP}的指示。在包括开环辅助电路39的并联放大器电路14A的那些实施例中，成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}与来自开环辅助电路39的成比例开环辅助电路输出电流估计值I_{ASSIST_SENSE}组合以产生被提供到多级电荷泵降压转换器12A的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}。然而，在不包括开环辅助电路39的并联放大器电路14A的那些实施例中，仅可提供成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}作为形成被提供到多级电荷泵降压转换器12A的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}的贡献。另外，如在图2A中所描绘的，在包括并联放大器输出阻抗补偿电路37的并联放大器电路14A的那些实施例中，成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的副本被提供到并联放大器输出阻抗补偿电路37。然而，在不包括并联放大器输出阻抗补偿电路37的并联放大器电路14A的那些实施例中，并联放大器感测电路36构造为仅提供成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}作为形成被提供到多级电荷泵降压转换器12A的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}的贡献。

图12A描绘了作为并联放大器35A的并联放大器35的一个实施例。并联放大器35A描绘了AB类放大器的一个实施例。并联放大器35A包括并联放大器输入电压204、第一放大器AMP_A206、第二放大器208AMP_B、第一输出级210以及放大器反馈节点212。并联放大器输入电压204可构造为接收V_RAMP信号或补偿的V_RAMP信号V_{RAMP_C}。

第一放大器206AMP_A包括正极输入端子206A、负极输入端子206B以及输出端子206C。关于第一放大器206AMP_A，正极输入端子206A可耦合至并联放大器输入电压204。负极输入端子206B可耦合至放大器反馈节点212，其耦合至功率放大器供给电压V_CC。第一电阻器R_A和第一电容器C_A串联布置在输出端子206C与放大器反馈节点212之间。第一电阻器R_A和第一电容器C_A是用于通过补偿由旁路电容器19的旁路电容器电容C_BYPASS引入的主导极点来扩展操作带宽的反馈网络。反馈网络可构造为将第一放大器206AMP_A的调制带宽向外扩展至近似30MHz。第一放大器206AMP_A基于出现在正极输入端子206A的并联放大器输入电压204与出现在负极输入端子206B的功率放大器供给电压V_CC之间的差值在输出端子206C产生第一放大器输出电压V_A。

关于第二放大器208AMP_B，正极输入端子208A可耦合至并联放大器输入电压204。负极输入端子208B可耦合至放大器反馈节点212，其耦合至功率放大器供给电压V_CC。第二电阻器R_B和第二电容器C_B串联布置在输出端子208C与放大器反馈节点212之间。第二电阻器R_B和第二电容器C_B是用于通过补偿由旁路电容器19的旁路电容器电容C_BYPASS引入的主导极点来扩展操作带宽的反馈网络。反馈网络可构造为将第二放大器208AMP_B的调制带宽向外扩展至近似30MHz。第二放大器208AMP_B基于出现在正极输入端子208A的并联放大器输入电压204与出现在负极输入端子208B的功率放大器供给电压V_CC之间的差值在输出端子208C产生第二放大器输出电压V_B。

第一输出级210包括第一切换元件SW_1A214和第二切换元件SW_1B216。作为非限制性的实例，第一切换元件SW_1A214和第二切换元件SW_1B216的某些实施例可以是诸如场效应晶体管、基于绝缘体在半导体上的晶体管或基于双极的晶体管等基于固态的开关。这些晶体管可主要在AB类模式中操作，从而接近线性操作，即使晶体管被称为开关亦是如此。在一个实例实施例中，第一切换元件214SW_1A可以是具有漏极214D、栅极214G以及源极214S的PFET器件。同样地，第二切换元件216SW_1B可以是具有漏极216D、栅极216G以及源极216S的NFET器件。

第一切换元件214SW_1A的源极214S可耦合至多级电荷泵降压转换器12的并联放大器供给输入30（V_BAT）。第一切换元件214SW_1A的漏极214D可耦合至第二切换元件216SW_1B的漏极216D以形成提供并联放大器35A的并联放大器输出电压V_{PARA_AMP}的并联放大器输出节点218。第二切换元件216SW_1B的源极216S可耦合至地极。

第一切换元件214SW_1A的栅极214G可耦合至第一放大器206AMP_A的输出端子206C，以便接收第一放大器输出电压V_A。类似地，第二切换元件216SW_1B的栅极216G可耦合至第二放大器208AMP_B的输出端子2086C，以便接收第二放大器输出电压V_B。

并联放大器35A可构造为源自并联放大器输出节点218并且基于并联放大器输入电压204（V_RAMP或V_{RAMP_C}）与功率放大器供给电压V_CC之间的差值吸收电流到并联放大器输出节点218。例如，当由功率电感器16递送的功率电感器电流I_{SW_OUT}和由旁路电容器19的旁路电容器电容C_BYPASS递送的旁路电容器电流I_{BYPASS_CAP}不足以将输出电流I_OUT供给到线性RF功率放大器22时，并联放大器35A接通第一切换元件214SW_1A，以通过耦合电容器18A将附加电流提供到功率放大器供给输出28。然而，当由功率电感器16递送的功率电感器电流I_{SW_OUT}和来自旁路电容器19的旁路电容器电容C_BYPASS的旁路电容器电流I_{BYPASS_CAP}超过待递送到线性RF功率放大器22的输出电流I_OUT的期望水平时，并联放大器35A接通第二切换元件216SW_1B，以将被提供到功率放大器供给输出28的过剩电流分路到地极。

在如在图2A和2B中所描绘的联放大器电路14A包括提供开环辅助电路电流I_ASSIST的开环辅助电路39的情况下，并联放大器35A补偿被供给到功率放大器供给输出28的电流的过剩或不足。作为实例，当功率电感器电流I_{SW_OUT}、开环辅助电流I_ASSIST以及旁路电容器电流I_{BYPASS_CAP}向线性RF功率放大器22递送少于期望水平的输出电流I_OUT时，并联放大器35接通第一切换元件214SW_1A，以提供线性RF功率放大器22所期望的附加电流。作为另一实例，当功率电感器电流I_{SW_OUT}、开环辅助电流I_ASSIST以及旁路电容器电流I_{BYPASS_CAP}向功率放大器供给输出28递送过剩电流时，并联放大器35A接通第二切换元件216SW_1B，使得过剩电流被分路到地极。

图12B描绘了作为并联放大器35B的并联放大器35的另一实施例。不同于图12A的并联放大器35A，可再充电的并联放大器35B包括第二输出级220A、电荷守恒电容器C_AB以及输出控制电路230A。

第二输出级220A包括第一切换元件222SW_2A和第二切换元件224SW_2B。作为非限制性的实例，第一切换元件222SW_2A和第二切换元件224SW_2B的某些实施例可以是诸如场效应晶体管、基于绝缘体在半导体上的晶体管或基于双极的晶体管等基于固态的开关。这些晶体管主要在AB类模式中操作，从而接近线性操作，即使晶体管被称为开关亦是如此。在一个实例实施例中，第一切换元件222SW_2A可以是具有漏极222D、栅极222G以及源极222S的PFET器件。同样地，第二切换元件224SW_2B可以是具有漏极224D、栅极224G以及源极224S的NFET器件。

第一切换元件222SW_2A的源极222S可耦合至电荷守恒电容器C_AB。第一切换元件222SW_2A的漏极222D和第二切换元件224SW_2B的漏极224D可耦合至并联放大器输出节点218以提供可再充电的并联放大器35B的并联放大器输出电压V_{PARA_AMP}。第二切换元件224SW_2B的源极224S可耦合至电荷守恒电容器C_AB。如以下进一步详细解释的，当第二输出级220A的第二切换元件224SW_2B可被接通以吸收被提供到功率放大器供给输出28的过剩电流时，电荷储存在电荷守恒电容器C_AB上以产生保存电荷电压V_AB。类似地，当不足够的电流被提供到功率放大器供给输出28时，第一切换元件222SW_2A可被接通以从电荷守恒电容器C_AB向功率放大器供给输出28提供附加电流。

为了在线性操作模式下操作，第一切换元件222SW_2A和第二切换元件224SW_2B的操作范围必须考虑每个器件的最小净空电压V_HEADROOM。作为实例，只要并联放大器输出节点218提供的并联放大器输出电压V_{PARA_AMP}小于保存电荷电压V_AB减去最小净空电压V_HEADROOM，则第一切换元件222SW_2A可在线性模式下操作。类似地，只要并联放大器输出节点218提供的并联放大器输出电压V_{PARA_AMP}大于保存电荷电压V_AB加上最小净空电压V_HEADROOM，则第二切换元件224SW_2B可在线性模式下操作。

输出控制电路230A包括V_A输入V_{A_IN}、V_B输入V_{B_IN}、V_AB输入V_{AB_IN}以及V_{PARA_AMP}输入V_{PARA_AMP_IN}。V_A输入V_{A_IN}可耦合至第一放大器206AMP_A的输出端子206C以接收第一放大器输出电压V_A。V_B输入V_{B_IN}可耦合至第二放大器208AMP_B的输出端子208C以接收第二放大器输出电压V_B。V_{PARA_AMP}输入V_{PARA_AMP_IN}可耦合至并联放大器输出节点218以接收并联放大器输出电压V_{PARA_AMP}。V_AB输入V_{AB_IN}可耦合至保存电荷电压V_AB。

输出控制电路230A可包括第一开关控制输出V_SW1A、第二开关控制输出V_SW2A、第三开关控制输出V_SW2B以及第四开关控制输出V_SW1B。第一开关控制输出V_SW1A可耦合至第一切换元件214SW_1A的栅极214G。第二开关控制输出V_SW2A可耦合至第一切换元件222SW_2A的栅极222G。第三开关控制输出V_SW2B可耦合至第二切换元件224SW_2B的栅极224G。第四开关控制输出V_SW1B可耦合至第二切换元件216SW1_B的栅极216G。

输出控制电路230A基于最小净空电压V_HEADROOM、保存电荷电压V_AB以及并联放大器输出电压V_{PARA_AMP}选择性地将V_A输入V_{A_IN}耦合至第一开关控制输出V_SW1A或第二开关控制输出V_SW2A。例如，当并联放大器输出电压V_{PARA_AMP}大于保存电荷电压V_AB减去最小净空电压V_HEADROOM时，输出控制电路230A将V_A输入V_{A_IN}耦合至第一输出级210的第一开关控制输出V_SW1A并且设定第二开关控制输出V_SW2A以停用第二输出级220A的第二切换元件224SW_2A。作为实例，输出控制电路230A可上拉第二开关控制输出V_SW2A至保存电荷电压V_AB。结果，第一放大器输出电压V_A耦合至第一输出级210的第一切换元件214SW_1A的栅极214G。

然而，当并联放大器输出电压V_{PARA_AMP}小于或等于保存电荷电压V_AB减去最小净空电压V_HEADROOM时，输出控制电路230A将V_A输入V_{A_IN}耦合至第二开关控制输出V_SW2A并且设定第一开关控制输出V_SW1A以停用第一输出级210的第一切换元件214SW_1A。作为实例，输出控制电路230A可上拉第一开关控制输出V_SW1A至并联放大器供给输入30（V_BAT）。结果，第一放大器输出电压V_A耦合至第二输出级220A的第一切换元件222SW_2A的栅极222G。

输出控制电路230A还基于最小净空电压V_HEADROOM、保存电荷电压V_AB以及并联放大器输出电压V_{PARA_AMP}选择性地将V_B输入V_{B_IN}耦合至第三开关控制输出V_SW2B或第四开关控制输出V_SW1B。例如，当并联放大器输出电压V_{PARA_AMP}大于保存电荷电压V_AB加上最小净空电压V_HEADROOM时，输出控制电路230A将V_B输入V_{B_IN}耦合至第三开关控制输出V_SW2B并且设定第四开关控制输出V_SW1B以停用第二切换元件216SW_1B。作为实例，输出控制电路230A可下拉第四开关控制输出V_SW1B至地极。结果，第二放大器输出电压V_B耦合至第二输出级220A的第二切换元件224SW_2B的栅极224G。

然而，当并联放大器输出电压V_{PARA_AMP}小于或等于保存电荷电压V_AB加上最小净空电压V_HEADROOM时，输出控制电路230A将第四开关控制输出V_SW1B耦合至V_B输入V_{B_IN}并且设定第三开关控制输出V_SW2B以停用第二切换元件224SW_2B。作为实例，输出控制电路230A可下拉第三开关控制输出V_SW2B至地极。

图12C描绘了作为可再充电的并联放大器35C的并联放大器35的另一实施例。图12C的可再充电的并联放大器35C类似于图12B的可再充电的并联放大器35B。然而，不同于可再充电的并联放大器35B，可再充电的并联放大器35C包括输出控制电路230B替代输出控制电路230A以及第二输出级220B替代第二输出级220A。输出控制电路230B进一步包括V_CC输入V_{CC_IN}，其耦合至功率放大器供给输出28以便接收功率放大器供给电压V_CC。另外，不同于可再充电的并联放大器35B，在可再充电的并联放大器35C中，第二切换元件224SW_2B的漏极224D耦合至功率放大器供给输出28而不是耦合至并联放大器输出节点218，其现在被标记为并联放大器输出节点218C。此外，如将解释的那样，输出控制电路230B的操作不同于输出控制电路230A的操作，以便适应，第二切换元件224SW_2B的漏极224D耦合至功率放大器供给输出28。

类似于可再充电的并联放大器35B，可再充电的并联放大器35C也必须考虑第一切换元件222SW_2A和第二切换元件224SW_2B的最小净空电压V_HEADROOM，以便确保第一切换元件222SW_2A和第二切换元件224SW_2B在线性模式下操作。然而，由于第二切换元件224SW_2B的漏极224D耦合至功率放大器供给输出28，功率放大器供给电压V_CC也必须被考虑。

类似于可再充电的并联放大器35B，只要并联放大器输出节点218C提供的并联放大器输出电压V_{PARA_AMP}小于保存电荷电压V_AB减去最小净空电压V_HEADROOM，则可再充电的并联放大器35C的第一切换元件222SW_2A可在线性模式下操作。然而，不同于可再充电的并联放大器35B，只要并联放大器供给电压V_CC大于保存电荷电压V_AB加上最小净空电压V_HEADROOM，则可再充电的并联放大器35C的第二切换元件224SW_2B可在线性模式下操作。由于功率放大器供给电压V_CC趋于高于并联放大器输出电压V_{PARA_AMP}，因此可再充电的并联放大器35C可在电荷守恒电容器C_AB上储存附加的电荷，这增大了充电电压V_AB。结果，第一切换元件222SW_2A的操作范围也增加。

类似于图12B的输出控制电路230A，图12C的输出控制电路230B基于最小净空电压V_HEADROOM、保存电荷电压V_AB以及并联放大器输出电压V_{PARA_AMP}选择性地将V_A输入V_{A_IN}耦合至第一开关控制输出V_SW1A或第二开关控制输出V_SW2A。例如，当并联放大器输出电压V_{PARA_AMP}大于保存电荷电压V_AB减去最小净空电压V_HEADROOM时，输出控制电路230B将V_A输入V_{A_IN}耦合至的第一开关控制输出V_SW1A并且设定第二开关控制输出V_SW2A以停用第二输出级220A的第一切换元件222SW_2A。作为实例，输出控制电路230B可上拉第二开关控制输出V_SW2A至保存电荷电压V_AB。结果，第一放大器输出电压V_A耦合至第一输出级210C的第一切换元件214SW_1A的栅极214G。

然而，当并联放大器输出电压V_{PARA_AMP}小于或等于保存电荷电压V_AB减去最小净空电压V_HEADROOM时，输出控制电路230B将V_A输入V_{A_IN}耦合至第二输出级220B的第二开关控制输出V_SW2A并且设定第一开关控制输出V_SW1A以停用第一输出级210C的第一切换元件214SW_1A。作为实例，输出控制电路230B可上拉第一开关控制输出V_SW1A至并联放大器供给输入30（V_BAT）。结果，第一放大器输出电压V_A耦合至第二输出级220B的第一切换元件222SW_2A的栅极222G。

然而，不同于输出控制电路230A，输出控制电路230B还基于最小净空电压V_HEADROOM、保存电荷电压V_AB以及功率放大器供给电压V_CC选择性地将V_B输入V_{B_IN}耦合至第三开关控制输出V_SW2B或第四开关控制输出V_SW1B。例如，当功率放大器供给电压V_CC大于保存电荷电压V_AB加上最小净空电压V_HEADROOM时，输出控制电路230B将V_B输入V_{B_IN}耦合至第三开关控制输出V_SW2B并且设定第四开关控制输出V_SW1B以停用第二切换元件216SW_1B。作为实例，输出控制电路230A可下拉第四开关控制输出V_SW1B至地极。结果，第二放大器输出电压V_B耦合至第二输出级220B的第二切换元件224SW_2B的栅极224G。

然而，当功率放大器供给电压V_CC小于或等于保存电荷电压V_AB加上最小净空电压V_HEADROOM时，输出控制电路230B将第四开关控制输出V_SW1B耦合至V_B输入V_{B_IN}并且设定第三开关控制输出V_SW2B以停用第二切换元件224SW_2B。作为实例，输出控制电路230B可下拉第三开关控制输出V_SW2B至地极。结果，第二放大器输出电压V_B耦合至第一输出级210C的第二切换元件216SW_1B的栅极216G。

尽管图12A、图12B以及图12C的并联放大器35A、可再充电的并联放大器35B以及可再充电的并联放大器35C的实施例分别描绘了第一输出级210和210C的第一切换元件214SW_1A的源极214S耦合至并联放大器供给输入30（V_BAT），但这是为了例示而非限制性的。在某些实施例中，被提供到图12A、图12B以及图12C的并联放大器35A、可再充电的并联放大器35B以及可再充电的并联放大器35C的供给电压可由文中为描绘的独立电源来提供。独立电源可提供其他电压电平来向各自的并联放大器35A、可再充电的并联放大器35B以及可再充电的并联放大器35C供电或偏置。作为非限制性的实例，独立电源可提供大致等于2xV_BAT的并联放大器供给电压。相应地，在并联放大器35A、可再充电的并联放大器35B以及可再充电的并联放大器35C的这些实例实施例中，第一输出级210的第一切换元件214SW_1A的源极214S可耦合至大致等于2xV_BAT的并联放大器供给电压。

作为相对于图18A-D讨论的实例，图12D描绘了类似于并联放大器35A的并联放大器35D的一个实施例，其构造为使用并联放大器供给电压V_{SUPPLY_PARA_AMP}。在某些实施例中，并联放大器供给电压V_{SUPPLY_PARA_AMP}可构造为根据线性RF功率放大器22的需要来自于各种电源电压产生电路。如在图18A-D中所描绘的，并联放大器供给电压V_{SUPPLY_PARA_AMP}可由μC电荷泵电路262或多级电荷泵降压转换器12C的多级电荷泵电路258来提供。另外，如下文所讨论，在μC电荷泵电路262的某些实施例中，μC电荷泵电路262产生μC电荷泵输出电压V_{μC_OUT}，其可构造为提供取决于μC电荷泵电路262的操作模式的各种电压电平。

如在图12D中所描绘的，不同于图12A的并联放大器35A，并联放大器35D可构造为使用并联放大器供给电压V_{SUPPLY_PARA_AMP}，而不是由电池20提供的并联放大器供给输入30（V_BAT）。并联放大器供给电压V_{SUPPLY_PARA_AMP}可以是由电池20提供的并联放大器供给输入30（V_BAT）的离散比率。然而，在其他实施例中，由并联放大器供给电压V_{SUPPLY_PARA_AMP}提供的电压电平可根据移动装置或伪包络线跟随器功率管理系统的操作条件来按程序来选择。

例如，如在图12D中所描绘的，第一切换元件214SW_1A的源极214S可耦合至并联放大器供给电压V_{SUPPLY_PARA_AMP}。尽管在图12D中未描绘，但与第一放大器206AMP_A和第二放大器208AMP_B相关联的电路也可由并联放大器供给电压V_{SUPPLY_PARA_AMP}来供给。

作为另一实例，图12E描绘了类似于在图12B中所描绘的可再充电的并联放大器35B的可再充电的并联放大器35E的实施例。不同于可再充电的并联放大器35B，可再充电的并联放大器35E构造为使用并联放大器供给电压V_{SUPPLY_PARA_AMP}，而不是由电池20提供的并联放大器供给输入30（V_BAT）。

相应地，不同于可再充电的并联放大器35B，可再充电的并联放大器35E构造为使得第一切换元件214SW_1A的源极214S耦合至并联放大器供给电压V_{SUPPLY_PARA_AMP}。类似于图12D的并联放大器35D，可再充电的并联放大器35E也可重构造为使用并联放大器供给电压V_{SUPPLY_PARA_AMP}作为第一放大器206AMP_A、第二放大器208AMPB以及输出控制电路230A的供给电压。

图12F描绘了作为可再充电的并联放大器35F的图12C的再充电的并联放大器35C的另一实施例。类似于在图12D中所描绘的并联放大器35D和在图12E中所描绘的可再充电的并联放大器35E，可再充电的并联放大器35F构造为使用并联放大器供给电压V_{SUPPLY_PARA_AMP}，而不是由电池20提供的并联放大器供给输入30（V_BAT）。同样类似于并联放大器35D和可再充电的并联放大器35E，可再充电的并联放大器35F可构造为使得第一切换元件214SW_1A的源极214S可耦合至并联放大器供给电压V_{SUPPLY_PARA_AMP}，而不是并联放大器供给输入30（V_BAT）。同样类似于在图12E中描绘的可再充电的并联放大器35E，第一放大器206AMP_A、第二放大器208AMP_B以及输出控制电路230B也可进一步构造为使用并联供给电压V_{SUPPLY_PARA_AMP}作为供给源以替代并联放大器供给输入30（V_BAT）。

返回到图2A，现在将讨论开环辅助电路39。如上所讨论，并联放大器电路输出电流I_{PAWA_OUT}可以是并联放大器输出电流I_{PARA_AMP}与开环辅助电路I_ASSIST的组合。开环辅助电路39可用于减少并联放大器电路32的并联放大器35可能需要发源并且吸收的电流量以便调节功率放大器供给电压V_CC。特别地，并联放大器35可能吸收过剩的功率电感器电流I_{SW_OUT}，其可能在功率放大器供给电压V_CC上产生大的电压波纹。功率放大器供给电压V_CC上产生大的电压波纹可能是由于在伪包络线跟随器功率管理系统的通带中的频率上功率电感器电流I_{SW_OUT}与并联放大器35的非零阻抗的相互作用。由开环辅助电路39提供的开环辅助电流I_ASSIST可以构造为减小并联放大器35所发源或吸收的并联放大器输出电流I_{PARA_AMP}，这可减小功率放大器供给电压V_CC上的波纹电压，这是由于并联放大器35的非零输出阻抗被小电流环绕的缘故。

开环辅助电路39的一个实施例可构造为接收估计的功率电感器电感参数L_EST和最小功率放大器导通电压参数V_{OFFSET_PA}、估计的旁路电容器电容参数C_{BYPASS_EST}和估计的功率放大器跨导参数K_I_{OUT_EST}。

估计的功率电感器电感参数L_EST可以是特定频率范围之间的功率电感器16的测量或估计电感。例如，估计的功率电感器电感参数L_EST可以是特定近似10MHz与30MHz之间的功率电感器16的测量或估计电感。最小功率放大器导通电压参数V_{OFFSET_PA}可以是线性RF功率放大器22将开始操作的最小供给电压的测量值或估计值。估计的旁路电容器电容参数C_{BYPASS_EST}可以是在特定频率范围之间测量的旁路电容器19的旁路电容器电容C_BYPASS的测量或估计电容。例如，估计的旁路电容器电容参数C_{BYPASS_EST}可以是在近似10MHz与30MHz之间的旁路电容器19的旁路电容器电容C_BYPASS的测量或估计电容。估计的功率放大器跨导参数K_I_{OUT_EST}可以是线性RF功率放大器22的测量或估计跨导。线性RF功率放大器22的跨导可以是1/R_LOAD，其中R_LOAD是线性RF功率放大器22的估计的电阻负载。估计的功率放大器跨导参数K_I_{OUT_EST}可以是特定频率范围的线性RF功率放大器22的测量或估计跨导。例如，估计的功率放大器跨导参数K_I_{OUT_EST}可以是近似10MHz与30MHz之间的线性RF功率放大器22的测量或估计跨导。

如在图1A和图1B中所描绘的，可由控制器50通过控制总线44提供估计的功率电感器电感参数L_EST、最小功率放大器导通电压参数V_{OFFSET_PA}、估计的旁路电容器电容参数C_{BYPASS_EST}以及估计的功率放大器跨导参数K_I_{OUT_EST}。典型地，在伪包络线跟随器系统的校准时刻获得估计的功率电感器电感参数L_EST、最小功率放大器导通电压参数V_{OFFSET_PA}、估计的旁路电容器电容参数C_{BYPASS_EST}以及估计的功率放大器跨导参数K_I_{OUT_EST}的数值。

另外，开环辅助电路39可构造为接收来自多级电荷泵降压转换器12的前馈控制信号38V_SWITCHER。如上所讨论，前馈控制信号38V_SWITCHER可构造为提供成比例的开关电压输出38AV_{SW_SCALED}或估计的开关电压输出38BV_{SW_EST}。开环辅助电路39也可构造为接收来自第一控制输入34的V_RAMP信号。

图9A描绘了被描绘为开环辅助电路39A的图2A的开环辅助电路39的实施例的更具体的框图。将继续参考图1A和图2A描述开环辅助电路39A。开环辅助电路39A包括输出电流估计器240、旁路电容器电流估计器242、功率电感器电流估计器244A、加法电路246以及受控电流源248。输出电流估计器240接收V_RAMP信号、估计的功率放大器跨导参数K_I_{OUT_EST}以及最小功率放大器导通电压参数V_{OFFSET_PA}。输出电流估计器240基于V_RAMP信号、估计的功率放大器跨导参数K_I_{OUT_EST}以及最小功率放大器导通电压参数V_{OFFSET_PA}产生输出电流估计值I_{OUT_EST}。输出电流估计值I_{OUT_EST}是被提供到线性RF功率放大器22的输出电流I_OUT的估计值。

在一个实施例中，输出电流估计器240通过从V_RAMP信号减去最小功率放大器导通电压参数V_{OFFSET_PA}（V_RAMP-V_{OFFSET_PA}）来计算V_RAMP信号与最小功率放大器导通电压参数V_{OFFSET_PA}之间的差值。其后，通过估计的功率放大器跨导参数K_I_{OUT_EST}对V_RAMP信号与最小功率放大器导通电压参数V_{OFFSET_PA}之间的差值成比例以产生输出电流估计值I_{OUT_EST}，其中I_{OUT_EST}=K_I_{OUT_EST}*(V_RAMP-V_{OFFSET_PA})。典型的电路可包括运算放大器来进行（V_RAMP-V_{OFFSET_PA}）并且对跨导放大器施加电压差，其中跨导放大器增益Gm是可编程的并且等于K_I_{OUT_EST}。

旁路电容器电流估计器242接收V_RAMP信号和估计的旁路电容器电容参数C_{BYPASS_EST}。旁路电容器电流估计器242基于V_RAMP信号和估计的旁路电容器电容参数C_{BYPASS_EST}产生旁路电容器电流估计值I_{BYPASS_EST}。旁路电容器电流估计值I_{BYPASS_EST}是由旁路电容器19的旁路电容器电容C_BYPASS递送的旁路电容器电流I_{BYPASS_CAP}的估计值。

在一个实施例中，对V_RAMP信号求导以提供V_RAMP变化率信号d(V_RAMP)/dT，其用作跨越旁路电容器19两端的电压的变化率的估计值。V_RAMP变化率信号d(V_RAMP)/dT可以是V_RAMP信号随着时间的变化率的估计值。在某些实施例中，通过具有期望时间常数的高通滤波器产生V_RAMP变化率信号d(V_RAMP)/dT。后面是增益电路的简单高通滤波器在其具有+6dB/倍频程斜度的转角频率下提供频率响应，如此等同于“拉普拉斯变换”，并且从而在转角频率以下产生微分器函数。高通滤波器典型由串联电容器和分路电阻器制成。在某些实施例中，高通滤波器的时间常数可以处在8毫微秒与16毫微秒之间。

功率电感器电流估计器244A接收V_RAMP信号、前馈控制信号38V_SWITCHER以及估计的功率电感器电感参数L_EST。功率电感器电流估计器244A基于V_RAMP信号、前馈控制信号38V_SWITCHER以及估计的功率电感器电感参数L_EST产生功率电感器电流估计值I_{SW_OUT_EST}。功率电感器电流估计值I_{SW_OUT_EST}是由旁功率电感器16递送的功率电感器电流I_{SW_OUT}的估计值。

在功率电感器电流估计器244A的一个实施例中，功率电感器电流估计器244A从前馈控制信号38V_SWITCHER减去V_RAMP信号以产生差值电压V_DIFFERENCE。功率电感器电流估计器244A可包括积分电路（未示出），其对差值电压V_DIFFERENCE求积分以产生累积的差分信号。功率电感器电流估计器244A然后利用因子1/L_EST对累积的差分信号成比例以产生功率电感器电流估计值I_{SW_OUT_EST}。用于对差值电压V_DIFFERENCE求积分的积分电路的带宽可以处在5MHz与45MHz之间。在某些实施例中，积分器斜度可以是可编程的。例如，控制器50可以调整功率电感器电流估计器244A的积分电路（未示出）的晶体管的增益以便调整积分器斜度。此外，可以使用后面是在转角频率上方斜度对频率是类似于“1/s拉普拉斯变换”的-6dB/倍频程的增益的低通滤波器，从而用作转角频率上方的频率中的积分器。转角频率可以被设定在5MHz以下并且是可编程的。

在功率电感器电流估计器244A的另一实施例中，功率电感器电流估计器244A将累计的差分信号除以估计的功率电感器电感参数L_EST以产生功率电感器电流估计值I_{SW_OUT_EST}。

在功率电感器电流估计器244A的又一实施例中，差值电压V_DIFFERENCE被因子1/L_EST成比例或被估计的功率电感器电感参数L_EST除，以在积分之前产生成比例的差分信号S_{DIFFERENCE_SCALED}（未示出）。功率电感器电流估计器244A然后对成比例的差分信号S_{DIFFERENCE_SCALED}（未示出）以产生功率电感器电流估计值I_{SW_OUT_EST}。在功率电感器电流估计器244A的另外一个实施例中，功率电感器电流估计器244A在计算成比例的差分信号S_{DIFFERENCE_SCALED}（未示出）之前，用因子1/L_EST对V_RAMP信号和前馈控制信号38V_SWITCHER成比例或将V_RAMP信号和前馈控制信号38V_SWITCHER除以估计的功率电感器电感参数L_EST。其后，成比例的差分信号S_{DIFFERENCE_SCALED}被积分以产生功率电感器电流估计值I_{SW_OUT_EST}。

当前馈控制信号38V_SWITCHER构造为向开环辅助电路39提供估计的开关电压输出38BV_{SW_EST}时，基于估计的开关电压输出38BV_{SW_EST}产生功率电感器电流估计值I_{SW_OUT_EST}。当前馈控制信号38V_SWITCHER构造为向开环辅助电路39提供成比例的开关电压输出38AV_{SW_SCALED}时，基于开关电压输出V_{SW_SCALED}38A产生功率电感器电流估计值I_{SW_OUT_EST}。

加法电路246构造为接收输出电流估计值I_{OUT_EST}、旁路电容器电流估计值I_{BYPASS_EST}以及功率电感器电流估计值I_{SW_OUT_EST}。加法电路246从输出电流估计值I_{OUT_EST}减去旁路电容器电流估计值I_{BYPASS_EST}和功率电感器电流估计值I_{SW_OUT_EST}，以产生开环辅助电流I_{ASSIST_EST}的估计值。开环辅助电流I_{ASSIST_EST}是由开环辅助电路39A向并联放大器输出32A提供以便从并联放大器电路14产生并联放大器电路输出电流I_{PAWA_OUT}的开环辅助电流I_ASSIST的估计值。

受控电流源248是基于开环辅助电流I_{ASSIST_EST}产生开环辅助电流I_ASSIST的受控电流源。当需要减小的电压波纹减小时可以启用开环辅助电流，并且当不需要电压波纹减小时，诸如当在较低功率放大器输出功率操作时可以停用开环辅助电流。开环辅助电流可以由三个独立受控的电流源形成，其中每个受控电流源分别由功率电感器电流估计值I_{SW_OUT_EST}、旁路电容器电流估计值I_{BYPASS_EST}以及输出电流估计值I_{OUT_EST}控制。此外，开环辅助电流I_ASSIST在相位上可以与并联放大器输出电流I_{PARA_AMP}时间对准。例如，当开环辅助电流I_ASSIST为正时，并联放大器输出电流I_{PARA_AMP}可以为正，并且当开环辅助电流I_ASSIST为负时，并联放大器输出电流I_{PARA_AMP}也可以为负，这样不存在浪费的电流，其中发源的并联放大器输出电流I_{PARA_AMP}不被开环辅助电路39A吸收。

图9B描绘了开环辅助电路39B的另一实施例。如在图9B中所描绘的，除了开环辅助电路39B接收估计的开关电压输出38BV_{SW_EST}而不是前馈控制信号38V_SWITCHER作为前馈控制信号之外，开环辅助电路39B类似于开环辅助电路39A。相应地，估计的开关电压输出38BV_{SW_EST}包括功率电感器电流估计器244B而不是功率电感器电流估计器244A。除了功率电感器电流估计器244B仅接收估计的开关电压输出38BV_{SW_EST}而不是前馈控制信号38V_SWITCHER之外，功率电感器电流估计器244B类似于功率电感器电流估计器244A。

结果，由功率电感器电流估计器244B产生的功率电感器电流估计值I_{SW_OUT_EST}基于估计的开关电压输出38BV_{SW_EST}。结果，当前馈控制信号38V_SWITCHER提供估计的开关电压输出38BV_{SW_EST}作为输出时，功率电感器电流估计器244B在功能上如同功率电感器电流估计器244A。相应地，当前馈控制信号38V_SWITCHER向开环辅助电路39A提供估计的开关电压输出38BV_{SW_EST}时，开环辅助电路39B以类似于开环辅助电路39A的操作的方式操作。

返回到图2A，现在将讨论并联放大器输出阻抗补偿电路37。多级电荷泵降压转换器12与并联放大器电路32的并联放大器35的组合可不具有跨越被提供到线性RF功率放大器22的功率放大器供给电压V_CC的调制带宽两端的平坦频率响应。特别地，功率放大器供给电压V_CC的期望调制带宽处于1.5到2.5倍的线性RF功率放大器22的RF调制带宽之间。作为实例，RF调制带宽的长期演进LTE3GPP标准可达到20MHz。结果，由伪包络线跟随器功率管理系统10A产生的功率放大器供给电压V_CC的期望调制带宽可处于30MHz到40MHz之间。在伪包络线跟随器功率管理系统10A的某些实施例中，功率放大器供给电压V_CC的期望调制带宽可近似为35MHz。然而，在较高频率，调节功率放大器供给电压V_CC的并联放大器35的输出阻抗可变为电感的。并联放大器35的输出阻抗与旁路电容器19的旁路电容器电容C_BYPASS组合以转降（rolloff）并联放大器35的调制频率响应。并联放大器35的调制频率响应的转降由于由功率电感器16提供的电感器电流I_{SW_OUT}可导致功率放大器供给电压V_CC的增加的波纹电压。并联放大器输出阻抗补偿电路37可构造为预先补偿V_RAMP信号以便向并联放大器35补偿的V_RAMP信号V_{RAMP_C},以便使并联放大器35的调制频率响应平坦化。

在图2A中描绘的并联放大器输出阻抗补偿电路37构造为接收V_RAMP信号、估计的旁路电容器电容参数C_{BYPASS_EST}以及并联放大器电感估计值参数L_{CORR_EST}。并联放大器电感估计值参数L_{CORR_EST}可以是在校准期间测量的在频率10MHz与30MHz之间的并联放大器35的估计电感。可由控制器50在构造时刻经由控制总线44提供并联放大器电感估计值参数L_{CORR_EST}。

图10描绘了作为并联放大器输出阻抗补偿电路37A的在图2A中描绘的并联放大器输出阻抗补偿电路37的实例实施例。并联放大器输出阻抗补偿电路37A可包括第一微分器电路250、第二微分器252、频率预失真电路254以及加法电路256。

第一微分器电路250接收V_RAMP信号和估计的旁路电容器电容参数C_{BYPASS_EST}。类似于图9A和9B的旁路电容器电流估计器242，第一微分器电路250基于V_RAMP信号和旁路电容器电容参数C_{BYPASS_EST}产生旁路电容器电流估计值I_{BYPASS_EST}。旁路电容器电流估计值I_{BYPASS_EST}是由旁路电容器19的旁路电容器电容C_BYPASS递送的旁路电容器电流I_{BYPASS_CAP}的估计值。在并联放大器输出阻抗补偿电路37A的某些实施例中，并联放大器输出阻抗补偿电路37A使用由旁路电容器电流估计器242提供的旁路电容器电流估计值I_{BYPASS_EST}并且第一微分器电路250被省略。在并联放大器输出阻抗补偿电路37A的其他实施例中，第一微分器电路250的时间常数可不同于开环辅助电路39的旁路电容器电流估计器242的时间常数。

类似于旁路电容器电流估计器242，在第一微分器电路250的一个实施例中，对V_RAMP信号求导以提供V_RAMP变化率信号d(V_RAMP)/dT，其用作跨越旁路电容器19两端的电压的变化率的估计值。V_RAMP变化率信号d(V_RAMP)/dT可以是V_RAMP信号随着时间的变化率的估计值。在某些实施例中，通过具有期望时间常数的高通滤波器（未示出）产生V_RAMP变化率信号d(V_RAMP)/dT。作为实例，后面是增益级的简单高通滤波器可在其具有+6dB/倍频程斜度的转角频率下提供频率响应，进而等同于“s拉普拉斯变换”，并且从而在转角频率以下产生微分器函数。高通滤波器（未示出）典型由串联电容器和分路电阻器制成。在某些实施例中，高通滤波器的时间常数可以处在8毫微秒与16毫微秒之间。

旁路电容器电流估计值I_{BYPASS_EST}与成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE},被组合以产生被提供到第二微分器电路252的动态电流I_DYNAMIC。动态电流I_DYNAMIC代表由功率电感器16递送的功率电感器电流I_{SW_OUT}的动态部分。第二微分器电路252将要在切换器电流正在操作的频率范围，直到等于1/(2*pi*sqrt(L_CORR*C_BYPASS))的共振频率复制并联放大器输出阻抗频率响应，其如同电感器一样表示以+6dB/倍频程增加的输出阻抗。

第二微分器电路252构造为接收动态电流I_DYNAMIC和并联放大器电感估计值参数L_CORR。

第二微分器电路252对动态电流I_DYNAMIC求导以提供动态电流变化率信号d(I_DYNAMIC)/dT。动态电流变化率信号d(I_DYNAMIC)/dT估计动态电流I_DYNAMIC相对于时间的变化。在某些实施例中，通过具有期望时间常数的低通滤波器（未示出）产生动态电流变化率信号d(I_DYNAMIC)/dT。第二微分器电路252的时间常数可以构造为优化并联放大器35的调制带宽。第二微分器可以由高通滤波器（未示出）形成，后面是增益以在其具有+6dB/倍频程斜度的转角频率下提供频率响应，进而等同于“s拉普拉斯变换”，并且从而在转角频率以下产生微分器函数。高通滤波器典型由串联电容器和分路电阻器制成。高通滤波器的时间常数可以处在8毫微秒与16毫微秒之间。第二微分器电路252通过并联放大器电感估计值参数L_CORR对动态电流变化率信号d(I_DYNAMIC)/dT成比例以在加法电路256的负极输入产生功率放大器供给波纹电压估计值V_RIPPLE。功率放大器供给波纹电压估计值是在功率放大器供给输出28的功率放大器供给电压V_CC的波纹电压分量的估计值。

频率预失真电路254可以构造为接收V_RAMP信号并且输出峰值的V_RAMP信号V_{RAMP_PEAKED}。频率预失真电路254可以是可编程峰值滤波器，其可构造为补偿并联放大器35的调制频率响应的转降。频率预失真电路254可包括频率均衡电路，其包括可编程的极时间常数Tau_Pole和可编程的零时间常数Tau_Zero。频率预失真电路拉普拉斯变换函数V_{RAMP_C}/V_RAMP可以近似等于[1+Tau_Zero*s]/[1+Tau_Pole*s]。可编程的极时间常数Tau_Pole和可编程的零时间常数Tau_Zero可以被调整以增加频率预失真电路254的频率响应V_{RAMP_C}/V_RAMP，以便使伪包络线跟随器功率管理系统10A的整体调制频率响应平坦化。在频率预失真电路254的某些实施例中，可编程的极时间常数Tau_Pole构造为大约0.4微秒，(1/2.5MHz)。可编程的零时间常数Tau_Zero可构造为大约0.192微秒，(1/5.8MHz)。结果，伪包络线跟随器功率管理系统传递函数V_CC/V_RAMPS,可以被平坦化为达到大约35MHz。

图13描绘了包括降压转换器13G和并联放大器电路14G的伪包络线跟随器功率管理系统10G的实施例，并联放大器电路14G具有开环辅助电路39和并联放大器电路32。在图13的伪包络线跟随器功率管理系统的某些选择性实施例中，并联放大器35可以是可再充电的并联放大器。作为实例，并联放大器35可以是可再充电的并联放大器，其类似于在图12B-C和图12E-F中所描绘的可再充电的并联放大器的实施例。

图14描绘了包括多级电荷泵降压转换器12H和并联放大器电路14H的伪包络线跟随器功率管理系统10H的另一实施例，并联放大器电路14H具有开环辅助电路39和并联放大器电路32。在图14的伪包络线跟随器功率管理系统的某些选择性实施例中，并联放大器35可以是可再充电的并联放大器，其类似于在图12B-C和图12E-F中所描绘的可再充电的并联放大器的实施例。

图15描绘了包括多级电荷泵降压转换器12I和并联放大器电路14I的伪包络线跟随器功率管理系统10I的另一实施例，并联放大器电路14I具有并联放大器电路32和V_OFFSET环电路41E。在某些实施例中，V_OFFSET环电路41E可类似于在图18A中描绘的V_OFFSET环电路41A、在图18B中描绘的V_OFFSET环电路41B或在图8中描绘的V_OFFSET环电路41。相应地，尽管在图15中未示出，但在某些实例实施例中，V_OFFSET环电路41E可以类似于图18A-B中所描绘的方式耦合至控制器50。在包括耦合至V_OFFSET环电路41E的控制器50的那些实施例中，控制器50可用于构造V_OFFSET环电路41E。另外，在图15中所描绘的伪包络线跟随器功率管理系统10I的某些选择性实施例中，并联放大器35可以是可再充电的并联放大器，其类似于在图12B-C和图12E-F中所描绘的可再充电的并联放大器的实施例。

图16描绘了包括多级电荷泵降压转换器12J和并联放大器电路32的伪包络线跟随器功率管理系统10J的另一实施例，并联放大器电路32具有并联放大器电路32、V_OFFSET环电路41F、开环辅助电路39以及并联放大器输出阻抗补偿电路37。在某些实施例中，V_OFFSET环电路41F可类似于在图18A中描绘的V_OFFSET环电路41A、在图18B中描绘的V_OFFSET环电路41B或在图8中描绘的V_OFFSET环电路41。相应地，尽管在图16中未示出，但V_OFFSET环电路41F可耦合至控制器50（如在图18A-B中所描绘的），其可用于构造V_OFFSET环电路41F。另外，在图16中所描绘的伪包络线跟随器功率管理系统10J的某些选择性实施例中，并联放大器35可以是可再充电的并联放大器，其类似于在图12B-C和图12E-F中所描绘的可再充电的并联放大器的实施例。

图17A描绘了包括降压转换器13K和并联放大器电路32的伪包络线跟随器功率管理系统10K的另一实施例，并联放大器电路32具有可再充电的并联放大器35B。并联放大器输出电流I_{PARA_AMP}可以是对并联放大器电路14K的并联放大器电路输出电流I_{PAWA_OUT}的唯一贡献者。另外，由于并联放大器电路14K不具有开环辅助电路，因此并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}等于由并联放大器感测电路36提供的成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}电流。此外，在图17A中所描绘的伪包络线跟随器功率管理系统10K的某些选择性实施例中，可再充电的并联放大器35B可以是可再充电的并联放大器，其类似于在图12E中所描绘的可再充电的并联放大器的实施例。

图17B描绘了包括多级电荷泵降压转换器12L和并联放大器电路32的伪包络线跟随器功率管理系统10L的另一实施例，并联放大器电路32具有并联放大器电路32。并联放大器输出电流I_{PARA_AMP}可以是对并联放大器电路14L的并联放大器电路输出电流I_{PAWA_OUT}的唯一贡献者。另外，由于并联放大器电路14L不具有开环辅助电路，因此并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}可以等于由并联放大器感测电路36提供的成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}电流。另外，在图17B中所描绘的伪包络线跟随器功率管理系统10L的某些选择性实施例中，可再充电的并联放大器35C可以是可再充电的并联放大器，其类似于在图12E-F中所描绘的可再充电的并联放大器的实施例。

图18B描绘了伪包络线跟随器功率管理系统10E的另一实施例，其类似于如在图1A-B和2A-B中所描绘的伪包络线跟随器功率管理系统10A和10B。伪包络线跟随器功率管理系统10E包括多级电荷泵降压转换器12C、并联放大器电路14D、控制器50、时钟管理电路260、μC电荷泵电路262、电池电平感测电路264以及并联放大器功率源选择电路272，并联放大器功率源选择电路272可操作地构造为在旁路电容器19上产生并联放大器供给电压V_CC。旁路电容器19具有旁路电容C_BYPASS。

类似于图2A-2B的伪包络线跟随器功率管理系统10A-10B的实施例，伪包络线跟随器功率管理系统10E可包括类似于在图2A-B中所描绘的多级电荷泵降压转换器12A-B的多级电荷泵降压转换器12C。同于多级电荷泵降压转换器12A-B，多级电荷泵降压转换器12C可包括切换器控制电路52。然而，不同于多级电荷泵降压转换器12A-B，多级电荷泵降压转换器12C进一步包括多级电荷泵电路258，其构造为产生内部电荷泵节点并联放大器供给294。在多级电荷泵降压转换器12C的某些实施例中，多级电荷泵电路258可提供1.5xV_BAT作为内部电荷泵节点并联放大器供给294。在多级电荷泵降压转换器12C的其他实施例中，多级电荷泵电路258，内部电荷泵节点并联放大器供给294的输出电压电平可根据多级电荷泵电路258的操作模式在1.5xV_BAT与2xV_BAT之间变化。多级电荷泵电路258的实例实施例可包括在各个图7A-B中所描绘的多级电荷泵电路258A和多级电荷泵电路258B。同样类似于在图2A-B中所描绘的多级电荷泵降压转换器12A-B，多级电荷泵降压转换器12C可包括开关电压输出26。

另外，类似于在图2A-2B中所描绘的伪包络线跟随器功率管理系统10A-10B的实施例，多级电荷泵降压转换器12C的开关电压输出26可耦合至功率电感器16。功率电感器16耦合至旁路电容器19，其具有旁路电容C_BYPASS，以形成用于多级电荷泵降压转换器12C的低通滤波器。另外，类似于图2A-2B的并联放大器电路14A和并联放大器电路14B，并联放大器电路14D可包括经由耦合电路18耦合至功率放大器供给电压V_CC的并联放大器输出32A。在耦合电路18在并联放大器电路14D的并联放大器输出32A与功率放大器供给电压V_CC之间提供AC（交流）耦合的情况下，可跨越耦合电路18两端开发偏移电压V_OFFSET。此外，并联放大器电路14D可包括可操作地耦合至并联放大器输出32A的并联放大器电路32。

然而，不同于在图2A中所描绘的并联放大器电路14A和在图2B中所描绘的并联放大器电路14B，并联放大器电路14D可构造为用并联放大器供给电压V_{SUPPLY_PARA_AMP}而不是供给输入24（V_BAT）对并联放大器电路32供电。可由并联放大器功率源选择电路272提供并联放大器供给电压V_{SUPPLY_PARA_AMP}。在并联放大器电路14D的一个实例实施例中，并联放大器35可构造为类似于在图12D中所描绘的并联放大器35D。选择性地，在其他实施例中，并联放大器35可以是类似于分别在图12E-F中所描绘的可再充电的并联放大器35E-F的可再充电的并联放大器。

并联放大器功率源选择电路272可包括耦合至μC电荷泵电路262的μC电荷泵输出的第一输入和耦合至多级电荷泵电路258的内部电荷泵节点并联放大器供给294的第二输入。并联放大器功率源选择电路272也可经由源选择控制信号296耦合至控制器50。并联放大器功率源选择电路272可包括构造为基于源选择控制信号296的状态向并联放大器电路14D提供并联放大器供给电压V_{SUPPLY_PARA_AMP}的输出。另外，并联放大器功率源选择电路272可经由源选择控制信号296耦合至控制器50。经由源选择控制信号296，控制器50可构造并联放大器功率源选择电路272以选择内部电荷泵节点并联放大器供给294或μC电荷泵输出以便向并联放大器电路14D提供并联放大器供给电压V_{SUPPLY_PARA_AMP}。在伪包络线跟随器功率管理系统10E的某些选择性实施例中，并联放大器功率源选择电路272可被消除。在这种情况下，内部电荷泵节点并联放大器供给294或μC电荷泵电路262的μC电荷泵输出可直接耦合至并联放大器电路14D以便提供并联放大器供给电压V_{SUPPLY_PARA_AMP}。例如，多级电荷泵降压转换器12C的某些实施例可不提供内部电荷泵节点并联放大器供给294作为输出。在这种情况下，μC电荷泵电路262的μC电荷泵输出直径耦合至并联放大器电路14D以提供并联放大器供给电压V_{SUPPLY_PARA_AMP}作为用于并联放大器35和相关联电路的操作电压。

在另外的选择性布置（未示出）中，伪包络线跟随器功率管理系统10E的某些实施例可消除并联放大器功率源选择电路272。在这种情况下，μC电荷泵电路262的μC电荷泵输出和内部电荷泵节点并联放大器供给294耦合在一起以形成提供并联放大器供给电压V_{SUPPLY_PARA_AMP}的并联放大器供给节点。作为实例，在多级电荷泵电路258类似于在图7B中所描绘的多级电荷泵电路258A或在图7C中所描绘的多级电荷泵电路258B的情况下，可通过启用和停用μC电荷泵电路262并且控制多级电荷泵电路258A或多级电荷泵电路258B的第九开关119的开关状态来管理用于提供并联放大器供给电压V_{SUPPLY_PARA_AMP}的期望源。作为实例，当通过将μC电荷泵μBB_RATIO设定为OFF来停用μC电荷泵电路262时，μC电荷泵输出浮动。以类似的方式，针对在各个图7B-C中所描绘的多级电荷泵电路258A或多级电荷泵电路258B，将第九开关119的开关状态设定为打开，可操作地从并联放大器供给节点断开多级电荷泵电路258A和多级电荷泵电路258B的内部电路。

μC电荷泵电路262包括：供给输入，其耦合至由电池提供的供给输入24（V_BAT）；以及μC电荷泵输出，其构造为提供μC电荷泵输出电压V_{μC_OUT}。另外，μC电荷泵电路262可构造为接收来自时钟管理电路260的μC电荷泵时钟276。μC电荷泵时钟276可用于支配μC电荷泵电路262的操作。μC电荷泵电路262也经由μC电荷泵控制总线278耦合至控制器50。如以下相对于图19A-B所描述的，μC电荷泵电路262的某些实施例可构造为将由电池提供的供给输入24（V_BAT）升压，从而产生大于供给输入24（V_BAT）的μC电荷泵输出电压V_{μC_OUT}。μC电荷泵电路262的其他实施例可构造为将供给输入24（V_BAT）降压，从而产生小于供给输入24（V_BAT）的μC电荷泵输出电压V_{μC_OUT}。控制器50可使用μC电荷泵控制总线278来构造μC电荷泵电路262以在各种操作模式下操作以便在μC电荷泵输出产生特定的电压电平。例如，μC电荷泵电路262可构造为产生μC电荷泵输出电压V_{μC_OUT}，其根据μC电荷泵电路262的操作模式提供各种电压电平。这允许多级电荷泵降压转换器12C提供期望的电压电平作为μC电荷泵输出电压V_{μC_OUT}，并且取决于具有根据在图18B中所描绘的伪包络线跟随器功率管理系统10E的需要的不同电压输出电平的并联放大器电路14D上的并联放大器35的需要。

在图18B中所描绘的时钟管理电路260可包括时钟参考139、除法电路266、时钟选择电路268以及振荡器270。时钟管理电路260可经由各种控制信号和/或总线耦合至控制器50。基于从控制器50接收到的控制输入，时钟管理电路260可构造为产生被提供到μC电荷泵电路262的μC电荷泵时钟276。控制器50可构造时钟管理电路260以基于各种时钟脉冲源产生μC电荷泵时钟276。

时钟参考139可以可操作地构造为向多级电荷泵降压转换器12C的FLL电路54提供时钟参考信号139A。FLL电路54可构造为类似于图3A的FLL电路54A或图3B的FLL电路54B的操作描述利用时钟参考139操作。在每种情况下，如在图3A和图3B中所描绘的，时钟参考139可构造为向FLL电路54A或FLL电路54B提供时钟参考信号139A。除了支配关于多级电荷泵降压转换器12C的操作的各种定时方面之外，类似于图3A的FLL电路54A，FLL电路54的某些实施例可构造为提供如在图3A中所描绘的阈值标量137A信号以调整多级电荷泵降压转换器12C的操作频率。选择性地，在FLL电路54的其他实施例中，类似于在图3B中所描绘的FLL电路54B，FLL电路54可构造为提供如在图3B中所描绘的阈值标量’137B信号以调整多级电荷泵降压转换器12C的操作频率。

另外，如在图18B中所描绘的，FLL电路54可进一步构造为向切换器控制电路52和除法电路266提供FLL系统时钟280。如先前所述，FLL系统时钟280可被同步化或基于多级电荷泵降压转换器12C的操作频率。结果，在伪包络线跟随器功率管理系统10E的某些实施例中，FLL电路54向多级电荷泵降压转换器12C的切换提供被同步化的FLL系统时钟280。

除法电路266可构造为接收来自控制器50的时钟除法器控制信号284。基于从控制器50接收到的时钟除法器控制信号284，除法电路266可除以FLL产生的时钟以向时钟选择电路268提供被划分的FLL时钟282。另外，时钟选择电路268可构造为接收来自时钟参考139的时钟参考信号139A和来自振荡器270的振荡器参考时钟288。多级电荷泵降压转换器12C的选择性实施例可不包括FLL电路54或者FLL电路54可不构造为向时钟管理电路260提供FLL系统时钟280。

振荡器270可以可操作地经由振荡器控制信号286耦合至控制器50。控制器50可构造为经由振荡器控制信号286修正振荡器270的输出频率。控制器50可进一步构造为停用或启用振荡器270以便降低由时钟管理电路260产生的噪声。在时钟管理电路260的其他实施例中，振荡器270可以是固定频率振荡器。

相应地，控制器50可构造时钟选择电路268以向μC电荷泵时钟276提供被划分的FLL时钟282、时钟参考信号139A或振荡器参考时钟288中之一。如以下相对于图19A-B所讨论的，μC电荷泵电路262的实例实施例可使用μC电荷泵时钟276来支配μC电荷泵电路262的操作相位之间的定时。

在图18B中所描绘的伪包络线跟随器功率管理系统10E的某些实施例中，控制器50可有利地构造时钟选择电路268以提供被划分的FLL时钟282作为μC电荷泵时钟276。结果，μC电荷泵电路262的切换操作可大体同步于多级电荷泵降压转换器12C的切换操作。在伪包络线跟随器功率管理系统10E的某些实施例中，μC电荷泵电路262与多级电荷泵降压转换器12C之间的操作的同步性可改善或降低在功率放大器供给电压V_CC处提供的噪声性能。选择性地，控制器50可构造时钟选择电路268以向μC电荷泵电路262提供时钟参考信号139A作为μC电荷泵时钟276。在这种操作模式下，μC电荷泵电路262中的各种操作相位之间的切换可以相对稳定。选择性地，在伪包络线跟随器功率管理系统10E的另外其他实施例中，时钟选择电路268构造为提供固定频率参考时钟作为μC电荷泵时钟276。

另外，控制器50可进一步提供FLL电路控制信号292以支配多级电荷泵降压转换器12C的FLL电路54的操作。FLL电路控制信号292可包括一个或多个用于构造FLL电路54的控制信号。经由FLL电路控制信号292，控制器50可构造存在于FLL电路54（未示出）中的各种时间常数和控制参数以最佳地提取多级电荷泵降压转换器12C的操作频率以便减小发生在功率放大器供给电压V_CC的总体电压波纹。FLL电路54的构造可取决于各种因子，包括但不限于，最大预期并联放大器供给电压V_{CC_MAX}、最小预期并联放大器供给电压V_{CC_MIN}、由功率放大器产生的预期波形、待发送信号的包络线和信号发送特性、待发送信号的包络线的最大值-平均值比、数据率、信道的带宽和/或用于期望波形的调制类型。此外，控制器50可构造FLL电路54以将总体噪声或输出波纹最小化。

并联放大器功率源选择电路272构造为接收来自多级电荷泵降压转换器12C的多级电荷泵电路258的内部电荷泵节点并联放大器供给294或在μC电荷泵输出产生的μC电荷泵电路输出电压V_{μC_OUT}。并联放大器功率源选择电路272可构造为经由源选择控制信号可操作地耦合至控制器50。经由源选择控制信号296，控制器50可构造并联放大器功率源选择电路272以从将要作为并联放大器供给电压V_{SUPPLY_PARA_AMP}被提供到并联放大器电路32的内部电荷泵节点并联放大器供给或μC电荷泵输出选择期望的输入供给。

在伪包络线跟随器功率管理系统10E的选择性实施例中，在内部电荷泵节点并联放大器供给或μC电荷泵输出直接耦合至并联放大器供给V_{SUPPLY_PARA_AMP}的情况下可消除并联放大器功率源选择电路272。例如，多级电荷泵降压转换器12C的某些实施例可包括没有提供内部电荷泵节点并联放大器供给作为输出的多级电荷泵。在这种情况下，μC电荷泵电路262的μC电荷泵输出直接耦合至并联放大器电路14C以提供并联放大器供给电压V_{SUPPLY_PARA_AMP}作为用于并联放大器35和相关联电路的操作电压。

另外，类似于在图2A-2B中所描绘的并联放大器电路14A和并联放大器电路14B，并联放大器电路14D也可包括作为V_OFFSET负载电路41B的V_OFFSET环电路41的实施例。V_OFFSET负载电路41B可构造为调节跨越耦合电路18而开发的偏移电压V_OFFSET。类似于图2A-2B的V_OFFSET环电路41，V_OFFSET环电路41B可向多级电荷泵降压转换器12C的切换器控制电路52提供阈值偏移电流42I_{THRESHOLD_OFFSET}，其中阈值偏移电流42I_{THRESHOLD_OFFSET}提供跨越耦合电路18两端出现的偏移电压V_OFFSET的幅值的估计值。

V_OFFSET环电路41B可包括加法电路300、V_OFFSET目标信号区段电路308、前置滤波器313以及具有零位补偿的积分器314，其可操作地构造为基于功率放大器供给电压V_CC、并联放大器输出32A以及V_OFFSET目标信号302产生阈值偏移电流42I_{THRESHOLD_OFFSET}。V_OFFSET目标信号区段电路308可包括构造为接收目标偏移电压参数的第一输入、构造为接收V_RAMP信号的第二输入以及构造为接收来自前置滤波器313的已滤波V_RAMP信号的第三输入。V_OFFSET目标信号区段电路308可构造为接收来自控制器50的目标选择信号310。基于从控制器50接收到的目标选择信号310，V_OFFSET目标信号区段电路308向加法电路300提供目标偏移电压参数、V_{OFFSET_TARGET}、V_RAMP信号或已滤波的V_RAMP信号中之一作为V_OFFSET目标信号302。在某些选择性实施例中，可经由耦合至V_OFFSET环电路41B的V_OFFSET控制总线312来控制V_OFFSET目标信号区段电路308。

前置滤波器313可类似于在图10中所描绘的频率预失真电路254。类似于频率预失真电路254，前置滤波器313可包括频率均衡电路，其包括可编程的时间常数。例示性地，可编程的时间常数可包括可编程的极时间常数Tau_P和可编程的零时间常数Tau_Z。控制器50可调整可编程的极时间常数Tau_P和可编程的零时间常数Tau_Z的数值来调整前置滤波器313的频率响应。在并联放大器电路14D的某些实施例中，频率预失真电路254的输出可被用作对V_OFFSET目标信号区段电路308的第三输入而不是提供专用的前置滤波器313。

加法电路300可包括可操作地耦合至功率放大器供给电压V_CC的正极端子、耦合至并联放大器输出32A的第一负极端子以及构造为接收V_OFFSET目标信号302的第二负极端子。加法电路300从功率放大器供给电压V_CC中减去并联放大器输出32A和V_OFFSET目标信号，以产生V_OFFSET误差信号304。V_OFFSET误差信号304可被提供到具有位补偿314的积分器，其对V_OFFSET误差信号304滤波以产生阈值偏移电流42I_{THRESHOLD_OFFSET}。

V_OFFSET环电路41B可构造为跨越耦合电路18两端产生几乎恒定的DC以便将功率放大器供给电压V_CC向下偏移固定量以便将存在于并联放大器输出32A的峰值电压最小化。

如关于在图3A-C和E-G、图4A-C和E-G、图5A-C和E-G以及图6A-C中所描绘的切换器控制电路52A-C和52E-G的各种实施例所讨论的，分路电平阈值124、串联电平阈值126、第一升压电平阈值128以及第二升压电平阈值130可由阈值偏移电流42I_{THRESHOLD_OFFSET}偏移，阈值偏移电流42I_{THRESHOLD_OFFSET}由V_OFFSET环电路41B产生以控制跨越耦合电路18两端的偏移电压V_OFFSET，如在图18A-D中所描绘。

具有零位补偿的积分器314可包括具有第一时间常数Tau₀和第二时间常数Tau₁的滤波器。具有零位补偿的积分器314可具有等同于等于[(1+Tau₀*s)/(Tau₁*s)]的拉普拉斯传递函数的滤波器响应。可通过控制器50经由V_OFFSET控制总线312来对第一时间常数Tau₀和第二时间常数Tau₁的数值编程。第一时间常数Tau₀和第二时间常数Tau₁的数值可被选择为优化V_OFFSET环电路的带宽以根据跨越其两端开发偏移电压V_OFFSET的耦合电路18的电容提供环路稳定性和期望的响应时间。

另外，V_OFFSET环电路41B可进一步构造为允许根据耦合电路18在将被例如在图1A-B和2A-B中所描绘的线性RF功率放大器22发送的数据突发的指示之前是否需要预充电来选择第一时间常数Tau₀和第二时间常数Tau₁的数值。例如，如果待发送的数据突发是发送的第一数据突发，则控制器50可判定耦合电路18在发送第一数据突发之前需要预充电。

在V_OFFSET环电路41B的某些实施例中，控制器50可存储第一启动时间常数Tau₀_startup和第二启动时间常数Tau₁_startup作为局部参数。V_OFFSET环电路41B可构造为在V_OFFSET环电路41B的操作的预充电阶段期间使用第一启动时间常数Tau₀_startup和第二启动时间常数Tau₁_startup。当V_OFFSET环电路41B构造为使用第一启动时间常数Tau₀_startup作为第一时间常数Tau₀并且使用第二启动时间常数Tau₁_startup作为第二时间常数Tau₁来操作时，V_OFFSET环电路41B的操作带宽增加以允许耦合电路18的较快预充电。

另外，在V_OFFSET环电路41B的某些实施例中，控制器50可存储第一正常时间常数Tau₀_normal和第二正常时间常数Tau₁_normal作为V_OFFSET环电路41B中的局部参数。当V_OFFSET环电路41B构造为使用第一正常时间常数Tau₀_normal作为第一时间常数Tau₀并且使用第二正常时间常数Tau₁_normal作为第二时间常数Tau₁来操作时，V_OFFSET环电路41B的操作带宽减小以在正常操作模式下操作。

V_OFFSET环电路41B的某些实施例可包括预充电操作模式，其允许控制器对于预定时间段将V_OFFSET环电路41B置于预充电操作模式。例如，V_OFFSET环电路41B可包括预充电计时器（未示出），其可被控制器50编程以在预定时间段之后产生计时器事件。当处于预充电操作模式时，V_OFFSET环电路41B使用第一启动时间常数Tau₀_startup作为第一时间常数Tau₀并且使用第二启动时间常数Tau₁_startup作为第二时间常数Tau₁，其增加V_OFFSET环电路41B的操作带宽。作为实例，当从电源关闭模式开始到有源模式时，V_OFFSET环电路41B的时间常数可被控制器50可编程地减小直到因子5以允许耦合电路18的快速初始预充电。例如，可在发送时隙起始之前完成预充电以便缩减具有被完全稳定于首次供电的目标值的电压的时间。作为实例，发送时隙可以是由线性RF功率放大器发送数据的突发发送时隙。控制器50可构造V_OFFSET环电路41B以在耦合电路18的无源组件的初始预充电期间在较高带宽中操作。

在某些情况下，V_OFFSET环电路41B的环路带宽可被设定为提供直到五倍的在突发发送时隙起始时所用的带宽。控制器50可操作地在突发发送时隙起始时重构造V_{OFFSETLOOPCIRCUIT41}B回到较低或操作的带宽。在伪包络线跟随器功率管理系统的其他选择性实施例中，控制器50可操作地重构造V_OFFSET环电路41B以具有3倍到7倍之间的在突发发送时隙起始时所用的带宽。有利地，构造V_OFFSET环电路41B以在耦合电路18的无源组件的初始预充电期间利用较高的环路带宽来操作减小伪包络线跟随器功率管理系统的启动延迟，这提供了总体功率效率的提高。

V_OFFSET环电路41B可以以动态方式来监视和修正。例如，与具有零位补偿电路的积分器相关联的定时/滤波器参数和由V_{OFFSET_TARGET}参数设定的期望V_OFFSET电压可以被控制器50逐个突发时隙地监视和修正。

V_OFFSET环电路41B可以构造为当对V_RAMP信号不存在调制时在较高的环路带宽操作模式下操作。例如，在时隙起始或时隙间隔之间，当V_RAMP信号非启用时，控制器50可构造V_OFFSET环电路41B以在较高带宽操作模式下操作从而改善偏移电压V_OFFSET的初始启动调节。选择性地，或另外，V_OFFSET环电路41B可构造为当对V_RAMP信号不存在调制时从V_OFFSET环较低环路带宽操作模式切换为V_OFFSET环较高环路带宽操作模式。

作为另一实例，控制器50可对预充电计时器（未示出）编程从而在预定的预充电时间段之后触发事件。在触发事件时，V_OFFSET环电路41B可被自动重构造以将第一正常时间常数Tau₀设定为等于Tau₀_normal并且将第二正常时间常数Tau₁设定为等于Tau₁_normal。结果，在预定的预充电时间段之后，V_OFFSET环电路41B被重构造为以正常带宽操作从而确保环路稳定性。这具有下述优点：允许V_OFFSET环电路41B在预充电期间在较高带宽模式下操作并且在正常操作期间在较低带宽模式下操作而无需控制器50在预定预充电时间段之后重构造V_OFFSET环电路41B以在具有对于伪包络线跟随器功率管理系统的正常操作适当的带宽的模式下操作。

在图3A-C和E-G、图4A-C和E-G、图5A-C和E-G以及图6A-C中所描绘的切换器控制电路的各种实施例中，由V_OFFSET环电路41产生的阈值偏移电流42I_{THRESHOLD_OFFSET},通常用于升高和降低第一比较器140、第二比较器142、第三比较器144以及第四比较器146触发的点。然而，在阈值检测器和控制电路132A-C和E-G的某些选择性实施例中，阈值偏移电流42,I_{THRESHOLD_OFFSET}可用于仅偏移少于所有的第一比较器140、第二比较器142、第三比较器144以及第四比较器146的触发阈值。例如，参考图4C，阈值检测器和控制电路132C可被重构造为使得阈值偏移电流42I_{THRESHOLD_OFFSET}仅偏移第二比较器142的触发阈值。效果是基于阈值偏移电流42I_{THRESHOLD_OFFSET}仅偏移与串联电平阈值126相关联的比较器的触发阈值。类似地，作为选择性实施例的另一实例，在图4G中所描绘的阈值检测器和控制电路132G可重构造为使得阈值偏移电流42I_{THRESHOLD_OFFSET}仅偏移第一比较器140的触发阈值。效果是基于阈值偏移电流42I_{THRESHOLD_OFFSET}仅偏移与分路电平阈值124相关联的比较器的触发阈值。

分路电平阈值124、串联电平阈值126、第一升压电平阈值128以及第二升压电平阈值130可被由V_OFFSET环电路41B产生的阈值偏移电流42I_{THRESHOLD_OFFSET}偏移以控制跨越耦合电路18两端的偏移电压V_OFFSET，如在图18A-D中所描绘。

电池电平感测电路264可经由电池电平感测信号耦合至控制器50。电池电平感测电路264可以可操作地构造为测量或确定电池的电压电平（V_BAT）。所测量或确定的电池电压电平可经由电池电平感测电路被提供到控制器50或由控制器50经由电池电平感测电路获得。在未示出的选择性实施例中，电池电平感测电路264可构造为经由控制总线与控制器50接口。相对于，控制器可使用电池的电压电平（V_BAT）来构造伪包络线跟随器功率管理系统10E的各种操作组件。

图18A进一步描绘了伪包络线跟随器功率管理系统10C的另一实施例，其类似于在图18B中所描绘的伪包络线跟随器功率管理系统10E的实施例，除了并联放大器电路14D被并联放大器电路14C替代之外。并联放大器电路14C类似于在图18B中所描绘的并联放大器电路14D，除了V_OFFSET环电路41B被V_OFFSET环电路41A替代之外。V_OFFSET环电路41A可操作地构造为以与V_OFFSET环电路41B类似的方式操作，除了具有零位补偿电路的积分器被构造为接收来自加法电路300的V_OFFSET误差信号304的K_{ERROR_GAIN}电路306替代之外。K_{ERROR_GAIN}电路306可构造为将V_OFFSET误差信号304乘以K_{ERROR_GAIN}参数以产生阈值偏移电流42I_{THRESHOLD_OFFSET}。控制器50可构造为根据线性RF功率放大器的操作需要修正K_{ERROR_GAIN}参数。

例示性地，不同于上述V_OFFSET环电路41B的操作，其中具有第一时间常数Tau₀和第二时间常数Tau₁的滤波器可被修正以在例如在图1A-B和2A-B中所描绘的线性RF功率放大器22将要发送的数据突发的启动之前的耦合电路18预充电期间优化V_OFFSET环电路41B的带宽，控制器50可选择性地修正K_{ERROR_GAIN}数值以对于预定时间段提供预充电操作模式。在预充电操作模式期间，控制器50可增大K_{ERROR_GAIN}的数值以有效地提供较高的环路带宽。在预定时间段之后，控制器可减小K_{ERROR_GAIN}数值以提供较低的环路带宽从而确保V_OFFSET环电路41的稳定操作。

尽管在图18A中所描绘的伪包络线跟随器功率管理系统10C和在图18B中所描绘的伪包络线跟随器功率管理系统10E仅描绘了向多级电荷泵降压转换器12C的切换器控制电路52提供成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}作为反馈信号的各自的并联放大器电路14C和并联放大器电路14D，但这仅是实例而非限制性的。相应地，伪包络线跟随器功率管理系统10C和伪包络线跟随器功率管理系统10E的某些实施例可进一步包括开环辅助电路，其类似于关于伪包络线跟随器功率管理系统10A如在图2A中所描绘的开环辅助电路39和关于伪包络线跟随器功率管理系统10B如在图10B中所描绘的开环辅助电路39、和/或开环辅助电路39的实例实施例、在图9A中所描绘的开环辅助电路39A和在图9B中所描绘的开环辅助电路39B。在这种情况下，如图2A-B中所示，成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}与如图2A-B中所描绘的开环辅助电路输出电流估计值I_{ASSIST_SENSE}组合以形成并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}，其被用作对切换器控制电路52的反馈信号。相应地，切换器控制电路52和在图18A-B中所描绘的多级电荷泵降压转换器12C的操作也可并入在图3A-D中所描绘的切换器控制电路52A-D、在图4A-D中所描绘的阈值检测器和控制电路132A-D以及在图4A-D中所描绘的与逻辑电路148A-D相关联的电路和状态机的实施例的操作特征和功能的各种组合。

图18C描绘了类似于在图18A中所描绘的且以下讨论的伪包络线跟随器功率管理系统10C的伪包络线跟随器功率管理系统10D的实施例。然而，不同于在图18A中所描绘的伪包络线跟随器功率管理系统10C，多级电荷泵降压转换器12C被降压转换器13A替代。如在图18C中所描绘的，在图18C中所描绘的降压转换器13A不包括多级电荷泵电路258。

同样类似于在图18A中所描绘的且以下讨论的伪包络线跟随器功率管理系统10C，在图18C中所描绘的伪包络线跟随器功率管理系统10D还包括构造为提供阈值偏移电流42I_{THRESHOLD_OFFSET}的V_OFFSET环电路41A的实施例。然而，不同于在图18C中所描绘的伪包络线跟随器功率管理系统10D，阈值偏移电流42I_{THRESHOLD_OFFSET}被提供到降压转换器13A的切换器控制电路259。

另外，由于降压转换器13A不包括多级电荷泵电路258，并联放大器功率源选择电路272被消除并且μC电荷泵电路262的μC电荷泵输出直接耦合至并联放大器电路14C以便向并联放大器电路32的并联放大器35提供并联放大器供给电压V_{SUPPLY_PARA_AMP}。

如在图18C中所进一步描绘的，不同于在图18A中所描绘的多级电荷泵降压转换器12C，降压转换器13A也用切换器控制电路259替代切换器控制电路52。如同切换器控制电路52，切换器控制电路259向开关电路58提供串联开关控制信号66和分路开关控制信号68。如同在图18A中所描绘的切换器控制电路52，在图18C中所描绘的切换器控制电路259可进一步构造为接收来自V_OFFSET环电路41A的阈值偏移电流42I_{THRESHOLD_OFFSET}。

尽管在图18C中所描绘的伪包络线跟随器功率管理系统10D的实施例仅描绘了切换器控制电路259构造为接收如上关于在图18B中所描绘的伪包络线跟随器功率管理系统10E的实施例所讨论的和如下关于在图18A中所描绘的伪包络线跟随器功率管理系统10C所讨论的成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}，但这仅是实例而非限制性的。图18C的并联放大器电路14C的某些实施例可进一步包括开环辅助电路39，其类似于在图2A-B中所描绘的开环辅助电路39和/或开环辅助电路39的实例实施例、在图9A中所描绘的开环辅助电路39A和在图9B中所描绘的开环辅助电路39B。相应地，在开环辅助电路包括在如在图2A-B中所描绘的并联放大器电路14C中的那些情况下，成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}与在图2A-B中所描绘的开环辅助电路输出电流估计值I_{ASSIST_SENSE}组合以形成并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}，其可被提供作为对切换器控制电路259的反馈信号。

相应地，如在图3E-H中所进一步描绘的，现在将描述降压转换器13A的切换器控制电路259的实例实施例。降压转换器13A的切换器控制电路259的一个实例实施例在图3E中被描绘为切换器控制电路52E。切换器控制电路52E在功能上类似于在图3A中所描绘的切换器控制电路52A，除了与多级电荷泵电路56相关联的电路被消除之外。结果，例如，图3E的阈值检测器和控制电路132E不包括第一升压电平阈值128、第二升压电平阈值130、第三比较器144或第四比较器146。此外，如上所讨论，在图3E中所描绘的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}可由成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}提供，或在开环辅助电路包括在图18C的并联放大器电路14C中的情况下是成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}与开环辅助电路输出电流估计值I_{ASSIST_SENSE}之和。

在图4E中描绘了阈值检测器和控制电路132E的一个实施例，继续参考图3E和图5E对其继续描述。阈值检测器和控制电路132E可在功能上类似于在图4A中描绘的阈值检测器和控制电路132A，除了与多级电荷泵电路56相关联的电路被消除之外。结果，逻辑电路148E构造为基于补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}相对于分路电平阈值124和串联电平阈值126的幅值操作为降压转换器。另外，不同于在图4A中所描绘的阈值检测器和控制电路132A，可简化用于控制逻辑电路148E的第一状态机。例示性地，图5E描绘了逻辑电路148E的第一状态机的实例实施例，其可包括分路输出模式188E和串联输出模式190E并且继续参考图3E和图4E来描述。

在分路输出模式188E中，逻辑电路148E构造串联开关控制输出162以驱动第一输出缓冲器158产生串联开关控制信号66使得在图3E中描绘的串联开关70处于打开状态（不导通）。逻辑电路148E还构造分路开关控制输出164以驱动第二输出缓冲器160使得在图3E中描绘的分路开关72处于闭合状态（导通）。结果，图3E的开关电压输出26构造为提供大体等于地极的开关电压V_SW。如在图5E中所描绘的，响应于串联电平指示152A的断言，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}大于或等于串联电平阈值126，逻辑电路148E构造第一状态机以转变为串联输出模式190E。否则，第一状态机保持在分路输出模式188E。

在串联输出模式190E中，逻辑电路148E构造串联开关控制输出162以驱动第一输出缓冲器158产生串联开关控制信号66使得在图3E中描绘的串联开关70处于闭合状态（导通）。逻辑电路148E还构造分路开关控制输出164以驱动第二输出缓冲器160使得在图3E中描绘的分路开关72处于打开状态（不导通）。结果，在图3E中描绘的开关电压输出26构造为提供大体等于由电池20提供的直流（DC）电压V_BAT的开关电压V_SW。响应于在图4E中所描绘的分路电平指示150A的撤销，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}小于分路电平阈值124，逻辑电路148E构造第一状态机以转变为如在图5E中描述的分路输出模式188E。否则，逻辑电路148E构造第一状态机以保持在串联输出模式190E。

在图3F中描绘了降压转换器13A的切换器控制电路259的另一实施例作为切换器控制电路52F。切换器控制电路52F可在功能上类似于在图3B中所描绘的切换器控制电路52B，除了与多级电荷泵电路56相关联的电路被消除之外。结果，例如，图3F的阈值检测器和控制电路132F不包括第一升压电平阈值128、第二升压电平阈值130、第三比较器144或第四比较器146。此外，如上所讨论，在图3F中所描绘的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}可由成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}提供，或在开环辅助电路包括在图18C的并联放大器电路14C中的情况下是成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}与开环辅助电路输出电流估计值I_{ASSIST_SENSE}之和。

在图4F中进一步描绘了图3F的阈值检测器和控制电路132F的一个实施例。阈值检测器和控制电路132F可在功能上类似于在图4B中描绘的阈值检测器和控制电路132B，除了与多级电荷泵电路56相关联的电路被消除之外。结果，例如，逻辑电路148F构造为基于补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'相对于成比例的分路电平阈值176和成比例的串联电平阈值178的幅值操作为降压转换器。另外，不同于在图4B中所描绘的阈值检测器和控制电路132B，可简化用于控制逻辑电路148F的第一状态机。作为实例，图5F描绘了逻辑电路148F的第一状态机的实例实施例，其可包括分路输出模式188F和串联输出模式190F并且继续参考图3F和图4F来描述。

在分路输出模式188F中，在图4F中描绘的逻辑电路148F构造串联开关控制输出162以驱动第一输出缓冲器158产生串联开关控制信号66使得在图3F中描绘的串联开关70处于打开状态（不导通）。逻辑电路148F还构造分路开关控制输出164以驱动第二输出缓冲器160使得在图3F中描绘的分路开关72处于闭合状态（导通）。结果，图3F的开关电压输出26构造为提供大体等于地极的开关电压V_SW。如在图4F中所描绘的，响应于串联电平指示152B的断言，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'大于或等于成比例的串联电平阈值178，逻辑电路148F构造第一状态机以转变为串联输出模式190F。否则，第一状态机保持在分路输出模式188F。

在串联输出模式190F中，逻辑电路148F构造串联开关控制输出162以驱动第一输出缓冲器158产生串联开关控制信号66使得在图3F中描绘的串联开关70处于闭合状态（导通）。逻辑电路148F还构造分路开关控制输出164以驱动第二输出缓冲器160使得在图3F中描绘的分路开关72处于打开状态（不导通）。结果，在图3F中描绘的开关电压输出26构造为提供大体等于直流（DC）电压V_BAT的开关电压V_SW。响应于在图4F中所描绘的分路电平指示150B的撤销，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'小于成比例的分路电平阈值176，逻辑电路148F构造第一状态机以转变为如在图5F中描述的分路输出模式188F。否则，逻辑电路148F构造第一状态机以保持在串联输出模式190F。

在图3G中描绘了降压转换器13A的切换器控制电路259的另一实例实施例作为切换器控制电路52G。切换器控制电路52G可在功能上类似于在图3C中所描绘的切换器控制电路52C，除了与多级电荷泵电路56相关联的电路被消除之外。结果，例如，图3G的阈值检测器和控制电路132G不包括第一升压电平阈值128、第二升压电平阈值130、第三比较器144或第四比较器146。此外，如上所讨论，在图3G中所描绘的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}可由成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}提供，或在开环辅助电路包括在图18C的并联放大器电路14C中的情况下是成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}与开环辅助电路输出电流估计值I_{ASSIST_SENSE}之和。

在图4G中进一步描绘了图3G的阈值检测器和控制电路132G的一个实施例。阈值检测器和控制电路132G可在功能上类似于在图4C中描绘的阈值检测器和控制电路132C，除了与多级电荷泵电路56相关联的电路被消除之外。结果，逻辑电路148G构造为基于补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'相对于分路电平阈值124和串联电平阈值126的幅值操作为降压转换器。另外，不同于在图4C中所描绘的阈值检测器和控制电路132C，可简化用于控制逻辑电路148G的第一状态机。作为实例，图5G描绘了逻辑电路148G的第一状态机的实例实施例，其包括分路输出模式188G和串联输出模式190G并且继续参考图3G和图4G来描述。

在分路输出模式188G中，在图4G中描绘的逻辑电路148G构造串联开关控制输出162以驱动第一输出缓冲器158产生串联开关控制信号66使得在图3G中描绘的串联开关70处于打开状态（不导通）。逻辑电路148G还构造分路开关控制输出164以驱动第二输出缓冲器160使得分路开关72处于闭合状态（导通）。结果，图3G的开关电压输出26构造为提供大体等于地极的开关电压V_SW。响应于串联电平指示152C的断言，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'大于或等于串联电平阈值126，逻辑电路148G构造第一状态机以转变为串联输出模式190G。否则，第一状态机保持在分路输出模式188G。

在串联输出模式190G中，逻辑电路148G构造串联开关控制输出162以驱动第一输出缓冲器158产生串联开关控制信号66使得在图3G中描绘的串联开关70处于闭合状态（导通）。逻辑电路148G还构造分路开关控制输出164以驱动第二输出缓冲器160使得在图3G中描绘的分路开关72处于打开状态（不导通）。结果，在图3G中描绘的开关电压输出26构造为提供大体等于直流（DC）电压V_BAT的开关电压V_SW。响应于在图4G中所描绘的分路电平指示150C的撤销，其指示补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'小于分路电平阈值124，逻辑电路148G构造第一状态机以转变为如在图5G中描述的分路输出模式188G。否则，逻辑电路148G构造第一状态机以保持在串联输出模式190G。

尽管图3G和4G没有描绘与切换器控制电路52G组合使用的FLL电路的存在，但可提供FLL电路的实施例用于降压转换器中以便向切换器控制电路52G或伪包络线跟随器功率管理系统的时钟管理系统提供FLL系统时钟280。

为了完整性，在图3H中描绘了降压转换器13A的切换器控制电路259的另一实例实施例作为切换器控制电路52H。切换器控制电路52H可在功能上类似于在图3D中描绘的切换器控制电路52D，除了与多级电荷泵电路56相关联的电路被消除之外。如同图3D的切换器控制电路52D，切换器控制电路52H描绘了当降压转换器13A没有使用阈值偏移电流42I_{THRESHOLD_OFFSET}来控制切换器控制电路259的操作时，或为了完整性，相应的并联放大器电路不向降压转换器13A提供阈值偏移电流42I_{THRESHOLD_OFFSET}时可使用的切换器控制电路259的实施例。

如同图3D的切换器控制电路52D，切换器控制电路52H向开关电路58提供串联开关控制信号66和分路开关控制信号68。结果，图3H的阈值检测器和控制电路132H包括第一升压电平阈值128、第二升压电平阈值130、第三比较器144或第四比较器146。此外，如上所讨论，在图3H中所描绘的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}可由成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}提供，或在开环辅助电路包括在图18C的并联放大器电路14C中的情况下是成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}与开环辅助电路输出电流估计值I_{ASSIST_SENSE}之和。

在图4H中进一步描绘了图3H的阈值检测器和控制电路132H的一个实施例。阈值检测器和控制电路132H可在功能上类似于在图4D中描绘的阈值检测器和控制电路132D，除了与多级电荷泵电路56相关联的电路被消除之外。例如，阈值检测器和控制电路132D不包括第一升压电平阈值128、第二升压电平阈值130、第三比较器144或第四比较器146。结果，逻辑电路148H构造为基于补偿的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}相对于分路电平阈值124和串联电平阈值126的幅值操作为降压转换器。另外，不同于在图4D中所描绘的阈值检测器和控制电路132D，可简化用于控制逻辑电路148H的第一状态机。作为实例，图5H描绘了逻辑电路148H的第一状态机的实例实施例，其包括分路输出模式188H和串联输出模式190H并且继续参考图3H和图4H来描述。

在分路输出模式188H中，在图4H中描绘的逻辑电路148H构造串联开关控制输出162以驱动第一输出缓冲器158产生串联开关控制信号66使得在图3H中描绘的串联开关70处于打开状态（不导通）。逻辑电路148H还构造分路开关控制输出164以驱动第二输出缓冲器160使得在图3H中描绘的分路开关72处于闭合状态（导通）。结果，图3H的开关电压输出26构造为提供大体等于地极的开关电压V_SW。响应于串联电平指示152A的断言，其指示并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}大于或等于串联电平阈值126，逻辑电路148H构造第一状态机以转变为串联输出模式190H。否则，第一状态机保持在分路输出模式188H。

在串联输出模式190H中，逻辑电路148H构造串联开关控制输出162以驱动第一输出缓冲器158产生串联开关控制信号66使得串联开关70处于闭合状态（导通）。逻辑电路148H还构造分路开关控制输出164以驱动第二输出缓冲器160使得分路开关72处于打开状态（不导通）。结果，在图3H中描绘的开关电压输出26构造为提供大体等于直流（DC）电压V_BAT的开关电压V_SW。响应于在图4H中所描绘的分路电平指示150D的撤销，其指示并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}小于分路电平阈值124，逻辑电路148H构造第一状态机以转变为如在图5H中描述的分路输出模式188H。否则，逻辑电路148H构造第一状态机以保持在串联输出模式190H。

尽管图3H和4H没有描绘与切换器控制电路52H组合使用的FLL电路的存在，但可提供FLL电路的实施例用于降压转换器中以便向切换器控制电路52G或伪包络线跟随器功率管理系统的时钟管理系统提供FLL系统时钟280。

另外，如同在图18A中所描绘的伪包络线跟随器功率管理系统10C，在图18C中所描绘的伪包络线跟随器功率管理系统10D包括V_OFFSET环电路41A，下文参考在图18B中所描绘的V_OFFSET环电路41B对其操作进行描述。

例示性地，不同于以上参考图18B描述的V_OFFSET环电路41B的操作，其中具有第一时间常数Tau₀和第二时间常数Tau₁的滤波器可被修正以在例如在图1A-B和2A-B中所描绘的线性RF功率放大器22将要发送的数据突发的启动之前的耦合电路18预充电期间优化V_OFFSET环电路41B的带宽，在图18C中所描绘的控制器50可选择性地修正V_OFFSET环电路41A的K_{ERROR_GAIN}数值以对于预定时间段提供预充电操作模式。在预充电操作模式期间，控制器50可增大K_{ERROR_GAIN}的数值以有效地提供较高的环路带宽。在预定时间段之后，控制器50可减小K_{ERROR_GAIN}数值以提供较低的环路带宽从而确保V_OFFSET环电路41A的稳定操作。

图18D描绘了类似于在图18B中所描绘的伪包络线跟随器功率管理系统10E的伪包络线跟随器功率管理系统10F。类似于在图18B中所描绘的伪包络线跟随器功率管理系统10E，伪包络线跟随器功率管理系统10F包括具有V_OFFSET环电路41B的并联放大器电路14D。相对于图18B的伪包络线跟随器功率管理系统10E详细描述了并联放大器电路14D、相关联的并联放大器35以及V_OFFSET环电路41B的各种实施例，因此这里不再赘述。

然而，不同于在图18B中描绘的伪包络线跟随器功率管理系统10E，伪包络线跟随器功率管理系统10F用在图18C中所描绘的降压转换器13A替代多级电荷泵降压转换器12C。

如前所讨论，因为降压转换器13A不包括多级电荷泵降压转换器12C，因此并联放大器功率源选择电路272被消除并且μC电荷泵电路262的μC电荷泵输出直接耦合至并联放大器电路14D以便向并联放大器35提供并联放大器供给电压V_{SUPPLY_PARA_AMP}。

另外，如同在图18B中所描绘的伪包络线跟随器功率管理系统10E的某些实施例，在图18D中所描绘的伪包络线跟随器功率管理系统10F的并联放大器电路14D的某些实施例还可包括开环辅助电路39，其类似于在图2A-B中所描绘的开环辅助电路39和/或开环辅助电路39的实例实施例、在图9A中所描绘的开环辅助电路39A和在图9B中所描绘的开环辅助电路39B。相应地，在开环辅助电路包括在如在图2A-B中所描绘的并联放大器电路14D中的那些情况下，成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}与开环辅助电路输出电流估计值I_{ASSIST_SENSE}组合以形成并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}，其可被提供作为对降压转换器13A的切换器控制电路259的反馈信号。

此外，如相对于图18C的伪包络线跟随器功率管理系统10D所讨论的，尽管在图18D中所描绘的伪包络线跟随器功率管理系统10F仅描绘了接收成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的切换器控制电路259，但这仅是实例而非限制性的。图18D的并联放大器电路14D的某些实施例可进一步包括开环辅助电路39，其类似于在图2A-B中所描绘的开环辅助电路39、在图9A中所描绘的开环辅助电路39A的实例实施例和在图9B中所描绘的开环辅助电路39B的实例实施例。相应地，在开环辅助电路包括在并联放大器电路14D中的那些情况下，成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}与开环辅助电路输出电流估计值I_{ASSIST_SENSE}（在图2A-B中所描绘的）组合以形成并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}，其可被提供作为对切换器控制电路259的反馈信号。

相对于在图18C中所描绘的伪包络线跟随器功率管理系统10D描述了降压转换器13A和切换器控制电路259的操作。相应地，从对在图18D中所描绘的伪包络线跟随器功率管理系统10F的描述中省略降压转换器13A的操作的详细描述。

现在将讨论在图18A-D中所描绘的μC电荷泵电路262。图19A描绘了作为μC电荷泵电路262A的图18A-D的μC电荷泵电路262的实施例。μC电荷泵电路262A可构造为基于μC电荷泵电路262A的操作模式在μC电荷泵输出产生μC电荷泵输出电压V_{μC_OUT}。μC电荷泵电路262A可包括四种操作模式。在μC电荷泵输出产生的μC电荷泵输出电压V_{μC_OUT}可基于μC电荷泵的操作比μBB_RATIO。作为实例，μC电荷泵电路262A可包括四种操作模式：OFF模式、1xV_BAT模式、4/3xV_BAT模式以及3/2xV_BAT模式，其中每种操作模式对应于μC电荷泵的特定操作比μBB_RATIO。表1以列表形式示出了μC电荷泵电路262A的操作模式、μC电荷泵的操作比μBB_RATIO、以及在μC电荷泵输出大体产生的μC电荷泵输出电压V_{μC_OUT}之间的关系。

表1

当μC电荷泵电路262A构造为在OFF模式下操作时，μC电荷泵电路262A停用并且μC电荷泵输出浮动。当μC电荷泵电路262A构造为在1xV_BAT模式下操作时，μC电荷泵电路262A构造为产生大体等于供给输入24（V_BAT)的μC电荷泵输出电压V_{μC_OUT}。当μC电荷泵电路262A构造为在4/3xV_BAT模式下操作时，μC电荷泵电路262A构造为产生大体等于4/3xV_BAT的μC电荷泵输出电压V_{μC_OUT}。当μC电荷泵电路262A构造为在3/2xV_BAT模式下操作时，μC电荷泵电路262A构造为产生大体等于3/2xV_BAT的μC电荷泵输出电压V_{μC_OUT}。

μC电荷泵电路262A可包括μC电荷泵控制电路316A、具有第一终端318A和第二终端318B的第一飞跨电容器318、具有第一终端320A和第二终端320B的第二飞跨电容器320以及包括第一开关322（SW1）、第二开关324（SW2）、第三开关326（SW3）、第四开关328（SW4）、第五开关330（SW5）、第六开关332（SW6）、第七开关334（SW7）、第八开关336（SW8）和第九开关338（SW9）在内的多个开关。第一开关322（SW1）、第二开关324（SW2）、第三开关326（SW3）、第四开关328（SW4）、第五开关330（SW5）、第六开关332（SW6）、第七开关334（SW7）、第八开关336（SW8）和第九开关338（SW9）的每一个可以是利用场效应晶体管、基于绝缘体在半导体上的晶体管或基于双极的晶体管或其组合实施的基于固态的开关。第一开关322（SW1）、第二开关324（SW2）、第三开关326（SW3）、第四开关328（SW4）、第五开关330（SW5）、第六开关332（SW6）、第七开关334（SW7）、第八开关336（SW8）和第九开关338（SW9）的每一个可以是固态传输门。作为另一实例，第一开关322（SW1）、第二开关324（SW2）、第三开关326（SW3）、第四开关328（SW4）、第五开关330（SW5）、第六开关332（SW6）、第七开关334（SW7）、第八开关336（SW8）和第九开关338（SW9）的每一个可以基于GaN处理。选择性地，第一开关322（SW1）、第二开关324（SW2）、第三开关326（SW3）、第四开关328（SW4）、第五开关330（SW5）、第六开关332（SW6）、第七开关334（SW7）、第八开关336（SW8）和第九开关338（SW9）的每一个可以是微型机电系统（MEMS）接触型开关。

第一开关322可耦合在第二飞跨电容器320的第一终端320A与供给输入24（V_BAT）之间。第一开关322（SW1）可包括构造为接收来自μC电荷泵控制电路316A的第一开关控制信号340的第一开关控制输入，其中第一开关控制信号340基于μC电荷泵电路262A的操作模式可操作地打开和闭合第一开关322（SW1）。第二开关324（SW2）可包括构造为接收来自μC电荷泵控制电路316A的第二开关控制信号342的第二开关控制输入，其中第二开关控制信号342基于μC电荷泵电路262A的操作模式可操作地打开和闭合第二开关324（SW2）。第二开关324（SW2）可耦合在供给输入24（V_BAT）与第二飞跨电容器320的第二终端320B之间。第三开关326（SW3）可包括构造为接收来自μC电荷泵控制电路316A的第三开关控制信号344的第三开关控制输入，其中第三开关控制信号344基于μC电荷泵电路262A的操作模式可操作地打开和闭合第三开关326（SW3）。第三开关326（SW3）可耦合在第二飞跨电容器320的第二终端320B与地极之间。第四开关328（SW4）可包括构造为接收来自μC电荷泵控制电路316A的第四开关控制信号346的第四开关控制输入，其中第四开关控制信号346基于μC电荷泵电路262A的操作模式可操作地打开和闭合第四开关328（SW4）。第四开关328（SW4）可耦合在第二飞跨电容器320的第一终端320A与第一飞跨电容器318的第二终端318B之间。第五开关330（SW5）可包括构造为接收来自μC电荷泵控制电路316A的第五开关控制信号348的第四开关控制输入，其中第五开关控制信号348基于μC电荷泵电路262A的操作模式可操作地打开和闭合第五开关330（SW5）。第五开关330（SW5）可耦合在第一飞跨电容器318的第二终端318B与第二飞跨电容器320的第二终端320B之间。第六开关332（SW6）可包括构造为接收来自μC电荷泵控制电路316A的第六开关控制信号350的第六开关控制输入，其中第六开关控制信号350基于μC电荷泵电路262A的操作模式可操作地打开和闭合第六开关332（SW6）。第六开关332（SW6）可耦合在第一飞跨电容器318的第一终端318A与第二飞跨电容器320的第一终端320A之间。第七开关334（SW7）可包括构造为接收来自μC电荷泵控制电路316A的第七开关控制信号352的第七开关控制输入，其中第七开关控制信号352基于μC电荷泵电路262A的操作模式可操作地打开和闭合第七开关334。第七开关334（SW7）可耦合在第一飞跨电容器318的第二终端318B与地极之间。第八开关336（SW8）可包括构造为接收来自μC电荷泵控制电路316A的第八开关控制信号354的第八开关控制输入，其中第八开关控制信号354基于μC电荷泵电路262A的操作模式可操作地打开和闭合第八开关336（SW8）。第八开关336（SW8）可耦合在第一飞跨电容器318的第二终端318B与供给输入24（V_BAT）之间。第九开关338（SW9）可包括构造为接收来自μC电荷泵控制电路316A的第九开关控制信号356的第九开关控制输入，其中第九开关控制信号356基于μC电荷泵电路262A的操作模式可操作地打开和闭合第九开关338（SW9）。第九开关338（SW9）可耦合在第一飞跨电容器318的第一终端318A与供给输入24（V_BAT）之间。

μC电荷泵控制电路316A可构造为耦合至μC电荷泵时钟276和μC电荷泵控制总线278。μC电荷泵控制总线278可用于通过设定μC电荷泵电路262A的μC电荷泵的操作比μBB_RATIO来将μC电荷泵电路262A构造为在四种操作模式中之一操作，其中与μC电荷泵的操作比μBB_RATIO的选择相对应的参数可被局部地存储在μC电荷泵控制电路316A中。另外，μC电荷泵控制电路316A可使用μC电荷泵时钟276以在μC电荷泵电路262A的操作相位之间可操作地切换。第一开关322（SW1）、第二开关324（SW2）、第三开关326（SW3）、第四开关328（SW4）、第五开关330（SW5）、第六开关332（SW6）、第七开关334（SW7）、第八开关336（SW8）和第九开关338（SW9）的每一个的开关状态（打开或闭合）可根据μC电荷泵电路262A的操作相位来改变。在表2中示出了μC电荷泵的操作比μBB_RATIO、μC电荷泵电路262A的操作相位以及第一开关322（SW1）、第二开关324（SW2）、第三开关326（SW3）、第四开关328（SW4）、第五开关330（SW5）、第六开关332（SW6）、第七开关334（SW7）、第八开关336（SW8）和第九开关338（SW9）的开关状态之间的关系。

表2

如在表2中所使用的，“相位1”指示在μC电荷泵电路262A的第一操作相位期间所识别的开关的开关状态（打开或闭合）为闭合。“相位2”指示在μC电荷泵电路262A的第二操作相位期间所识别的开关的开关状态（打开或闭合）为闭合。“相位3”指示在μC电荷泵电路262A的第三操作相位期间所识别的开关的开关状态（打开或闭合）为闭合。“打开”指示在μC电荷泵电路262A的所有操作相位期间所识别的开关的开关状态（打开或闭合）为打开。

作为实例，μC电荷泵电路262A可构造为通过将μC电荷泵的操作比μBB_RATIO设定为OFF而在OFF模式下操作。当将μC电荷泵的操作比μBB_RATIO设定为OFF时，第一开关322（SW1）构造为始终打开，第二开关324（SW2）构造为始终打开，第三开关326（SW3）构造为始终打开，第四开关328（SW4）构造为始终打开，第五开关330（SW5）构造为始终打开，第六开关332（SW6）构造为始终打开，第七开关334（SW7）构造为始终打开，第八开关336（SW8）构造为始终打开，并且第九开关338（SW9）构造为始终打开。相应地，当μC电荷泵电路262A构造为在OFF模式下操作时，在μC电荷泵输出的μC电荷泵输出电压V_{μC_OUT}相对于地极浮动。

μC电荷泵电路262A可构造为通过将μC电荷泵的操作比μBB_RATIO设定为4/3而在4/3xV_BAT模式下操作。当将μC电荷泵的操作比μBB_RATIO设定为4/3时，μC电荷泵电路262A可根据μC电荷泵时钟276在第一相位（相位1）、第二相位（相位2）以及第三相位（相位3）中操作。图20A描绘了当μC电荷泵电路262A构造为第一相位（相位1）、第二相位（相位2）或第三相位（相位3）中操作时μC电荷泵电路262A的“有效”操作的实例。如在图20A中所描绘的，μC电荷泵电路262A的某些实施例可包括耦合至μC电荷泵输出的μC电荷泵输出电容器357C_{μC_OUT}。在某些操作相位中，μC电荷泵输出电容器357C_{μC_OUT}可存储从供给输入24（VBAT)转移到μC电荷泵输出的电荷。在其他操作相位中，μC电荷泵输出电容器357C_{μC_OUT}可发源先前转移到μC电荷泵输出的电荷。

如在图20A中所描绘的，在μC电荷泵电路262A的第一操作相位（相位1）期间，当μC电荷泵电路262A构造为在4/3xV_BAT模式下操作时，μC电荷泵电路262A的开关构造为将第一飞跨电容器318的第一终端318A耦合至供给输入24（V_BAT），将第一飞跨电容器318的第二终端318B耦合至第二飞跨电容器320的第二终端320B，并且将第二飞跨电容器320的第一终端320A耦合至μC电荷泵输出。结果，在μC电荷泵电路262A的第一操作相位（相位1）期间，μC电荷泵电路262A将电荷递送至μC电荷泵输出电容器357C_{μC_OUT}。

如在图20A中所进一步描绘的，在μC电荷泵电路262A的第二操作相位（相位2）期间，当μC电荷泵电路262A构造为在4/3xV_BAT模式下操作时，μC电荷泵电路262A的开关构造为将第二飞跨电容器320的第二终端320B耦合至供给输入24（V_BAT），将第二飞跨电容器320的第一终端320A耦合至第一飞跨电容器318的第一终端318A和μC电荷泵输出，并且将第一飞跨电容器318的第二终端318B去耦使得第一飞跨电容器318的第二终端318B相对于地极浮动。结果，在μC电荷泵电路262A的第二操作相位（相位2）期间，μC电荷泵电路262A将电荷递送至μC电荷泵输出电容器357C_{μC_OUT}。

如在图20A中所进一步描绘的，在μC电荷泵电路262A的第三操作相位（相位3）期间，当μC电荷泵电路262A构造为在4/3xV_BAT模式下操作时，μC电荷泵电路262A的开关构造为将第二飞跨电容器320的第一终端320A耦合至供给输入24（V_BAT），将第二飞跨电容器320的第二终端320B耦合至第一飞跨电容器318的第一终端318A，并且将第一飞跨电容器318的第二终端318B耦合至地极。另外，在μC电荷泵电路262A的第三操作相位（相位3）期间，μC电荷泵输出从第一飞跨电容器318、第二飞跨电容器以及供给输入24（V_BAT)去耦，使得先前存储在μC电荷泵输出电容器357C_{μC_OUT}将电流发源到μC电荷泵输出。

相应地，返回到表2，当μC电荷泵电路262A构造为在4/3xV_BAT模式下操作时，第一开关322（SW1）构造为在μC电荷泵电路262A的第一操作相位（相位1）期间闭合，第二开关324（SW2）构造为在μC电荷泵电路262A的第二操作相位（相位2）期间闭合，第三开关326（SW3）构造为在μC电荷泵电路262A的第三操作相位（相位3）期间闭合，第四开关328（SW4）构造为在μC电荷泵电路262A的第三操作相位（相位3）期间闭合，第五开关330（SW5）构造为在μC电荷泵电路262A的第一操作相位（相位1）期间闭合，并且第六开关332（SW6）构造为在μC电荷泵电路262A的第二操作相位（相位2）期间闭合。否则，μC电荷泵控制电路316A构造第一开关322（SW1）、第二开关324（SW2）、第三开关326（SW3）、第四开关328（SW4）、第五开关330（SW5）、第六开关332（SW6）、第七开关334（SW7）、第八开关336（SW8）和第九开关338（SW9）打开。结果，μC电荷泵输出提供大体等于4/3xV_BAT的μC电荷泵输出电压V_{μC_OUT}。

作为在图19A中所描绘的μC电荷泵电路262A的操作的另一实例，μC电荷泵电路262A可构造为通过将μC电荷泵的操作比μBB_RATIO设定为3/2而在3/2xV_BAT模式下操作。当将μC电荷泵的操作比μBB_RATIO设定为3/2时，μC电荷泵电路262A可根据μC电荷泵时钟276在第一操作相位（相位1）和第二操作相位（相位2）中操作。图20B描绘了在第一操作相位（相位1）和第二操作相位（相位2）期间μC电荷泵电路262A的“有效”电路拓扑结构。

例示性地，如在图20B中所描绘的，在μC电荷泵电路262A的第一操作相位（相位1）期间，当μC电荷泵电路262A构造为在3/2xV_BAT模式下操作时，μC电荷泵电路262A的开关构造为将第一飞跨电容器318的第二终端318B和第二飞跨电容器320的第二终端320B耦合至供给输入24（V_BAT），将第一飞跨电容器318的第一终端318A和第二飞跨电容器320的第一终端320A耦合至μC电荷泵输出。结果，在μC电荷泵电路262A的第一操作相位（相位1）期间，μC电荷泵电路262A将电荷从供给输入24（V_BAT),、第一飞跨电容器318以及第二飞跨电容器320递送至μC电荷泵输出电容器357C_{μC_OUT}。

如在图20B中所进一步描绘的，在μC电荷泵电路262A的第二操作相位（相位2）期间，当μC电荷泵电路262A构造为在3/2xV_BAT模式下操作时，μC电荷泵电路262A的开关构造为将第二飞跨电容器320的第一终端320A耦合至供给输入24（V_BAT），将第二飞跨电容器320的第二终端320B耦合至第一飞跨电容器318的第一终端318A，并且将第一飞跨电容器318的第二终端318B耦合至地极，以便从供给输入24（V_BAT)对第一飞跨电容器318和第二飞跨电容器320充电。

相应地，在图20B中所描绘的μC电荷泵电路262A的第二操作相位（相位2）期间，μC电荷泵输出从第一飞跨电容器318、第二飞跨电容器以及供给输入24（V_BAT)去耦，使得先前存储在μC电荷泵输出电容器357C_{μC_OUT}中的电荷将电流发源到μC电荷泵输出。

相应地，返回到表2，当μC电荷泵电路262A构造为在3/2xV_BAT模式下操作时，第二开关324（SW2）构造为在μC电荷泵电路262A的第一操作相位（相位1）期间闭合，第三开关326（SW3）构造为在μC电荷泵电路262A的第二操作相位（相位3）期间闭合，第四开关328（SW4）构造为在μC电荷泵电路262A的第二操作相位（相位2）期间闭合，第五开关330（SW5）构造为在μC电荷泵电路262A的第一操作相位（相位1）期间闭合，并且第八开关336（SW8）构造为在μC电荷泵电路262A的第一操作相位（相位1）期间闭合。否则，μC电荷泵控制电路316B构造第一开关322（SW1）、第二开关324（SW2）、第三开关326（SW3）、第四开关328（SW4）、第五开关330（SW5）、第六开关332（SW6）、第七开关334（SW7）、第八开关336（SW8）和第九开关338（SW9）打开。结果，μC电荷泵输出提供大体等于3/2xV_BAT的μC电荷泵输出电压V_{μC_OUT}。

μC电荷泵电路262A也可构造为通过将μC电荷泵的操作比μBB_RATIO设定为1而在1xV_BAT模式下操作。当将μC电荷泵的操作比μBB_RATIO设定为1时，μC电荷泵电路262A具有一个操作相位，相位1。图20C描绘了当μC电荷泵电路262A构造为在1xV_BAT模式下操作时在第一操作相位（相位1）期间μC电荷泵电路262A的“有效”电路拓扑结构。

如在图20C中所描绘的，在μC电荷泵电路262A的第一操作相位（相位1）期间，当μC电荷泵电路262A构造为在1xV_BAT模式下操作时，μC电荷泵电路262A的开关构造为将第二飞跨电容器320的第一终端320A耦合至供给输入24（V_BAT)，将第二飞跨电容器320的第二终端320B耦合至第一飞跨电容器318的第一终端318A，并且将第一飞跨电容器318的第二终端318B耦合至地极以便从供给输入24（V_BAT)对第一飞跨电容器318和第二飞跨电容器320充电。另外，供给输入24（V_BAT)耦合至μC电荷泵输出，使得电荷直接从供给输入24（V_BAT)递送至μC电荷泵输出电容器357C_{μC_OUT}。

结果，在表2中所示，第一开关322（SW1）、第二开关324（SW2）、第三开关326（SW3）、第四开关328（SW4）、第五开关330（SW5）、第六开关332（SW6）、第七开关334（SW7）、第八开关336（SW8）和第九开关338（SW9）的开关状态没有随着时间而改变。相应地，当μC电荷泵电路262A构造为在1xV_BAT模式下操作时，第一开关322（SW1）构造为始终打开，第二开关324（SW2）构造为始终打开，第三开关326（SW3）构造为始终打开，第四开关328（SW4）构造为始终打开，第五开关330（SW5）构造为始终打开，第六开关332（SW6）构造为始终打开，第七开关334（SW7）构造为始终打开，第八开关336（SW8）构造为始终打开，并且第九开关338（SW9）构造为始终闭合。结果，由于闭合第九开关338（SW9）将供给输入24（V_BAT)耦合至μC电荷泵输出，因此μC电荷泵输出产生大体等于1xV_BAT的μC电荷泵输出电压V_{μC_OUT}。

图19B描绘了作为μC电荷泵电路262B的图18A-D的μC电荷泵电路262的另一实例实施例。类似于图19A的μC电荷泵电路262A，μC电荷泵电路262B可构造为基于μC电荷泵电路262B的操作模式在μC电荷泵输出产生μC电荷泵输出电压V_{μC_OUT}。然而，不同于μC电荷泵电路262A，μC电荷泵电路262B可构造为“升压”或“降压”供给输入24（V_BAT)，以在μC电荷泵输出产生μC电荷泵输出电压V_{μC_OUT}。作为实例，μC电荷泵电路262B的操作模式可包括OFF模式、1/4xV_BAT模式、1/3xV_BAT模式、1/2xV_BAT模式、2/3xV_BAT模式、1xV_BAT模式、4/3xV_BAT模式以及3/2xV_BAT模式，其中μC电荷泵电路262B的每种操作模式对应于μC电荷泵的特定操作比μBB_RATIO。表3以列表形式示出了μC电荷泵电路262B的操作模式、μC电荷泵的操作比μBB_RATIO以及在μC电荷泵输出大体产生的μC电荷泵输出电压V_{μC_OUT}之间的关系。

现在将描述μC电荷泵电路262B的操作模式。作为实例，当μC电荷泵电路262B构造为在OFF模式下操作时，μC电荷泵电路262B停用并且μC电荷泵输出浮动。当μC电荷泵电路262B构造为在1/4xV_BAT模式下操作时，μC电荷泵电路262B构造为产生大体等于1/4x供给输入24（VBAT)的μC电荷泵输出电压V_{μC_OUT}。当μC电荷泵电路262B构造为在1/3xV_BAT模式下操作时，μC电荷泵电路262B构造为产生大体等于1/3xV_BAT的μC电荷泵输出电压V_{μC_OUT}。当μC电荷泵电路262B构造为在1/2xV_BAT模式下操作时，μC电荷泵电路262B构造为产生大体等于1/2xV_BAT的μC电荷泵输出电压V_{μC_OUT}。当μC电荷泵电路262B构造为在2/3xV_BAT模式下操作时，μC电荷泵电路262B构造为产生大体等于2/3xV_BAT的μC电荷泵输出电压V_{μC_OUT}。当μC电荷泵电路262B构造为在1xV_BAT模式下操作时，μC电荷泵电路262B构造为产生大体等于1xV_BAT的μC电荷泵输出电压V_{μC_OUT}。当μC电荷泵电路262B构造为在4/3xV_BAT模式下操作时，μC电荷泵电路262B构造为产生大体等于4/3xV_BAT的μC电荷泵输出电压V_{μC_OUT}。并且，当μC电荷泵电路262B构造为在3/2xV_BAT模式下操作时，μC电荷泵电路262B构造为产生大体等于3/2xV_BAT的μC电荷泵输出电压V_{μC_OUT}。

μC电荷泵电路262B可包括μC电荷泵控制电路316B、具有第一终端358A和第二终端358B的第一飞跨电容器358、具有第一终端360A和第二终端360B的第二飞跨电容器360、第一开关362（SW1）、第二开关364（SW2）、第三开关366（SW3）、第四开关368（SW4）、第五开关370（SW5）、第六开关372（SW6）、第七开关374（SW7）、第八开关376（SW8）、第九开关378（SW9）、第十开关380（SW10）、第十一开关382（SW11）、第十二开关384（SW12）以及第十三开关386（SW13）。μC电荷泵电路262B的多个开关的每一个可以是利用场效应晶体管、基于绝缘体在半导体上的晶体管或基于双极的晶体管或其组合实施的基于固态的开关。μC电荷泵电路262B的多个开关的每一个可以是固态传输门。作为另一实例，μC电荷泵电路262B的多个开关的每一个可以基于GaN处理。选择性地，μC电荷泵电路262B的多个开关的每一个可以是微型机电系统（MEMS）接触型开关。

如在图19B中所描绘的，第一开关362（SW1）可耦合在第一飞跨电容器358的第一终端358A与供给输入24（V_BAT）之间。第一开关362（SW1）可包括构造为接收来自μC电荷泵控制电路316B的第一开关控制信号388的第一开关控制输入，其中第一开关控制信号388基于μC电荷泵电路262B的操作模式可操作地打开和闭合第一开关362（SW1）。第二开关364（SW2）可包括构造为接收来自μC电荷泵控制电路316B的第二开关控制信号390的第二开关控制输入，其中第二开关控制信号390基于μC电荷泵电路262B的操作模式可操作地打开和闭合第二开关364（SW2）。第二开关364（SW2）可耦合在第一飞跨电容器358的第一终端358A与μC电荷泵输出之间。第三开关366（SW3）可包括构造为接收来自μC电荷泵控制电路316B的第三开关控制信号392的第三开关控制输入，其中第三开关控制信号392基于μC电荷泵电路262B的操作模式可操作地打开和闭合第三开关366（SW3）。第三开关366（SW3）可耦合在第一飞跨电容器358的第二终端358B与地极之间。第四开关368（SW4）可包括构造为接收来自μC电荷泵控制电路316B的第四开关控制信号394的第四开关控制输入，其中第四开关控制信号394基于μC电荷泵电路262B的操作模式可操作地打开和闭合第四开关368（SW4）。第四开关368（SW4）可耦合在第一飞跨电容器358的第二终端358B与μC电荷泵输出之间。第五开关370（SW5）可包括构造为接收来自μC电荷泵控制电路316B的第五开关控制信号396的第五开关控制输入，其中第五开关控制信号396基于μC电荷泵电路262B的操作模式可操作地打开和闭合第五开关370（SW5）。第五开关370（SW5）可耦合在第一飞跨电容器358的第二终端358B与第二飞跨电容器360的第一终端360A之间。第六开关372（SW6）可包括构造为接收来自μC电荷泵控制电路316B的第六开关控制信号398的第六开关控制输入，其中第六开关控制信号398基于μC电荷泵电路262B的操作模式可操作地打开和闭合第六开关372（SW6）。第六开关372（SW6）可耦合在第二飞跨电容器360的第一终端360A与供给输入24（V_BAT)之间。第七开关374（SW7）可包括构造为接收来自μC电荷泵控制电路316B的第七开关控制信号400的第七开关控制输入，其中第七开关控制信号400基于μC电荷泵电路262B的操作模式可操作地打开和闭合第七开关374（SW7）。第七开关374（SW7）可耦合在第二飞跨电容器360的第一终端360A与μC电荷泵输出之间。第八开关376（SW8）可包括构造为接收来自μC电荷泵控制电路316B的第八开关控制信号402的第八开关控制输入，其中第八开关控制信号402基于μC电荷泵电路262B的操作模式可操作地打开和闭合第八开关376（SW8）。第八开关376（SW8）可耦合在第二飞跨电容器360的第二终端360B与地极之间。第九开关378（SW9）可包括构造为接收来自μC电荷泵控制电路316B的第九开关控制信号404的第九开关控制输入，其中第九开关控制信号404基于μC电荷泵电路262B的操作模式可操作地打开和闭合第九开关378（SW9）。第九开关378（SW9）可耦合在第二飞跨电容器360的第二终端360B与μC电荷泵输出之间。第十开关380（SW10）可包括构造为接收来自μC电荷泵控制电路316B的第十开关控制信号406的第十开关控制输入，其中第十开关控制信号406基于μC电荷泵电路262B的操作模式可操作地打开和闭合第十开关380（SW10）。第十开关380（SW10）可耦合在第一飞跨电容器358的第一终端358A与第二飞跨电容器360的第一终端360A之间。第十一开关382（SW11）可包括构造为接收来自μC电荷泵控制电路316B的第十一开关控制信号408的第十一开关控制输入，其中第十一开关控制信号408基于μC电荷泵电路262B的操作模式可操作地打开和闭合第十一开关382（SW11）。第十一开关382（SW11）可耦合在第一飞跨电容器358的第二终端358B与供给输入24（V_BAT)之间。第十二开关384（SW12）可包括构造为接收来自μC电荷泵控制电路316B的第十二开关控制信号410的第十二开关控制输入，其中第十二开关控制信号410基于μC电荷泵电路262B的操作模式可操作地打开和闭合第十二开关384（SW12）。第十二开关384（SW12）可耦合在第二飞跨电容器360的第二终端360B与供给输入24（V_BAT)之间。第十三开关386（SW13）可包括构造为接收来自μC电荷泵控制电路316B的第十三开关控制信号412的第十二开关控制输入，其中第十三开关控制信号412基于μC电荷泵电路262B的操作模式可操作地打开和闭合第十三开关386（SW13）。第十三开关386（SW13）可耦合在第一飞跨电容器358的第二终端358B第二飞跨电容器360的第二终端360B之间。尽管在图19B中未描绘，但μC电荷泵电路262B的某些实施例可进一步包括耦合至μC电荷泵输出的μC电荷泵输出电容器357C_{μC_OUT}，以便如先前相对于μC电荷泵电路262A的操作所描述的，存储从供给输入24（V_BAT)转移到μC电荷泵输出的电荷或可发源先前转移到μC电荷泵输出的电荷。

类似于μC电荷泵电路262A，μC电荷泵电路262B可构造为基于与各个操作模式相对应的μC电荷泵的操作比μBB_RATIO的选择而在各个操作模式中操作。此外，类似于表2，表4提供了μC电荷泵的操作比μBB_RATIO、操作相位以及第一开关362（SW1）、第二开关364（SW2）、第三开关366（SW3）、第四开关368（SW4）、第五开关370（SW5）、第六开关372（SW6）、第七开关374（SW7）、第八开关376（SW8）、第九开关378（SW9）、第十开关380（SW10）、第十一开关382（SW11）、第十二开关384（SW12）以及第十三开关386（SW13）的开关状态（打开或关闭）之间的关系。

表4

类似于表2，在表4中，“相位1”指示在μC电荷泵电路262B的第一操作相位期间所识别的开关的开关状态（打开或闭合）为闭合。“相位2”指示在μC电荷泵电路262B的第二操作相位期间所识别的开关的开关状态（打开或闭合）为闭合。“相位3”指示在μC电荷泵电路262B的第三操作相位期间所识别的开关的开关状态（打开或闭合）为闭合。“打开”指示在μC电荷泵电路262B的所有操作相位期间所识别的开关的开关状态（打开或闭合）为打开。

类似于μC电荷泵控制电路316A，在图18A-D中所描绘的控制器50可经由μC电荷泵控制总线278构造μC电荷泵控制电路316B以通过设定μC电荷泵电路262B的μC电荷泵的操作比μBB_RATIO来在如表3中所示的操作模式之一中操作。同样类似于μC电荷泵控制电路316A，μC电荷泵控制电路316B将对应于μC电荷泵的操作比μBB_RATIO的选择的一个或多个参数局部存储在μC电荷泵控制电路316B中。

作为实例，类似于μC电荷泵电路262A，μC电荷泵电路262B可构造为通过将μC电荷泵的操作比μBB_RATIO设定为OFF而在OFF模式下操作。当将μC电荷泵的操作比μBB_RATIO设定为OFF时，第一开关362（SW1）构造为始终打开，第二开关364（SW2）构造为始终打开，第三开关366（SW3）构造为始终打开，第四开关368（SW4）构造为始终打开，第五开关370（SW5）构造为始终打开，第六开关372（SW6）构造为始终打开，第七开关374（SW7）构造为始终打开，第八开关376（SW8）构造为始终打开，第九开关378（SW9）构造为始终打开，第十开关380（SW10）构造为始终打开，第十一开关382（SW11）构造为始终打开，第十二开关384（SW12）构造为始终打开，并且第十三开关386（SW13）构造为始终打开。相应地，当μC电荷泵电路262A构造为在OFF模式下操作时，在μC电荷泵输出的μC电荷泵输出电压V_{μC_OUT}相对于地极浮动。

同样类似于μC电荷泵电路262A，μC电荷泵电路262B可构造为通过将μC电荷泵的操作比μBB_RATIO设定为3/2而在3/2xV_BAT模式下操作。如在表4中所指示的，类似于μC电荷泵电路262A的操作，当将μC电荷泵的操作比μBB_RATIO设定为3/2时，μC电荷泵电路262B可根据μC电荷泵时钟276在第一操作相位（相位1）、第二操作相位（相位2）中操作。

相应地，如在表4中所指示的，当μC电荷泵电路262B构造为在3/2xV_BAT模式下操作时，第一开关362（SW1）、第五开关370（SW5）以及第八开关376（SW8）构造为当μC电荷泵电路262B在第一操作相位（相位1）中操作时闭合。另外，第二开关364（SW2）、第七开关374（SW7）、第十一开关382（SW11）、第十二开关384（SW12）构造为当μC电荷泵电路262B在第二操作相位（相位2）中操作时闭合。否则，第一开关362（SW1）、第二开关364（SW2）、第三开关366（SW3）、第四开关368（SW4）、第五开关370（SW5）、第六开关372（SW6）、第七开关374（SW7）、第八开关376（SW8）、第九开关378（SW9）、第十开关380（SW10）、第十一开关382（SW11）、第十二开关384（SW12）以及第十三开关386（SW13）构造为打开。结果，当μC电荷泵电路262B构造为在3/2xV_BAT模式中操作时μC电荷泵输出提供大体等于3/2xV_BAT的μC电荷泵输出电压V_{μC_OUT}。

同样类似于μC电荷泵电路262A，μC电荷泵电路262B可构造为通过将μC电荷泵的操作比μBB_RATIO设定为4/3而在4/3xV_BAT模式下操作。如在表4中所指示的，类似于μC电荷泵电路262A的操作，当将μC电荷泵的操作比μBB_RATIO设定为4/3时，μC电荷泵电路262B可根据μC电荷泵时钟276在第一操作相位（相位1）、第二操作相位（相位2）、第三操作相位（相位3）中操作。

相应地，如在表4中所指示的，当μC电荷泵电路262B构造为在4/3xV_BAT模式下操作时，第一开关362（SW1）、第五开关370（SW5）以及第八开关376（SW8）构造为当μC电荷泵电路262B在第一操作相位（相位1）中操作时闭合。另外，第二开关364（SW2）、第六开关372（SW6）、第十三开关386（SW13）构造为当μC电荷泵电路262B在第二操作相位（相位2）中操作时闭合。同样地，第七开关374（SW7）和第十二开关384（SW12）构造为当μC电荷泵电路262B在第三操作相位（相位3）中操作时闭合。否则，第一开关362（SW1）、第二开关364（SW2）、第三开关366（SW3）、第四开关368（SW4）、第五开关370（SW5）、第六开关372（SW6）、第七开关374（SW7）、第八开关376（SW8）、第九开关378（SW9）、第十开关380（SW10）、第十一开关382（SW11）、第十二开关384（SW12）以及第十三开关386（SW13）构造为打开。结果，当μC电荷泵电路262B构造为在4/3xV_BAT模式中操作时μC电荷泵输出提供大体等于4/3xV_BAT的μC电荷泵输出电压V_{μC_OUT}。

同样类似于μC电荷泵电路262A，μC电荷泵电路262B可构造为通过将μC电荷泵的操作比μBB_RATIO设定为1而在1xV_BAT模式下操作。如在表4中所指示的，类似于μC电荷泵电路262A的操作，当将μC电荷泵的操作比μBB_RATIO设定为1时，因为开关静态地切换为在供给输入24（V_BAT)与μC电荷泵输出之间提供最小阻抗的构造，因此μC电荷泵电路262B仅在第一操作相位（相位1）中操作。换句话说，当μC电荷泵电路262B构造为在1xV_BAT模式下操作时，所指示的开关的开关状态保持在打开状态或闭合状态并且不会随着时间而改变。提供选择性地接通各种开关以在供给输入24（V_BAT)与μC电荷泵输出之间形成并联路径来提供最小阻抗。有利地，并联路径降低了跨越μC电荷泵电路262B的开关两端看到的电压降并且减小了来自电池20的功率消耗。然而，为了与μC电荷泵电路262B的其他操作模式的一致性，μC电荷泵电路262B当构造为在1xV_BAT模式中操作时的操作被描述为仅在第一操作相位（相位1）中操作。

相应地，如在表4中所指示的，当μC电荷泵电路262B构造为在1xV_BAT模式下操作时，第一开关362（SW1）、第二开关364（SW2）、第四开关368（SW4）、第六开关372（SW6）、第七开关374（SW7）、第九开关378（SW9）、第十一开关382（SW11）、第十二开关384（SW12）构造为闭合。另外，第三开关366（SW3）、第五开关370（SW5）、第八开关376（SW8）、第十开关380（SW10）以及第十三开关386（SW13）构造为打开。结果，当μC电荷泵电路262B构造为在1xV_BAT模式中操作时μC电荷泵输出提供大体等于1xV_BAT的μC电荷泵输出电压V_{μC_OUT}。

同样类似于μC电荷泵电路262A，μC电荷泵电路262B可构造为通过将μC电荷泵的操作比μBB_RATIO设定为OFF而在OFF模式下操作。当μC电荷泵电路262B构造为在OFF模式下操作时，μC电荷泵电路262B停用并且μC电荷泵输出浮动。如表4所指示的，当μC电荷泵电路262B构造为在OFF模式中操作时，μC电荷泵控制电路316B将第一开关362（SW1）、第二开关364（SW2）、第三开关366（SW3）、第四开关368（SW4）、第五开关370（SW5）、第六开关372（SW6）、第七开关374（SW7）、第八开关376（SW8）、第九开关378（SW9）、第十开关380（SW10）、第十一开关382（SW11）、第十二开关384（SW12）以及第十三开关386（SW13）构造为打开。相应地，当μC电荷泵电路262B构造为在OFF模式下操作时，在μC电荷泵输出的μC电荷泵输出电压V_{μC_OUT}相对于地极浮动。

不同于μC电荷泵电路262A，μC电荷泵电路262B可构造为在1/4xV_BAT模式、1/3xV_BAT模式、1/2xV_BAT模式以及2/3xV_BAT模式中操作。

μC电荷泵电路262B可构造为通过将μC电荷泵的操作比μBB_RATIO设定为2/3而在2/3xV_BAT模式下操作。如在表4中所指示的，当μC电荷泵电路262B构造为在2/3xV_BAT模式下操作时，μC电荷泵控制电路316B将第一开关362（SW1）、第四开关368（SW4）、第六开关372（SW6）以及第九开关378（SW9）构造为当μC电荷泵电路262B在第一操作相位（相位1）中操作时闭合。另外，μC电荷泵控制电路316B将第二开关364（SW2）、第五开关370（SW5）以及第八开关376（SW8）构造为当μC电荷泵电路262B在第二操作相位（相位2）中操作时闭合。否则，μC电荷泵控制电路316B将第一开关362（SW1）、第二开关364（SW2）、第三开关366（SW3）、第四开关368（SW4）、第五开关370（SW5）、第六开关372（SW6）、第七开关374（SW7）、第八开关376（SW8）、第九开关378（SW9）、第十开关380（SW10）、第十一开关382（SW11）、第十二开关384（SW12）以及第十三开关386（SW13）构造为打开。结果，当μC电荷泵电路262B构造为在2/3xV_BAT模式中操作时μC电荷泵输出提供大体等于2/3xV_BAT的μC电荷泵输出电压V_{μC_OUT}。

μC电荷泵电路262B可构造为通过将μC电荷泵的操作比μBB_RATIO设定为1/2而在1/2xV_BAT模式下操作。如在表4中所指示的，当μC电荷泵电路262B构造为在1/2xV_BAT模式下操作时，μC电荷泵控制电路316B将第一开关362（SW1）、第四开关368（SW4）、第六开关372（SW6）以及第九开关378（SW9）构造为当μC电荷泵电路262B在第一操作相位（相位1）中操作时闭合。另外，μC电荷泵控制电路316B将第二开关364（SW2）、第三开关366（SW3）、第七开关374（SW7）以及第八开关376（SW8）构造为当μC电荷泵电路262B在第二操作相位（相位2）中操作时闭合。否则，μC电荷泵控制电路316B将第一开关362（SW1）、第二开关364（SW2）、第三开关366（SW3）、第四开关368（SW4）、第五开关370（SW5）、第六开关372（SW6）、第七开关374（SW7）、第八开关376（SW8）、第九开关378（SW9）、第十开关380（SW10）、第十一开关382（SW11）、第十二开关384（SW12）以及第十三开关386（SW13）构造为打开。结果，当μC电荷泵电路262B构造为在1/2xV_BAT模式中操作时μC电荷泵输出提供大体等于1/2xV_BAT的μC电荷泵输出电压V_{μC_OUT}。

μC电荷泵电路262B可构造为通过将μC电荷泵的操作比μBB_RATIO设定为1/3而在1/3xV_BAT模式下操作。如在表4中所指示的，当μC电荷泵电路262B构造为在1/3xV_BAT模式下操作时，μC电荷泵控制电路316B将第一开关362（SW1）、第五开关370（SW5）以及第九开关378（SW9）构造为当μC电荷泵电路262B在第一操作相位（相位1）中操作时闭合。另外，μC电荷泵控制电路316B将第二开关364（SW2）、第三开关366（SW3）、第七开关374（SW7）以及第八开关376（SW8）构造为当μC电荷泵电路262B在第二操作相位（相位2）中操作时闭合。否则，μC电荷泵控制电路316B将第一开关362（SW1）、第二开关364（SW2）、第三开关366（SW3）、第四开关368（SW4）、第五开关370（SW5）、第六开关372（SW6）、第七开关374（SW7）、第八开关376（SW8）、第九开关378（SW9）、第十开关380（SW10）、第十一开关382（SW11）、第十二开关384（SW12）以及第十三开关386（SW13）构造为打开。结果，当μC电荷泵电路262B构造为在1/3xV_BAT模式中操作时μC电荷泵输出提供大体等于1/3xV_BAT的μC电荷泵输出电压V_{μC_OUT}。

μC电荷泵电路262B可构造为通过将μC电荷泵的操作比μBB_RATIO设定为1/4而在1/4xV_BAT模式下操作。类似于μC电荷泵电路262A的操作，当μC电荷泵电路262A构造为在1/4xV_BAT模式下操作时，μC电荷泵电路262B可包括第一操作相位（相位1）、第二操作相位（相位2）、第三操作相位（相位3）。如在表4中所指示的，当μC电荷泵电路262B构造为在1/4xV_BAT模式下操作时，μC电荷泵控制电路316B将第一开关362（SW1）、第五开关370（SW5）以及第九开关378（SW9）构造为当μC电荷泵电路262B在第一操作相位（相位1）中操作时闭合。μC电荷泵控制电路316B将第七开关374（SW7）和第八开关376（SW8）构造为当μC电荷泵电路262B在第二操作相位（相位2）中操作时闭合。μC电荷泵控制电路316B将第三开关366（SW3）和第九开关378（SW9）构造为当μC电荷泵电路262B在第三操作相位（相位3）中操作时闭合。否则，μC电荷泵控制电路316B将第一开关362（SW1）、第二开关364（SW2）、第三开关366（SW3）、第四开关368（SW4）、第五开关370（SW5）、第六开关372（SW6）、第七开关374（SW7）、第八开关376（SW8）、第九开关378（SW9）、第十开关380（SW10）、第十一开关382（SW11）、第十二开关384（SW12）以及第十三开关386（SW13）构造为打开。结果，当μC电荷泵电路262B构造为在1/4xV_BAT模式中操作时μC电荷泵输出提供大体等于1/4xV_BAT的μC电荷泵输出电压V_{μC_OUT}。

图21描绘了允许图18A-D中所描绘的控制器50在线性RF功率放大器发送数据突发之前选择性地构造μC电荷泵的方法1000。相应地，将继续参考图18A-D完成方法1000的描述。

在发送数据突发之前，伪包络线跟随器功率管理系统10C-F可构造μC电荷泵电路262和V_OFFSET环电路41A-B以便提供在发送数据突发期间足以对线性RF功率放大器的供电的功率放大器供给电压V_CC。相应地，在启动线性RF功率放大器发送数据之前，控制器50可确定待发送信号的预期包络线特性。实例数据发送可发生在突发发送时隙中。为了确定待发送信号的预期包络线特性，控制器50可考虑数据率的影响、信道的带宽和/或调制的类型。调制的实例类型可包括，但不限于，正交移相键（QPSK）或正交调幅（QAM）。选择性地，或另外，控制器50可确定和考虑待由功率放大器产生的波形的最大值-平均值比特性。

基于待由功率放大器发送的信号的预期包络线特性和电池电压V_BAT，控制器50可构造为确定μC电荷泵的最小操作比uBB_{RATIO_MIN}（步骤1002）。为了确定μC电荷泵的最小操作比uBB_{RATIO_MIN}，控制器使用待发送信号的预期包络线特性来确定功率放大器供给电压的预期峰峰摆动V_{CC_PKPK}，并且获得存在于供给输入24（V_BAT)的电池的电压电平。功率放大器供给电压的预期峰峰摆动V_{CC_PKPK}代表在发送数据期间控制器50预期将在功率放大器供给电压V_CC上产生的电压的动态范围。有效地，功率放大器供给电压的预期峰峰摆动V_{CC_PKPK}等于在数据发送期间控制器50预期将在功率放大器供给电压V_CC上产生的最大预期功率放大器供给电压V_{CC_MAX}与最小预期功率放大器供给电压V_{CC_MIN}之差。

除了功率放大器供给电压的预期峰峰摆动V_{CC_PKPK}之外，控制器也可考虑并联放大器35的切换元件的最小净空电压V_HEADROOM。作为实例，参考图12E-F，控制器50可考虑对于第一切换元件SW_1A214和第二切换元件SW_1B216的最小净空电压V_HEADROOM。另外，在某些实施例中，控制器50可逐个考虑对于切换元件（SW_1A214和SW_1B216）的每一个的最小净空。作为实例，对于第一切换元件SW_1A214是PFET器件的的情况，控制器50可使用最小PFET净空电压V_{HEADROOM_P}来确定μC电荷泵的操作比uBB_RATIO。在第二切换元件SW_1B216是NFET器件的情况下，控制器50可使用最小NFET净空电压V_{HEADROOM_N}来确定μC电荷泵的操作比uBB_RATIO。

相应地，在一般情况下，控制器50可确定μC电荷泵的最小操作比uBB_{RATIO_MIN}，如以下方程（1）所示：

（1）uBB_{RATIO_MIN}=[V_{CC_PKPK}+V_{HEADROOM_N}+V_{HEADROOM_P})/V_BAT

基于μC电荷泵的最小操作比uBB_{RATIO_MIN}，控制器50可构造为选择大于μC电荷泵的最小操作比uBB_{RATIO_MIN}的μC电荷泵的操作比uBB_RATIO（步骤1004）。如表1和表3所指示的，μC电荷泵的操作比uBB_RATIO的有效数值取决于μC电荷泵电路262的实施例。作为实例，如表1中所示，在图19A中所描绘的μC电荷泵电路262A的实施例提供了若干操作模式，其中每种操作模式与μC电荷泵的操作比uBB_RATIO相关联。同样地，如表3中所示，在图19B中所描绘的μC电荷泵电路262B的实例实施例提供了许多操作模式，其中每种操作模式与μC电荷泵的操作比uBB_RATIO相关联。根据μC电荷泵的最小操作比uBB_{RATIO_MIN}的所计算数值，控制器50初始选择比μC电荷泵的最小操作比uBB_{RATIO_MIN}大的μC电荷泵电路262的μC电荷泵最小有效的操作比uBB_RATIO。作为实例，在μC电荷泵电路262类似于图19B（表3）的μC电荷泵电路262B的情况下，如果μC电荷泵的最小操作比uBB_{RATIO_MIN}大于1/4但小于1/3，则控制器初始将μC电荷泵的操作比uBB_RATIO选择为1/3。

其后，控制器50可构造为基于由控制器50选择的μC电荷泵的μC电荷泵的操作比uBB_RATIO计算将跨越耦合器件两端产生的偏移电压V_OFFSET的预期数值V_{OFFSET_EXPECTED}（步骤1006）。可如以下方程（2）所示计算偏移电压的预期数值V_{OFFSET_EXPECTED}：

（2）V_{OFFSET_EXPECTED}=V_{CC_PKPK}–V_BATxuBB_RATIO+V_{HEADROOM_P}

其后，控制器50可构造为判断将跨越耦合器件两端产生的偏移电压的预期数值V_{OFFSET_EXPECTED}是否大于零，V_{OFFSET_EXPECTED}>0（步骤1008）。在方法1000的某些选择性实施例中，控制器50可判断将跨越耦合器件两端产生的偏移电压的预期数值V_{OFFSET_EXPECTED}是否大于最小偏移电压V_{OFFSET_MIN}，其中是最小偏移电压V_{OFFSET_MIN}可构造的参数。在方法1000的此实例实施例中，将理解最小偏移电压V_{OFFSET_MIN}为零。

如果将跨越耦合器件两端产生的偏移电压V_OFFSET的预期数值小于零，V_{OFFSET_EXPECTED}<0，则控制器50将μC电荷泵的操作比uBB_RATIO的数值增加到对于μC电荷泵电路262可获得的μC电荷泵的操作比uBB_RATIO的下一个最高数值（步骤1010）。例如，在μC电荷泵电路262类似于图19B的μC电荷泵电路262B的情况下，如果μC电荷泵电路262B的μC电荷泵的操作比uBB_RATIO的初始确定的数值为1/3，则控制器50将μC电荷泵的操作比uBB_RATIO的数值增大至1/2。其后，方法1000返回到步骤1008以使用μC电荷泵的操作比uBB_RATIO的新数值重新计算偏移电压的预期数值V_{OFFSET_EXPECTED}。此过程继续直到控制器50识别到V_{OFFSET_EXPECTED}>0的μC电荷泵电路262的μC电荷泵的操作比uBB_RATIO的最小数值为止。

在识别到V_{OFFSET_EXPECTED}>0的μC电荷泵电路262的μC电荷泵的操作比uBB_RATIO的最小数值之后，控制器选择μC电荷泵的操作比uBB_RATIO作为将在线性RF功率放大器发送数据期间使用的μC电荷泵的所选操作比uBB_{RATIO_SEL}（步骤1012）。经由μC电荷泵控制总线278，控制器50构造μC电荷泵电路262以基于μC电荷泵的所选操作比uBB_{RATIO_SEL}在μC电荷泵输出上产生μC电荷泵输出电压V_{μC_OUT}（步骤1014）。

其后，在方法1000的某些实施例中，当μC电荷泵电路262使用μC电荷泵的所选操作比uBB_{RATIO_SEL}时，控制器50构造V_OFFSET环电路41A-B以产生大体等于用于目标偏移电压的预期数值V_{OFFSET_EXPECTED}的偏移电压V_OFFSET（步骤1016）。相应地，当μC电荷泵电路262构造为使用μC电荷泵的所选操作比uBB_{RATIO_SEL}操作时，控制器50可构造为计算预期目标偏移电压V_{OFFSET_TARGET_EXPECTED}的数值。可如以下方程（3）所示计算目标偏移电压V_{OFFSET_TARGET_EXPECTED}的数值：

(3)V_{OFFSET_TARGET_EXPECTED}=V_{CC_PKPK}–V_BATxuBB_{RATIO_SEL}+V_{HEADROOM_P}

其后，控制器50可构造为使用预期目标偏移电压V_{OFFSET_TARGET_EXPECTED}的数值来确定待被提供到V_OFFSET环电路41A-B的参数数值V_{OFFSET_TARGET}。经由μC电荷泵控制总线278，控制器50向V_OFFSET环电路41A-B提供V_{OFFSET_TARGET}参数。

将继续参考图18B和18D描述在图22中所描绘的方法1100。方法1100提供了在图18B和18D中所描述的V_OFFSET环电路41B的构造，以在开始线性RF功率放大器22（图1A-B）在发送时隙中发送数据突发之前，将耦合电路18的预充电时间段最小化到期望的偏移电压V_OFFSET。作为实例，在开始发送数据突发之前，控制器50可判断耦合在并联放大器输出32A与功率放大器供给电压V_CC之间的耦合电路18是否需要在启动射频功率放大器的发送之前进行预充电（步骤1102）。例示性地，控制器50可判断待发送的数据突发是否为线性RF功率放大器22的数据发送的首次数据突发。如果待发送的数据突发是发送的首次数据突发，则控制器50可判定耦合电路18需要在发送首次数据突发之前进行预充电。

选择性地，控制器50可基于由加法电路300产生的V_OFFSET误差信号304判断耦合电路18是否需要预充电。作为实例，控制器50可设定用于V_OFFSET环电路41B的V_{OFFSET_TARGET}参数的数值。其后，控制器50可从V_OFFSET环电路41B经由V_OFFSET控制总线312获得V_OFFSET误差信号304。如果V_OFFSET误差信号304大于最大V_OFFSET误差阈值参数，则控制器50判定功率放大器供给电压V_CC需要在启动首次突发的发送之前进行预充电。

响应于并联放大器与功率放大器供给电压V_CC之间的耦合电路需要预充电的判定，控制器50可构造V_OFFSET环电路41B使得V_OFFSET环电路41B在第一带宽模式下操作，其中第一带宽模式增加V_OFFSET环电路41B的可操作带宽（步骤1104）。

如相对于图18B和图18D的描述所讨论的，具有零位补偿的积分器314可包括第一时间常数Tau₀和第二时间常数Tau₁。在V_OFFSET环电路41B的正常操作期间，第一时间常数Tau₀和第二时间常数Tau₁的数值可构造为优化跨越耦合电路18两端开发的偏移电压V_OFFSET的调节。例如，控制器50可构造V_OFFSET环电路41B以利用正常频带宽度操作。例示性地，为了构造V_OFFSET环电路41B以利用正常频带宽度操作，控制器50可将第一时间常数Tau₀构造为等于Tau₀_normal，并且将第二时间常数Tau₁构造为等于Tau₁_normal。在V_OFFSET环电路41B的某些实施例中，时间常数Tau₀_normal和Tau₁_normal的数值可利用V_OFFSET环电路41B被局部存储。

为了缩减用于预充电耦合电路18的时间，控制器可将第一时间常数Tau₀构造为等于第一启动时间常数Tau₀_startup，并且将第二时间常数Tau₁构造为等于第二启动时间常数Tau₁_startup。选择性地，V_OFFSET环电路41B的某些实施例可构造为当V_OFFSET环电路41B被置于预充电操作模式中时自动设定第一时间常数Tau₀等于第一启动时间常数Tau₀_startup并且第二时间常数Tau₁。

在方法1100的某些实施例中，控制器50可构造V_OFFSET环电路41B以通过将V_OFFSET环电路41B构造为对于一定时间段在预充电操作模式中操作来初始使用第一启动时间常数Tau₀_startup和第二启动时间常数Tau₁_startup进行操作。作为实例，在V_OFFSET环电路41B的某些实施例中，可由控制器50经由V_OFFSET控制总线312构造V_OFFSET环电路41B在预充电操作模式中操作的时间段。在V_OFFSET环电路41B的某些实施例中，V_OFFSET环电路41B在预充电操作模式中操作的时间段是可由控制器50经由V_OFFSET控制总线312构造的预定时间段。作为实例，V_OFFSET环电路41B可包括预充电计时器（未示出），其可被设定为在预定时间段之后触发计时器事件。

一旦耦合电路18被预充电，V_OFFSET环电路41B可被置于正常操作模式中。作为实例，在预定时间段之后，V_OFFSET环电路41B可被重新构造为使得V_OFFSET环电路41B在第二带宽模式下操作，其中第二带宽模式减小V_OFFSET环电路41B的可操作带宽（步骤1106）。相应地，在第一带宽模式下操作的V_OFFSET环电路41B的带宽大于在第二带宽模式下操作的V_OFFSET环电路41B的带宽。

作为实例，为了在线性RF功率放大器22发送数据期间将V_OFFSET环电路41B置于正常操作的第二带宽模式，控制器50可经由V_OFFSET控制总线312将第一时间常数Tau₀构造为等于Tau₀_normal，并且将第二时间常数Tau₁构造为等于Tau₁_normal。选择性地，作为实例，V_OFFSET环电路41B可在预充电计时器触发计时器事件时自动从预充电操作模式切换到正常操作模式。

现在将描述在图23A-23D中所描绘的开环波纹补偿辅助电路414的实施例。为了提供范围而非限制性地，将在图23A和图23C所描绘的伪包络线跟随器功率管理系统10MA和图23B和图23D所描绘的伪包络线跟随器功率管理系统10MB的实例实施例的上下文环境中描述开环波纹补偿辅助电路414。

图23A-D描绘了伪包络线跟随器功率管理系统10MA和伪包络线跟随器功率管理系统10MB，采用与并联放大器电路14MA的实施例或并联放大器电路14MB的实施例组合的开关模式电源转换器来提供用于调制在功率放大器供给输出28产生的用于线性RF功率放大器22的功率放大器供给电压V_CC的技术。

作为开关模式电源转换器的实例，如在图23A中所描绘的，伪包络线跟随器功率管理系统10MA可包括构造为与并联放大器电路14MA接口的多级电荷泵降压转换器12M的实施例。作为包括开关模式电源转换器的构造的另一实例，如在图23C中所描绘的，伪包络线跟随器功率管理系统10MA可包括构造为与并联放大器电路14MB接口的多级电荷泵降压转换器12M的实施例。如在图23A和图23C两者中所描绘的，多级电荷泵降压转换器12M与并联放大器电路14MA或并联放大器电路14MB之间的接口可构造为向多级电荷泵降压转换器12M提供并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}、阈值偏移电流42I_{THRESHOLD_OFFSET}或其组合。

如在图23A和图23C中所描绘的，并且非限制性地，多级电荷泵降压转换器12M的某些实施例可包括FLL电路54，其类似于在图2B中所描绘的多级电荷泵降压转换器12B的FLL电路54。例如，多级电荷泵降压转换器12M的某些实施例可包括切换器控制电路52，其类似于在图3A中所描绘的切换器控制电路52A或在图3B中所描绘的切换器控制电路52B。然而，类似于包括类似于在图3C中所描绘的切换器控制电路52C和/或在图3D中所描绘的切换器控制电路52D的切换器控制电路52的实施例的多级电荷泵降压转换器12B的实施例的多级电荷泵降压转换器12M的选择性实施例可不包括FLL电路54。相应地，在图23A和图23C中所描绘的多级电荷泵降压转换器12M和切换器控制电路52的操作也可并入在图3A-D中所描绘的切换器控制电路s52A-D、在图4A-D中所描绘的阈值检测器和控制电路132A-D以及与在图4A-D中所描绘的逻辑电路148A-D相关联的在图5A-D和图6A-D中所描绘的电路和状态机的实施例的操作特征和功能的各种组合。

作为开关模式电源转换器的另一实例，如在图23B中所描绘的，伪包络线跟随器功率管理系统10MB的实施例可包括构造为与并联放大器电路14MA接口的降压转换器13L的实施例。作为包括开关模式电源转换器的构造的另一实例，如在图23D中所描绘的，伪包络线跟随器功率管理系统10MB的选择性实施例可包括构造为与并联放大器电路14MB接口的降压转换器13L的实施例。如在图23B和图23D两者中所描绘的，降压转换器13L与并联放大器电路14MA或并联放大器电路14MB之间的接口可构造为向降压转换器13L提供并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}、阈值偏移电流42I_{THRESHOLD_OFFSET}或其组合。同样地，类似于在图18C和图18D中所描绘的降压转换器13A，并且非限制性地，降压转换器13L的某些实施例也可包括如图23B和图23D中所描绘的FLL电路54。例如，降压转换器13L的某些实施例可包括切换器控制电路259，其类似于在图3E中所描绘的切换器控制电路52E或在图3F中所描绘的切换器控制电路52F。选择性地，类似于包括类似于在图3G中所描绘的切换器控制电路52G或在图3H中所描绘的切换器控制电路52H的切换器控制电路259的实施例的在图18C和图18D中所描绘的降压转换器13A的实施例的降压转换器13L的某些实施例可不包括FLL电路54。相应地，在图23B和图23D中所描绘的降压转换器13L和切换器控制电路259的操作也可并入在图3E-H中所描绘的切换器控制电路s52E-H、在图4E-H中所描绘的阈值检测器和控制电路132E-H以及与在图4E-H中所描绘的逻辑电路148E-H相关联的在图5E-H所描绘的电路和状态机的实施例的操作特征和功能的各种组合。

类似于上述各种实例伪包络线跟随器功率管理系统，分别在图23A、图23C、图23B、图23D中所描绘的伪包络线跟随器功率管理系统10MA和伪包络线跟随器功率管理系统10MB的实施例可构造为使用调制供给技术来控制在功率放大器供给输出28上产生的功率放大器供给电压V_CC以便满足在各种通信设备中实施的各种通信系统标准。实例通信设备可包括移动终端和移动电话。某些通信系统标准可包括使用宽带调制以通过通信网络发送和接收信息和数据。

作为实例，长期演进（LTE）通信标准可在指定的发送频带和接收频带中使用宽带宽调制以经由线性RF功率放大器22传播信息和数据。另外，对于宽带调制而分配的每个波段的宽度可根据实例通信设备被指派以用于通信网络的发送频带和接收频带而变化。例如，长期演进（LTE）标准可指定LTE波段号码，其中每个LTE波段号码对应于特定的发送信道频带和特定的接收信道频带。作为非限制性实例，LTE波段号码对应于通信设备被指派以在移动通信网络中操作的操作波段。这样，在某些情况下，操作波段可包括发送信道和接收信道。发送信道可具有发送信道频带。接收信道可具有接收信道频带。另外，每个操作波段可在与操作波段相关联的特定发送信道频带和特定接收信道频带之间被指派指定的双向间隔，也称为双向偏移量。例如，对于操作波段的发送信道和接收信道可被双向偏移量间隔开。发送信道可具有发送信道频带。接收信道可具有接收信道频带。例如，每个各自的LTE波段号码可被指派特定的双向偏移量。如文中所使用的，术语发送到接收双向偏移量被定义为幅值大体等于对于频谱内的操作波段的发送信道频带与接收信道频带之间的双向偏移量的频率。例如，被指派给通信设备的实例操作波段可包括发送信道和相对应的接收信道。发送信道可具有处于1920MHz与1980MHz之间的发送信道频带。相对应的接收信道可具有处于2110MHz与2170MHz之间的接收信道频带。结果，对于发送信道频带的波段的宽度为60MHz并且对于接收信道频带的波段的宽度为60MHz。发送信道与接收信道之间的双向偏移量为190MHz。结果，发送到接收双向偏移量为190MHz。

然而，由于并联放大器35的非理想（非零）的输出阻抗和与功率电感器电流相关联的大波纹电流，由图23A-D中所描绘的伪包络线跟随器功率管理系统10MA和伪包络线跟随器功率管理系统10MB的不同实施例所实施的调制供给技术可导致产生被供给到线性RF功率放大器22的功率放大器供给输出28的功率放大器供给电压V_CC的波纹电压。某些所产生的波纹电压可包括位于靠近大体等于通信设备的发送到接收双向偏移量的频率的高频波纹电压。高频波纹电压可遍及靠近对通信设备的操作波段所分配的发送到接收双向偏移量的频带而展开。例如，高频波纹电压可处于关于大体等于通信设备的操作波段的收发双向偏移量的频率居中的频带内。结果，处于大体至少等于接收信道频带的带宽的频率波段内的高频波纹电压可被调制为对于线性RF功率放大器22的发送而产生的RF信号，频率波段所在的位置以与通信设备的操作波段相关联的发送到接收双向偏移量居中。

为了补偿电源电压V_CC的波纹电压，并联放大器将试图发源或吸收电流以抵消功率放大器供给电压V_CC上的波纹电压。然而，由于在图23A-D中所描绘的并联放大器35可在线性RF功率放大器22的操作频率范围中表现出非理想的输出阻抗。另外，并联放大器35的非理想的输出阻抗也可能是非线性的。结果，并联放大器35可在并联放大器输出32A产生高频波纹电压。由并联放大器35产生的所产生的高频波纹电压可引起产生被供给到线性RF功率放大器22的功率放大器供给电压V_CC中的高频波纹电压。高频波纹电压的频率可包括靠近或处于大体至少等于接收信道频带的带宽的频率波段之内的频率，接收信道频带以与通信设备的操作波段相关联的发送到接收双向偏移量居中。这样，高频波纹电压可靠近或处于线性RF功率放大器22的操作带宽内。图23A-23D描绘了开环波纹补偿辅助电路414经由耦合电路18与功率放大器供给输出28通信。如下文将描述的，在图23A-23D中所描绘的开环波纹补偿辅助电路414的实施例可由控制器50构造为在并联放大器输出32A产生或提供高频波纹补偿电流416I_COR以减小或抵消功率放大器供给输出28的高频波纹电流，从而响应于功率放大器供给输出28的高频波纹电流将并联放大器35产生的高频波纹电压最小化，其中高频波纹电流处于靠近或处于靠近或在发送到接收双向偏移量居中的频率波段内的频率，发送到接收双向偏移量与通信设备的操作波段相关联并且具有大体至少等于模式操作的接收信道频带的带宽的带宽。高频波纹补偿电流416I_COR可被注入并联放大器输出32A以抵消由于开关电压输出26的切换动作而感生的功率放大器供给输出28的高频波纹电流。波纹排斥响应是伪包络线跟随器功率管理系统衰减由于开关电压输出26处的切换动作而导致的功率放大器电源28处的波纹电压的能力的度量。换句话说，伪包络线跟随器功率管理系统的波纹排斥响应是相对于峰峰切换电压V_SW而言的功率放大器供给电压V_CC上的峰峰波纹电压的衡量。被注入并联放大器输出32A的高频波纹补偿电流416I_COR抵消高频波纹电流使得伪包络线跟随器功率管理系统的波纹排斥响应包括位于线性RF功率放大器的操作带宽内的频带中的切口。例如，波纹排斥响应的切口可位于线性射频功率放大器构造为将被使用的操作波段的发送到接收双向偏移量或靠近发送到接收双向偏移量。另外，如将要所描述的，在图23A-23D中所描绘的开环波纹补偿辅助电路414的某些实施例可构造为产生独立于并联放大器35的非理想输出阻抗的高频波纹补偿电流416I_COR。

在操作上，开环波纹补偿辅助电路414有效地开发将被抵消的电感器电流I_{SW_OUT}中的高频电流分量的估计值。开环波纹补偿辅助电路414经由耦合电路18与功率放大器供给输出28通信。高频波纹补偿电流416I_COR被注入到并联放大器输出32A以大体抵消对应于V_RAMP信号的电感器电流I_{SW_OUT}中的高频电流波纹电流，其中高频电流波纹电流处于下述频率，所述频率靠近或处于靠近或在与通信设备的操作波段相关联的发送到接收双向偏移量居中，并且其中频率波段具有大体至少等于对于通信设备的操作模式的接收信道频带的带宽的带宽。结果，高频波纹补偿电流416I_COR抵消了高频波纹电流，其将在由线性RF功率放大器22产生的发送信号上产生噪声。为了限制将通过高频波纹补偿电流416I_COR的注入而抵消的电感器电流I_SW的部分的频带，开环波纹补偿辅助电路414基于发送到接收双向偏移量高通滤波电感器电流的估计值I_{SW_OUT}并且用于通信设备的操作波段的接收信道频带的带宽构造为被使用。

相反，如上所述，图10描绘了并联放大器输出阻抗补偿电路37A的实施例，其使用在线性RF功率放大器22的操作带宽附近或之内的频率的并联放大器35的估计电感以产生补偿的V_RAMP信号V_{RAMP_C}。例如，并联放大器输出阻抗补偿电路37A可使用并联放大器电感估计值参数L_{CORR_EST}的可编程数值作为在线性RF功率放大器22的操作带宽附近或之内的频率的并联放大器35的估计电感。相应地，如以上相对于并联放大器输出阻抗补偿电路37A的操作所描述的，并联放大器35使用补偿的V_RAMP信号V_{RAMP_C}替代V_RAMP信号以便减小由于并联放大器的非理想输出阻抗特性而导致的并联放大器35在并联放大器输出32A产生的并联放大器输出电压V_{PARA_AMP}中所存在的高频波纹电压。这样，通过并联放大器输出阻抗补偿电路37A对并联放大器35所产生的高频波纹电压的抵消或减小的有效性可取决于在通信设备的校准时测量的并联放大器35的频率相关输出阻抗特性。

图23A描绘了伪包络线跟随器功率管理系统10MA的实施例，其类似于在图2B中所描绘的伪包络线跟随器功率管理系统10B。然而，不同于在图2B中所描绘的伪包络线跟随器功率管理系统10B，在图23A中所描绘的伪包络线跟随器功率管理系统10MA包括多级电荷泵降压转换器12M的实施例而不是多级电荷泵降压转换器12B。此外，不同于在图2B中所描绘的伪包络线跟随器功率管理系统10B，在图23A中所描绘的伪包络线跟随器功率管理系统10MA包括并联放大器电路14MA的实施例。

然而，类似于在图2B中所描绘的并联放大器电路14B的实施例，在图23A中所描绘的并联放大器电路14MA的实施例包括并联放大器电路32和V_OFFSET环电路41。在图23A中所描绘的并联放大器电路32的实施例可包括并联放大器35的实施例和并联放大器感测电路36的实施例，其类似于在图2B中所描绘的并联放大器35和并联放大器感测电路36。另外，在图23A中所描绘的并联放大器35的某些实施例可类似于并联放大器35的实施例之一。并联放大器35的实例实施例可包括如在各个图12A-F中所描绘的并联放大器35A、可再充电的并联放大器35B、可再充电的并联放大器35C、并联放大器35D、可再充电的并联放大器35E以及可再充电的并联放大器35F。

相应地，尽管为了方便在图23A中未描绘，并且非限制性地，但并联放大器电路14MA的某些实施例可有利地类似于在图18A中所描绘的并联放大器电路14C和在图18B中所描绘的并联放大器电路14D，其中提供并联放大器供给电压V_{SUPPLY_PARA_AMP}以向并联放大器、并联放大器感测电路36、并联放大器电路32的某些部分和/或其组合提供供给电压。

这样，尽管为了简便并且非限制性地在图23A中未描绘，但类似于在图18A中所描绘的伪包络线跟随器功率管理系统10C和在图18B中所描绘的伪包络线跟随器功率管理系统10E的实施例，伪包络线跟随器功率管理系统10MA的某些实施例可构造为提供并联放大器供给电压V_{SUPPLY_PARA_AMP}。例如，伪包络线跟随器功率管理系统10MA的某些实施例可进一步包括在图18A-D中所描绘的μC电荷泵电路262、在图19A中所描绘的μC电荷泵电路262A或在图19B中所描绘的μC电荷泵电路262B的实施例。此外，尽管为了简便在图23A中未描绘，并且非限制性地，但多级电荷泵降压转换器12M的某些实施例可用在图18A和图18B中所描绘的多级电荷泵降压转换器12C的多级电荷泵电路258的实施例替代多级电荷泵电路56。在适于包括多级电荷泵电路258的实施例的多级电荷泵降压转换器12M的那些实施例中，多级电荷泵降压转换器12M可类似于在图7B中所描绘的多级电荷泵电路258A的实例实施例或在图7C中所描绘的多级电荷泵电路258B的实例实施例。相应地，包括多级电荷泵电路258的实施例的多级电荷泵降压转换器12M的选择性实施例（在图23A中未描绘）可产生内部电荷泵节点并联放大器供给294（图18A-D）以向类似于分别在图12D-F中所描绘的并联放大器35D、可再充电的并联放大器35E或可再充电的并联放大器35F的并联放大器35的实施例提供并联放大器供给电压V_{SUPPLY_PARA_AMP}。

在图23A中所描绘的伪包络线跟随器功率管理系统10MA的实施例中，并联放大器电路14MA可包括类似于在图18A中所描绘的V_OFFSET环电路41A、在图18B中所描绘的V_OFFSET环电路41B或在图8中所描绘的V_OFFSET环电路41的V_OFFSET环电路41的实施例。相应地，并联放大器电路14MA可构造为向多级电荷泵降压转换器12M的切换器控制电路52提供阈值偏移电流42I_{THRESHOLD_OFFSET}。相应地，类似于在图2B中所描绘的多级电荷泵降压转换器12B的实施例，多级电荷泵降压转换器12M可使用阈值偏移电流42I_{THRESHOLD_OFFSET}来调整多级电荷泵降压转换器12M的切换操作。

继续描述图23A，如上所讨论的，并联放大器电路14MA还可包括开环波纹补偿辅助电路414的实施例。开环波纹补偿辅助电路414可通过控制器50经由控制总线44来构造。开环波纹补偿辅助电路414可包括或与可编程滤波器参数（数个参数）、可编程增益参数（数个参数）以及可编程延迟参数（数个参数）相关联。在某些实施例中，在校准时确定某些可编程滤波器参数（数个参数）、可编程增益参数（数个参数）以及可编程延迟参数（数个参数）。然而，在开环波纹补偿辅助电路414的某些实施例中，可由控制器50基于伪包络线跟随器功率管理系统10MA的操作模式优化可编程滤波器参数（数个参数）、可编程增益参数（数个参数）以及可编程延迟参数（数个参数）的至少一些。

开环波纹补偿辅助电路414可构造为在并联放大器输出32A注入高频波纹补偿电流416I_COR或将高频波纹补偿电流416I_COR注入并联放大器输出32A以向功率放大器供给输出28提供高频波纹补偿电流416I_COR。如下文进一步详细讨论的，开环波纹补偿辅助电路414产生高频波纹补偿电流416I_COR,以将被供给到线性RF功率放大器22的功率放大器供给电压V_CC上的高频波纹电压最小化。

在某些实施例中，开环波纹补偿辅助电路414可使用V_RAMP信号和在多级电荷泵降压转换器12M的开关电压输出26提供的切换电压V_SW的估计值，以确定或产生存在于功率放大器供给输出28的波纹电流的估计值。开环波纹补偿辅助电路414可构造为高通滤波存在于功率放大器供给输出28的波纹电流的估计值，以获得位于靠近或处于频率波段内的高频波纹电流的估计值，频率波段靠近或在与正使用线性RF功率放大器22的操作波段相关联的发送到接收双向偏移量居中，其中频率波段具有大体至少等于功率放大器供给输出28处的操作波段的接收信道频带的带宽的带宽。例如，开环波纹补偿辅助电路414的某些实施例可包括可编程滤波器或滤波电路，其中可基于可编程滤波器参数（数个参数）调整可编程滤波器的滤波特性。例如，可编程滤波器可提供第一高通滤波器响应和第二高通滤波器响应，其中第一高通滤波器响应与第一转角频率f_C1相关联，并且第二高通滤波器响应与第二转角频率f_c2相关联。控制器50可构造为调整分别与第一高通滤波器响应和第二高通滤波器响应相关联的可编程滤波器参数（数个参数）。另外，可基于可编程增益参数（数个参数）调整高频波纹补偿电流416I_COR的幅值。在某些实施例中，可编程增益参数（数个参数）可以是用于设定可编程跨导相关参数的参数。

基于包括靠近或处于频率波段内的频率的高频波纹电流的估计值，频率波段靠近或在线性RF功率放大器22正被使用的操作波段相关联的发送到接收双向偏移量居中，其中频率波段具有大体至少等于操作波段的接收信道频带的带宽的带宽，开环波纹补偿辅助电路414可产生高频波纹补偿电流416I_COR。另外，如将要讨论的，开环波纹补偿辅助电路414可调整高频波纹补偿电流416I_COR。的幅值并且将高频波纹补偿电流416I_COR时间对准，使得高频波纹补偿电流416I_COR最大地抵消存在于功率放大器供给输出28的高频波纹电流，其靠近或处于线性RF功率放大器22的操作带宽内。换句话说，控制器50可构造开环波纹补偿辅助电路414以在并联放大器输出32A注入高频波纹补偿电流416I_COR，从而在功率放大器供给输出28处所测量到的波纹排斥响应中产生位于靠近线性射频功率放大器构造为被使用的操作波段的发送到接收双向偏移量的切口。作为实例，控制器50可调整可编程延迟参数（数个参数）以将波纹排斥响应中的切口的位置移动线性RF功率放大器22构造为被使用的操作波段的收发双向偏移量的函数。例如，控制器50可构造为调整可编程延迟参数（数个参数）以时间对准在并联放大器输出32A的高频波纹补偿电流416I_COR的注入，从而在功率放大器供给输出的波纹排斥响应中产生位于靠近线性射频功率放大器构造为被使用的操作波段的发送到接收双向偏移量的切口。

另外，在某些实施例中，控制器50可构造为调整可编程滤波器参数（数个参数）以调整宽度、深度、形状和/或其组合使得高频波纹补偿电流416最大地抵消由并联放大器35在靠近或处于线性RF功率放大器22的操作带宽内的频率中产生的频率波纹电流。

另外，开环波纹补偿辅助电路414可进一步构造为产生成比例的高频波纹补偿电流估计值418I_{COR_SENSE}。成比例的高频波纹补偿电流估计值418I_{COR_SENSE}可以为被提供到并联放大器输出32A的输出的高频波纹补偿电流416I_COR的分式表示。例如，成比例的高频波纹补偿电流估计值418I_{COR_SENSE}可以通过感测比例因子C_{SENSE_SCALING}线性地相关于高频波纹补偿电流416I_COR。如图23A中所描绘的，成比例的高频波纹补偿电流估计值418I_{COR_SENSE}可与由并联放大器感测电路36产生的成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}组合以形成并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}。包括成比例的高频波纹补偿电流估计值418I_{COR_SENSE}和成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}可被提供到多级电荷泵降压转换器12M。相应地，类似于在图2B中所描绘的多级电荷泵降压转换器12B的实施例，多级电荷泵降压转换器12M可使用并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}来调整多级电荷泵降压转换器12M的切换操作。

为了描述的简便，并且非限制性地，图23A描绘了不包括开环辅助电路39的并联放大器电路14MA的实施例，开环辅助电路39被包括作为图2B中所描绘的并联放大器电路14B的一部分。此外，不同于图2B中所描绘的多级电荷泵降压转换器12B，为了描述的简便，并且非限制性地，图23A中所描绘的多级电荷泵降压转换器12M的实施例没有描绘多级电荷泵降压转换器12M提供估计的开关电压输出38BV_{SW_EST}作为对并联放大器电路14MA的输出。

然而，图23C描绘了包括多级电荷泵降压转换器12M的伪包络线跟随器功率管理系统10MA的实例实施例和包括与开环辅助电路39组合的开环波纹补偿辅助电路414的并联放大器电路14MB的实施例，其中开环辅助电路39可类似于在图2B中所描绘的开环辅助电路39的实施例。相应地，如图23C中所描绘的，包括并联放大器电路14MB的伪包络线跟随器功率管理系统10MA的实施例可提供并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}来调整多级电荷泵降压转换器12M的切换操作，其中通过将成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}、成比例的高频波纹补偿电流估计值418I_{COR_SENSE}以及成比例开环辅助电路输出电流估计值I_{ASSIST_SENSE}组合来产生并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}。

如在图23A中所进一步描绘的，多级电荷泵降压转换器12M进一步构造为向并联放大器电路14MA的可编程延迟的切换电压输入（未示出）提供延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}。可编程延迟的切换电压输入与并联放大器电路14MA的开环波纹补偿辅助电路414通信并且构造为接收延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}。类似于由图2B中所描绘的多级电荷泵降压转换器12B产生的估计的开关电压输出38BV_{SW_EST}，延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}是基于切换器控制电路52的状态产生的前馈信号，其中延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}提供切换电压输出V_SW将基于切换器控制电路52的状态变成的早期指示。这样，延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}可以是在开关电压输出26构造为提供大体等于将来电压电平的切换电压输出V_SW之前基于切换器控制电路52的状态指示开关电压输出26的切换电压输出V_SW的将来电压电平的前馈信号。换句话说，延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}提供可被可编程延迟电路432可编程延迟的开关输出电压估计值。按照这种方式，延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}可以被视为估计的开关电压输出38BV_{SW_EST}的版本，其可被可编程延迟电路432可编程地延迟以对高频波纹补偿电流416I_COR的产生时间对准。例如，可编程延迟电路432可构造为具有可编程延迟周期使得延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}在时间上相对于估计的开关电压输出38BV_{SW_EST}大体延迟可编程延迟周期。控制器50可以可编程地构造多级电荷泵降压转换器12M中的可编程延迟电路以在延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}的产生相对于估计的开关电压输出38BV_{SW_EST}的产生之间提供可编程延迟周期。控制器50可调整可编程延迟周期以对准高频波纹补偿电流416I_COR,的产生从而抵消由并联放大器35响应于V_RAMP信号产生的高频波纹电流。例示性地，控制器50可构造为调整可编程延迟周期以时间对准在并联放大器输出32A的高频波纹补偿电流416I_COR的注入，从而在功率放大器供给输出的波纹排斥响应中产生位于靠近线性射频功率放大器构造为被使用的操作波段的发送到接收双向偏移量的切口。

如下文将讨论的，控制器50可进一步构造为按照程序改变可编程滤波器参数（数个参数）、可编程增益参数（数个参数）以及可编程延迟参数（数个参数）的数值以获得伪包络线跟随器功率管理系统10MA的优化整体系统响应从而将功率放大器供给输出28的波纹排斥响应中的切口设置为每个操作波段的双向偏移量的函数。这样，根据线性RF功率放大器22构造为将被使用的操作波段，控制器50可将波纹排斥响应中的切口构造为位于靠近或处在与所选操作波段相关联的发送到接收双向偏移量。另外，操作波段的接收器信道频带的带宽用于将波纹排斥响应构造为大体抵消可被调制到由线性RF功率放大器产生的发送信号上的高频波纹电流。例如，图25描绘了作为可编程延迟周期的函数的如图23A-D中所描绘的实例伪包络线跟随器功率管理系统10MA和10MB的切口响应。

如先前所讨论的，图23B描绘了包括降压转换器13L的伪包络线跟随器功率管理系统10MB的实施例和并联放大器电路14MA的实施例。如上所讨论的，降压转换器13L与并联放大器电路14MA接口。并联放大器电路14MA结合降压转换器13L的操作大体类似于并联放大器电路14MA与多级电荷泵降压转换器12M的实施例的操作。同样地，伪包络线跟随器功率管理系统10MB可包括如上所述的伪包络线跟随器功率管理系统10MA的各种实施例和选择性实施例的特征和功能，除了类似于在图18C中所描绘的伪包络线跟随器功率管理系统10D和在图18D中所描绘的伪包络线跟随器功率管理系统10F之外，降压转换器13L可不产生内部电荷泵节点并联放大器供给294，因为降压转换器13L没有包括在图23A中所描绘的伪包络线跟随器功率管理系统10MA的多级电荷泵降压转换器12M中包括的多级电荷泵电路56的实施例。即使这样，尽管在图23B中未描绘，但伪包络线跟随器功率管理系统10MB的某些选择性实施例可包括μC电荷泵电路262和相关联电路的实施例，类似于在图18C中所描绘的伪包络线跟随器功率管理系统10D和在图18D中所描绘的伪包络线跟随器功率管理系统10F，以便向类似于分别在图12D-F中所描绘的并联放大器35D、可再充电的并联放大器35E或可再充电的并联放大器35F的并联放大器35的实施例提供并联放大器供给电压V_{SUPPLY_PARA_AMP}。

图23C描绘了在形式和功能上类似于参考图23A所讨论的伪包络线跟随器功率管理系统10MA的实施例的伪包络线跟随器功率管理系统10MA的选择性实施例。然而，不同于在图23A中所描绘的伪包络线跟随器功率管理系统10MA的选择性实施例，在图23C中所描绘的伪包络线跟随器功率管理系统10MA包括并联放大器电路14MB而不是并联放大器电路14MA。如先前所讨论的，并联放大器电路14MB在形式和功能上类似于先前所描述的并联放大器电路14MA，除了并联放大器电路14MB包括开环辅助电路39的实施例之外。相应地，在图23C中所描绘的伪包络线跟随器功率管理系统10MA的选择性实施例在功能上类似于在图23A中所描绘的伪包络线跟随器功率管理系统10MA的实施例，除了并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}进一步包括成比例开环辅助电路输出电流估计值I_{ASSIST_SENSE}并且开环辅助电路39在并联放大器输出32A提供开环辅助电路电流I_ASSIST之外。

图23D描绘了在形式和功能上大体类似于在图23B中所描绘的伪包络线跟随器功率管理系统10MB的实施例的伪包络线跟随器功率管理系统10MB的选择性实施例，除了在图23D中所描绘的伪包络线跟随器功率管理系统10MB的选择性实施例包括并联放大器电路14MB而不是并联放大器电路14MA之外。相应地，在图23D中所描绘的伪包络线跟随器功率管理系统10MB的选择性实施例在功能上类似于在图23B中所描绘的伪包络线跟随器功率管理系统10MB，除了并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}进一步包括成比例开环辅助电路输出电流估计值I_{ASSIST_SENSE}并且开环辅助电路39在并联放大器输出32A提供开环辅助电路电流I_ASSIST之外。

图24描绘了开环波纹补偿辅助电路414A的实施例和开关模式电源转换器420的一部分。开关模式电源转换器420可在形式和功能上类似于在图23A和图23C中所描绘的多级电荷泵降压转换器12M的实施例或在图23B和图23D中所描绘的降压转换器13L。当开关模式电源转换器420构造为如文中所述的多级电荷泵降压转换器的其中一个实施例时开关模式电源转换器420的切换器控制电路（未示出）可构造为切换器控制器52的其中一个实施例。选择性地，当开关模式电源转换器420构造为如文中所述的降压转换器的其中一个实施例时开关模式电源转换器420的切换器控制电路（未示出）可构造为切换器控制器52的其中一个实施例。相应地，类似于多级电荷泵降压转换器12M和降压转换器13L的先前描述的实施例，开关模式电源转换器420可构造为向开环波纹补偿辅助电路414A提供延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}。尽管在图24中未描绘，但将理解的是，在图23A-D中所描绘的控制器50可构造为控制或构造开环波纹补偿辅助电路414A的各元件。

开环波纹补偿辅助电路414A可包括组合的滤波器和增益辅助电路422A的实施例。组合的滤波器和增益辅助电路422A可包括波纹抵消电路424和Gm辅助电路426。Gm辅助电路426可包括输入端口426A、Gm辅助I_COR输出426B以及Gm辅助I_{COR_SENSE}输出426C。控制器50可构造为调整Gm辅助电路426的跨导。

组合的滤波器和增益辅助电路422A可包括积分器电路428和高通滤波器电路430。高通滤波器电路430可包括高通滤波器电路输入430A和高通滤波器电路输出430B。控制器50可构造高通滤波器电路430来提供调整与高通滤波器电路430相关联的时间常数提供期望的高通频率响应。积分器电路428可包括构造为接收V_RAMP信号的非反相输入428A和构造为接收延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}的反相输入428B。尽管在图24中未描绘，但在开环波纹补偿辅助电路414A的某些实施例中，V_RAMP信号可通过比例因子K_{VRAMP_SCALE}而成比例，使得积分器电路428的非反相输入428A接收到成比例的V_RAMP信号V_{RAMP_SCALED}，其中V_{RAMP_SCALED}=KxV_RAMP。积分器输出428C耦合至高通滤波器电路430的高通滤波器电路输入430A。高通滤波器电路430的高通滤波器电路输出430B耦合至Gm辅助电路426的输入端口426A。基于由波纹抵消电路424产生的积分的高通滤波的信号，Gm辅助电路426在Gm辅助I_COR输出426B产生高频波纹补偿电流416I_COR并且在Gm辅助I_{COR_SENSE}输出426C产生成比例的高频波纹补偿电流估计值418I_{COR_SENSE}。

为了将功率放大器供给输出28的波纹排斥响应中的切口置于作为每个操作波段的发送到接收双向偏移量的函数，开环波纹补偿辅助电路414A可构造为基于V_RAMP信号与延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}之间的差值和在图23A-D中所描绘的功率电感器16的电感数值产生对于图23A中所描绘的由功率电感器16提供的电感器电流I_{SW_OUT}的预测的估计电感器电流I_{SW_OUT_EST}。预测的估计电感器电流I_{SW_OUT_EST}是功率电感器16中的电感器电流I_{SW_OUT}的估计值，其暂时对应于当由延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}和V_RAMP信号代表的将在开关电压输出26产生的切换电压V_SW反映功率放大器供给电压V_CC的电压电平时。然而，为了简化电路，并且因为高频波纹补偿电流416I_COR在并联放大器输出32A注入或被注入并联放大器输出32A以抵消靠近或处于大体至少等于接收信道频带的带宽的频率波段内的电感器电流I_{SW_OUT}的高频波纹成分，其中接收信道频带在与线性RF功率放大器22正被使用的操作波段相关联的发送到接收双向偏移量居中，因此波纹抵消电路产生预测的估计电感器电流I_{SW_OUT_EST}的负值。作为实例，积分器电路428可构造为将V_RAMP信号与延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}之间的差值积分以产生预测的估计电感器电流I_{SW-_OUT_EST}的负值。预测的估计电感器电流I_{SW_OUT_EST}的负值可由积分器电路428的拉普拉斯传递函数代表，如下由方程（4）所示：

(4) ${-I}_{\mathrm{SW}\_\mathrm{OUT}\_\mathrm{EST}}\left(s\right)=\frac{(V_{\mathrm{RAMP}}-V_{\mathrm{SW}\_\mathrm{OUT}\_\mathrm{EST}})}{L_{\mathrm{POWER}\_\mathrm{INDUCTOR}}s}$

其中，L_{POWER_INDUCTOR}代表图23A-D中所描绘的功率电感器16的电感。

这样，参考图23A-D，预测的估计电感器电流I_{SW_OUT_EST}提供通过功率电感器16的电流的估计值，其对应于当延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}反映在开关电压输出26提供的切换电压V_SW的电压电平并且V_RAMP信号反映功率放大器供给电压V_CC的电压电平时的时间。预测的估计电感器电流I_{SW_OUT_EST}的负值被提供到高通滤波器电路430，其高通滤波预测的估计电感器电流I_{SW_OUT_EST}的负值以当待在开关电压输出26产生的切换电压V_SW由延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}的数值代表并且V_RAMP信号代表功率放大器供给电压V_CC时在功率放大器供给输出28产生待被抵消的预测的高频波纹电流I_{HIGH_FREQUENCY_RIPPLE}的估计值。高通滤波器电路430的通带特性可由控制器50基于可编程滤波器参数（数个参数）来调整，使得在功率放大器供给输出28待被抵消的预测的高频波纹电流I_{HIGH_FREQUENCY_RIPPLE}的频率含量包括靠近或处于大体至少等于接收信道频带的带宽的频率波段之内的频率，接收信道频带的带宽在与线性RF功率放大器22正被使用的操作波段相关联的发送到接收双向偏移量居中。

作为实例，高通滤波器电路430可提供第一高通滤波器响应和第二高通滤波器响应，其中第一高通滤波器响应对应于第一转角频率f_C1，并且第二高通滤波器响应对应于第二转角频率f_c2。在某些实施例中，可由控制器50构造第一转角频率f_C1和第二转角频率f_c2（未示出）。可基于与线性RF功率放大器22的每个操作波段相关联的接收信道频带的带宽来调整第一转角频率f_C1和第二转角频率f_c2。

高通滤波器电路430向Gm辅助电路426提供待被抵消的预测的高频波纹电流I_{HIGH_FREQUENCY_RIPPLE}。Gm辅助电路426成比例放大待被抵消的预测的高频波纹电流I_{HIGH_FREQUENCY_RIPPLE}以基于待被抵消的预测的高频波纹电流I_{HIGH_FREQUENCY_RIPPLE}和由控制器50提供的可编程增益参数（数个参数）产生高频波纹补偿电流416I_COR。另外，Gm辅助电路426还产生成比例的高频波纹补偿电流估计值418I_{COR_SENSE}，其是用于产生并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}的高频波纹补偿电流416I_COR的分数表示。由于预测的估计电感器电流I_{SW_OUT_EST}被高通滤波，因此待被抵消的预测的高频波纹电流I_{HIGH_FREQUENCY_RIPPLE}没有反映功率放大器供给输出28的低频调制。结果，高频波纹补偿电流416I_COR与由于在图23A-D中所描绘的开关电压输出26的切换电压V_SW的变化而导致的并联放大器35补偿功率放大器供给电压V_CC的低频调制的努力不冲突。

如在图24中所进一步描绘的，开关模式电源转换器420包括可编程延迟电路432和缓冲换算器434。为了简便性，并且非限制性地，现在将参考图4A中所描绘的阈值检测器和控制电路132A的实施例讨论由开关模式电源转换器420产生的延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}。如在图4A中所描绘的，阈值检测器和控制电路132A可产生一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}。一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}指示在开关模式电源转换器420转变为提供由开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}代表的切换电压输出V_SW之前开关模式电源转换器420的开关控制电路（未示出）的状态。例如，在开关模式电源转换器420类似于图2B中所描绘的多级电荷泵降压转换器12B的实施例的情况下，一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}可由第三输出缓冲器161用于产生图11A-11F中所描绘的估计的开关电压输出38BV_{SW_EST}的各种实施例的其中之一。如在图11A中所描绘的，按照最简单的形式，一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}可以是单个数字信号，其代表作为分路电平或向如图2B中所描绘的功率电感器16提供大于地极的电压的开关电压输出26的将来状态。类似地，在开关模式电源转换器420类似于图23B中所描绘的降压转换器13L的情况下，一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}可以是单个数字信号，其代表作为分路电平或串联电平的开关电压输出26的将来状态。

返回到图24，可编程延迟电路432构造为接收一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}。控制器50可使用可编程延迟参数（数个参数）将一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}通过可编程延迟电路432的传播延迟可编程延迟周期以产生一个或多个可编程延迟的开关电压输出cmos信号166AV_{SW_EST_CMOS_DELAYED_SIGNAL}。一个或多个可编程延迟的开关电压输出cmos信号166AV_{SW_EST_CMOS_DELAYED_SIGNAL}被提供到缓冲换算器434。控制器50（未示出）可基于与控制器50、并联放大器电路或开关模式电源转换器420相关联存储的比例因子参数提供比例因子M。相应地，基于比例因子参数，控制器50可设定由缓冲换算器434接收到的比例因子M的数值。类似于在图4A中所描绘的第三输出缓冲器161，缓冲换算器434基于一个或多个可编程延迟的开关电压输出cmos信号166AV_{SW_EST_CMOS_DELAYED_SIGNAL}和由控制器50提供的比例因子M产生延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}。控制器50（未示出）可调整比例因子M的数值以解决V_RAMP信号的幅值的变化并且确保波纹抵消电路424的适当性能。在其他实施例中，控制器50（未示出）可调整比例因子M以补偿来自电池20的直流（DC）电压V_BAT的变化。在图29A-B和图30中描绘了可编程延迟电路432的实例实施例。

为了时间对准高频波纹补偿电流416I_COR的产生，控制器50基于可编程延迟参数（数个参数）按照程序调整由可编程延迟电路432提供的延迟。控制器50可构造通过可编程延迟电路432的延迟时间以移动切口在伪包络线跟随器功率管理系统10MA的波纹排斥响应中的位置。作为实例，控制器50可调整延迟以将伪包络线跟随器功率管理系统10MA的波纹排斥响应中的切口置于作为线性RF功率放大器22构造为被使用的每个操作波段的发送到接收双向偏移量的函数。相应地，如上所讨论的，控制器50可构造为按照程序改变可编程滤波器参数（数个参数）、可编程增益参数（数个参数）以及可编程延迟参数（数个参数）的数值，以获得在图23A和图23C中所描绘的伪包络线跟随器功率管理系统10MA和在图23B和图23D中所描绘的伪包络线跟随器功率管理系统10MB的实施例的波纹排斥响应中的切口的优化的切口深度、切口宽度以及切口频率作为线性RF功率放大器22构造为被使用的每个操作波段的发送到接收双向偏移量的函数。

图25描绘了类似于在图23A-D中所描绘的伪包络线跟随器功率管理系统10MA和伪包络线跟随器功率管理系统10MB的伪包络线跟随器功率管理系统的实施例的三个实例波纹排斥响应，其中期望的最大波纹排斥响应接近于30MHz。

在图25中所描绘的第一波纹排斥响应可这样获得：通过控制器50将可编程延迟电路432构造为提供大体等于DELAY₁的第一可编程延迟周期以便时间对准延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}来提供接近于30MHz的最大波纹排斥响应。在图25中所描绘的第二波纹排斥响应可这样获得：通过控制器50将可编程延迟电路432构造为提供大体等于DELAY₂的第二可编程延迟周期，其中DELAY₂>DELAY₁。这导致第二波纹排斥响应在小于期望的30MHz的频率具有最大波纹排斥响应并且波纹排斥响应中的切口的深度减小。在图25中所描绘的第三波纹排斥响应可这样获得：通过控制器50将可编程延迟电路432构造为提供大体等于DELAY₃的第三可编程延迟周期，其中DELAY₁>DELAY₃。这导致第三波纹排斥响应在大于期望的30MHz的频率具有最大波纹排斥响应并且将波纹排斥响应中的切口定位在高于期望的30MHZ的频率。如在图25中所描绘的，控制器50可将由可编程延迟电路432提供的可编程延迟构造为将伪包络线跟随器功率管理系统10MA和10MB的波纹排斥响应中的切口定位于或靠近线性RF功率放大器22构造为被使用的每个操作波段的接收双向偏移量。

图26描绘了可包括第一高通滤波器电路435A和第二高通滤波器电路435B的高通滤波器电路430的实施例。第一高通滤波器电路435A可具有由第一高通滤波器时间常数τ_C1确定的第一转角频率f_C1。第二高通滤波器电路435B可具有由第二高通滤波器时间常数τ_C2确定的第二转角频率f_C2。相应地，第一高通滤波器电路435A和第二高通滤波器电路435B的组合传递函数可提供第一高通滤波器响应和第二高通滤波器响应，其中第一高通滤波器响应对应于第一转角频率f_C1，并且第二高通滤波器响应对应于第二转角频率f_C2。第一高通滤波器电路435A和第二高通滤波器电路435B的组合传递函数H_HP(s)可由如下方程（5）中所示的拉普拉斯传递函数表示：

(5) $H_{\mathrm{HP}}\left(s\right)=\left[\frac{{\mathrm{\&tau;}}_{C1}s}{1+{\mathrm{\&tau;}}_{C1}s}\right]\left[\frac{{\mathrm{\&tau;}}_{C2}s}{1+{\mathrm{\&tau;}}_{C2}s}\right].$

第一高通滤波器时间常数τ_C1和第二高通滤波器时间常数τ_C2可被独立设定使得第一转角频率f_C1不等于第二转角频率f_C2。例如，第一高通滤波器时间常数τ_C1可由控制器50（未示出）构造使得第一转角频率f_C1具有3MHz与11.5MHz之间的范围。在某些实施例中，第一转角频率f_C1可具有3MHz与3MHz之间的范围。类似地，控制器可构造第二高通滤波器时间常数τ_C2使得第二转角频率f_C2具有3MHz与11.5MHz之间的范围。在某些实施例中，第二转角频率f_C2可具有3MHz与8MHz之间的范围。

在高通滤波器电路430的某些实施例中，第一高通滤波器电路435A的第一转角频率f_C1和第二高通滤波器电路435B的第二转角频率f_C2被各自设定为近似6MHz。在某些实施例中，控制器50（未示出）可构造第一高通滤波器时间常数τ_C1和第二高通滤波器时间常数τ_C2。例如，第一高通滤波器时间常数τ_C1可由控制器50（未示出）构造使得第一转角频率f_C1具有3MHz与11.5MHz之间的范围。在某些实施例中，第一转角频率f_C1可具有3MHz与11.5MHz之间的范围。在其他实施例中，第一转角频率f_C1与第二转角频率f_C2可构造为大体相同。例如，第一转角频率f_C1可构造为大约6MHz，并且第二转角频率f_C2可构造为大约6MHz。在某些实施例中，控制器50将第一转角频率f_C1和第二转角频率f_C2构造为与每个操作波段相关联的接收信道频带的带宽的函数。

返回到图24，假设高通滤波器电路430包括第一高通滤波器电路435A和第二高通滤波器电路435B两者，如下在方程（6）示出了在Gm辅助电路426的Gm辅助I_COR输出426B提供的高频波纹补偿电流416I_COR的期望的拉普拉斯传递函数：

(6) $I_{\mathrm{COR}}\left(s\right)=\frac{(V_{\mathrm{RAMP}}-V_{\mathrm{SW}\_\mathrm{OUT}\_\mathrm{EST}})}{L_{\mathrm{POWER}\_\mathrm{INDUCTOR}}s}\frac{{\mathrm{\&tau;}}_{C1}s}{1+{\mathrm{\&tau;}}_{C1}s}\frac{{\mathrm{\&tau;}}_{C2}s}{1+{\mathrm{\&tau;}}_{C2}s}$

其中V_RAMP代表功率放大器供给电压V_CC的将来数值，延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}基于开关模式电源转换器420的切换器控制电路（未示出）的操作状态代表开关电压输出26的切换电压V_SW的将来数值，并且L_{POWER_INDUCTOR}代表功率电感器16的电感。在开环波纹补偿辅助电路414A的某些实施例中，功率电感器16的电感可由以上参考图2A和图2B中所描绘的开环辅助电路39讨论的估计的功率电感器电感参数L_EST来表示，其中估计的功率电感器电感参数L_EST可以是处于特定频率范围之间的功率电感器16的测量或估计的电感。例如，估计的功率电感器电感参数L_EST可以是处于近似10MHz与30MHz之间的功率电感器16的测量或估计的电感。作为另一实例，估计的功率电感器电感参数L_EST可以是处于靠近或处于线性RF功率放大器22的操作带宽之内的频率波段内的功率电感器16的测量或估计的电感。在这种情况下，由Gm辅助电路426提供的高频波纹补偿电流416I_COR的拉普拉斯传递函数可由如下方程（7）给出：

(7) $I_{\mathrm{COR}}\left(s\right)=\frac{(V_{\mathrm{RAMP}}-V_{\mathrm{SW}\_\mathrm{OUT}\_\mathrm{EST}})}{L_{\mathrm{EST}}}\frac{{\mathrm{\&tau;}}_{C1}}{1+{\mathrm{\&tau;}}_{C1}s}\frac{{\mathrm{\&tau;}}_{C2}s}{1+{\mathrm{\&tau;}}_{C2}s}$

如方程（7）所示，高频波纹补偿电流416的拉普拉斯传递函数包括具有低通时间常数τ_C1的低通滤波器和具有高通时间常数τ_C2的高通滤波器。

图27A描绘了类似于图23A-D中所描绘的开环波纹补偿辅助电路414的开环波纹补偿辅助电路414B的另一实施例。为了简洁并且非限制性地，在图27A中未描绘开关模式电源转换器420和与图24中所描绘的延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}的产生相关联的电路。此外，尽管在图27A中未描绘控制器50，但将理解的是如在图23A-D中所描绘的，控制器50（未示出）可构造在图27A中所描绘的开环波纹补偿辅助电路414B的各种元件。

开环波纹补偿辅助电路414B包括组合的滤波器和增益辅助电路422B、滤波网络436以及反馈网络438。组合的滤波器和增益辅助电路422B包括运算放大器电路440A，其具有运算放大器442、Gm偏置电路444以及运算放大器输出隔离电路466。

运算放大器442包括非反相输入442A、反相输入442B以及运算放大器输出442C。运算放大器442可包括产生运算放大器输出442C的第一运算放大器推挽输出级电路（未示出）。运算放大器442的非反相输入442A构造为接收V_RAMP信号。运算放大器输出442C可构造为发源运算放大器输出电流I_AMP以跨越Gm偏置电路444两端产生运算放大器输出电压V_AMP。

另外，运算放大器442可进一步构造为产生或提供高频波纹补偿电流416I_COR和成比例的高频波纹补偿电流估计值418I_{COR_SENSE}。作为实例，运算放大器442可进一步包括构造为产生高频波纹补偿电流416I_COR的第二运算放大器推挽输出级电路（未示出）。另外，作为另一实例，运算放大器442可进一步包括构造为产生成比例的高频波纹补偿电流估计值418I_{COR_SENSE}的第三运算放大器推挽输出级电路（未示出）。

在运算放大器442的某些实施例中，由第二运算放大器输出级电路产生的高频波纹补偿电流416I_COR可大体为由第一运算放大器推挽输出级电路（未示出）提供的运算放大器输出电流I_AMP的镜像电流。类似地，在运算放大器442的某些实施例中，成比例的高频波纹补偿电流估计值418I_{COR_SENSE}可以是由第一运算放大器推挽输出级电路（未示出）提供的运算放大器输出电流I_AMP的镜像电流。

在高频波纹补偿电流416I_COR和成比例的高频波纹补偿电流估计值418I_{COR_SENSE}通过电流镜像布置相关于运算放大器输出电流I_AMP的情况下，各个晶体管元件的信道宽度的相对尺寸关系可用于实现第一运算放大器推挽输出级电路（未示出）、第二运算放大器推挽输出级电路（未示出）以及第三运算放大器推挽输出级电路（未示出），并且可构造为将运算放大器输出电流I_AMP的幅值相关于高频波纹补偿电流416I_COR和成比例的高频波纹补偿电流估计值418I_{COR_SENSE}的幅值。

运算放大器输出隔离电路466包括跟随器NFET488NFET_FOLLOWER和I_{BIAS_FOLLOWER}电流源450。跟随器NFET488NFET_FOLLOWER的漏极耦合至电路供给电压V_DD。跟随器NFET488NFET_FOLLOWER的栅极提供运算放大器输出隔离电路466的高阻抗输入并且耦合至运算放大器输出442C。结果，跟随器NFET488NFET_FOLLOWER的栅极的栅极电压等于运算放大器输出电压V_AMP。跟随器NFET488NFET_FOLLOWER可构造为使得在开环波纹补偿辅助电路414B的操作频率范围内跟随器NFET488NFET_FOLLOWER的输入栅极阻抗相对于耦合至运算放大器输出442C的其他阻抗而言非常高。结果，流入跟随器NFET488NFET_FOLLOWER的栅极的栅极电流I_GATE接近零。跟随器NFET488NFET_FOLLOWER的源极耦合至I_{BIAS_FOLLOWER}电流源450的第一节点450A。I_{BIAS_FOLLOWER}电流源450的第二节点450B耦合至地极。I_{BIAS_FOLLOWER}电流源450可构造为吸收NFET_FOLLOWER偏置电流I_{BIAS_FOLLOWER}以向跟随器NFET488NFET_FOLLOWER提供偏置电流。跟随器NFET488NFET_FOLLOWER的栅源电压为V_{GS_NFET_FOLLOWER}。跟随器NFET488NFET_FOLLOWER的源极上的源极电压为反馈电压V_e，其中V_e=V_AMP–V_{GS_NFET_FOLLOWER}。这样，从小信号建模角度出发，跟随器NFET488NFET_FOLLOWER有效地将反馈电压V_e与运算放大器输出442C隔离。结果，运算放大器电路440A包括位于跟随器NFET488NFET_FOLLOWER的源极与I_{BIAS_FOLLOWER}电流源450的第一节点450A的连接处所产生的节点的隔离反馈节点451。此隔离反馈节点451向反馈网络438提供反馈电压V_e。

反馈网络438可耦合在运算放大器442的反相输入442B与隔离反馈节点451之间以为反馈电流456I_FEEDBACK提供反馈路径。运算放大器442的反相输入442B也经由如图27A中所描绘的滤波网络436耦合至延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}。滤波网络436包括与滤波电容器460串联耦合的滤波电阻器458。滤波电阻器458可具有大体等于R₁的滤波电阻。滤波电容器460可具有大体等于C₁的滤波电容。反馈网络438可包括与反馈电容器464并联耦合的反馈电阻器462。反馈电阻器462可具有大体等于R₂的滤波电阻。反馈电容器464可具有大体等于C₂的滤波电容。在某些实施例中，滤波电阻器458和/或反馈电阻器462可构造为可由控制器50（未示出）编程。例如，滤波电阻器458和/或反馈电阻器462可以是构造为由控制器50控制的二进制加权电阻器阵列。作为实例，波电阻器458和/或反馈电阻器462可分别被实施为电阻器阵列，其包括可通过控制器50（未示出）编程以打开或闭合的开关。结果，控制器50可选择性地设定滤波电阻器458的滤波电阻R₁的电阻值和反馈电阻器462的反馈电阻R₂的电阻值，以改变开环波纹补偿辅助电路414B的频率响应。按照类似方式，或除此之外，在某些实施例中，滤波电容器460和/或反馈电容器464可分别被实施为可由控制器50构造的电容器阵列。例如，滤波电容器460和/或反馈电容器464可以是构造为由控制器50控制的二进制加权电容器阵列。控制器50可通过选择性地接通或断开每个各自的电容器阵列中的不同电容器来构造电容器阵列的有效电容。结果，在某些实施例中，控制器50可构造为选择性地设定滤波电容器460的滤波电容C₁的电容值和反馈电容器464的反馈电容C₂的电容值，以改变开环波纹补偿辅助电路414B的频率响应。

另外，在开环波纹补偿辅助电路414B的某些实施例中，滤波电阻器458的滤波电阻R₁、反馈电阻器462的反馈电阻R₂、滤波电容器460的滤波电容C₁以及反馈电容器464的反馈电容C₂可由控制器50独立地编程。

选择性地，在某些实施例中，滤波电容器460的滤波电容C₁的电容值可以是固定数值。类似地，在某些实施例中，反馈电容器464的反馈电容C₂可以是固定数值。类似地，在其他实施例中，滤波电阻器458的滤波电阻R₁的电阻值可以是固定数值和/或反馈电阻器462的反馈电阻R₂的电阻值可以是固定数值。此外，在某些实施例中，各个滤波电阻器458、滤波电容器460、反馈电阻器462以及反馈电容器464的滤波电阻R₁、反馈电阻R₂、滤波电容C₁以及反馈电容C₂的不同组合可具有电阻和电容的固定数值或可编程数值。

类似于在图24中所描绘的开环波纹补偿辅助电路414A，在图27A中所描绘的开环波纹补偿辅助电路414B可构造为提供与不具有积分器电路428和高通滤波器430的开环波纹补偿辅助电路414A大体相同的拉普拉斯传递函数，其中高通滤波器430如图24和图26中分别所描绘的包括第一高通滤波器电路435A和第二高通滤波器电路435B。反而，在图27A中所描绘的开环波纹补偿辅助电路414B可被描述为具有后面是高通滤波器的低通滤波器。类似于在图24中所描绘的开环波纹补偿辅助电路414A，在图27中所描绘的开环波纹补偿辅助电路414B具有可由控制器50构造的第一时间常数τ₁和第二时间常数τ₂。第一时间常数τ₁与滤波网络436相关联，第二时间常数τ₂与反馈网络438相关联。第一时间常数τ₁和大体等于滤波电阻器458的滤波电阻R₁与滤波电容器460的滤波电容C₁的乘积并且对应于第一转角频率f_C1。第二时间常数τ₂和大体等于反馈电阻器462的反馈电阻R₂与反馈电容器464的反馈电容C₂的乘积并且对应于第二转角频率f_C2。

在某些实施例中，滤波电阻器458的滤波电阻R₁和滤波电容器460的滤波电容C₁可构造为使得第一转角频率f_C1可具有3MHz与11.5MHz之间的范围。在其他实施例中，滤波电阻器458的滤波电阻R₁和滤波电容器460的滤波电容C₁可构造为使得第一转角频率f_C1可具有3MHz与8MHz之间的范围。类似地，反馈电阻器462的反馈电阻R₂和反馈电容器464的反馈电容C₂可构造为使得第二转角频率f_C2可具有4MHz与11.5MHz之间的范围。在其他实施例中，反馈电阻器462的反馈电阻R₂和反馈电容器464的反馈电容C₂可构造为使得第二转角频率f_C2可具有4MHz与8MHz之间的范围。作为另一实例，控制器50可构造滤波电阻R₁、滤波电容C₁、反馈电阻R₂以及反馈电容C₂作为与每个操作波段相关联的接收信道频带的带宽的函数。

Gm偏置电路444在运算放大器输出442C与地极之间可包括与偏置电容器454串联耦合的偏置电阻器452。偏置电阻器452可具有偏置电阻R₀。作为实例，在某些实施例中，偏置电阻器452可以为由控制器50可构造的电阻器阵列。可由控制器50通过选择电阻器之一或组合来设定偏置电阻R₀的数值以获得电阻器阵列的期望有效电阻。在其他实施例中，偏置电阻R₀的数值可以是固定的。偏置电容器454可具有偏置电容C₀。在某些实施例中，偏置电容器454的偏置电容C₀也可由控制器50可编程。作为实例，偏置电容器454可以为电容器阵列。结果，控制器50可通过选择性地接通或断开电容器阵列中的电容器的各种组合来构造偏置电容器454的偏置电容C₀的数值。然而，在某些实施例中，偏置电容C₀的数值可以是固定的。

作为Gm偏置电路444的偏置电阻器452和偏置电容器454的串联布置的实例构造，偏置电阻器452可包括第一端子和第二端子。偏置电容器454可包括耦合至偏置电阻器452的第二端子的第一端子和耦合至地极的第二端子。偏置电阻器452的第一端子可耦合至运算放大器输出442C。

在运算放大器输出442C产生的运算放大器输出电压V_AMP可包括通过Gm偏置电路444的Gm偏置电流I_{Gm_BIAS}。Gm偏置电路444的阻抗构造为在运算放大器442的操作带宽内设定运算放大器442的跨导。由于偏置电容器454阻断直流电流，因此Gm偏置电路444的阻抗可被用于设定运算放大器442的小信号跨导。偏置电容器454的偏置电容C₀可被选择为使得Gm偏置电路444的阻抗在开环波纹补偿辅助电路414B的操作频带内受到偏置电阻452的偏置电阻R₀支配。例如，由于开环波纹补偿辅助电路414B构造为产生高频波纹补偿电流416I_COR以在功率放大器供给输出28抵消高频波纹电流，因此偏置电容C₀可被选择为使得偏置电容器454的阻抗在开环波纹补偿辅助电路414B的操作频带内受到偏置电阻452的阻抗支配。有利地，偏置电容器454包括在Gm偏置电路444中以减小由运算放大器442引出的电流。相应地，如将要描述的，可基于偏置电阻器452的偏置电阻R₀的数值设定开环波纹补偿辅助电路414B的操作频带内的运算放大器442的运算放大器跨导Gm_{OP_AMP}，其中运算放大器跨导Gm_{OP_AMP}指运算放大器442的小信号跨导。如果去除偏置电容器454使得偏置电阻器542耦合在运算放大器输出442C与地极之间，则Gm偏置电路444的阻抗将设定运算放大器442的直流电流跨导和小信号跨导两者。

由于跟随器NFET488NFET_FOLLOWER的输入栅极阻抗可构造为大于Gm偏置电路444的阻抗的若干数量级的幅值，因此可基于偏置电阻器452的偏置电阻R₀的数值设定运算放大器442的运算放大器跨导Gm_{OP_AMP}。特别地，假设进入跟随器NFET488NFET_FOLLOWER的栅极的栅极电流I_GATE接近零，则运算放大器输出电流I_AMP等于运算放大器输出电压V_AMP除以Gm偏置电路444的阻抗。通过选择偏置电容器454的偏置电容C₀的数值使得偏置电容器454的阻抗在开环波纹补偿辅助电路414B的操作频带内受到偏置电阻器452的偏置电阻R₀支配，Gm偏置电路444的阻抗近似等于偏置电阻器452的偏置电阻R₀。结果，运算放大器442可具有近似为1/R₀的处于开环波纹补偿辅助电路414B的操作频带之内的运算放大器跨导Gm_{OP_AMP}。在某些实施例中，由于偏置电阻R₀可由控制器50构造，因此控制器50可通过设定偏置电阻器452的偏置电阻R₀的电阻水平来设定运算放大器442的运算放大器跨导Gm_{OP_AMP}。然而，如果去除偏置电容器454使得偏置电阻器542耦合在运算放大器输出442C与地极之间，则Gm偏置电路444的阻抗将设定运算放大器442的直流电流跨导和小信号跨导两者。在如下方程（8）中示出了当Gm偏置电路444不包括偏置电容器454时运算放大器输出电流I_AMP的拉普拉斯传递函数：

(8)

$I_{\mathrm{MAP}}\left(s\right)=\frac{1}{R_0}\frac{R_2{C}_{1}s(V_{\mathrm{RAMP}}-V_{\mathrm{SW}\_\mathrm{EST}\_\mathrm{DELAY}\_\mathrm{ICOR}})}{(1+R_1{C}_{1}s)(1+R_2{C}_{2}s)}+I_{\mathrm{DC}}$

其中I_DC代表好像偏置电容器454不存在并且偏置电阻器452耦合在与运算放大器输出442C与地极之间那样流过偏置电阻器452的直流电流，并且V_RAMP信号代表功率放大器供给电压V_CC的将来数值且延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}代表开关电压输出26处的切换电压V_SW的将来数值。如果Gm偏置电路444包括偏置电容器454，其中偏置电容器454的偏置电容C₀被选择为使得在运算放大器442的操作频带之内Gm偏置电路444的阻抗受到偏置电阻器452I的偏置电阻R₀支配，则由如下方程（9）给出运算放大器输出电流I_AMP的拉普拉斯传递函数：

(9) $I_{\mathrm{AMP}}\left(s\right)=\frac{1}{R_0}\frac{R_2{C}_{1}s(V_{\mathrm{RAMP}}-V_{\mathrm{SW}\_\mathrm{EST}\_\mathrm{DELAY}\_\mathrm{ICOR}})}{(1+R_1{C}_{1}s)(1+R_2{C}_{2}s)}$

其中，为了小信号增益，由偏置电容器454阻断直流电流I_DC。

作为非限制性的实例，将方程（7）的元素映射到方程（9）的元素上显示了开环波纹补偿辅助电路414B可提供与图24中所描绘的开环波纹补偿辅助电路414A相同的拉普拉斯传递函数。例如，设定τ_C1=τ₁=R₁C₁,τ_C2=τ₂=R₂C₂并且R₂C₁/R₀=τ_C2/L_EST，传递函数为I_COR(s)=I_AMP(s)。这样，对于图27中所描绘的开环波纹补偿辅助电路414B的传递函数而言，第一转角频率f_C1=1/(2πR₁C₁)并且第二转角频率f_C2=1/(2πR₂C₂)。由于控制器50可构造滤波电阻器458的滤波电阻R₁、反馈电阻器462的反馈电阻R₂、滤波电容器460的滤波电容C₁以及反馈电容器464的反馈电容C₂，因此具有第一转角频率f_C1的第一高通滤波器响应和具有第二转角频率f_C2的第二高通滤波器响应也是可独立编程的。

如果为了简便性，并且非限制性地，选择滤波电容C₁和反馈电容C₂使得C₁=C₂=C，则将方程（7）的元素映射到方程（9）的元素上得出τ_C1＝R_１C，τ_C2＝R₂C的关系，并且

基于上述非限制性的实例映射，在方程（9）中描述的运算放大器输出电流I_AMP的传递函数将大体等于在方程（7）中描述的高频波纹补偿电流416I_COR的传递函数。然而，如下文将要描述的，在开环波纹补偿辅助电路414B的某些实施例中，运算放大器输出电流I_AMP与运算放大器442所产生的高频波纹补偿电流416I_COR成比例。换句话说，偏置电阻器452的偏置电阻R₀的幅值可被选择为使得R₀与成比例，其中用于实施运算放大器442的第一运算放大器推挽输出级电路（未示出）的晶体管元件的信道宽度和用于实施运算放大器442的第二运算放大器推挽输出级电路（未示出）的晶体管元件的信道宽度的相对比率构造为使得由运算放大器442产生的高频波纹补偿电流416I_COR与方程（7）所描述的高频波纹补偿电流416I_COR相对于图24中所描绘的开环波纹补偿辅助电路414A的期望传递函数一致。

如方程（7）到方程（9）的非限制性实例映射所示，在图27A中所描绘的开环波纹补偿辅助电路414B可构造为提供与图24中所描绘的开环波纹补偿辅助电路414A相似的函数。换句话说，包括如图27A中所描绘的运算放大器442、运算放大器输出隔离电路466、反馈网络438以及滤波网络436的开环波纹补偿辅助电路414B的实施例可构造为提供与图24中所描绘的开环波纹补偿辅助电路414A大体相似的传递函数。

现在将参考图31A和图32A-32C讨论作为运算放大器输出电流I_AMP的函数的高频波纹补偿电流416I_COR和成比例的高频波纹补偿电流估计值418I_{COR_SENSE}的产生。

图31A描绘了具有运算放大器442的运算放大器电路440A的实施例，其中运算放大器电路440A包括与Gm偏置电路444的实施例和运算放大器输出隔离电路466的实施例两者组合的运算放大器442。将继续参考图27中所描绘的运算放大器电路440A、参考图32A和图32B以及在图32C中所描绘的Gm偏置电路444和运算放大器输出隔离电路466的实施例描述在图31A中所描绘的运算放大器电路440A的实施例。

在图31A中所描绘的运算放大器442的实施例可包括运算放大器前端级电路466的实施例、运算放大器推挽输出级电路468的实施例、运算放大器受控I_COR电流电路470的实施例以及运算放大器受控I_{COR_SENSE}电流电路472的实施例。在图31A中所描绘的运算放大器前端级电路466、运算放大器推挽输出级电路468、运算放大器受控I_COR电流电路470以及运算放大器受控I_{COR_SENSE}电流电路472的实施例分别构造为接收电路供给电压V_DD。在图32C中所描绘的运算放大器输出隔离电路466的实施例构造为接收电路供给电压V_DD。

运算放大器推挽输出级电路468可以是可操作地耦合至运算放大器输出442C的推挽输出级。运算放大器推挽输出级电路468可构造为提供运算放大器输出电流I_AMP，并且在运算放大器输出442C产生运算放大器输出电压V_AMP。

运算放大器受控I_COR电流电路470包括构造为提供高频波纹补偿电流416I_COR的运算放大器受控I_COR电流输出470A。另外，运算放大器受控I_COR电流电路470可构造为具有可编程跨导Gm_ICOR的推挽输出级，其中高频波纹补偿电流416I_COR的幅值基于用于实施运算放大器推挽输出级电路468和运算放大器受控I_COR电流电路470的晶体管元件的信道宽度的相对尺寸关系成比例地相关于放大器输出电流I_AMP。类似地，运算放大器受控I_{COR_SENSE}电流电路472包括构造为提供成比例的高频波纹补偿电流估计值418I_{COR_SENSE}的运算放大器受控I_{COR_SENSE}电流输出472A，其中用于实施运算放大器受控I_COR电流电路470和运算放大器受控I_{COR_SENSE}电流电路472的晶体管元件的信道宽度的相对尺寸关系可构造为确定高频波纹补偿电流416I_COR的幅值与成比例的高频波纹补偿电流估计值418I_{COR_SENSE}的幅值之间的关系。例如，用于实施运算放大器受控I_COR电流电路470和运算放大器受控I_{COR_SENSE}电流电路472的晶体管元件的信道宽度的相对尺寸关系可构造为使得运算放大器受控I_{COR_SENSE}电流电路472可构造为提供成比例的高频波纹补偿电流估计值418I_{COR_SENSE}，其以分数成比例于高频波纹补偿电流416I_COR。例如，成比例的高频波纹补偿电流估计值418I_{COR_SENSE}可通过感测比例因子C_{SENSE_SCALING}以分数相关于高频波纹补偿电流416I_COR。

运算放大器前端级电路466包括非反相输入（+），其对应于在图27A中所描绘的运算放大器442的非反相输入442A。另外，运算放大器前端级电路466包括反相输入（-），其对应于在图27A中所描绘的运算放大器442的反相输入442B。基于运算放大器442的非反相输入442A与反相输入442B之间的电压差，运算放大器前端级电路466产生输出级PFET_A控制信号474和输出级NFET_A控制信号476，其用于控制运算放大器推挽输出级电路468、运算放大器受控I_COR电流电路470以及运算放大器受控I_{COR_SENSE}电流电路472的操作。

控制器50可构造为向运算放大器受控I_COR电流电路470提供I_COR源电流权重控制总线478CNTR_CP_BUS(5:0)和I_COR吸收电流权重控制总线480CNTR_CN_BUS(5:0)。如将要描述的，控制器50可经由I_COR源电流权重控制总线478CNTR_CP_BUS(5:0)和I_COR吸收电流权重控制总线480CNTR_CN_BUS(5:0)按照程序控制高频波纹补偿电流416I_COR的幅值。类似地，控制器50可构造为向运算放大器受控I_{COR_SENSE}电流电路472提供I_{COR_SENSE}源电流权重控制总线482CNTR_SP_BUS(5:1)和I_{COR_SENSE}吸收电流权重控制总线484CNTR_SN_BUS(5:1)。如也将要描述的，控制器50可经由I_{COR_SENSE}源电流权重控制总线482CNTR_SP_BUS(5:1)和I_{COR_SENSE}吸收电流权重控制总线484CNTR_SN_BUS(5:1)按照程序控制成比例的高频波纹补偿电流估计值418I_{COR_SENSE}的幅值。

运算放大器推挽输出级电路468构造为接收输出级PFET_A控制信号474和输出级NFET_A控制信号476。基于输出级PFET_A控制信号474和输出级NFET_A控制信号476，运算放大器推挽输出级电路468构造为在运算放大器输出442C产生运算放大器输出电流I_AMP。

如在图32A中进一步描绘的，运算放大器推挽输出级电路468包括第一推挽输出PFET486PFET_A和第一推挽输出NFET488NFET_A。第一推挽输出PFET486PFET_A的漏极和第一推挽输出NFET488NFET_A的漏极耦合以形成大体对称的推挽输出布置，其形成运算放大器输出442C。第一推挽输出PFET486PFET_A的源极耦合至电路供给电压V_DD。第一推挽输出NFET488NFET_A的源极耦合至地极。第一推挽输出PFET486PFET_A的栅极构造为接收输出级PFET_A控制信号474，其将第一推挽输出PFET486PFET_A的栅极上的电压设定为PFET_A控制电压V_{PFET_A_CNTR}。第一推挽输出NFET488NFET_A的栅极构造为接收输出级NFET_A控制信号476，其将第一推挽输出NFET488NFET_A的栅极上的电压设定为NFET_A控制电压V_{NFET_A_CNTR}。

运算放大器前端级电路466控制PFET_A控制电压V_{PFET_A_CNTR}和NFET_A控制电压V_{NFET_A_CNTR}使得当运算放大器442的非反相输入442A与反相输入442B之间的电压差大体等于零时，穿过第一推挽输出PFET486PFET_A的电流大体等于穿过第一推挽输出NFET488NFET_A的电流，使得在运算放大器输出442C由运算放大器推挽输出级电路468产生的运算放大器输出电流I_AMP大体等于零。结果，在第一推挽输出PFET486PFET_A的漏极与第一推挽输出NFET488NFET_A的漏极的连接处产生的运算放大器输出电压V_AMP也大体等于零。

否则，根据运算放大器442的非反相输入442A与反相输入442B之间开发的电压差，运算放大器前端级电路466控制PFET_A控制电压V_{PFET_A_CNTR}和NFET_A控制电压V_{NFET_A_CNTR}使得由运算放大器推挽输出级电路468产生的运算放大器输出电流I_AMP发源电流或吸收电流。当运算放大器推挽输出级电路468发源电流时，换句话说，运算放大器输出电流I_AMP大于零，流过第一推挽输出PFET486PFET_A的漏极的电流大于流过第一推挽输出NFET488NFET_A的电流。对应地，当运算放大器推挽输出级电路468吸收电流时，换句话说，运算放大器输出电流I_AMP小于零，流过第一推挽输出PFET486PFET_A的漏极的电流小于流过第一推挽输出NFET488NFET_A的电流。

运算放大器受控I_COR电流电路470可构造为镜像晶体管元件的阵列，其布置为形成用于提供高频波纹补偿电流416I_COR的大体对称的推挽输出级489。大体对称的推挽输出级489可包括镜像源电流元件的可编程阵列490和镜像吸收电流元件的可编程阵列492，二者耦合以形成大体对称的可编程推挽输出级491。镜像源电流元件的可编程阵列490中的镜像晶体管元件的每一个与镜像吸收电流元件的可编程阵列492中的镜像晶体管元件的对应晶体管元件相关联。

大体对称的推挽输出级489可进一步包括镜像晶体管元件，其构造为形成大体对称的I_COR电流推挽输出级493。大体对称的I_COR电流推挽输出级493可构造为在镜像源电流元件的可编程阵列490和镜像吸收电流元件的可编程阵列492被停用或断开的情况下提供I_COR偏移电流承载能力。

大体对称的推挽输出级489的镜像源晶体管元件可包括第一推挽输出PFET486PFET_A,、第二镜像PFET496PFET_A1、第三镜像PFET498PFET_A2、第四镜像PFET500PFET_A3、第五镜像PFET502PFET_A4、第六镜像PFET504PFET_A5以及第七镜像PFET506PFET_A6。

第一镜像PFET494PFET_A0、第二镜像PFET496PFET_A1、第三镜像PFET498PFET_A2、第四镜像PFET500PFET_A3、第五镜像PFET502PFET_A4以及第六镜像PFET504PFET_A5各自的信道宽度构造为使得第一镜像PFET494PFET_A0、第二镜像PFET496PFET_A1、第三镜像PFET498PFET_A2、第四镜像PFET500PFET_A3、第五镜像PFET502PFET_A4以及第六镜像PFET504PFET_A5的电流承载能力被二进制加权。结果，第二镜像PFET496PFET_A1的电流承载能力大体为第一镜像PFET494PFET_A0的电流承载能力的两倍，第三镜像PFET498PFET_A2的电流承载能力大体为第二镜像PFET496PFET_A1的电流承载能力的两倍，第四镜像PFET500PFET_A3的电流承载能力大体为第三镜像PFET498PFET_A2的电流承载能力的两倍，第五镜像PFET502PFET_A4的电流承载能力大体为第四镜像PFET500PFET_A3的电流承载能力的两倍，并且第六镜像PFET504PFET_A5的电流承载能力大体为第五镜像PFET502PFET_A4的电流承载能力的两倍。第七镜像PFET506PFET_A6的信道宽度构造为与第一推挽输出PFET486PFET_A的信道宽度有关以为运算放大器受控I_COR电流电路470的大体对称的I_COR电流推挽输出级493提供I_COR偏移源电流承载能力。

镜像源电流元件的可编程阵列490可进一步包括第一控制镜像PFET508PFET_CP0、第二控制镜像PFET510PFET_CP1、第三控制镜像PFET512PFET_CP2、第四控制镜像PFET514PFET_CP3、第五控制镜像PFET516PFET_CP4以及第六控制镜像PFET518PFET_CP5。如图32A中所进一步描绘的，镜像源电流元件的可编程阵列490可耦合至或进一步包括I_COR源电流权重控制总线478CNTR_CP_BUS(5:0)。I_COR源电流权重控制总线478CNTR_CP_BUS(5:0)包括第一控制镜像PFET信号520CNTR_CP0、第二控制镜像PFET信号522CNTR_CP1、第三控制镜像PFET信号524CNTR_CP2、第四控制镜像PFET信号526CNTR_CP3、第五控制镜像PFET信号528CNTR_CP4以及第六控制镜像PFET信号530CNTR_CP5。

第一控制镜像PFET信号520CNTR_CP0、第二控制镜像PFET信号522CNTR_CP1、第三控制镜像PFET信号524CNTR_CP2、第四控制镜像PFET信号526CNTR_CP3、第五控制镜像PFET信号528CNTR_CP4以及第六控制镜像PFET信号530CNTR_CP5分别耦合至并且构造为控制第一控制镜像PFET508PFET_CP0、第二控制镜像PFET510PFET_CP1、第三控制镜像PFET512PFET_CP2、第四控制镜像PFET514PFET_CP3、第五控制镜像PFET516PFET_CP4以及第六控制镜像PFET518PFET_CP5各自的栅极。

相应地，如下文进一步详细描述的，镜像源电流元件的可编程阵列490包括第一控制镜像PFET508PFET_CP0、第二控制镜像PFET510PFET_CP1、第三控制镜像PFET512PFET_CP2、第四控制镜像PFET514PFET_CP3、第五控制镜像PFET516PFET_CP4以及第六控制镜像PFET518PFET_CP5，其分别与第一镜像PFET494PFET_A0、第二镜像PFET496PFET_A1、第三镜像PFET498PFET_A2、第四镜像PFET500PFET_A3、第五镜像PFET502PFET_A4以及第六镜像PFET504PFET_A5组合以便形成第一可编程镜像源电流元件494A、第二可编程镜像源电流元件496A、第三可编程镜像源电流元件498A、第四可编程镜像源电流元件500A、第五可编程镜像源电流元件502A以及第六可编程镜像源电流元件504A。

现在将描述大体对称的推挽输出级489的镜像源电流元件的可编程阵列490。第一镜像PFET494PFET_A0、第二镜像PFET496PFET_A1、第三镜像PFET498PFET_A2、第四镜像PFET500PFET_A3、第五镜像PFET502PFET_A4、第六镜像PFET504PFET_A5以及第七镜像PFET506PFET_A6各自的栅极分别耦合至输出级PFET_A控制信号474，使得第一镜像PFET494PFET_A0、第二镜像PFET496PFET_A1、第三镜像PFET498PFET_A2、第四镜像PFET500PFET_A3、第五镜像PFET502PFET_A4、第六镜像PFET504PFET_A5以及第七镜像PFET506PFET_A6的每一个被电流镜像到运算放大器推挽输出级电路468的第一推挽输出PFET486PFET_A。结果，第一镜像PFET494PFET_A0、第二镜像PFET496PFET_A1、第三镜像PFET498PFET_A2、第四镜像PFET500PFET_A3、第五镜像PFET502PFET_A4、第六镜像PFET504PFET_A5以及第七镜像PFET506PFET_A6各自的栅极电压被大体设定为等于PFET_A控制电压V_{PFET_A_CNTR}。

镜像源电流元件的可编程阵列490包括第一可编程镜像源电流元件494A、第二可编程镜像源电流元件496A、第三可编程镜像源电流元件498A、第四可编程镜像源电流元件500A、第五可编程镜像源电流元件502A以及第六可编程镜像源电流元件504A，其中第一可编程镜像源电流元件494A、第二可编程镜像源电流元件496A、第三可编程镜像源电流元件498A、第四可编程镜像源电流元件500A、第五可编程镜像源电流元件502A以及第六可编程镜像源电流元件504A的电流承载能力被大体二进制加权。控制器50经由I_COR源电流权重控制总线478CNTR_CP_BUS(5:0)支配第一可编程镜像源电流元件494A、第二可编程镜像源电流元件496A、第三可编程镜像源电流元件498A、第四可编程镜像源电流元件500A、第五可编程镜像源电流元件502A以及第六可编程镜像源电流元件504A各自对形成高频波纹补偿电流416I_COR的电流贡献。

第一可编程镜像源电流元件494A包括第一镜像PFET494PFET_A0，并且通过将第一镜像PFET494PFET_A0的源极耦合至电路供给电压V_DD并且将第一镜像PFET494PFET_A0的漏极耦合至第一控制镜像PFET508PFET_CP0的源极来形成。第一控制镜像PFET508PFET-_CP0的漏极耦合至运算放大器受控I_COR电流输出470A。第一控制镜像PFET508PFET_CP0的栅极耦合至第一控制镜像PFET信号520CNTR_CP0，使得控制器50可控制第一可编程镜像源电流元件494A的操作状态（on/off）。第二可编程镜像源电流元件496A包括第二镜像PFET496PFET_A1，并且通过将第二镜像PFET496PFET_A1的源极耦合至电路供给电压V_DD并且将第二镜像PFET496PFET_A1的漏极耦合至第二控制镜像PFET510PFET_CP1的源极来形成。第二控制镜像PFET510PFET_CP1的漏极耦合至运算放大器受控I_COR电流输出470A。第二控制镜像PFET510PFET_CP1的栅极耦合至第二控制镜像PFET信号522CNTR_CP1，使得控制器50可控制第二可编程镜像源电流元件496A的操作状态（on/off）。第三可编程镜像源电流元件498A包括第三镜像PFET498PFET_A2，并且通过将第三镜像PFET498PFET_A2的源极耦合至电路供给电压V_DD并且将第三镜像PFET498PFET_A2的漏极耦合至第三控制镜像PFET512PFET_CP2的源极来形成。第三控制镜像PFET512PFET_CP2的漏极耦合至运算放大器受控I_COR电流输出470A。第三控制镜像PFET512PFET_CP2的栅极耦合至第三控制镜像PFET信号524CNTR_CP2，使得控制器50可控制第三可编程镜像源电流元件498A的操作状态（on/off）。第四可编程镜像源电流元件500A包括第四镜像PFET500PFET_A3，并且通过将第四镜像PFET500PFET_A3的源极耦合至电路供给电压V_DD并且将第四镜像PFET500PFET_A3的漏极耦合至第四控制镜像PFET514PFET_CP3的源极来形成。第四控制镜像PFET514PFET_CP3的漏极耦合至运算放大器受控I_COR电流输出470A。第四控制镜像PFET514PFET_CP3的栅极耦合至第四控制镜像PFET信号526CNTR_CP3，使得控制器50可控制第四可编程镜像源电流元件500A的操作状态（on/off）。第五可编程镜像源电流元件502A包括第五镜像PFET502PFET_A4，并且通过将第五镜像PFET502PFET_A4的源极耦合至电路供给电压V_DD并且将第五镜像PFET502PFET_A4的漏极耦合至第五控制镜像PFET516PFET_CP4的源极来形成。第五控制镜像PFET516PFET_CP4的漏极耦合至运算放大器受控I_COR电流输出470A。第五控制镜像PFET516PFET_CP4的栅极耦合至第五控制镜像PFET信号528CNTR_CP4，使得控制器50可控制第五可编程镜像源电流元件502A的操作状态（on/off）。第六可编程镜像源电流元件504A包括第六镜像PFET504PFET_A5，并且通过将第六镜像PFET504PFET_A5的源极耦合至电路供给电压V_DD并且将第六镜像PFET504PFET_A5的漏极耦合至第六控制镜像PFET518PFET_CP5的源极来形成。第六控制镜像PFET518PFET_CP5的漏极耦合至运算放大器受控I_COR电流输出470A。第六控制镜像PFET518PFET_CP5的栅极耦合至第六控制镜像PFET信号530CNTR_CP5，使得控制器50可控制第六可编程镜像源电流元件504A的操作状态（on/off）。

类似于镜像源电流元件的可编程阵列490，大体对称的推挽输出级489的镜像吸收晶体管元件的镜像吸收电流元件的可编程阵列492可包括第一镜像NFET532NFET_A0、第二镜像NFET534NFET_A1、第三镜像NFET536NFET_A2、第四镜像NFET538NFET_A3、第五镜像NFET540NFET_A4、第六镜像NFET542NFET_A5以及第七镜像NFET543NFET_A6。

第一镜像NFET532NFET_A0、第二镜像NFET534NFET_A1、第三镜像NFET536NFET_A2、第四镜像NFET538NFET_A3、第五镜像NFET540NFET_A4以及第六镜像NFET542NFET_A5各自的信道宽度被二进制加权或构造为使得第二镜像NFET534NFET_A1的电流承载能力大体为第一镜像NFET532NFET_A0的电流承载能力的两倍，第三镜像NFET536NFET_A2的电流承载能力大体为第二镜像NFET534NFET_A1的电流承载能力的两倍，第四镜像NFET538NFET_A3的电流承载能力大体为第三镜像NFET536NFET_A2的电流承载能力的两倍，第五镜像NFET540NFET_A4的电流承载能力大体为第四镜像NFET538NFET_A3的电流承载能力的两倍，并且第六镜像NFET542NFET_A5的电流承载能力大体为第五镜像NFET540NFET_A4的电流承载能力的两倍。第七镜像NFET543NFET_A6的信道宽度构造为与第一推挽输出NFET488NFET_A的信道宽度有关以为运算放大器受控I_COR电流电路470的大体对称的I_COR电流推挽输出级493提供I_COR偏移吸收电流承载能力。

此外，第一镜像NFET532NFET_A0、第二镜像NFET534NFET_A1、第三镜像NFET536NFET_A2、第四镜像NFET538NFET_A3、第五镜像NFET540NFET_A4、第六镜像NFET542NFET_A5以及第七镜像NFET543NFET_A6各自的信道宽度构造为使得第一镜像NFET532NFET_A0、第二镜像NFET534NFET_A1、第三镜像NFET536NFET_A2、第四镜像NFET538NFET_A3、第五镜像NFET540NFET_A4、第六镜像NFET542NFET_A5以及第七镜像NFET543NFET_A6各自的电流承载能力大体匹配于第一镜像PFET494PFET_A0、第二镜像PFET496PFET_A1、第三镜像PFET498PFET_A2、第四镜像PFET500PFET_A3、第五镜像PFET502PFET_A4、第六镜像PFET504PFET_A5以及第七镜像PFET506PFET_A6各自的电流承载能力。

相应地，第一镜像PFET494PFET_A0和第一镜像NFET532NFET_A0各自的信道宽度构造为使得第一镜像PFET494PFET_A0的电流发源能力大体匹配于第一镜像NFET532NFET_A0的电流吸收能力。第二镜像PFET496PFET_A1和第二镜像NFET534NFET_A1各自的信道宽度构造为使得第二镜像PFET496PFET_A1的电流发源能力大体匹配于第二镜像NFET534NFET_A1的电流吸收能力。第三镜像PFET498PFET_A2和第三镜像NFET536NFET_A2各自的信道宽度构造为使得第三镜像PFET498PFET_A2的电流发源能力大体匹配于第三镜像NFET536NFET_A2的电流吸收能力。第四镜像PFET500PFET_A3和第四镜像NFET538NFET_A3各自的信道宽度构造为使得第四镜像PFET500PFET_A3的电流发源能力大体匹配于第四镜像NFET538NFET_A3的电流吸收能力。第五镜像PFET502PFET_A4和第五镜像NFET540NFET-_A4各自的信道宽度构造为使得第五镜像PFET502PFET_A4的电流发源能力大体匹配于第五镜像NFET540NFET_A4的电流吸收能力。第六镜像PFET504PFET_A5和第六镜像NFET542NFET_A5各自的信道宽度构造为使得第六镜像PFET504PFET_A5的电流发源能力大体匹配于第六镜像NFET542NFET_A5的电流吸收能力。并且，第七镜像PFET506PFET_A6和第七镜像NFET543NFET_A6各自的信道宽度构造为使得第七镜像PFET506PFET_A6的电流发源能力大体匹配于第七镜像NFET543NFET_A6的电流吸收能力。

镜像吸收电流元件的可编程阵列492可进一步包括第一控制镜像NFET544NFET_CN0、第二控制镜像NFET546NFET_CN1、第三控制镜像NFET548NFET_CN2、第四控制镜像NFET550NFET_CN3、第五控制镜像NFET552NFET_CN4以及第六控制镜像NFET554NFET_CN5。如图32A中所进一步描绘的，镜像吸收电流元件的可编程阵列492可进一步包括或耦合至I_COR吸收电流权重控制总线480CNTR_CN_BUS(5:0)。I_COR吸收电流权重控制总线480CNTR_CN_BUS(5:0)包括第一控制镜像NFET信号556CNTR_CN0、第二控制镜像NFET信号558CNTR_CN1、第三控制镜像NFET信号560CNTR_CN2、第四控制镜像NFET信号562CNTR_CN3、第五控制镜像NFET信号564CNTR_CN4以及第六控制镜像NFET信号566CNTR_CN5。

第一控制镜像NFET信号556CNTR_CN0、第二控制镜像NFET信号558CNTR_CN1、第三控制镜像NFET信号560CNTR_CN2、第四控制镜像NFET信号562CNTR_CN3、第五控制镜像NFET信号564CNTR_CN4以及第六控制镜像NFET信号566CNTR_CN5分别耦合至并且构造为控制第一控制镜像NFET544NFET_CN0、第二控制镜像NFET546NFET_CN1、第三控制镜像NFET548NFET_CN2、第四控制镜像NFET550NFET_CN3、第五控制镜像NFET552NFET_CN4以及第六控制镜像NFET554NFET_CN5各自的栅极。

相应地，如下文进一步详细描述的，镜像吸收电流元件的可编程阵列492包括第一控制镜像NFET544NFET_CN0、第二控制镜像NFET546NFET_CN1、第三控制镜像NFET548NFET_CN2、第四控制镜像NFET550NFET_CN3、第五控制镜像NFET552NFET_CN4以及第六控制镜像NFET554NFET_CN5，其分别与第一镜像NFET532NFET_A0、第二镜像NFET534NFET_A1、第三镜像NFET536NFET_A2、第四镜像NFET538NFET_A3、第五镜像NFET540NFET_A4以及第六镜像NFET542NFET_A5组合以便形成第一可编程镜像吸收电流元件532A、第二可编程镜像吸收电流元件534A、第三可编程镜像吸收电流元件536A、第四可编程镜像吸收电流元件538A、第五可编程镜像吸收电流元件540A以及第六可编程镜像吸收电流元件542A。

现在将描述大体对称的推挽输出级489的镜像吸收电流元件的可编程阵列492。第一镜像NFET532NFET_A0、第二镜像NFET534NFET_A1、第三镜像NFET536NFET_A2、第四镜像NFET538NFET_A3、第五镜像NFET540NFET_A4、第六镜像NFET542NFET_A5以及第七镜像NFET543NFET_A6各自的栅极分别耦合至输出级NFET_A控制信号476，使得第一镜像NFET532NFET_A0、第二镜像NFET534NFET_A1、第三镜像NFET536NFET_A2、第四镜像NFET538NFET_A3、第五镜像NFET540NFET_A4、第六镜像NFET542NFET_A5以及第七镜像NFET543NFET_A6的每一个被电流镜像到运算放大器推挽输出级电路468的第一推挽输出NFET488NFET_A。结果，第一镜像NFET532NFET_A0、第二镜像NFET534NFET_A1、第三镜像NFET536NFET_A2、第四镜像NFET538NFET_A3、第五镜像NFET540NFET_A4、第六镜像NFET542NFET_A5以及第七镜像NFET543NFET_A6各自的栅极电压被大体设定为等于NFET_A控制电压V_{NFET_A_CNTR}。

镜像吸收电流元件的可编程阵列492包括第一可编程镜像吸收电流元件532A、第二可编程镜像吸收电流元件534A、第三可编程镜像吸收电流元件536A、第四可编程镜像吸收电流元件538A、第五可编程镜像吸收电流元件540A以及第六可编程镜像吸收电流元件542A，其中第一可编程镜像吸收电流元件532A、第二可编程镜像吸收电流元件534A、第三可编程镜像吸收电流元件536A、第四可编程镜像吸收电流元件538A、第五可编程镜像吸收电流元件540A以及第六可编程镜像吸收电流元件542A的电流承载能力被大体二进制加权。控制器50经由I_COR吸收电流权重控制总线480CNTR_CN_BUS(5:0)支配第一可编程镜像吸收电流元件532A、第二可编程镜像吸收电流元件534A、第三可编程镜像吸收电流元件536A、第四可编程镜像吸收电流元件538A、第五可编程镜像吸收电流元件540A以及第六可编程镜像吸收电流元件542A各自对形成高频波纹补偿电流416I_COR的电流贡献。

第一可编程镜像吸收电流元件532A包括第一镜像NFET532NFET_A0，并且通过将第一镜像NFET532NFET_A0的源极耦合至地极并且将第一镜像NFET532NFET_A0的漏极耦合至第一控制镜像NFET544NFET_CN0的源极来形成。第一控制镜像NFET544NFET_CN0的漏极耦合至运算放大器受控I_COR电流输出470A。第一控制镜像NFET544NFET_CN0的栅极耦合至第一控制镜像NFET信号556CNTR_CN0，使得控制器50可控制第一可编程镜像吸收电流元件532A的操作状态（on/off）。第二可编程镜像吸收电流元件534A包括第二镜像NFET534NFET_A1，并且通过将NFET534NFET_A1的源极耦合至地极并且将NFET534NFET_A1的漏极耦合至第二控制镜像NFET546NFET_CN1的源极来形成。第二控制镜像NFET546NFET_CN1的漏极耦合至运算放大器受控I_COR电流输出470A。第二控制镜像NFET546NFET_CN1的栅极耦合至第二控制镜像NFET信号558CNTR_CN1，使得控制器50可控制第二可编程镜像吸收电流元件534A的操作状态（on/off）。第三可编程镜像吸收电流元件536A包括第三镜像NFET536NFET_A2，并且通过将第三镜像NFET536NFET_A2的源极耦合至地极并且将第三镜像NFET536NFET_A2的漏极耦合至第三控制镜像NFET548NFET_CN2的源极来形成。第三控制镜像NFET548NFET_CN2的漏极耦合至运算放大器受控I_COR电流输出470A。第三控制镜像NFET548NFET_CN2的栅极耦合至第三控制镜像NFET信号560CNTR_CN2，使得控制器50可控制第三可编程镜像吸收电流元件536A的操作状态（on/off）。第四可编程镜像吸收电流元件538A包括第四镜像NFET538NFET_A3，并且通过将第四镜像NFET538NFET_A3的源极耦合至地极并且将第四镜像NFET538NFET_A3的漏极耦合至第四控制镜像NFET550NFET_CN3的源极来形成。第四控制镜像NFET550NFET_CN3的漏极耦合至运算放大器受控I_COR电流输出470A。第四控制镜像NFET550NFET_CN3的栅极耦合至第四控制镜像NFET信号562CNTR_CN3，使得控制器50可控制第四可编程镜像吸收电流元件538A的操作状态（on/off）。第五可编程镜像吸收电流元件540A包括第五镜像NFET540NFET_A4，并且通过将第五镜像NFET540NFET_A4的源极耦合至地极并且将第五镜像NFET540NFET_A4的漏极耦合至第五控制镜像NFET552NFET_CN4的源极来形成。第五控制镜像NFET552NFET_CN4的漏极耦合至运算放大器受控I_COR电流输出470A。第五控制镜像NFET552NFET_CN4的栅极耦合至第五控制镜像NFET信号564CNTR_CN4，使得控制器50可控制第五可编程镜像吸收电流元件540A的操作状态（on/off）。第六可编程镜像吸收电流元件542A包括第六镜像NFET542NFET_A5，并且通过将第六镜像NFET542NFET_A5的源极耦合至地极并且将第六镜像NFET542NFET_A5的漏极耦合至第六控制镜像NFET554NFET_CN5的源极来形成。第六控制镜像NFET554NFET_CN5的漏极耦合至运算放大器受控I_COR电流输出470A。第六控制镜像NFET554NFET_CN5的栅极耦合至第六控制镜像NFET信号566CNTR_CN5，使得控制器50可控制第六可编程镜像吸收电流元件542A的操作状态（on/off）。

大体对称的I_COR电流推挽输出级493可包括第七镜像PFET506PFET_A6和第七镜像NFET543NFET_A6。如上所述，第七镜像PFET506PFET_A6和第七镜像NFET543NFET_A6各自的信道宽度构造为使得第七镜像PFET506PFET_A6的电流发源能力大体匹配于第七镜像NFET543NFET_A6的电流吸收能力。结果，大体对称的I_COR电流推挽输出级493可在镜像源电流元件的可编程阵列490和镜像吸收电流元件的可编程阵列492被停用或断开时提供I_COR偏移电流承载能力。由于第七镜像PFET506PFET_A6和第七镜像NFET543NFET_A6的信道宽度构造为使得第七镜像PFET506PFET_A6的电流承载能力匹配于第七镜像NFET543NFET_A6的电流承载能力，因此通过第七镜像PFET506PFET_A6对第一推挽输出PFET486PFET_A的信道宽度的比率和第七镜像NFET543NFET_A6对第一推挽输出NFET488NFET_A的信道宽度的比率来支配I_COR偏移电流承载能力。

为了保持大体对称的I_COR电流推挽输出级493的对称操作，控制器50控制I_COR源电流权重控制总线478CNTR_CP_BUS(5:0)和I_COR吸收电流权重控制总线480CNTR_CN_BUS(5:0)，使得第一可编程镜像源电流元件494A的操作状态跟随对应的第一可编程镜像吸收电流元件532A的操作状态，第二可编程镜像源电流元件496A的操作状态跟随对应的第二可编程镜像吸收电流元件534A的操作状态，第三可编程镜像源电流元件498A的操作状态跟随对应的第三可编程镜像吸收电流元件536A的操作状态，第四可编程镜像源电流元件500A的操作状态跟随对应的第四可编程镜像吸收电流元件538A的操作状态，第五可编程镜像源电流元件502A的操作状态跟随对应的第五可编程镜像吸收电流元件540A的操作状态，并且第六可编程镜像源电流元件504A的操作状态跟随对应的第六可编程镜像吸收电流元件542A的操作状态。

在控制器50构造I_COR源电流权重控制总线478CNTR_CP_BUS(5:0)和I_COR吸收电流权重控制总线480CNTR_CN_BUS(5:0)以断开第一可编程镜像源电流元件494A、第二可编程镜像源电流元件496A、第三可编程镜像源电流元件498A、第四可编程镜像源电流元件500A、第五可编程镜像源电流元件502A、第六可编程镜像源电流元件504A、第一可编程镜像吸收电流元件532A、第二可编程镜像吸收电流元件534A、第三可编程镜像吸收电流元件536A、第四可编程镜像吸收电流元件538A、第五可编程镜像吸收电流元件540A以及第六可编程镜像吸收电流元件542A的情况下。大体对称的I_COR电流推挽输出级493提供I_COR偏移电流能力作为运算放大器受控I_COR电流电路470的大体对称的推挽输出级489的输出。

现在可描述运算放大器受控I_COR电流电路470的可编程I_COR跨导Gm_ICOR。为了描述的简便性，并且非限制性地，运算放大器推挽输出级电路468的第一推挽输出PFET486PFET_A和第一推挽输出NFET488NFET_A被用作参考晶体管，使得第一镜像PFET494PFET_A0的特性类似于第一推挽输出PFET486PFET_A的特性，并且第一镜像NFET532NFET_A0的特性类似于第一推挽输出NFET488NFET_A的特性。如先前所讨论的，第一推挽输出PFET486PFET_A和第一推挽输出NFET488NFET_A对于第一镜像PFET494PFET_A0和第一镜像NFET532NFET_A0的信道宽度的相对信道宽度可构造为获得高频波纹补偿电流416I_COR对于运算放大器输出电流I_AMP之间的期望比例性。

I_COR源电流权重控制总线478CNTR_CP_BUS(5:0)和I_COR吸收电流权重控制总线480CNTR_CN_BUS(5:0)的各自的控制信号的特征可在于对应于六位可编程控制字码CNTRN，其中最低有效位对应于CNTR_CP0和CNTR_CN0的状态，并且最高有效位对应于CNTR_CP5和CNTR_CN5的状态。结果，可编程控制字码CNTRN的特征可在于具有0与63之间的二进制加权值。这样，六位可编程控制字码的特征可在于函数CNTRN=P，使得O≤P≤63。这样，运算放大器受控I_COR电流电路470的可编程I_COR跨导Gm_ICOR可由如下方程（10）给出特征：

(10) ${\mathrm{Gm}}_{\mathrm{ICOR}}\left(P\right)=\frac{(P+P_{\mathrm{OFFSET}})}{R_0}$

其中，P_OFFSET反映大体对称的I_COR电流推挽输出级493的贡献。图33描绘了运算放大器受控I_COR电流电路470的可编程I_COR跨导Gm_ICOR对可编程控制字码CNTRN的数值（P）。在某些实施例中，第七镜像PFET506PFET_A6对第七镜像NFET543NFET_A6的信道宽度的信道宽度比可构造为使得P_OFFSET具有大约20的最小值。在P_OFFSET=20的情况下，最小可编程I_COR跨导Gm_{ICOR_MIN}=20/R₀，其中R₀是图32C中所描绘的Gm偏置电路444的偏置电阻器452的偏置电阻。

此外，第一镜像PFET494PFET_A0、第二镜像PFET496PFET_A1、第三镜像PFET498PFET_A2、第四镜像PFET500PFET_A3、第五镜像PFET502PFET_A4、第六镜像PFET504PFET_A5以及第七镜像PFET506PFET_A6对于第一推挽输出PFET486PFET_A的信道宽度的相对信道宽度以及第一镜像NFET532NFET_A0、第二镜像NFET534NFET_A1、第三镜像NFET536NFET_A2、第四镜像NFET538NFET_A3、第五镜像NFET540NFET_A4、第六镜像NFET542NFET_A5以及第七镜像NFET543NFET_A6对于第一推挽输出NFET488NFET_A的相对信道宽度可被调整为使得运算放大器输出电流I_AMP与高频波纹补偿电流416I_COR成比例。将理解的是，当运算放大器受控I_COR电流电路470构造为具有最小可编程I_COR跨导Gm_{ICOR_MIN}时，高频波纹补偿电流416I_COR仅由大体对称的I_COR电流推挽输出级493发源。

典型地，第一推挽输出PFET486PFET_A的信道宽度对于第一镜像PFET494PFET_A0的信道宽度之比和第一推挽输出NFET488NFET_A的信道宽度对于第一镜像NFET532NFET_A0的信道宽度之比近似设定为1。然而，在某些实施例中，第一推挽输出PFET486PFET_A的信道宽度对于第一镜像PFET494PFET_A0的信道宽度之比和第一推挽输出NFET488NFET_A的信道宽度对于第一镜像NFET532NFET_A0的信道宽度之比可以大于1或小于1。例如，在第一推挽输出PFET486PFET_A的信道宽度对于第一镜像PFET494PFET_A0的信道宽度之比和第一推挽输出NFET488NFET_A的信道宽度对于第一镜像NFET532NFET_A0的信道宽度之比小于1的情况下，在图32C中所描绘的偏置电阻器452的偏置电阻R₀可被增大以获得在图32A中所描绘的运算放大器受控I_COR电流电路470的可编程I_COR跨导Gm_ICOR的相同数值，并且减小Gm偏置电流I_{Gm_BIAS}。然而，这可能减小运算放大器442的操作带宽。

图33描绘了在运算放大器受控I_COR电流输出470A提供的作为六位可编程控制字码CNTRN的函数的运算放大器受控I_COR电流电路470的可编程I_COR跨导Gm_ICOR的图示，六位可编程控制字码CNTRN由I_COR源电流权重控制总线478CNTR_CP_BUS(5:0)和I_COR吸收电流权重控制总线480CNTR_CN_BUS(5:0)的各位形成。可编程控制字码CNTRN的特征可在于具有等于“P”的二进制加权值，使得0≤P≤63。如图33所描绘的，可编程I_COR跨导Gm_ICOR的相对于0≤P≤63的“P”大体为线性的。最小可编程I_COR跨导Gm_{ICOR_MIN}对应于Gm_ICOR(0)的数值。换句话说，运算放大器受控I_COR电流电路470的可编程I_COR跨导Gm_ICOR可构造为提供64个跨导数值。

图32B中所描绘的运算放大器受控I_{COR_SENSE}电流电路472的实施例在形式和功能上类似于图32A中所描绘的运算放大器受控I_COR电流电路470的实施例。类似于运算放大器受控I_COR电流电路470，运算放大器受控I_{COR_SENSE}电流电路472可构造为镜像晶体管元件的阵列，其布置为形成用于提供成比例的高频波纹补偿电流估计值418I_{COR_SENSE}的大体对称的推挽输出级567。大体对称的推挽输出级567可包括镜像感测源电流元件的可编程阵列568和镜像感测吸收电流元件的可编程阵列570，二者耦合以形成大体对称的可编程I_{COR_SENSES}推挽输出级569。镜像感测源电流元件的可编程阵列568中的镜像晶体管元件的每一个与镜像感测吸收电流元件的可编程阵列570中的镜像晶体管元件的对应晶体管元件相关联。

大体对称的可编程I_{COR_SENSES}推挽输出级569可进一步包括构造为形成大体对称的I_{COR_SENSE}电流推挽输出级571的镜像晶体管元件。大体对称的I_{COR_SENSE}电流推挽输出级571可构造为在镜像感测源电流元件的可编程阵列568和镜像感测吸收电流元件的可编程阵列570被停用或断开的情况下提供I_{COR_SENSE}偏移电流承载能力。相应地，大体对称的I_{COR_SENSE}电流推挽输出级571互补大体对称的I_COR电流推挽输出级493的操作。相应地，如将要描述的，运算放大器受控I_{COR_SENSE}电流电路472的最小I_{COR_SENSE}跨导Gm_{ICOR_SENSE_MIN}通过感测比例因子C_{SENSE_SCALING}成比例，使得Gm_{ICOR_SENSE_MIN}=Gm_{ICOR_MIN}xC_{SENSE_SCALING}。

然而，借助于实例并且非限制性地，不同于图32A中所描绘的运算放大器受控I_COR电流电路470的大体对称的可编程推挽输出级491，其包括六个可编程感测镜像源电流元件和六个可编程感测镜像吸收电流元件，如将要描述的，图32B中所描绘的运算放大器受控I_{COR_SENSE}电流电路472的大体对称的可编程I_{COR_SENSES}推挽输出级569的实施例包括五个可编程感测镜像源电流元件和五个对应的可编程感测镜像吸收电流元件。另外，运算放大器受控I_{COR_SENSE}电流电路472的感测镜像晶体管元件的信道宽度可通过感测比例因子C_{SENSE_SCALIN}成比例，使得由运算放大器受控I_{COR_SENSE}电流电路472产生的成比例的高频波纹补偿电流估计值418I_{COR_SENSE}是由运算放大器受控I_COR电流电路470产生高频波纹补偿电流416I_COR的分数表示。例如，在运算放大器受控I_{COR_SENSE}电流电路472的某些实施例中，感测比例因子C_{SENSE_SCALIN}为1/20。换句话说，高频波纹补偿电流416I_COR的幅值通过感测比例因子C_{SENSE_SCALIN}大体线性相关于成比例的高频波纹补偿电流估计值418I_{COR_SENSE}，使得I_COR=I_{COR_SENSE}xC_{SENSE_SCALING}。

另外，如上所述，在运算放大器受控I_{COR_SENSE}电流电路472的某些实施例中，镜像感测源电流元件的可编程阵列568和镜像感测吸收电流元件的可编程阵列570可各自具有比运算放大器受控I_COR电流电路470的镜像源电流元件的可编程阵列490和镜像吸收电流元件的可编程阵列492更少的镜像晶体管元件。例如，由于图32B中所描绘的运算放大器受控I_{COR_SENSE}电流电路472的实施例仅包括五个可编程感测镜像源电流元件和五个对应的可编程感测镜像吸收电流元件，因此由于第一可编程镜像源电流元件494A和第一可编程镜像吸收电流元件532A的操作导致的高频波纹补偿电流416I_COR的电流幅值的变化不能由成比例的高频波纹补偿电流估计值418I_{COR_SENSE}的电流幅值的相应变化来表达。

大体对称的推挽输出级567可包括第一感测镜像PFET572PFET_S1、第二感测镜像PFET574PFET_S2、第三感测镜像PFET576PFET_S3、第四感测镜像PFET578PFET_S4、第五感测镜像PFET580PFET_S5以及第六感测镜像PFET582PFET_S6。第一感测镜像PFET572PFET_S1、第二感测镜像PFET574PFET_S2、第三感测镜像PFET576PFET_S3、第四感测镜像PFET578PFET_S4以及第五感测镜像PFET580PFET_S5的每一个各自的信道宽度可构造为使得第一感测镜像PFET572PFET_S1、第二感测镜像PFET574PFET_S2、第三感测镜像PFET576PFET_S3、第四感测镜像PFET578PFET_S4以及第五感测镜像PFET580PFET_S5的每一个的电流承载能力分别通过感测比例因子C_{SENSE_SCALING}以分数相关于运算放大器受控I_COR电流电路470的第二镜像PFET496PFET_A1、第三镜像PFET498PFET_A2、第四镜像PFET500PFET_A3、第五镜像PFET502PFET_A4以及第六镜像PFET504PFET_A5的电流承载能力。换句话说，运算放大器受控I_{COR_SENSE}电流电路472的镜像感测源电流元件的可编程阵列568的晶体管元件的信道宽度构造为使得镜像感测源电流元件的可编程阵列568的电流提供能力以分数相关于运算放大器受控I_COR电流电路470的镜像源电流元件的可编程阵列490的电流提供能力。作为实例，第一感测镜像PFET572PFET_S1的信道宽度作为感测比例因子C_{SENSE_SCALING}的函数可大体相关于第二镜像PFET496PFET_A1的信道宽度。第二感测镜像PFET574PFET_S2的信道宽度作为感测比例因子C_{SENSE_SCALING}的函数可大体相关于第三镜像PFET498PFET_A2的信道宽度。第三感测镜像PFET576PFET_S3的信道宽度作为感测比例因子C_{SENSE_SCALING}的函数可大体相关于第四镜像PFET500PFET_A3的信道宽度。第四感测镜像PFET578PFET_S4的信道宽度作为感测比例因子C_{SENSE_SCALING}的函数可大体相关于第五镜像PFET502PFET_A4的信道宽度。第五感测镜像PFET580PFET_S5的信道宽度作为感测比例因子C_{SENSE_SCALING}的函数可大体相关于第六镜像PFET504PFET_A5的信道宽度。结果，第一感测镜像PFET572PFET_S1、第二感测镜像PFET574PFET_S2、第三感测镜像PFET576PFET_S3、第四感测镜像PFET578PFET_S4以及第五感测镜像PFET580PFET_S5的电流承载能力也构造为大体被二进制加权。例如，镜像感测源电流元件的可编程阵列568的镜像源晶体管元件的信道宽度可构造为使得，第二感测镜像PFET574PFET_S2的电流承载能力大体为第一感测镜像PFET572PFET_S1的电流承载能力的两倍，第三感测镜像PFET576PFET_S3的电流承载能力大体为第二感测镜像PFET574PFET_S2的电流承载能力的两倍，第四感测镜像PFET578PFET_S4的电流承载能力大体为第三感测镜像PFET576PFET_S3的电流承载能力的两倍，第五感测镜像PFET580PFET_S5的电流承载能力大体为第四感测镜像PFET578PFET_S4的电流承载能力的两倍。结果，镜像感测源电流元件的可编程阵列568的晶体管元件的电流承载能力可通过感测比例因子C_{SENSE_SCALING}大体相关于运算放大器受控I_COR电流电路470的镜像源电流元件的可编程阵列490的对应晶体管元件，以便保持由运算放大器受控I_{COR_SENSE}电流电路472产生的成比例的高频波纹补偿电流估计值418I_{COR_SENSE}与由运算放大器受控I_COR电流电路470产生的高频波纹补偿电流416I_COR的分数关系。

镜像感测源电流元件的可编程阵列568可进一步包括第一控制感测镜像PFET584PFET_SP1、第二控制感测镜像PFET586PFET_SP2、第三控制感测镜像PFET588PFET_SP3、第四控制感测镜像PFET590PFET_SP4以及第五控制感测镜像PFET592PFET_SP5。第一控制感测镜像PFET584,PFET_SP1、第二控制感测镜像PFET586PFET_SP2、第三控制感测镜像PFET588PFET_SP3、第四控制感测镜像PFET590PFET_SP4、以及第五控制感测镜像PFET592PFET_SP5可与第一感测镜像PFET572PFET_S1、第二感测镜像PFET574PFET_S2、第三感测镜像PFET576PFET_S3、第四感测镜像PFET578PFET_S4、第五感测镜像PFET580PFET_S5以及I_{COR_SENSE}源电流权重控制总线482CNTR_SP_BUS(5:1)结合使用以分别产生第一控制感测镜像PFET584PFET_SP1、第二控制感测镜像PFET586PFET_SP2、第三控制感测镜像PFET588PFET_SP3、第四控制感测镜像PFET590PFET_SP4以及第五控制感测镜像PFET592PFET_SP5，从而形成第一可编程感测镜像源电流元件572A、第二可编程感测镜像源电流元件574A、第三可编程感测镜像源电流元件576A、第四可编程感测镜像源电流元件578A以及第五可编程感测镜像源电流元件580A。

如图32B中所进一步描绘的，镜像感测源电流元件的可编程阵列568可以可操作地耦合至I_{COR_SENSE}源电流权重控制总线482CNTR_SP_BUS(5:1)。I_{COR_SENSE}源电流权重控制总线482CNTR_SP_BUS(5:1)可包括耦合至第一控制感测镜像PFET584PFET_SP1的栅极的第一控制感测镜像PFET信号594CNTR_SP1、耦合至第二控制感测镜像PFET586PFET_SP2的栅极的第二控制感测镜像PFET信号596CNTR_SP2、耦合至第三控制感测镜像PFET588PFET_SP3的栅极的第三控制感测镜像PFET信号598CNTR_SP3、耦合至第四控制感测镜像PFET590PFET_SP4的栅极的第四控制感测镜像PFET信号600CNTR_SP4以及耦合至第五控制感测镜像PFET592PFET_SP5的栅极的第五控制感测镜像PFET信号602CNTR_SP5。

第一控制感测镜像PFET信号594CNTR_SP1可构造为控制第一控制感测镜像PFET584PFET_SP1的操作状态（ON/OFF）。第二控制感测镜像PFET信号596CNTR_SP2可构造为控制第二控制感测镜像PFET586PFET_SP2的操作状态（ON/OFF）。第三控制感测镜像PFET信号598CNTR_SP3可构造为控制第三控制感测镜像PFET588PFET_SP3的操作状态（ON/OFF）。第四控制感测镜像PFET信号600CNTR_SP4可构造为控制第四控制感测镜像PFET590PFET_SP4的操作状态（ON/OFF）。第五控制感测镜像PFET信号602CNTR_SP5可构造为控制第五控制感测镜像PFET592PFET_SP5的操作状态（ON/OFF）。

可通过将第一感测镜像PFET572PFET_S1的源极耦合至电路供给电压V_DD并且将第一感测镜像PFET572PFET_S1的漏极耦合至第一控制感测镜像PFET584PFET_SP1的源极来形成第一可编程感测镜像源电流元件572A。第一控制感测镜像PFET584PFET_SP1的漏极耦合至运算放大器受控I_{COR_SENSE}电流输出472A。可通过将第二感测镜像PFET574PFET_S2的源极耦合至电路供给电压V_DD并且将第二感测镜像PFET574PFET_S2的漏极耦合至第二控制感测镜像PFET586PFET_SP2的源极来形成第二可编程感测镜像源电流元件574A。第二控制感测镜像PFET586PFET_SP2的漏极耦合至运算放大器受控I_{COR_SENSE}电流输出472A。可通过将第三感测镜像PFET576PFET_S3的源极耦合至电路供给电压V_DD并且将第三感测镜像PFET576PFET_S3的漏极耦合至第三控制感测镜像PFET588PFET_SP3的源极来形成第三可编程感测镜像源电流元件576A。第三控制感测镜像PFET588PFET_SP3的漏极耦合至运算放大器受控I_{COR_SENSE}电流输出472A。可通过将第四感测镜像PFET578PFET_S4的源极耦合至电路供给电压V_DD并且将第四感测镜像PFET578PFET_S4的漏极耦合至第四控制感测镜像PFET590PFET_SP4的源极来形成第四可编程感测镜像源电流元件578A。第四控制感测镜像PFET590PFET_SP4的漏极耦合至运算放大器受控I_{COR_SENSE}电流输出472A。可通过将第五感测镜像PFET580PFET_S5的源极耦合至电路供给电压V_DD并且将第五感测镜像PFET580PFET_S5的漏极耦合至第五控制感测镜像PFET592PFET_SP5的源极来形成第五可编程感测镜像源电流元件580A。第五控制感测镜像PFET592PFET_SP5的漏极耦合至运算放大器受控I_{COR_SENSE}电流输出472A。

第一感测镜像PFET572PFET_S1、第二感测镜像PFET574PFET_S2、第三感测镜像PFET576PFET_S3、第四感测镜像PFET578PFET_S4、第五感测镜像PFET580PFET_S5以及第六感测镜像PFET582PFET_S6各自的栅极耦合至输出级PFET_A控制信号474，使得第一感测镜像PFET572PFET_S1、第二感测镜像PFET574PFET_S2、第三感测镜像PFET576PFET_S3、第四感测镜像PFET578PFET_S4、第五感测镜像PFET580PFET_S5以及第六感测镜像PFET582PFET_S6的每一个被电流镜像到运算放大器推挽输出级电路468的第一推挽输出PFET486PFET_A。结果，第一感测镜像PFET572PFET_S1、第二感测镜像PFET574PFET_S2、第三感测镜像PFET576PFET_S3、第四感测镜像PFET578PFET_S4、第五感测镜像PFET580PFET_S5以及第六感测镜像PFET582PFET_S6各自的栅极电压被大体设定为等于由输出级PFET_A控制信号474提供的PFET_A控制电压V_{PFET_A_CNTR}。

相应地，通过PFET_A控制电压V_{PFET_A_CNTR}支配由第一感测镜像PFET572PFET_S1、第二感测镜像PFET574PFET_S2、第三感测镜像PFET576PFET_S3、第四感测镜像PFET578PFET_S4以及第五感测镜像PFET580PFET_S5提供的电流的幅值。控制器50可构造I_{COR_SENSE}源电流权重控制总线482CNTR_SP_BUS(5:1)，以选择性地将第一可编程感测镜像源电流元件572A、第二可编程感测镜像源电流元件574A、第三可编程感测镜像源电流元件576A、第四可编程感测镜像源电流元件578A以及第五可编程感测镜像源电流元件580A置于OFF状态或ON状态以支配第一感测镜像PFET572PFET_S1、第二感测镜像PFET574PFET_S2、第三感测镜像PFET576PFET_S3、第四感测镜像PFET578PFET_S4以及第五感测镜像PFET580PFET_S5的每一个发源的电流对形成成比例的高频波纹补偿电流估计值418I_{COR_SENSE}的贡献。由于第六感测镜像PFET582PFET_S6不是可编程源电流元件的一部分，因此第六感测镜像PFET582PFET_S6根据PFET_A控制电压V_{PFET_A_CNTR}发源电流到运算放大器受控I_{COR_SENSE}电流输出472A的输出。

作为非限制性实例，镜像感测吸收电流元件的可编程阵列570可包括比运算放大器受控I_COR电流电路470的镜像吸收电流元件的可编程阵列492更少的镜像晶体管元件。然而，为了使大体对称的推挽输出级567能够平衡，镜像感测源电流元件的可编程阵列568和镜像感测吸收电流元件的可编程阵列570具有互补数量的镜像晶体管元件。相应地，在运算放大器受控I_{COR_SENSE}电流电路472的实例实施例中，大体对称的推挽输出级567进一步包括第一感测镜像NFET604NFET_S1、第二感测镜像NFET606NFET_S2、第三感测镜像NFET608NFET_S3、第四感测镜像NFET610NFET_S4、第五感测镜像NFET612NFET_S5以及第六感测镜像NFET614NFET_S6。第一感测镜像NFET604NFET_S1、第二感测镜像NFET606NFET_S2、第三感测镜像NFET608NFET_S3、第四感测镜像NFET610NFET_S4以及第五感测镜像NFET612NFET_S5可构造为形成镜像感测吸收电流元件的可编程阵列570。

类似于大体对称的推挽输出级567，第一感测镜像NFET604NFET_S1、第二感测镜像NFET606NFET_S2、第三感测镜像NFET608NFET_S3、第四感测镜像NFET610NFET_S4、第五感测镜像NFET612NFET_S5以及第六感测镜像NFET614NFET_S6的信道宽度构造为使得第一感测镜像NFET604NFET_S1、第二感测镜像NFET606NFET_S2、第三感测镜像NFET608NFET_S3、第四感测镜像NFET610NFET_S4、第五感测镜像NFET612NFET_S5以及第六感测镜像NFET614NFET_S6的每一个的电流承载能力分别通过感测比例因子C_{SENSE_SCALING}以分数相关于镜像吸收电流元件的可编程阵列492的第二镜像NFET534NFET_A1、第三镜像NFET536NFET_A2、第四镜像NFET538NFET_A3、第五镜像NFET540NFET_A4、第六镜像NFET542NFET_A5以及第七镜像NFET543NFET_A6的电流承载能力。

换句话说,运算放大器受控I_{COR_SENSE}电流电路472的镜像感测吸收电流元件的可编程阵列570的晶体管元件的信道宽度构造为使得镜像感测吸收电流元件的可编程阵列570的电流提供能力以分数相关于运算放大器受控I_COR电流电路470的镜像吸收电流元件的可编程阵列492的电流提供能力。作为实例，第一感测镜像NFET604NFET_S1的信道宽度作为感测比例因子C_{SENSE_SCALING}的函数可大体相关于第二镜像NFET534NFET_A1的信道宽度。第二感测镜像NFET606NFET_S2的信道宽度作为感测比例因子C_{SENSE_SCALING}的函数可大体相关于第三镜像NFET536NFET_A2的信道宽度。第三感测镜像NFET608NFET_S3的信道宽度作为感测比例因子C_{SENSE_SCALING}的函数可大体相关于第四镜像NFET538NFET_A3的信道宽度。第四感测镜像NFET610NFET_S4的信道宽度作为感测比例因子C_{SENSE_SCALING}的函数可大体相关于第五镜像NFET540NFET_A4的信道宽度。第五感测镜像NFET612NFET_S5的信道宽度作为感测比例因子C_{SENSE_SCALING}的函数可大体相关于第六镜像NFET542PFET_A5的信道宽度。

结果，第二感测镜像NFET606NFET_S2的电流承载能力大体为第一感测镜像NFET604NFET_S1的电流承载能力的两倍，第三感测镜像NFET608NFET_S3的电流承载能力大体为第二感测镜像NFET606NFET_S2的电流承载能力的两倍，第四感测镜像NFET610NFET_S4的电流承载能力大体为第三感测镜像NFET608NFET_S3的电流承载能力的两倍，并且第五感测镜像NFET612NFET_S5的电流承载能力大体为第四感测镜像NFET610NFET_S4的电流承载能力的两倍。这样，第一感测镜像NFET604NFET_S1、第二感测镜像NFET606NFET_S2、第三感测镜像NFET608NFET_S3、第四感测镜像NFET610NFET_S4、第五感测镜像NFET612NFET_S5的信道宽度大体构造为吸收二进制加权电流。

结果，类似于镜像感测源电流元件的可编程阵列568，镜像感测吸收电流元件的可编程阵列570的晶体管元件的电流承载能力可通过感测比例因子C_{SENSE_SCALING}大体相关于运算放大器受控I_COR电流电路470的镜像吸收电流元件的可编程阵列492的对应晶体管元件，以便保持由运算放大器受控I_{COR_SENSE}电流电路472产生的成比例的高频波纹补偿电流估计值418I_{COR_SENSE}与由运算放大器受控I_COR电流电路470产生的高频波纹补偿电流416I_COR的分数关系。

镜像感测吸收电流元件的可编程阵列570可进一步包括第一控制感测镜像NFET616NFET_SN1、第二控制感测镜像NFET618NFET_SN2、第三控制感测镜像NFET620NFET_SN3、第四控制感测镜像NFET622NFET_SN4以及第五控制感测镜像NFET624NFET_SN5。第一控制感测镜像NFET616NFET_SN1、第二控制感测镜像NFET618NFET_SN2、第三控制感测镜像NFET620NFET_SN3、第四控制感测镜像NFET622NFET_SN4以及第五控制感测镜像NFET624NFET_SN5可与第一感测镜像NFET604NFET_S1、第二感测镜像NFET606NFET_S2、第三感测镜像NFET608NFET_S3、第四感测镜像NFET610NFET_S4、第五感测镜像NFET612NFET_S5以及I_{COR_SENSE}吸收电流权重控制总线484CNTR_SN_BUS(5:1)结合使用以形成第一可编程感测镜像吸收电流元件604A、第二可编程感测镜像吸收电流元件606A、第三可编程感测镜像吸收电流元件608A、第四可编程感测镜像吸收电流元件610A以及第五可编程感测镜像吸收电流元件612A。

在运算放大器电路440A的某些选择性实施例中，I_{COR_SENSE}源电流权重控制总线482CNTR_SP_BUS(5:1)、I_{COR_SENSE}吸收电流权重控制总线484CNTR_SN_BUS(5:1)、I_COR源电流权重控制总线478CNTR_CP_BUS(5:0)以及I_COR吸收电流权重控制总线480CNTR_CN_BUS(5:0)的部分可被组合以形成单个控制总线，其控制运算放大器受控I_COR电流电路470和运算放大器受控I_{COR_SENSE}电流电路472两者。

如图32B中所进一步描绘的，镜像感测吸收电流元件的可编程阵列570可以可操作地耦合至I_{COR_SENSE}吸收电流权重控制总线484CNTR_SN_BUS(5:1)。I_{COR_SENSE}吸收电流权重控制总线484CNTR_SN_BUS(5:1)可包括耦合至第一控制感测镜像NFET616NFET_SN1的栅极的第一控制感测镜像NFET信号626CNTR_SN1、耦合至第二控制感测镜像NFET618NFET_SN2的栅极的第二控制感测镜像NFET信号628CNTR_SN2、耦合至第三控制感测镜像NFET620NFET_SN3的栅极的第三控制感测镜像NFET信号630CNTR_SN3、耦合至第四控制感测镜像NFET622NFET_SN4的栅极的第四控制感测镜像NFET信号632CNTR_SN4以及耦合至第五控制感测镜像NFET624NFET_SN5的栅极的第五控制镜像NFET信号634CNTR_SN5。

第一控制感测镜像NFET信号626CNTR_SN1可构造为控制第一控制感测镜像NFET616NFET_SN1的操作状态（ON/OFF）。第二控制感测镜像NFET信号628CNTR_SN2可构造为控制第二控制感测镜像NFET618NFET_SN2的操作状态（ON/OFF）。第三控制感测镜像NFET信号630CNTR_SN3可构造为控制第三控制感测镜像NFET620NFET_SN3的操作状态（ON/OFF）。第四控制感测镜像NFET信号632CNTR_SN4可构造为控制第四控制感测镜像NFET622NFET_SN4的操作状态（ON/OFF）。第五控制镜像NFET信号634CNTR_SN5可构造为控制第五控制感测镜像NFET624NFET_SN5的操作状态（ON/OFF）。

可通过将第一感测镜像NFET604NFET_S1的源极耦合至地极并且将第一感测镜像NFET604NFET_S1的漏极耦合至第一控制感测镜像NFET616NFET_SN1的源极来形成第一可编程感测镜像吸收电流元件604A。第一控制感测镜像NFET616NFET_SN1的漏极耦合至运算放大器受控I_{COR_SENSE}电流输出472A。可通过将第二感测镜像NFET606NFET_S2的源极耦合至地极并且将第二感测镜像NFET606NFET_S2的漏极耦合至第二控制感测镜像NFET618NFET_SN2的源极来形成第二可编程感测镜像吸收电流元件606A。第二控制感测镜像NFET618NFET_SN2的漏极耦合至运算放大器受控I_{COR_SENSE}电流输出472A。可通过将第三感测镜像NFET608NFET_S3的源极耦合至地极并且将第三感测镜像NFET608NFET_S3的漏极耦合至第三控制感测镜像NFET620NFET_SN3的源极来形成第三可编程感测镜像吸收电流元件608A。第三控制感测镜像NFET620NFET_SN3的漏极耦合至运算放大器受控I_{COR_SENSE}电流输出472A。可通过将第四感测镜像NFET610NFETS4的源极耦合至地极并且将第四感测镜像NFET610NFET_S4的漏极耦合至第四控制感测镜像NFET622NFET_SN4的源极来形成第四可编程感测镜像吸收电流元件610A。第四控制感测镜像NFET622NFET_SN4的漏极耦合至运算放大器受控I_{COR_SENSE}电流输出472A。可通过将第五感测镜像NFET612NFET_S5的源极耦合至地极并且将第五感测镜像NFET612NFET_S5的漏极耦合至第五控制感测镜像NFET624NFET-_SN5的源极来形成第五可编程感测镜像吸收电流元件612A。第五控制感测镜像NFET624NFET_SN5的漏极耦合至运算放大器受控I_{COR_SENSE}电流输出472A。

第一感测镜像NFET604NFET_S1、第二感测镜像NFET606NFET_S2、第三感测镜像NFET608NFET_S3、第四感测镜像NFET610NFET_S4、第五感测镜像NFET612NFET_S5以及第六感测镜像NFET614NFET_S6各自的栅极耦合至输出级NFET_A控制信号476，使得第一感测镜像NFET604NFET_S1、第二感测镜像NFET606NFET_S2、第三感测镜像NFET608NFET_S3、第四感测镜像NFET610NFET_S4、第五感测镜像NFET612NFET_S5以及第六感测镜像NFET614NFET_S6的每一个被电流镜像到运算放大器推挽输出级电路468的第一推挽输出NFET488NFET_A。结果，第一感测镜像NFET604NFET_S1、第二感测镜像NFET606NFET_S2、第三感测镜像NFET608NFET_S3、第四感测镜像NFET610NFET_S4、第五感测镜像NFET612NFET_S5以及第六感测镜像NFET614NFET_S6各自的栅极电压被大体设定为等于由输出级NFET_A控制信号476提供的NFET_A控制电压V_{NFET_A_CNTR}。

相应地，通过来自运算放大器前端级电路466的输出级NFET_A控制信号所提供的NFET_A控制电压V_{NFET_A_CNTR}支配由第一感测镜像NFET604NFET_S1、第二感测镜像NFET606NFET_S2、第三感测镜像NFET608NFET_S3、第四感测镜像NFET610NFET_S4、第五感测镜像NFET612NFET_S5提供的电流的幅值。

控制器50可构造I_{COR_SENSE}吸收电流权重控制总线484CNTR_SN_BUS(5:1)，以选择性地将第一可编程感测镜像吸收电流元件604A、第二可编程感测镜像吸收电流元件606A、第三可编程感测镜像吸收电流元件608A、第四可编程感测镜像吸收电流元件610A以及第五可编程感测镜像吸收电流元件612A置于OFF状态或ON状态以支配第一感测镜像NFET604NFET_S1、第二感测镜像NFET606NFET_S2、第三感测镜像NFET608NFET_S3、第四感测镜像NFET610NFET_S4、第五感测镜像NFET612NFET_S5以及第六感测镜像NFET614NFET_S6的每一个吸收的电流的贡献。由于第六感测镜像NFET614NFET_S6不是可编程吸收电流元件的一部分，因此第六感测镜像NFET614NFET_S6根据NFET_A控制电压V_{NFET_A_CNTR}从运算放大器受控I_{COR_SENSE}电流输出472A的输出吸收电流。

相应地，通过将第六感测镜像PFET582PFET_S6的源极耦合至电路供给电压V_DD并且将第六感测镜像NFET614NFET_S6的源极耦合至地极来形成大体对称的I_{COR_SENSE}电流推挽输出级571。第六感测镜像PFET582PFET_S6的漏极和第六感测镜像PFET582PFET_S6的漏极分别耦合至运算放大器受控I_{COR_SENSE}电流输出472A。如先前所描述的，第六感测镜像PFET582PFET_S6的栅极耦合至输出级PFET_A控制信号474并且第六感测镜像NFET614NFET_S6的栅极耦合至输出级NFET_A控制信号476。第六感测镜像PFET582PFET_S6和第六感测镜像NFET614NFET_S6形成大体对称的I_{COR_SENSE}电流推挽输出级571，其被镜像到由运算放大器推挽输出级电路468提供的运算放大器输出电流I_AMP。

此外，第六感测镜像PFET582PFET_S6和第六感测镜像NFET614NFET_S6的信道宽度构造为与第七镜像PFET506PFET_A6和第七镜像NFET543NFET_A6成比例，使得I_{COR_SENSE}偏移电流能力通过感测比例因子C_{SENSE_SCALING}以分数相关于I_COR偏移电流承载能力。

为了构造镜像感测源电流元件的可编程阵列568和镜像感测吸收电流元件的可编程阵列570以作为大体对称的可编程I_{COR_SENSES}推挽输出级569来操作，控制器50控制I_{COR_SENSE}源电流权重控制总线482CNTR_SP_BUS(5:1)和I_{COR_SENSE}吸收电流权重控制总线484CNTR_SN_BUS(5:1)，使得第一可编程感测镜像源电流元件572A的操作状态与对应的第一可编程感测镜像吸收电流元件604A的操作状态相关联，第二可编程感测镜像源电流元件574A的操作状态与对应的第二可编程感测镜像吸收电流元件606A的操作状态相关联，第三可编程感测镜像源电流元件576A的操作状态与对应的第三可编程感测镜像吸收电流元件608A的操作状态相关联，第四可编程感测镜像源电流元件578A的操作状态与第四可编程感测镜像吸收电流元件610A的操作状态相关联，并且第五可编程感测镜像源电流元件580A的操作状态与对应的第五可编程感测镜像吸收电流元件612A的操作状态相关联。

另外，为了保持成比例的高频波纹补偿电流估计值418I_{COR_SENSE}与高频波纹补偿电流416I_COR之间的适当比例，第一可编程感测镜像源电流元件572A、第二可编程感测镜像源电流元件574A、第三可编程感测镜像源电流元件576A、第四可编程感测镜像源电流元件578A以及第五可编程感测镜像源电流元件580A、第一可编程感测镜像吸收电流元件604A、第二可编程感测镜像吸收电流元件606A、第三可编程感测镜像吸收电流元件608A、第四可编程感测镜像吸收电流元件610A以及第五可编程感测镜像吸收电流元件612A以及对称的I_{COR_SENSE}电流推挽输出级571的电流承载能力基于感测比例因子C_{SENSE_SCALING}，相对于第二可编程镜像源电流元件496A、第三可编程镜像源电流元件498A、第四可编程镜像源电流元件500A、第五可编程镜像源电流元件502A、第六可编程镜像源电流元件504A、第二可编程镜像吸收电流元件534A、第三可编程镜像吸收电流元件536A、第四可编程镜像吸收电流元件538A、第五可编程镜像吸收电流元件540A、第六可编程镜像吸收电流元件542A以及大体对称的I_COR电流推挽输出级493的电流承载能力成比例。

在某些实施例中，控制器基于用于构造运算放大器受控I_COR电流电路470的可编程I_COR跨导Gm_ICOR的可编程控制字码CNTRN的五个最高有效位构造I_{COR_SENSE}源电流权重控制总线482CNTR_SP_BUS(5:1)和I_{COR_SENSE}吸收电流权重控制总线484CNTR_SN_BUS(5:1)。

作为实例，控制器50可构造I_{COR_SENSE}源电流权重控制总线482CNTR_SP_BUS(5:1)和I_{COR_SENSE}吸收电流权重控制总线484CNTR_SN_BUS(5:1)，以大体跟踪I_COR源电流权重控制总线478CNTR_CP_BUS(5:0)和I_COR吸收电流权重控制总线480CNTR_CN_BUS(5:0)的操作，以便保持成比例的高频波纹补偿电流估计值418I_{COR_SENSE}与高频波纹补偿电流416I_COR之间的感测比例因子C_{SENSE_SCALING}关系。

例示性地，在图32B所描绘的运算放大器受控I_{COR_SENSE}电流电路472的实施例中，其包括五个可编程感测镜像源电流元件和五个对应的可编程感测镜像吸收电流元件，控制器50可基于可编程控制字码CNTRN的最高有效位构造第二控制镜像PFET信号522CNTR_CP1、第二控制镜像NFET信号558CNTR_CN1、第一控制感测镜像PFET信号594CNTR_SP1以及第一控制感测镜像NFET信号626CNTR_SN1以具有相同的on/off状态。控制器50可基于可编程控制字码CNTRN的最高有效位构造第三控制镜像PFET信号524CNTR_CP2、第三控制镜像NFET信号560CNTR_CN2、第二控制感测镜像PFET信号596CNTR_SP2以及第二控制感测镜像NFET信号628CNTR_SN2以具有相同的on/off状态。控制器50也可基于可编程控制字码CNTRN的最高有效位构造第四控制镜像PFET信号526CNTR_CP3、第四控制镜像NFET信号562CNTR_CN3、第三控制感测镜像PFET信号598CNTR_SP3以及第三控制感测镜像NFET信号630CNTR_SN3以具有相同的on/off状态。控制器50也可基于可编程控制字码CNTRN的最高有效位构造第五控制镜像PFET信号528CNTR_CP4、第五控制镜像NFET信号564CNTR_CN4、第四控制感测镜像PFET信号600CNTR_SP4以及第四控制感测镜像NFET信号632CNTR_SN4以具有相同的on/off状态。并且，控制器50也可基于可编程控制字码CNTRN的最高有效位构造第六控制镜像PFET信号530CNTR_CP5、第六控制镜像NFET信号566CNTR_CN5、第五控制感测镜像PFET信号602CNTR_SP5以及第五控制感测镜像NFET信号634CNTR_SN5以具有相同的on/off状态。

作为实例，控制器50可构造I_{COR_SENSE}源电流权重控制总线482CNTR_SP_BUS(5:1)和I_{COR_SENSE}吸收电流权重控制总线484CNTR_SN_BUS(5:1)，以大体跟踪I_COR源电流权重控制总线478CNTR_CP_BUS(5:0)和I_COR吸收电流权重控制总线480CNTR_CN_BUS(5:0)的操作，以便保持成比例的高频波纹补偿电流估计值418I_{COR_SENSE}与高频波纹补偿电流416I_COR之间的感测比例因子C_{SENSE_SCALING}关系。

例示性地，在图32B所描绘的运算放大器受控I_{COR_SENSE}电流电路472的实施例中，其包括五个可编程感测镜像源电流元件和五个对应的可编程感测镜像吸收电流元件，控制器50可基于可编程控制字码CNTRN的最高有效位构造第二控制镜像PFET信号522CNTR_CP1、第二控制镜像NFET信号558CNTR_CN1、第一控制感测镜像PFET信号594CNTR_SP1以及第一控制感测镜像NFET信号626CNTR_SN1以具有相同的on/off状态。控制器50可基于可编程控制字码CNTRN的最高有效位构造第三控制镜像PFET信号524CNTR_CP2、第三控制镜像NFET信号560CNTR_CN2、第二控制感测镜像PFET信号596CNTR_SP2以及第二控制感测镜像NFET信号628CNTR_SN2以具有相同的on/off状态。控制器50也可基于可编程控制字码CNTRN的最高有效位构造第四控制镜像PFET信号526CNTR_CP3、第四控制镜像NFET信号562CNTR_CN3、第三控制感测镜像PFET信号598CNTR_SP3以及第三控制感测镜像NFET信号630CNTR_SN3以具有相同的on/off状态。控制器50也可基于可编程控制字码CNTRN的最高有效位构造第五控制镜像PFET信号528CNTR_CP4、第五控制镜像NFET信号564CNTR_CN4、第四控制感测镜像PFET信号600CNTR_SP4以及第四控制感测镜像NFET信号632CNTR_SN4以具有相同的on/off状态。并且，控制器50也可基于可编程控制字码CNTRN的最高有效位构造第六控制镜像PFET信号530CNTR_CP5、第六控制镜像NFET信号566CNTR_CN5、第五控制感测镜像PFET信号602CNTR_SP5以及第五控制感测镜像NFET信号634CNTR_SN5以具有相同的on/off状态。

另外，控制器50构造为控制I_COR源电流权重控制总线478CNTR_CP_BUS(5:0)、I_COR吸收电流权重控制总线480CNTR_CN_BUS(5:0)、I_{COR_SENSE}源电流权重控制总线482CNTR_SP_BUS(5:1)以及I_{COR_SENSE}吸收电流权重控制总线484CNTR_SN_BUS(5:1)，以保持成比例的高频波纹补偿电流估计值418I_{COR_SENSE}与高频波纹补偿电流416I_COR之间的期望比例。

运算放大器受控I_{COR_SENSE}电流电路472的可编程I_{COR_SENSE}跨导Gm_{ICOR_SCALED}类似于运算放大器受控I_COR电流电路470的可编程I_COR跨导Gm_ICOR，除了运算放大器受控I_{COR_SENSE}电流电路472的可编程I_{COR_SENSE}跨导Gm_{ICOR_SCALED}通过感测比例因子C_{SENSE_SCALING}的因子减小之外。另外，运算放大器受控I_{COR_SENSE}电流电路的可编程I_{COR_SENSE}跨导Gm_{ICOR_SCALED}的可编程性的间隔尺寸受到I_{COR_SENSE}源电流权重控制总线482CNTR_SP_BUS(5:1)的五位和I_{COR_SENSE}吸收电流权重控制总线484CNTR_SN_BUS(5:1)的五位的限制。

继续描述图31A中所描绘的运算放大器电路440A，图32C描绘了图31A中所描绘的运算放大器电路的实施例的Gm偏置电路和运算放大器隔离电路的实例实施例。如先前参考图27A所讨论的，Gm偏置电路444在运算放大器输出442C（未示出）与地极可包括与偏置电容器454串联耦合的偏置电阻器452。如先前所描述的，Gm偏置电流I_{Gm_BIAS}穿过偏置电阻器452和偏置电容器454到达地极。相应地，如先前所描述的，运算放大器442的运算放大器跨导Gm_{OP_AMP}可被设定为偏置电阻器452的偏置电阻R₀的函数。由于先前参考图27A中所描绘的运算放大器电路440A描述了Gm偏置电路444的操作，因此这里不再提供进一步其他的详细描述。

图32C进一步描绘了运算放大器输出隔离电路466，其包括与跟随器NFET448NFET_FOLLOWER通信的运算放大器输出隔离电路输入，其中跟随器NFET448NFET_FOLLOWER的源极串联耦合至I_{BIAS_FOLLOWER}电流源450。跟随器NFET448NFET_FOLLOWER的漏极耦合至电路供给电压V_DD。跟随器NFET448NFET_FOLLOWER的栅极的栅极电压等于运算放大器输出电压V_AMP。如先前所讨论的，参考图27A，流入跟随器NFET448NFET_FOLLOWER的栅极的栅极电流I_GATE，由于跟随器NFET448NFET_FOLLOWER的高栅极阻抗而接近零。I_{BIAS_FOLLOWER}电流源450可包括偏置跟随器的NFET636NFET_{BIAS_FOLLOWER}。偏置跟随器的NFET636NFET_{BIAS_FOLLOWER}的源极耦合至I_{BIAS_FOLLOWER}电流源450的第一节点450A。偏置跟随器的NFET636NFET_{BIAS_FOLLOWER}的源极耦合至第一节点450B，其中第一节点450B耦合至地极。偏置跟随器的NFET636NFET_{BIAS_FOLLOWER}的栅极耦合至跟随器偏置电压V_{BIAS_FOLOWER}，其可由与运算放大器电路440A相关联的偏置电路（未示出）提供。如先前参考图27A所讨论的，在跟随器NFET448NFET_FOLLOWER的源极与偏置跟随器的NFET636NFET_{BIAS_FOLLOWER}的漏极的接合处产生的隔离反馈节点451提供反馈电压V_e。隔离反馈节点451提供反馈电压V_e作为运算放大器输出隔离电路466的输出。相应地，如先前所讨论的，从小信号的角度出发，跟随器NFET448NFET_FOLLOWER提供隔离反馈节点451，使得返回来参考图27A中所描绘的开环波纹补偿辅助电路414B，反馈电流456不会影响用于设定图31A中所描绘的运算放大器442的运算放大器跨导Gm_{OP_AMP}的Gm偏置电流I_{Gm_BIAS}。

与图27A中所描绘的开环波纹补偿辅助电路414B和图31A中所描绘的运算放大器电路440A形成对比，图27B中所描绘的开环波纹补偿辅助电路414的选择性实例是不包括运算放大器输出隔离电路466的开环波纹补偿辅助电路414C。除了排除运算放大器输出隔离电路466之外，开环波纹补偿辅助电路414C在形式和功能上类似于开环波纹补偿辅助电路414B。同样地，尽管在图27A中未描绘控制器50，但将理解到如图23A-D所描绘的，控制器50（未示出）可构造图27B中所描绘的开环波纹补偿辅助电路414C的各种元件。

结果，开环波纹补偿辅助电路414C包括仅具有运算放大器电路440B的组合的滤波器和增益电路422C。这样，不同于图27A和图31A中所描绘的运算放大器电路440B，图27B和图31B中所描绘的运算放大器电路440B不包括运算放大器输出隔离电路466。结果，运算放大器442的运算放大器输出442C直径连接于反馈网络438。

简要参考图31B中所描绘的运算放大器电路440B的实施例，运算放大器电路440B在形式和功能上类似于图31A中所描绘的运算放大器电路440A，除了图31C中所描绘的运算放大器输出隔离电路466被消除之外。这样，如图32D中所描绘的，Gm偏置电路444不与图27B中所描绘的反馈网络438隔离。

相应地，运算放大器输出442C可构造为提供运算放大器输出电流I_AMP来提供Gm偏置电流I_{Gm_BIAS}和反馈电流456I_FEEDBACK。为了获得类似于利用图27A中所描绘的开环波纹补偿辅助电路414B的实施例而获得的波纹排斥响应特性的波纹排斥响应特性，Gm偏置电流I_{Gm-_BIAS}对反馈电流456I_FEEDBACK的比率必须被控制为使得反馈电流456I_FEEDBACK的振幅比穿过Gm偏置电路444的Gm偏置电流I_{Gm_BIAS}低至少20dB。换句话说，为了将直接从运算放大器输出442C提供反馈电流456I_FEEDBACK的非隔离效应最小化，期望比率为I_{Gm_BIAS}/I_FEEDBACK≥10。

偏置电阻器452的偏置电阻R₀和偏置电容器454的偏置电容C₀的串联阻抗形成跨导设定阻抗Z_Gm。反馈电阻器462的反馈电阻R₂和反馈电容器464的反馈电容C₂的并联阻抗与滤波电阻器458的滤波电阻R₁和滤波电容器460的滤波电容C₁的串联阻抗组合形成反馈电流设定阻抗Z_FEEDBACK。

为了确保I_{Gm_BIAS}/I_FEEDBACK≥10的比率，各个偏置电阻器452、反馈电容器464、滤波电阻器458、滤波电容器460的固定值电阻和电容以及可编程值电阻和电容可构造为使得Z_Gm≥10xZ_FEEDBACK。

这样，在开环波纹补偿辅助电路414B的某些实施例中，控制器50可构造滤波电阻器458以具有大体等于滤波电阻R₁的电阻值，构造反馈电阻器462以具有大体等于反馈电阻R₂的电阻值，构造滤波电容器460以具有大体等于滤波电容C₁的电容值，并且构造反馈电容器464以具有大体等于反馈电容C₂的电容值，使得相对于由偏置电阻器452的偏置电阻R₀和偏置电容器454的偏置电容C₀所形成的串联阻抗而言，导致在靠近或处于线性RF功率放大器22的操作带宽内的频率范围内穿过反馈电阻器462和反馈电容器464的并联阻抗的反馈电流456I_FEEDBACK大约为穿过偏置电阻器452和偏置电容器454的Gm偏置电流I_{Gm_BIAS}的幅值的1/10^th。换句话说，在开环波纹补偿辅助电路414C的某些实施例中，滤波网络436和反馈网络438的阻抗构造为使得跨导设定阻抗Z_Gm与反馈电流设定阻抗Z_FEEDBACK的比率将反馈电流456I_FEEDBACK对基于偏置电阻器452的偏置电阻R₀而设定的运算放大器442的运算放大器跨导Gm_{OP_AMP}的影响最小化。例示性地，对于Z_Gm:Z_FEEDBACK的比率等于或大于1:10，反馈电流456I_FEEDBACK相对于Gm偏置电流I_{Gm_BIAS},的幅值可最低程度地影响运算放大器442的运算放大器跨导Gm_{OP_AMP}。在其他实施例中，Z_Gm:Z_FEEDBACK的比率可等于或大于1:8而基本不会影响到基于偏置电阻器452的偏置电阻R₀设定运算放大器电路442的运算放大器跨导Gm_{OP_AMP}的能力。

然而，在图27B所描绘的开环波纹补偿辅助电路414C的某些实施例中，跨导设定阻抗Z_Gm与反馈电流设定阻抗Z_FEEDBACK之间的相对阻抗关系可导致伪包络线跟随器功率管理系统的降低的波纹排斥响应特性。

借助于实例，并且非限制性地，图28A描绘了类似于图23A-D所描绘的伪包络线跟随器功率管理系统的伪包络线跟随器功率管理系统的实施例的波纹排斥响应特性，其中图23A-D所描绘的开环波纹补偿辅助电路414类似于图27A所描绘的开环波纹补偿辅助电路414B。为了例示，并且非限制性地，偏置电阻器452的偏置电阻R₀大体等于500Ω，并且偏置电容器454的偏置电容C₀大体等于100pF。为了简便，并且非限制性地，波纹排斥响应曲线基于构造滤波电阻器458和反馈电阻器462的电阻值使得R₁=R₂。另外，为了简便，并且非限制性地，波纹排斥响应曲线基于构造滤波电容器460和反馈电容器464的电容值使得C₁=C₂。

图28A描绘了对于与图23A-D所描绘的伪包络线跟随器功率管理系统相类似的伪包络线跟随器功率管理系统而言标注“第一响应（1pF）”的第一波纹排斥响应曲线、标注“第二响应（3pF）”的第二波纹排斥响应曲线以及标注“第三响应（5pF）”的第三波纹排斥响应曲线，其中图23A-D所描绘的开环波纹补偿辅助电路414类似于图27A所描绘的开环波纹补偿辅助电路414B。第一波纹排斥响应曲线对应于滤波电容C₁和反馈电容C₂大体等于1pF，（C₁=C₂=1pF）并且滤波电阻R₁和反馈电阻R₂大体等于26.5KΩ，（R₁=R₂=26.5KΩ）的情况。返回来参考方程（7）与方程（9）的元素之间的映射，对于R₁=R₂=26.5KΩ和C₁=C₂=1pF，开环波纹补偿辅助电路414B提供高通滤波响应，其中第一转角频率f_c1和第二转角频率f_C2近似为6.003MHz。第二波纹排斥响应曲线对应于滤波电容C₁和反馈电容C₂大体等于3pF，（C₁=C₂=3pF）并且滤波电阻R₁和反馈电阻R₂大体等于26.5KΩ，（R₁=R₂=8.3KΩ）的情况。返回来参考方程（7）与方程（9）的元素之间的映射，对于R₁=R₂=8.8KΩ和C₁=C₂=3pF，开环波纹补偿辅助电路414B提供高通滤波响应，其中第一转角频率f_c1和第二转角频率f_C2近似为6.026MHz。第三波纹排斥响应曲线对应于滤波电容C₁和反馈电容C₂大体等于5pF，（C₁=C₂=5pF）并且滤波电阻R₁和反馈电阻R₂大体等于5.3KΩ，（R₁=R₂=8.3KΩ）的情况。返回来参考方程（7）与方程（9）的元素之间的映射，对于R₁=R₂=5.3KΩ和C₁=C₂=5pF，开环波纹补偿辅助电路414B提供高通滤波响应，其中第一转角频率f_c1和第二转角频率f_C2近似为6.003MHz。第一波纹排斥响应曲线、第二波纹排斥响应曲线以及第三波纹排斥响应曲线关于上述伪包络线跟随器功率管理系统的波纹排斥响应中的切口的位置、宽度以及深度而言大体相似。

如图28A中所描绘的，与图23A-D所描绘的伪包络线跟随器功率管理系统相类似的伪包络线跟随器功率管理系统的实施例的波纹排斥响应曲线对滤波电阻R₁、反馈电阻R₂、滤波电容C₁以及反馈电容C₂基本不敏感，其中所述伪包络线跟随器功率管理系统包括图27A中所描绘的开环波纹补偿辅助电路414B，其包括运算放大器输出隔离电路466。另外，第一波纹排斥响应曲线、第二波纹排斥响应曲线以及第三波纹排斥响应曲线中的切口的深度大体相似。这样，有利地，开环波纹补偿辅助电路414B的滤波电阻R₁、反馈电阻R₂、滤波电容C₁以及反馈电容C₂的数值可被选择为使得存在于实例伪包络线跟随器功率管理系统的布局和电路中的寄生电容和电阻最大程度地影响切口的位置、宽度以及深度。

作为另一非限制性实例，图28B描绘了类似于图23A-D所描绘的伪包络线跟随器功率管理系统的伪包络线跟随器功率管理系统的实施例的波纹排斥响应曲线，其中图23A-D所描绘的开环波纹补偿辅助电路414类似于图27B所描绘的开环波纹补偿辅助电路414C。另外，图28还描绘了标注“参考响应”的参考波纹排斥曲线，其是对于滤波电容C₁和反馈电容C₂大体等于5pF，（C₁=C₂=5pF）并且滤波电阻R₁和反馈电阻R₂大体等于5.3KΩ，（R₁=R₂=8.3KΩ）的情况的图27A中所描绘的开环波纹补偿辅助电路414B的参考排斥响应。

图28B描绘了标注“参考响应”的波纹排斥响应曲线，其对应于图27A中所描绘的伪包络线跟随器功率管理系统的实施例，其中滤波电容器460和反馈电容器464的电容值为C₁=C₂=5pF并且滤波电阻器458和反馈电阻器462的电阻值被大体设定为R₁=R₂=5.3KΩ。图28A进一步描绘了对于与图23A-D所描绘的伪包络线跟随器功率管理系统相类似的伪包络线跟随器功率管理系统而言标注“第一响应（1pF）”的第一波纹排斥响应曲线、标注“第二响应（2pF）”的第二波纹排斥响应曲线、标注“第三响应（3pF）”的第三波纹排斥响应曲线、标注“第三响应（4pF）”的第四波纹排斥响应曲线以及标注“第三响应（5pF）”的第五波纹排斥响应曲线，其中图23A-D所描绘的开环波纹补偿辅助电路414类似于图27B所描绘的开环波纹补偿辅助电路414C。

第一波纹排斥响应曲线对应于滤波电容C₁和反馈电容C₂大体等于1pF，（C₁=C₂=1pF）并且滤波电阻R₁和反馈电阻R₂大体等于26.5KΩ，（R₁=R₂=26.5KΩ）的情况。

第二波纹排斥响应曲线对应于滤波电容C₁和反馈电容C₂大体等于2pF，（C₁=C₂=2pF）并且滤波电阻R₁和反馈电阻R₂大体等于13.25KΩ，（R₁=R₂=13.25KΩ）的情况。

第三波纹排斥响应曲线对应于滤波电容C₁和反馈电容C₂大体等于3pF，（C₁=C₂=3pF）并且滤波电阻R₁和反馈电阻R₂大体等于8.8KΩ，（R₁=R₂=8.8KΩ）的情况。

第四波纹排斥响应曲线对应于滤波电容C₁和反馈电容C₂大体等于3pF，（C₁=C₂=4pF）并且滤波电阻R₁和反馈电阻R₂大体等于6.6KΩ，（R₁=R₂=6.6KΩ）的情况。

第五波纹排斥响应曲线对应于滤波电容C₁和反馈电容C₂大体等于5pF，（C₁=C₂=5pF）并且滤波电阻R₁和反馈电阻R₂大体等于5.3KΩ，（R₁=R₂=5.3KΩ）的情况。

与图28A中所描绘的波纹排斥响应曲线形成对比，与图28B中所描绘的波纹排斥响应曲线大体基于滤波电阻R₁、反馈电阻R₂、滤波电容C₁以及反馈电容C₂而变化。例如，图28B中所描绘的标注“第一响应（1pF）”的第一波纹排斥响应曲线的切口深度和位置基本不同于图28B中所描绘的标注“第五响应（5pF）”的第一波纹排斥响应曲线的切口的位置、宽度以及深度。另外，有利地，图28B中所描绘的第一波纹排斥响应曲线、第二波纹排斥响应曲线、第三波纹排斥响应曲线、第四波纹排斥响应曲线以及第五波纹排斥响应曲线中的切口的典型深度比代表利用开环波纹补偿辅助电路414B而获得的波纹排斥响应曲线的“参考响应”更深。

图29A描绘了作为可编程延迟电路432A的在图24中所描绘的可编程延迟电路432的实施例，其中可编程延迟电路432A的实施例包括固定延迟电路638和可变延迟电路640A两者。固定延迟电路638包括输入级642，其包括输入节点642A、第一PFET644PFET₁、第一NFET646NFET₁、第一固定电流源648、第二固定电流源650以及第一固定延迟电容器652。第一固定延迟电容器652具有第一延迟电容C_DELAY1。输入级642的输入节点642A构造为接收具有数字逻辑电平信号的输入电压V_IN，其中数字逻辑电平信号将被可编程延迟电路432A延迟。通过将第一PFET644PFET₁的栅极和第一NFET646NFET₁的栅极耦合至输入节点642A而形成输入级642。第一固定电流源648耦合在电路供给电压V_DD与第一PFET644PFET₁的源极之间。第二固定电流源650耦合在第一NFET646NFET₁的源极与地极之间。第一固定延迟电容器652耦合至地极与第一PFET644PFET₁的漏极和第一NFET646的漏极之间。在正常操作期间，当输入节点642A的输入电压V_IN足够低使得输入电压V_IN大体等于逻辑低阈值电压时，第一PFET644PFET₁构造为处于导通状态并且第一NFET646NFET₁构造为处于非导通状态。当接通第一PFET644PFET₁时，第一固定电流源648利用第一固定电容器电流I_C1发源固定偏置电流I_BIAS到第一固定延迟电容器652。假设来自第一固定电流源648的大部分第一固定偏置电流I_BIAS用于对第一固定延迟电容器652充电，则第一固定电容器电流I_C1大体等于从第一固定电流源648通过第一PFET644PFET₁提供的固定偏置电流I_BIAS。随着第一固定延迟电容器652被充电，第一延迟电压V_D1继续增大并且最终升高到比可触发可变延迟电路640A的动作的逻辑高阈值电压大的电压电平之上。

否则，当输入节点642A的输入电压V_IN足够高使得输入电压V_IN大体等于逻辑高阈值电压时，第一PFET644PFET₁构造为处于非导通状态并且第一NFET646NFET₁构造为处于导通状态。当接通第一NFET646NFET₁时，第二固定电流源650从第一固定延迟电容器652吸收固定偏置电流I_BIAS以产生具有与第一固定延迟电容器652正被第一固定电流源648充电时相反的幅值的第一固定电容器电流I_C1。假设第二固定电流源650通过第一NFET646NFET₁吸收的大部分固定偏置电流I_BIAS用于对第一固定延迟电容器652放电，则第一固定电容器电流I_C1的幅值大体等于第二固定电流源650通过第一NFET646NFET₁吸收的固定偏置电流I_BIAS的幅值。随着第一固定延迟电容器652被放电，第一延迟电压V_D1继续减小并且最终降低到比可触发可变延迟电路640A的动作的逻辑低阈值电压小的电压电平之下。

由于第一固定电流源648和第二固定电流源650各自分别发源和吸收等于固定偏置电流I_BIAS的电流，因此第一固定延迟电容器652以相同的速率被充电和放电。由于第一延迟电压V_D1的产生导致与固定延迟电路638相关联的第一固定延迟时间。由于由固定电流源648发源的电流和由固定电流源640吸收的电流大体相等，因此第一延迟电压V_D1的升高时间和下降时间大体相等。有效地，第一固定延迟时间是由于通过固定延迟电路638传播由输入电压V_IN代表的数字逻辑状态并且向可变延迟电路640A的输入级654提供代表数字逻辑状态的第一延迟电压V_D1所需的时间而引起的。

可变延迟电路640A包括输入级654，其具有耦合至第一PFET644PFET₁的漏极、第一NFET646NFET₁的漏极以及第一固定延迟电容器652的输入节点654A。可变延迟电路640A还包括第二PFET656PFET₂、第二NFET658NFET₂、第一可变电流源660、第二可变电流源662以及第二固定延迟电容器664。第二固定延迟电容器664具有第二延迟电容C_DELAY2。

通过将第二PFET656PFET₂的栅极和第二NFET658NFET₂的栅极耦合至输入节点654A而形成可变延迟电路640A的输入级654。进一步通过将第一可变电流源660耦合在电路供给电压V_DD与第二PFET656PFET₂的源极之间，使得当第二PFET656PFET₂处于导通状态时第一可变电流源660可向第二PFET656PFET₂的源极提供可变偏置电流I_{BIAS_VAR}来形成可变延迟电路640A。另外，第二可变电流源662耦合在第二NFET658NFET₂与地极之间，使得当第二NFET658NFET₂处于导通状态时第二可变电流源662可从第二NFET658NFET₂的源极吸收可变偏置电流I_{BIAS_VAR}。第二固定延迟电容器664耦合在地极与第二PFET656PFET₂的漏极和第二NFET658的漏极之间。

另外，可变延迟电路640A还包括输出缓冲级666，其包括与第三NFET670NFET₃可操作地耦合以形成输入节点666A的第三PFET668PFET₃。输出缓冲级666包括通过将第三PFET668PFET₃的栅极与第三NFET670NFET₃的栅极耦合而形成的输入节点666A。第三PFET668PFET₃的源极耦合至电路供给电压V_DD。第三NFET670NFET₃的源极耦合至地极。输出缓冲级666还包括输出缓冲级输出672，其对应于可编程延迟电路432A的输出。可通过将第三PFET668PFET₃的漏极耦合至第三NFET670NFET₃的漏极而形成输出缓冲级输出672。输出缓冲级666构造为在输出缓冲级输出672产生输出电压V_OUT。通常，由输出缓冲级666在输出缓冲级输出672产生的输出电压V_OUT将表示数字逻辑高状态或数字逻辑低状态。例如，当输出电压V_OUT大体等于电路供给电压V_DD时，输出电压V_OUT表示数字逻辑高状态。当输出电压V_OUT大体等于地极电压时，输出电压V_OUT表示数字逻辑低状态。

在可变延迟电路640A的操作期间，第二延迟电压V_D2随着第二固定延迟电容器664被充电而增加并且随着第二固定延迟电容器664被放电而减小。当第二延迟电压V_D2足够低使得第二延迟电压V_D2大体等于或低于逻辑低阈值电压时，第三PFET668PFET₃构造为处于导通状态，并且第三NFET670NFET₃构造为处于非导通状态。在这种情况下，当接通第三PFET668PFET₃时，输出缓冲级输出672经由第三PFET668PFET₃耦合至电路供给电压V_DD。结果，输出缓冲级输出672的输出电压V_OUT大体等于电路供给电压V_DD，并且输出电压V_OUT表示数字逻辑高状态。

然而，当第二延迟电压V_D2足够高使得第二延迟电压V_D2大体等于或高于逻辑低阈值电压时，第三PFET668PFET₃构造为处于非导通状态，并且第三NFET670NFET₃构造为处于导通状态。在这种情况下，接通第三NFET670NFET₃，并且输出缓冲级输出672经由第三NFET670NFET₃耦合至地极。结果，输出缓冲级输出672的输出电压V_OUT大体等于地极电压，并且输出电压V_OUT表示数字逻辑低状态。

在正常操作期间，当输入节点654A的第一延迟电压V_D1足够低使得以等于或低于逻辑低阈值电压时，第二PFET656PFET₂构造为处于导通状态并且第二NFET658NFET₂构造为处于非导通状态。相应地，当接通第二PFET656PFET₂时，第一可变电流源660通过第二PFET656PFET₂发源可变偏置电流I_{BIAS_VAR}以利用第二固定电容器电流I_C2对第二固定延迟电容器664充电。假设来自第一可变电流源660的大部分第一可变偏置电流I_{BIAS_VAR}用于对第二固定延迟电容器664充电，则第二固定电容器电流I_C2大体等于由第一可变电流源660提供的可变偏置电流I_{BIAS_VAR}。随着第二固定延迟电容器664被可变偏置电流I_{BIAS_VAR}充电，第二延迟电压V_D2的幅值继续增大并且最终升高到比可触发输出缓冲级666的动作的逻辑高阈值电压大的电压电平之上。例如，一旦第二延迟电压V_D2达到或超过逻辑高阈值电压，输出缓冲级666就将触发以便产生表示数字逻辑低状态的输出电压V-_OUT。

否则，在正常操作期间，当输入节点654A的第一延迟电压V_D1足够高以等于或超过逻辑高阈值电压时，第二PFET656PFET₂构造为处于非导通状态并且第二NFET658NFET₂构造为处于导通状态。相应地，当接通第二NFET658NFET₂时，第二可变电流源662通过第二NFET658NFET₂吸收可变偏置电流I_{BIAS_VAR}以通过从第二固定延迟电容器664去除电荷而利用第二固定电容器电流I_C2对第二固定延迟电容器664放电。假设由第二可变电流源662吸收的大部分可变偏置电流I_{BIAS_VAR}用于对第二固定延迟电容器664放电，则从第二固定延迟电容器664去除电荷的第二固定电容器电流I_C2的幅值大体等于由第二可变电流源662吸收的可变偏置电流I_{BIAS_VAR}。随着第二固定延迟电容器664被可变偏置电流I_{BIAS_VAR}放电，第二延迟电压V_D2的幅值继续减小并且最终下降到比可触发输出缓冲级666的动作的逻辑低阈值电压小的电压电平之下。例如，一旦第二延迟电压V_D2达到或下降到逻辑低阈值电压以下，输出缓冲级666就将触发，并且输出缓冲级666将产生表示数字逻辑高状态的输出电压V_OUT。

通过利用可变偏置电流I_{BIAS_VAR}对第二固定延迟电容器664充电和放电所需的时间段产生由可变延迟电路640A提供的可变延迟时间，其中可变偏置电流I_{BIAS_VAR}的幅值变化。如图29A所描绘的，第一可变电流源660和第二可变电流源662各自构造为分别发源和吸收均等于可变偏置电流I_{BIAS_VAR}的电流。结果，可变延迟电路640A的可变延迟时间被对称地分成相等部分。然而，在某些实施例中，第一可变电流源660和第二可变电流源662可发源和吸收不同幅值的电流。根据可变偏置电流I_{BIAS_VAR}的幅值，对第二延迟固定电容器664充电和放电使得第二延迟电压V_D2的幅值改变由输出缓冲级输出672的输出电压V_OUT表示的逻辑状态的时间可改变。

此外，如图24所描绘的，控制器50可构造为控制可编程延迟电路432。相应地，尽管在图29A中未描绘，但在可编程延迟电路432A的某些实施例中，控制器50可进一步构造为控制第一可变电流源660和第二可变电流源662以设定可变偏置电流I_{BIAS_VAR}的幅值，由此设定可变延迟电路640A所提供的可变延迟时间。

图29B描绘了可编程延迟电路432B，其是图24中所描绘的可编程延迟电路432的另一实施例。图29B中所描绘的可编程延迟电路432B的实施例类似于图29A中所描绘的可编程延迟电路432A，除了图29A中所描绘的可变延迟电路640A的实施例被图29B中所描绘的可变延迟电路640B代替之外。

如图29B中所描绘的，可编程延迟电路432B类似于图29A中所描绘的可编程延迟电路432A，除了第一可变电流源660、第二可变电流源662以及第二固定延迟电容器664分别被第三固定电流源674、第四固定电流源678以及可变延迟电容器680替代之外。另外，为了清晰，并且非限制性地，跨越可变延迟电容器680两端的电压为第三电压V_D3。可变延迟电容器680具有可变延迟电容C_{DELAY_VAR}，其中可变延迟电容C_{DELAY_VAR}的电容值可被按照程序构造。

如相对于可编程延迟电路432A所讨论的，可通过图24中所描绘的控制器50（在图29B中未描绘）构造可编程延迟电路432B的操作参数。例如，可变延迟电容器680可以是在控制器50的控制之下的电容器阵列或变容二极管。相应地，如将要描述的，控制器50可构造为增加可变延迟电容器680的可变延迟电容C_{DELAY_VAR}以便增加由可编程延迟电路432B提供的延迟时间。同样地，控制器50可构造为减少可变延迟电容器680的可变延迟电容C_{DELAY_VAR}以便减少由可编程延迟电路432B提供的延迟时间。

继续描述图29B中所描绘的可编程延迟电路432B，可编程延迟电路432B的固定延迟电路638的功能和操作并且由此由固定延迟电路638提供的固定延迟时间在图29B中所描绘的可编程延迟电路432B中大体相同。相应地，省略固定延迟电路638的描述。

如上所讨论的，可变延迟电路640B类似于可变延迟电路640A，除了可变延迟电路640B分别用第三固定电流源674、第四固定电流源678、可变延迟电容器680替代可变延迟电路640A的第一可变电流源660、第二可变电流源662、第二固定延迟电容器664之外。这样，可变延迟电路640B包括输入级654，其具有输入节点654A、第二PFET656PFET₂、第二NFET658NFET₂、第三固定电流源674、第四固定电流源678以及具有可变延迟电容C_{DELAY_VAR}的可变延迟电容器680，其中控制器50（未示出）可构造为改变可变延迟电容C_{DELAY_VAR}的电容值。

类似于可变延迟电路640A，可变延迟电路640B也包括输出缓冲级666，其包括第三PFET668PFET₃和第三NFET670NFET₃。输出缓冲级666包括通过将第三PFET668PFET₃的栅极耦合至第三NFET670NFET₃的栅极而形成的输入节点666A。第三PFET668PFET₃的源极耦合至电路供给电压V_DD。第三NFET670NFET₃的源极耦合至地极。输出缓冲级666的输出缓冲级输出672，也是可编程延迟电路432B的输出，通过将第三PFET668PFET₃的漏极耦合至第三NFET670NFET₃的漏极而形成。输出缓冲级666构造为在输出缓冲级输出672产生输出电压V_OUT。例如，如将要讨论的，跨越可变延迟电容器680两端的第三延迟电压V_D3以取决于可变延迟电容器680的可变延迟电容C_{DELAY_VAR}的电容值和对可变延迟电容器680充电和放电的可变电容电流I_{C_VAR}的幅值的速率增加和减小。当跨越可变延迟电容器680两端的第三延迟电压V_D3足够低使得第三延迟电压V_D3大体等于逻辑低阈值电压时，第三PFET668PFET₃构造为处于导通状态，并且第三NFET670NFET₃构造为处于非导通状态。在这种情况下，当接通第三PFET668PFET₃时，输出缓冲级输出672耦合至电路供给电压V_DD。结果，当第三PFET668PFET₃构造为处于导通状态时，输出缓冲级输出672的输出电压V_OUT大体等于电路供给电压V_DD。然而，当跨越可变延迟电容器680两端的第三延迟电压V_D3足够高使得第三延迟电压V_D3大体等于逻辑高阈值电压时，第三NFET670NFET-₃构造为处于导通状态，并且第三PFET668PFET₃构造为处于非导通状态。在这种情况下，当接通第三NFET670NFET₃时，输出缓冲级输出672耦合至地极。结果，当第三NFET670NFET₃接通时，输出缓冲级输出672的输出电压V_OUT大体等于地极电压。按照这种方式，输出缓冲级输出672的输出电压V_OUT在数字逻辑高状态与逻辑低状态之间触发。

继续描述图29B中所描绘的可变延迟电路640B，可变延迟电路640B包括输入级654，其具有构造为接收由第一固定延迟电容器652的充电和放电而产生的信号的输入节点654A，其中第一固定延迟电容器652具有大体等于第一固定延迟电容C_DELAY1的电容值。跨越第一固定延迟电容器652两端产生的电压大体等于第一延迟电压V_D1。通过将第二PFET656PFET₂的栅极和第二NFET658NFET₂,的栅极耦合至输入节点654A而形成输入级654。第三固定电流源674耦合在电路供给电压V_DD与第二PFET656PFET₂的源极之间。第四固定电流源678耦合在第二NFET658NFET₂的源极与地极之间。可变延迟电容器680耦合在地极与第二PFET656PFET₂的漏极和第二NFET658的漏极之间。

在正常操作期间，当输入节点654A的第一延迟电压V_D1足够低时，第二PFET656PFET₂构造为处于导通状态。与此同时，当输入节点654A的第一延迟电压V_D1足够低以接通第二PFET656PFET₂时，第二NFET658NFET₂构造为处于非导通状态。当接通第二PFET656PFET₂时，第三固定电流源674发源第二固定偏置电流I_BIAS2以对可变延迟电容器680充电。第二固定偏置电流I_BIAS2利用可变电容电流I_{C_VAR}对可变延迟电容器680充电。跨越可变延迟电容器680两端的第三延迟电压V_D3的变化率取决于可变延迟电容器680的可变延迟电容C_{DELAY_VAR}的电容值和可变电容电流I_{C_VAR}的幅值。假设来自第三固定电流源674的大部分第二固定偏置电流I_BIAS2用于对可变延迟电容器680充电，则可变电容电流I_{C_VAR}大体等于第二固定偏置电流I_BIAS2。随着可变延迟电容器680被第二固定偏置电流I_BIAS2充电，第三延迟电压V_D3的幅值增大。如上所述，在第三延迟电压V_D3增加到逻辑高阈值电压之后，第三PFET668PFET₃被断开，并且第三NFET670NFET₃接通，这将输出缓冲级输出672的输出电压V_OUT改变为大体等于地极。

当输入节点654A的第一延迟电压V_D1足够高时，第二NFET658NFET₂构造为处于导通状态，并且第四固定电流源678被允许吸收第二固定偏置电流I_BIAS2，以便对可变延迟电容器680放电。与此同时，当输入节点654A的第一延迟电压V_D1足够低以接通第二NFET658NFET₂时，第二PFET656PFET₂构造为处于非导通状态。当接通第二NFET658NFET₂时，第四固定电流源678吸收第二固定偏置电流I_BIAS2以利用大体等于I_{C_VAR}的电流对可变延迟电容器680放电。跨越可变延迟电容器680两端的第三延迟电压V_D3的变化率取决于可变延迟电容器680的可变延迟电容C_{DELAY_VAR}的电容值和可变电容电流I_{C_VAR}的幅值。假设来自第四固定电流源678的大部分第二固定偏置电流I_BIAS2用于对可变延迟电容器680放电，则可变电容电流I_{C_VAR}大体等于第二固定偏置电流I_BIAS2。随着可变延迟电容器680被第二固定偏置电流I_BIAS2放电，第三延迟电压V_D3的幅值减小。如上所述，在第三延迟电压V_D3减小到逻辑低阈值电压之后，第三NFET670NFET₃被断开，并且第三PFET668PFET₃接通，这将输出缓冲级输出672的输出电压V_OUT改变为大体等于电路供给电压V_DD。

通过对可变延迟电容器680充电和放电所需的时间段产生由可变延迟电路640B提供的可变延迟时间，其取决于可变电容C_{DELAY_VAR}的电容值和第二固定偏置电流I_BIAS2的幅值。由于利用大体等于由第三固定电流源674发源或由第四固定电流源678吸收的第二固定偏置电流I_BiAS2的电流来对可变延迟电容器680充电或放电，因此第三延迟电压V_D3增加到逻辑高阈值电压或减小到逻辑高阈值电压用以触发输出缓冲级666的操作的操作所需的可变时间段取决于可变延迟电容器680的可变电容C_{DELAY_VAR}。

如先前参考图24所讨论的，尽管在图29B中未描绘，但控制器50可构造为控制可编程延迟电路432B。相应地，尽管在图29B中未描绘，但在可编程延迟电路432B的某些实施例中，控制器50可进一步构造为控制可变延迟电容器680的可变电容C_{DELAY_VAR}，以便改变由可编程延迟电路432B提供的延迟时间。假设第三固定电流源674和第四固定电流源678分别发源和吸收第二固定偏置电流I_BIAS2，其中第二固定偏置电流I_BIAS2为恒定的，则可变延迟电容器电流I_{C_VAR}将同样为恒定的。因此，当对可变延迟电容器680充电时由可变延迟电路640B提供的可变延迟时间大体等于当对可变延迟电容器680放电时由可变延迟电路640B提供的可变延迟时间。在可变延迟电路640B的选择性实施例中，第三固定电流源674和第四固定电流源678可构造为发源和吸收不同幅值的电流。在这种情况下，可变延迟电路640B的可变延迟时间将具有充电周期和放电周期，其中充电周期将不等于放电周期。

图30描绘了作为图24中所描绘的可编程延迟电路432的另一实施例的可编程延迟电路432C。尽管在图30中未描绘控制器50，但类似于图24中所描绘的可编程延迟电路432，将理解到图35中所描绘的控制器50可构造为控制、构造、对准或改变将被描述为图30中所描绘的可编程延迟电路432C的实施例的一部分或相关于其实施例的各种电路和元件的参数值和功能。

图30中所描绘的可编程延迟电路432C构造为延迟单个数字逻辑电平信号。将理解到构造为延迟多个数字逻辑电平信号的图24中所描绘的可编程延迟电路432的实施例可包括并联布置以为待延迟的多个数字逻辑电平信号的每一个提供延迟信号路径的可编程延迟电路432C的多个实施例。

另外，由可编程延迟电路432C提供的总延迟时间可包括固定延迟时间和可变延迟时间，其中可变延迟时间可如上所讨论的基于可编程延迟参数（数个参数）来构造。另外，固定延迟时间可在输入缓冲电路682与可变延迟电路684之间被细分或分布。

如图30中所描绘的，可编程延迟电路432C包括输入缓冲电路682、可变延迟电路684、分压器电路686以及偏置电流和镜像电路688。输入缓冲电路682可包括第一输入缓冲电路690，其具有构造为接收输入电压V_IN的第一输入缓冲器输入690A，其中输入电压V_IN是数字逻辑电平信号。数字逻辑信号可具有数字逻辑高状态或数字逻辑低状态。数字逻辑信号可具有数字逻辑高状态或数字逻辑低状态。第一输入缓冲电路690可包括第一PFET692PFET₁和第一NFET694NFET₁。第一PFET692PFET₁的栅极与第一NFET694NFET₁的栅极可耦合以形成第一输入缓冲电路690的第一输入缓冲器输入690A。第一PFET692PFET₁的源极可耦合至电路供给电压V_DD。第一NFET694NFET₁的源极可耦合至地极。第一PFET692PFET₁的漏极和第一NFET694NFET₁的漏极可耦合以在第一电压节点696形成第一输入缓冲器输出。

输入缓冲电路682还可包括第二输入缓冲电路698，其在第一电压节点696可操作地耦合至第一输入缓冲器输出。第二输入缓冲电路698可包括第二PFET700PFET₂和第二NFET702NFET₂。第二PFET700PFET₂的栅极和第二NFET702NFET₂的栅极可在第一电压节点696耦合至第一PFET692PFET₁的漏极和第一NFET694NFET₂的漏极。第二PFET700PFET₂的源极可耦合至电路供给电压V_DD。第二NFET702NFET₂的源极可耦合至地极。第二PFET700PFET₂的漏极和第二NFET702NFET₂的漏极可耦合以在第二电压节点704形成第二输入缓冲器输出。

在第一输入缓冲电路690的操作期间，当第一输入缓冲器输入690A的输入电压V_IN足够低使得输入电压V_IN大体等于或小于逻辑低阈值电压时，第一PFET692PFET₁构造为处于导通状态，并且将电路供给电压V_DD耦合至第一电压节点696。结果，第一电压节点696的电压电平大体等于电路供给电压V_DD，并且第一输入缓冲电路690在第一电压节点696提供表示数字逻辑高状态的输出电压电平。另外，当第一输入缓冲器输入690A的输入电压V_IN足够低使得输入电压V_IN大体等于或小于逻辑低阈值电压时，第一NFET694NFET₁构造为处于非导通状态。

然而，当第一输入缓冲器输入690A的输入电压V_IN足够高使得输入电压V_IN大体等于或大于逻辑高阈值电压时，第一NFET694NFET₁构造为处于导通状态，并且将第一电压节点696耦合至地极。结果，第一电压节点696的电压电平大体等于地极，并且第一输入缓冲电路690在第一电压节点696提供表示数字逻辑低状态的输出电压电平。另外，当第一输入缓冲器输入690A的输入电压V_IN足够高使得输入电压V_IN大体等于或大于逻辑高阈值电压时，第一PFET692PFET₁构造为处于非导通状态。

按照类似方式，第二输入缓冲电路698的操作取决于第一电压节点696的电压电平，第一电压节点696耦合至第一输入缓冲电路690的第一输入缓冲器输出。相应地，当第一输入缓冲电路690在第一电压节点696提供数字逻辑低状态使得第一电压节点696的电压电平大体等于或小于逻辑低阈值电压时，第二PFET700PFET₂构造为处于导通状态，并且将电路供给电压V_DD耦合至第二电压节点704。结果，第二输入缓冲电路698的电压电平大体等于电路供给电压V_DD，并且第二输入缓冲电路698在第二电压节点704提供数字逻辑高状态。另外，当第一输入缓冲电路690在第一电压节点696提供表示数字逻辑低状态的输出电压电平时，第二NFET702NFET₂构造为处于非导通状态。

然而，按照与第一输入缓冲电路690的操作类似的方式，当第一输入缓冲电路690在第一电压节点696提供数字逻辑高状态使得第一电压节点696的电压电平大体等于或高于逻辑低阈值电压时，第二NFET702NFET₂构造为处于导通状态，并且将第二电压节点704耦合至地极。结果，第二输入缓冲电路698的电压电平大体等于地极电压，并且第二输入缓冲电路698在第二电压节点704提供数字逻辑低状态。另外，当第一输入缓冲电路690在第一电压节点696提供表示数字逻辑高状态的输出电压电平时，第二PFET700PFET₂构造为处于非导通状态。

将领会到，通过输入缓冲电路的由输入电压V_IN表示的数字逻辑电平信号的传播时间可被视为由可编程延迟电路432C提供的固定延迟的第一部分并且是晶体管的切换时间的函数。由输入缓冲电路682提供的固定延迟时间的第一部分取决于各个第一输入缓冲电路690和第二输入缓冲电路698的切换时间。在可编程延迟电路432C的某些选择性实施例中，可对输入缓冲电路682添加附加的输入缓冲电路（在图30中未描绘）以增大由输入缓冲电路682提供的固定延迟的第一部分。除了提供通过可编程延迟电路432C的固定延迟时间的第一部分之外，第一输入缓冲电路690与第二输入缓冲电路698的组合也可提供表示来自可变延迟电路的数字逻辑电平信号的输入电压V_IN的隔离模拟特性的进一步益处。在可编程延迟电路432C的某些实施例中，用于提供输入电压V_IN与可变延迟电路684之间隔离的输入缓冲电路的数量可导致由可变延迟电路684提供的可变延迟的改善的可控性。

可变延迟电路684包括输入级706，其包括第三PFET708PFET₃、第三NFET710NFET₃、第四PFET714PFET₄、第四NFET716NFET₄、第五PFET718PFET₅以及第五NFET718NFET₅。如将要解释的，可变延迟电路684的输入级706的一部分可包括校正开始电压电路712，其通过第三PFET708PFET₃、第三NFET710NFET₃与第四PFET714PFET₄、第四NFET716NFET₄的互连而形成。可变延迟电路684还包括可变延迟电容器722。在某些实施例中，可变延迟电容器722可构造为可编程电容器阵列。

如图30所描绘的，可变延迟电容器722可耦合在第三电压节点724与地极之间。可变延迟电容器722构造为具有可变延迟电容C_{DELAY_VAR}。另外，尽管在图30中未描绘，但控制器50（图24中所描绘）可构造为支配或设定各种参数以调整可变延迟电容C_{DELAY_VAR}的电容值，以便调整由可变延迟电路684提供的可变延迟时间T_{VARIABLE_DELAY_TIME}。例如，在可编程延迟电路432C的某些实施例中，可变延迟电容器722可构造为耦合至控制器50（未示出），其中控制器50构造为控制可变延迟电容C_{DELAY_VAR}的电容值，在可编程延迟电路432C的某些实施例中，如相对于图36所描绘的，可变延迟电容器722可构造为随着二进制电容器控制字码CNTR_CD的数值的增加而增加。

例如，在可变延迟电路684的某些实施例中，可变延迟电容器722可构造为可编程电容器阵列。可编程电容器阵列可包括多个电容器，其中每个电容器与开关元件串联布置。每个开关元件可具有开关状态（打开或闭合），其可由控制器50控制使得可编程电容器阵列的有效电容具有期望的有效电容。在某些实施例中，可编程电容器阵列可以为线性电容器阵列，其中每个电容器具有相同数值。在其他实施例中，可编程电容器阵列可以为二进制加权电容器阵列。控制器50可通过控制每个开关的开关状态（打开或闭合）以组合多个并联电容器的不同组合来调整可编程电容器阵列的有效电容。选择性地，可变延迟电容器722可以为构造为由控制器50控制的可编程变容二极管。根据可编程电容器的拓扑结构和类型，例如，控制器50可通过改变形成变容二极管的两个并联板之间的距离或跨越变容二极管的终端的两端施加的电压来支配可编程变容二极管的有效电容。

可变延迟电路684还可包括输出缓冲级726。通过实例，并且非限制性地，图30中所描绘的输出缓冲级726包括仅一个电平的输出缓冲。这样，如图30所描绘的，输出缓冲级726包括第六PFET728PFET6和第六NFET730NFET₆，二者可操作地耦合以形成具有输出缓冲器输出732的输出缓冲器。通过将第六PFET728PFET6的漏极耦合至第六NFET730NFET₆的漏极而形成输出缓冲器输出732。第六PFET728PFET6的源极耦合至电路供给电压V_DD。第六NFET730NFET₆的源极耦合至地极。

然而，类似于输入缓冲电路，可变延迟电路684的某些选择性实施例可包括输出缓冲级726的实施例，其包括多个电平的输出缓冲以便在可变延迟电路684的内部电路与将由可编程延迟电路432C产生的数字逻辑电平信号之间提供附加的隔离。例如，可变延迟电路684的某些选择性实施例可包括附加输出缓冲来提高可编程延迟电路432C的输出的驱动电平，其中如图24所描绘的，可编程延迟电路432构造为驱动开关模式电源转换器420的缓冲换算器434的输入。

输出缓冲级726的操作取决于第三电压节点724的电压电平。当第三电压节点724的电压电平等于或小于逻辑低阈值电压使得第六PFET728PFET₆被接通并且处于饱和状态时，输出缓冲器输出732通过第六PFET728PFET₆有效地耦合至电路供给电压V_DD。同时地，第六NFET730NFET₆构造为当第六PFET728PFET₆被接通时而断开。结果，输出缓冲级726提供表示数字逻辑高状态的大体等于电路供给电压V_DD的输出电压V_OUT。这样，当第三电压节点724的电压电平等于或小于逻辑低阈值电压使得第六PFET728PFET₆被扭转时，输出缓冲级726被触发以在输出缓冲器输出732从数字逻辑低状态转变为数字逻辑低状态。

然而，当第三电压节点724的电压电平等于或大于逻辑高阈值电压使得第六NFET730NFET₆被接通并且处于饱和状态时，输出缓冲器输出732通过第六NFET730NFET₆有效地耦合至地极。同时地，第六PFET728PFET₆构造为当第六NFET730NFET₆被接通时而断开。结果，输出缓冲级726提供表示数字逻辑低状态的大体等于地极的输出电压V_OUT。这样，当第三电压节点724的电压电平等于或大于逻辑高阈值电压使得第六PFET728PFET₆被扭转时，输出缓冲级726被触发以在输出缓冲器输出732从数字逻辑高状态转变为数字逻辑低状态。

由第三电压节点724的电压电平表示的数字逻辑电平信号通过输出缓冲级726传播的时间段可以为由可编程延迟电路432C提供的固定延迟时间的第二部分。由输出缓冲级726提供的固定延迟时间的第二部分取决于输出缓冲级726的切换时间。可变延迟电路684的某些选择性实施例可包括附加的输出缓冲。相应地，可通过添加附加的输出缓冲来增大通过可变延迟电路684的输出缓冲级的传播时间。这样，可编程延迟电路432C的固定延迟时间包括输入缓冲电路682的固定延迟时间的第一部分和输出缓冲级726的固定延迟时间的第二部分。

返回来描述图30中所描绘的可变延迟电路684，为了形成可变延迟电路684的输入级706，第四PFET714PFET₄的栅极与第四NFET716NFET₄的栅极在第二电压节点704耦合至第二输入缓冲器输出。第四PFET714PFET₄的源极耦合至第五PFET718PFET₅的漏极。第五PFET718PFET₅的源极耦合至电路供给电压V_DD。第四NFET-716NFET₄的源极耦合至第五NFET720NFET₅的漏极。第五NFET720NFET₅的源极耦合至地极。如将要参考分压器电路686和偏置电流和镜像电路688的操作所描述的，偏置电流和镜像电路688构造为在第五PFET718PFET₅的栅极产生第一栅极电压，使得当接通第四PFET714PFET₄时第五PFET718PFET₅构造为提供第一偏置电流I_{BIAS_1}。类似地，偏置电流和镜像电路688还构造为在第五NFET720NFET₅的栅极产生第二栅极电压，使得当接通第四NFET716NFET₄时第五NFET720NFET₅构造为吸收第二偏置电流I_{BIAS_2}。第四PFET714PFET₄的漏极耦合至第四NFET716NFET₄的漏极以在第三电压节点724提供输入级输出。可变延迟电容器722耦合在第三电压节点724与地极之间。结果，可变延迟电容器722耦合至第四PFET714PFET₄的漏极、第四NFET716NFET₄的漏极、第六PFET728,PFET₆的栅极以及第六NFET730,NFET₆的栅极。第四PFET714PFET₄和第四NFET716NFET₄构造为使得当第四PFET714PFET₄处于导通操作模式（ON）时，第四NFET716NFET₄处于非导通模式（OFF）。同样地，第四PFET714PFET₄和第四NFET716NFET₄构造为使得当第四NFET716NFET₄处于导通操作模式（ON）时，第四PFET714PFET₄处于非导通模式（OFF）。

相应地，可编程延迟电路432C的固定延迟时间可进一步包括固定延迟时间的第三部分，其中固定延迟时间的第三部分与第四PFET714PFET₄的切换时间和第四NFET716NFET₄的切换时间相关联。

结果，当第二电压节点704上的电压电平大体等于或小于逻辑低阈值电压使得第四PFET714PFET₄处于导通操作模式（ON）时，第一偏置电流I_{BIAS_1}穿过第四PFET714PFET₄，将电荷推入可变延迟电容器722以对可变延迟电容器722充电。随着可变延迟电容器722被充电，大体等于第三电压节点724上的电压电平的跨越可变延迟电容器722两端的电压增加。然而，当第二电压节点704上的电压电平大体等于或大于逻辑高阈值电压使得第四NFET716NFET₄处于导通操作模式（ON）时，由第五NFET720NFET₅吸收的第二偏置电流I_{BIAS_2}穿过第四NFET716NFET₄，并且从可变延迟电容器722拉出电荷以对可变延迟电容器722放电。结果，大体等于第三电压节点724上的电压电平的跨越可变延迟电容器722两端的电压下降。

通过将第三PFET708PFET₃的栅极和第三NFET710NFET₃的栅极耦合至第二电压节点704，使得第三PFET708PFET₃、第三NFET710NFET₃、第四PFET714PFET₄以及第四NFET716NFET₄的栅极耦合而形成校正开始电压电路712。第三PFET708PFET₃的源极耦合至电路供给电压V_DD。第三PFET708PFET₃的漏极耦合至第四NFET-716NFET₄的源极和第五NFET720NFET₅的漏极。第三NFET710NFET₃的源极耦合至地极。第三NFET710NFET₃的漏极耦合至第四PFET714PFET₄的源极和第五PFET718PFET₅的漏极。

校正开始电压电路712构造为在第四PFET714PFET₄的源极提供第一已知电压电平，同时第四PFET714PFET₄处于非导通状态使得存在于第四PFET714PFET₄的源极的电压电平在第四PFET714PFET₄从非导通状态转变为导通状态的时刻处于第一已知电压电平。为了在第四PFET714PFET₄的源极提供第一已知电压电平，同时第四PFET714PFET₄处于非导通状态，第三NFET710NFET₃构造为当第四PFET714PFET₄处于非导通状态时被接通。结果，第四PFET714PFET₄的源极通过第三NFET710NFET₃耦合至地极。在图30所描绘的校正开始电压电路712的实施例中，第一已知电压大体等于地极。然而，在选择性实施例中，第三NFET710NFET₃的源极可耦合至除了地极之外的其他电压电平使得第一已知电压不是大体等于地极。作为实例，在某些实施例中，校正开始电压电路712可构造为使得第一已知电压大体等于电路供给电压的一半V_DD/2。

在校正开始电压电路712的某些实施例中，第四PFET714PFET₄的源极的寄生电容、第五PFET718PFET₅的漏极的寄生电容和/或其组合构造为使得存在于第四PFET714PFET₄的源极上的电压电平在第四PFET714PFET₄从非导通状态转变为导通状态的时刻的一瞬间保持在第一已知电压电平。在校正开始电压电路712的其他实施例中，第三NFET710NFET₃的漏极的寄生电容也可构造为改善校正开始电压电路712在第四PFET714PFET₄从非导通状态转变为导通状态的时刻的一瞬间在第四PFET714PFET₄的源极上提供第一已知电压的能力。另外，第三NFET710NFET₃可进一步构造为在第四PFET714PFET₄从非导通状态转变为导通状态的恰好之前或同时被断开。否则，在存在于寄生电容（数个寄生电容）中的电荷被放电之后，通过第四PFET714PFET₄的操作状态或由第五PFET718PFET₅提供的第一偏置电流I_{BIAS_1}来确定第四PFET714PFET₄的源极上的电压电平。

按照类似的方式，校正开始电压电路712构造为在第四NFET716NFET₄的源极提供第二已知电压电平，同时第四NFET716NFET₄处于非导通状态使得存在于第四NFET716NFET₄的源极的电压电平在第四NFET716NFET₄从非导通状态转变为导通状态的时刻处于第二已知电压电平。为了在第四NFET716NFET₄的源极提供第二已知电压电平，同时第四NFET716NFET₄处于非导通状态，第三PFET708PFET₃构造为当第四NFET716NFET₄处于非导通状态时被接通。结果，第四NFET716NFET₄的源极通过第三PFET708PFET₃耦合至电路供给电压V_DD。结果，在图30所描绘的校正开始电压电路712的实施例中，第二已知电压大体等于电路供给电压V_DD。然而，在选择性实施例中，第三PFET708PFET₃的源极可耦合至除了电路供给电压V_DD之外的其他电压电平使得第二已知电压不是大体等于电路供给电压V_DD。作为实例，在某些实施例中，校正开始电压电路712可构造为使得第二已知电压大体等于电路供给电压的一半V_DD/2。

在校正开始电压电路712的某些实施例中，第四NFET716NFET₄的源极的寄生电容、第五NFET720NFET₅的漏极的寄生电容和/或其组合构造为使得存在于第四NFET716NFET₄的源极上的电压电平在第四NFET716NFET₄从非导通状态转变为导通状态的时刻的一瞬间保持在第二已知电压电平。在校正开始电压电路712的其他实施例中，第三PFET708PFET₃的漏极的寄生电容也可构造为改善校正开始电压电路712在第四NFET716NFET₄从非导通状态转变为导通状态的时刻的一瞬间在第四NFET716NFET₄的源极上提供第二已知电压的能力。另外，第三PFET708PFET₃可进一步构造为在第四NFET716NFET₄从非导通状态转变为导通状态的恰好之前或同时被断开。否则，在存在于寄生电容（数个寄生电容）中的电荷被放电之后，通过第四NFET716NFET₄的操作状态或由第五NFET720NFET₅吸收的第二偏置电流I_{BIAS_2}来确定第四NFET716NFET₄的源极上的电压电平。

有利地，由于校正开始电压电路712构造为当第四PFET714PFET₄处于非导通状态时确保第四PFET714PFET₄的源极上的电压电平大体等于第一已知电压并且当第四NFET716NFET₄处于非导通状态时确保第四NFET716NFET₄的源极上的电压电平大体等于第二已知电压，因此由于储存在与第四PFET714PFET₄的源极相关联的电容中的电荷或储存在与第四NFET716NFET₄的源极相关联的电容中的电荷而发生的第三电压节点724的电压电平的初始变化（被称为状态转变电压变化）是可预测的并且大体恒定。结果，状态转变电压变化可被控制为使得当第四PFET714PFET₄或第四NFET716NFET₄转变为处于导通状态时跨越可变延迟电容器722两端的电压基本不被干扰。

例如，如先前所描述的，当第二输入缓冲电路698提供数字逻辑高状态时，第二输入缓冲器在第二电压节点704提供大体等于电路供给电压V_DD的输出电压。在这种情况下，第四NFET716NFET₄的栅极大于逻辑高阈值电平。结果，第四NFET716NFET₄接通并且对可变延迟电容器722放电直到第三电压节点724的电压电平大体等于地极为止。另外，校正开始电压电路712的第三NFET710NFET₃构造为接通并且将第四PFET714PFET₄的源极耦合至地极使得储存在第四PFET714PFET₄的源极上的电荷处于大体等于地极的电压电平。结果，储存在第四PFET714PFET₄的源极上的电荷将最低程度地影响可变延迟电路684的充电周期ΔT_{CHARGING_PERIOD}，其中充电周期ΔT_{CHARGING_PERIOD}是可变延迟电容器722正被充电直到第三电压节点724等于或超过输出缓冲级726的逻辑高阈值电压为止的时间段。

类似地，当第二输入缓冲电路698提供数字逻辑低状态时，第二输入缓冲器在第二电压节点704提供大体等于地极的输出电压。在这种情况下，第四PFET714PFET₄的栅极小于逻辑低阈值电平。结果，第四PFET714PFET₄接通并且对可变延迟电容器722充电直到第三电压节点724的电压电平大体等于电路供给电压V_DD为止。另外，校正开始电压电路712的第三PFET708PFET₃构造为接通并且将第四NFET716NFET₄的源极耦合至电路供给电压V_DD使得储存在第四NFET716NFET₄的源极上的电荷处于大体等于地极的电压电平。结果，储存在第四NFET716NFET₄的源极上的电荷将最低程度地影响可变延迟电路684的充电周期ΔT_{DISCHARGING_PERIOD}，其中充电周期ΔT_{DISCHARGING_PERIOD}是可变延迟电容器722正被放电直到第三电压节点724等于或小于输出缓冲级726的逻辑低阈值电压为止的时间段。

否则，如果不存在校正开始电压电路712，则第四PFET714PFET₄的源极和第四NFET716NFET₄的源极将在第四PFET714PFET₄或第四NFET716NFET₄处于非导通状态时分别趋向于浮动到未确定的电压电平。结果，状态转变电压变化是不可预测的。

输出缓冲级726的操作取决于第三电压节点724的电压电平。当第三电压节点724的电压电平等于或小于逻辑低阈值电压使得第六PFET728PFET₆被接通并且处于饱和状态时，输出缓冲器输出732通过第六PFET728PFET₆有效地耦合至电路供给电压V_DD。同时地，第六NFET730NFET₆构造为当第六PFET728PFET₆接通时被断开。结果，输出缓冲级726提供表示数字逻辑高状态的大体等于电路供给电压V_DD的输出电压V_OUT。

然而，当第三电压节点724的电压电平等于或大于逻辑高阈值电压使得第六NFET730NFET₆被接通并且处于饱和状态时，输出缓冲器输出732通过第六NFET730NFET₆有效地耦合至地极。同时地，第六PFET728PFET₆构造为当第六NFET730NFET₆接通时被断开。结果，输出缓冲级726提供表示数字逻辑低状态的大体等于地极的输出电压V_OUT。

由可变延迟电路684提供的可变延迟时间T_{VARIABLE_DELAY_TIME}是可变延迟电容器的充电周期ΔT_{CHARGING_PERIOD}和放电周期ΔT_{DISCHARGING_PERIOD}的函数。充电周期ΔT_{CHARGING_PERIOD}是可变延迟电容器722正被充电直到第三电压节点等于或超过逻辑高阈值电压为止的时间段。在充电周期ΔT_{CHARGING_PERIOD}期间，改变输出缓冲级726的输入的数字逻辑状态所需的跨越可变延迟电容器722两端的电压的变化是充电电压变化Δ_{DELAY_VAR_CAP_CHARGING}。放电周期ΔT_{DISCHARGING_PERIOD}是可变延迟电容器722正被充电直到第三电压节点724等于或超过逻辑高阈值电压为止的时间段。在放电周期ΔT_{DISCHARGING_PERIOD}期间，改变输出缓冲级726的输入的数字逻辑状态所需的跨越可变延迟电容器722两端的电压的变化是放电电压变化Δ_{DELAY_VAR_CAP_DISCHARGING}。

由可变延迟电路684提供的平均可变延迟时间T_{AVERAGE_VARIABLEDELAY}由方程（11）提供：

(11) $T_{\mathrm{AVERAGE}\_\mathrm{VARIABLE}\_\mathrm{DELAY}}=\frac{T_{\mathrm{CHARGEING}\_\mathrm{PERIOD}}+T_{\mathrm{DISCHARGING}\_\mathrm{PERIOD}}}{2}.$

可变延迟电容器722的充电周期ΔT_{CHARGING_PERIOD}取决于可变延迟电容C_{DELAY_VAR}的电容值和可变延迟电容器电流I_{C_VAR}的幅值，其中在充电周期ΔT_{CHARGING_PERIOD}期间可变延迟电容器电流I_{C_VAR}的幅值大体等于第一偏置电流I_{BIAS_1}。类似地，可变延迟电容器722的放电周期ΔT_{DISCHARGING_PERIOD}取决于可变延迟电容C_{DELAY_VAR}的电容值和可变延迟电容器电流I_{C_VAR}的幅值，其中在放电周期ΔT_{DISCHARGING_PERIOD}期间可变延迟电容器电流I_{C_VAR}的幅值大体等于第二偏置电流I_{BIAS_2}。

在充电周期ΔT_{CHARGING_PERIOD}期间，可变延迟电容器电流I_{C_VAR}由方程（12）给出：

(12) $I_{C\_\mathrm{VAR}}=\frac{{\mathrm{\&Delta;V}}_{\mathrm{DELAY}\_\mathrm{VAR}\_\mathrm{CAP}\_\mathrm{CHARGING}}x{C}_{\mathrm{DELAY}\_\mathrm{VAR}}}{{\mathrm{\&Delta;T}}_{\mathrm{CHARGING}\_\mathrm{PERIOD}}}$

类似地，在放电周期ΔT_{DISCHARGING_PERIOD}期间，可变延迟电容器电流I_{C_VAR}由如下方程（13）给出：

(13) $I_{C\_\mathrm{VAR}}=\frac{{\mathrm{\&Delta;V}}_{\mathrm{DELAY}\_\mathrm{VAR}\_\mathrm{CAP}\_\mathrm{DISCHARGING}}x{C}_{\mathrm{DELAY}\_\mathrm{VAR}}}{{\mathrm{\&Delta;T}}_{\mathrm{DISCHARGING}\_\mathrm{PERIOD}}}$

假设可变延迟电容器电流I_{C_VAR}由大体等于由第五PFET718PFET₅在充电周期ΔT_{CHARGING_PERIOD}期间提供的第一偏置电流I_{BIAS_1}，则充电周期ΔT_{CHARGING_PERIOD}由如下方程（14）给出：

(14) ${\mathrm{\&Delta;T}}_{\mathrm{CHARGING}\_\mathrm{PERIOD}}=\frac{{\mathrm{\&Delta;V}}_{\mathrm{DELAY}\_\mathrm{VAR}\_\mathrm{CAP}\_\mathrm{CHARGING}}x{C}_{\mathrm{DELAY}\_\mathrm{VAR}}}{I_{\mathrm{BIAS}\_1}}.$

同样地，假设可变延迟电容器电流I_{C_VAR}的幅值大体等于由第五NFET720NFET₅在放电周期ΔT_{DISCHARGING_PERIOD}期间吸收的第二偏置电流I_{BIAS_2}，则放电周期ΔT_{DISCHARGING_PERIOD}由如下方程（15）给出：

(15) ${\mathrm{\&Delta;T}}_{\mathrm{DISCHARGING}\_\mathrm{PERIOD}}=\frac{{\mathrm{\&Delta;V}}_{\mathrm{DELAY}\_\mathrm{VAR}\_\mathrm{CAP}\_\mathrm{DISCHARGING}}x{C}_{\mathrm{DELAY}\_\mathrm{VAR}}}{I_{\mathrm{BIAS}\_2}}.$

在可编程延迟电路432C的某些实施例中，第五PFET718PFET-₅的信道宽度和第五NFET720NFET₅的信道宽度构造为使得第一偏置电流I_{BIAS_1}大体等于第二偏置电流I_{BIAS_2}，其中第一偏置电流I_{BIAS_1}的幅值和第二偏置电流I_{BIAS_2}的幅值大体等于偏置电流I_BIAS。

输出缓冲级726的某些实施例可构造为使得充电电压变化Δ_{DELAY_VAR_CAP_CHARGING}大体等于放电电压变化Δ_{DELAY_VAR_CAP_DISCHARGING}。例如，在某些实施例中，输出缓冲级726逻辑低阈值电压和逻辑高阈值电压构造为使得电压变化Δ_{DELAY_VAR_CAP_CHARGING}大体等于放电电压变化Δ_{DELAY_VAR_CAP_DISCHARGING}。在充电电压变化Δ_{DELAY_VAR_CAP_CHARGING}的幅值大体等于放电电压变化Δ_{DELAY_VAR_CAP_DISCHARGING}的幅值使得充电电压变化Δ_{DELAY_VAR_CAP_CHARGING}的幅值和放电电压变化Δ_{DELAY_VAR_CAP_DISCHARGING}的幅值大体等于转变电压变化Δ_{DELAY_VAR_CAP_TRANSITION}的情况下，可变延迟电路684的可变延迟时间T_{VARIABLE_DELAY_TIME}由方程（16）给出：

(16) ${\mathrm{\&Delta;T}}_{\mathrm{VARIABLE}\_\mathrm{DELAY}\_\mathrm{TIME}}=\frac{{\mathrm{\&Delta;V}}_{\mathrm{DELAY}\_\mathrm{VAR}\_\mathrm{CAP}\_\mathrm{TRANSITION}}x{C}_{\mathrm{DELAY}\_\mathrm{VAR}}}{I_{\mathrm{BIAS}}}.$

在可编程延迟电路432C的其他实施例中，第五PFET718PFET-₅的信道宽度和第五NFET720NFET₅的信道宽度可构造为使得第一偏置电流I_{BIAS_1}不是大体等于第二偏置电流I_{BIAS_2}。在这种情况下，充电周期ΔT_{CHARGING_PERIOD}和放电周期ΔT_{DISHARGING_PERIOD}可不大体相等。作为实例，在某些实施例中，充电周期ΔT_{CHARGING_PERIOD}长于放电周期ΔT_{DISHARGING_PERIOD}。在其他实施例中，充电周期ΔT_{CHARGING_PERIOD}小于放电周期ΔT_{DISHARGING_PERIOD}。

作为选择性实施例，输出缓冲级726的逻辑低阈值电压和逻辑高阈值可构造为使得充电电压变化Δ_{DELAY_VAR_CAP_CHARGING}大体等于放电电压变化Δ_{DELAY_VAR_CAP_DISCHARGING}。

另外，如上所讨论的，在可编程延迟电路432C的某些实施例中，如图24所描绘的控制器50可耦合至可变延迟电容器722。控制器50可构造为基于二进制电容器控制字码CNTR_CD控制可变延迟电容C_{DELAY_VAR}的电容值，使得随着二进制电容器控制字码CNTR_CD的数值的增加，可变延迟电容C_{DELAY_VAR}以大体线性的方式线性增加或减小。在可变延迟电容器722的某些选择性实施例中，可变延迟电容C_{DELAY_VAR}具有最小电容值C_{DELAY_VAR_MIN}，其对应于由可变延迟电路684的可变延迟电容器722的充电和放电而提供的最小延迟。作为实例，可变延迟电容器722的最小电容值C_{DELAY_VAR_MIN}可由与可编程二进制电容器阵列并联的固定电容（未描绘）提供。在图36中描绘了可编程二进制电容器阵列的实例。

此外，如上所讨论的，在可编程延迟电路432C的某些实施例中，如图24所描绘的控制器50可构造为基于二进制电容器控制字码CNTR_CD控制可变延迟电容C_{DELAY_VAR}的电容值，使得随着二进制电容器控制字码CNTR_CD的数值的增加，可变延迟电容C_{DELAY_VAR}以大体线性的方式线性增加或减小。结果，可变延迟电路684可构造为使得随着可变延迟电容C_{DELAY_VAR}以大体线性方式的增加，可变延迟时间T_{VARIABLE_DELAY_TIME}以大体线性方式增加。另外，可变延迟电容C_{DELAY_VAR}的任何两个相邻数值之间的可变延迟电路684的延迟步长Δ_{VARIABLE_DELAY_TIME}可大体相等。

由于第一输入缓冲电路690、第二输入缓冲电路698、可变延迟电路684的输入级706、校正开始电压电路712以及输出缓冲级726的结构大体对称，因此第一输入缓冲电路690、第二输入缓冲电路698、可变延迟电路684的输入级706、校正开始电压电路712以及输出缓冲级726可构造为使得逻辑低阈值电压和逻辑高阈值电压趋向于按比例跟踪电路供给电压V_DD。结果，充电电压变化Δ_{DELAY_VAR_CAP_CHARGING}的幅值和放电电压变化Δ_{DELAY_VAR_CAP_DISCHARGING}的幅值也将趋向于按比例跟踪电路供给电压。然而，可通过构造可编程延迟电路432C使得第一偏置电流I_{BIAS_1}的幅值和第二偏置电流I_{BIAS_2}的幅值相对于电路供给电压V_DD的电压电平的变化而按比例改变从而将由于电路供给电压V_DD的电压电平的变化而导致的由可变延迟电路684提供的可变延迟时间T_{VARIABLE_DELAY_TIME}的变化最小化。

作为实例，分压器电路686和偏置电流和镜像电路688可构造为使得由第五PFET718PFET₅,提供的第一偏置电流I_{BIAS_1}和由第五NFET720NFET₅吸收的第二偏置电流I_{BIAS_2}相关于电路供给电压V_DD的电压电平，使得由于电路供给电压V_DD的电压电平的变化而导致的由可变延迟电路684提供的可变延迟时间T_{VARIABLE_DELAY_TIME}的变化可被最小化。

偏置电流和镜像电路688包括第七PFET734PFET₇、第七NFET736NFET₇、第八PFET738PFET₈、第八NFET740PFET₉、偏置参考电流设定电阻器744以及偏置电阻器746。偏置参考电流设定电阻器744具有偏置参考电流设定电阻R₃。偏置电阻器746具有偏置电阻R₄。

第七PFET734PFET₇的源极耦合至电路供给电压V_DD。第七PFET734PFET₇的栅极耦合至第七PFET734NFET₇的源极和第八NFET740NFET₈的漏极。另外，第七PFET734PFET₇的栅极和漏极耦合至第五PFET718PFET₅的栅极。

第七PFET734PFET₇的栅极和漏极耦合至第八NFET740NFET₈的漏极。第八NFET740NFET₈的源极耦合至第七NFET736NFET₇的漏极。第八NFET740NFET₈的源极和第七NFET736NFET₇的源极耦合至地极。第七NFET736NFET₇的栅极耦合至第九NFET742NFET₉的漏极和栅极。另外，第七NFET736NFET₇的栅极和第九NFET742NFET₉的栅极和漏极耦合至可变延迟电路684的第五NFET720NFET₅的栅极。

偏置参考电流设定电阻器744耦合在电路供给电压V_DD与第八PFET738PFET₈的源极之间。偏置电阻器746耦合在第八PFET738PFET₈的漏极和第九NFET742NFET₉的漏极和栅极以及第七NFET736NFET₇的栅极之间。

分压器电路686包括第一分压器电阻器748、第十PFET750PFET₁₀、第十一PFET752PFET₁₁以及第二分压器电阻器754。第一分压器电阻器748具有第一分压器电阻R₁。第二分压器电阻器754具有第二分压器电阻R₂。第一分压器电阻器748的第一分压器电阻R₁大体等于第二分压器电阻器754的第二分压器电阻R₂。

第一分压器电阻器748耦合在电路供给电压V_DD与第十PFET750PFET₁₀的源极之间。第十PFET750PFET₁₀的栅极耦合至第十PFET750PFET₁₀的漏极和第十一PFET752PFET₁₁的源极。第十一PFET752PFET₁₁的栅极耦合至第十一PFET752PFET₁₁的漏极。第二分压器电阻器754耦合在第十一PFET752PFET₁₁的漏极与地极之间。由于第十PFET750PFET₁₀的栅极耦合至第十PFET750的漏极并且第十一PFET752PFET₁₁,的栅极耦合至第十一PFET752PFET₁₁,的漏极，因此第十PFET750PFET₁₀和第十一PFET752PFET₁₁两者均在饱和操作模式中被偏置以导通。跨越第十PFET750PFET₁₀两端的源极-漏极电压和跨越第十一PFET752PFET₁₁两端的源极-漏极电压大体相等。由于第一分压器电阻器748的第一分压器电阻R₁大体等于第二分压器电阻器754的第二分压器电阻R₂，因此分压器电路686可构造为在第十PFET750PFET₁₀的漏极和第十一PFET752PFET₁₁的源极上设定大体等于电路供给电压V_DD的一半的偏置电压。

现在参考分压器电路686解释偏置电流和镜像电路688的操作。置电流和镜像电路688通过将第八PFET738PFET₈的栅极耦合至第十一PFET752PFET₁₁的栅极和漏极而耦合至分压器电路686。偏置电流和镜像电路688的第八PFET738PFET₈和分压器电路686的第十一PFET752PFET₁₁构造为使得第八PFET738PFET₈的栅极-源极电压大体等于第十一PFET752PFET₁₁的栅极-源极电压。结果，第八PFET738PFET₈的源极上的电压大体等于第十一PFET752PFET₁₁的源极上的电压。如以上相对于分压器电路686的操作所讨论的，第十一PFET752PFET₁₁的源极上的电压大体等于V_DD/2。相应地，第八PFET738PFET₈的源极上的电压也大体等于V_DD/2。通过如下方程（17）提供作为参考偏置电流I_{BIAS_REF}的通过偏置参考电流设定电阻器744的电流：

(17) $I_{\mathrm{BIAS}\_\mathrm{REF}}=\frac{V_{\mathrm{DD}}-\frac{V_{\mathrm{DD}}}{2}}{R_3}=\frac{V_{\mathrm{DD}}}{2x{R}_3}$

相应地，第九NFET742NFET₉的漏极-源极电流大体等于I_{BIAS_REF}。由于第九NFET742NFET₉的栅极和漏极耦合至第七NFET736NFET₇的栅极和第五NFET720NFET₅的栅极，因此流过第九NFET742NFET₉的源极-漏极电流被镜像使得流过第七NFET736NFET₇的漏极-源极电流和流过第五NFET720NFET₅的漏极-源极电流与流过第九NFET742NFET₉的漏极-源极电流成比例。此外，流过第七PFET734PFET₇的源极-漏极电流大体等于流过第七NFET736NFET₇的漏极-源极电流。由于第五PFET718PFET₅的栅极-源极电压大体等于第七PFET734PFET₇的栅极电压，因此第七PFET734PFET₇的源极-漏极电流与偏置参考电流I_{BIAS_REF}成比例，其中偏置参考电流设定电阻器744的偏置参考电流设定电阻R₃设定偏置参考电流I_{BIAS_REF}。结果，第一偏置电流I_{BIAS_1}按比例跟踪电路供给电压V_DD。类似地，第二偏置电流I_{BIAS_2}按比例跟踪电路供给电压V_DD。

相应地，偏置参考电流设定电阻R₃电阻值可构造为将由可变延迟电路684提供的可变延迟时间T_{VARIABLE_DELAY_TIME}对电路供给电压V_DD的电压电平的变化的灵敏度最小化。另外，在某些实施例中，第九NFET742NFET₉,的信道宽度与第七PFET734PFET₇、第七NFET736NFET₇、第五PFET718PFET₅以及第五NFET720NFET₅的信道宽度的每一个的信道宽度比可构造为将由于电路供给电压V_DD的电压电平的变化引起的由可变延迟电路684提供的可变延迟时间T_{VARIABLE_DELAY_TIME}的灵敏度最小化。

图36描绘了作为可变延迟电容器722A的图30中所描绘的可变延迟电容器722的实例实施例。可变延迟电容器722A可构造为可编程电容器阵列758。可编程电容器阵列758可经由可变电容控制总线760CNTR_CD(5:1)耦合至控制器50。可变延迟电容器722A具有可变延迟电容C_{DELAY_VAR}。控制器50可构造为通过构造可编程电容器阵列758而控制可变延迟电容器722A的可变延迟电容C_{DELAY_VAR}。

可变电容控制总线760CNTR_CD(5:1)可包括第一电容器控制信号762CNTR_CD1、第二电容器控制信号764CNTR_CD2、第三电容器控制信号766CNTR_CD3、第四电容器控制信号768CNTR_CD4以及第五电容器控制信号770CNTR_CD5。

可编程电容器阵列758可包括第一阵列电容器772、第二阵列电容器774、第三阵列电容器776、第四阵列电容器778以及第五阵列电容器780。第一阵列电容器772可具有大体等于第一阵列电容器电容C_D1的电容。第二阵列电容器774可具有大体等于第二阵列电容器电容C_D2的电容。第三阵列电容器776可具有大体等于第三阵列电容器电容C_D3的电容。第四阵列电容器778可具有大体等于第四阵列电容器电容C_D4的电容。第五阵列电容器780可具有大体等于第五阵列电容器电容C_D5的电容。

另外，可编程电容器阵列758还可包括第一开关元件782NFET₁₁、第二开关元件784NFET₁₂、第三开关元件786NFET₁₃、第四开关元件788NFET₁₄以及第五开关元件790NFET₁₅。在图36中，借助于实例并且非限制性地，一开关元件782NFET₁₁、第二开关元件784NFET₁₂、第三开关元件786NFET₁₃、第四开关元件788NFET₁₄以及第五开关元件790NFET₁₅分别被描绘为NFET器件。

可编程电容器阵列758包括第一可编程电容792、第二可编程电容794、第三可编程电容796、第四可编程电容798以及第五可编程电容800。可通过将第一阵列电容器772耦合在第三电压节点724与第一开关元件782NFET₁₁的漏极之间来形成第一可编程电容792，其中第一开关元件782NFET₁₁的源极耦合至地极并且第一开关元件782NFET₁₁的栅极耦合至可变电容控制总线760CNTR_CD(5:1)的第一电容器控制信号762CNTR_CD1。可通过将第二阵列电容器774耦合在第三电压节点724与第二开关元件784NFET₁₂的漏极之间来形成第二可编程电容794，其中第二开关元件784NFET₁₂的源极耦合至地极并且第二开关元件784NFET₁₂的栅极耦合至可变电容控制总线760CNTR_CD(5:1)的第二电容器控制信号764CNTR_CD2。可通过将第三阵列电容器776耦合在第三电压节点724与第三开关元件786NFET₁₃的漏极之间来形成第三可编程电容796，其中第三开关元件786NFET₁₃的源极耦合至地极并且第三开关元件786NFET₁₃的栅极耦合至可变电容控制总线760CNTR_CD(5:1)的第三电容器控制信号766CNTR_CD3。可通过将第四阵列电容器778耦合在第三电压节点724与第四开关元件788NFET₁₄的漏极之间来形成第四可编程电容798，其中第四开关元件788NFET₁₄的源极耦合至地极并且第四开关元件788NFET₁₄的栅极耦合至可变电容控制总线760CNTR_CD(5:1)的第四电容器控制信号768CNTR_CD4。可通过将第五阵列电容器780耦合在第三电压节点724与第五开关元件790NFET₁₅的漏极之间来形成第五可编程电容800，其中第五开关元件790NFET₁₅的源极耦合至地极并且第五开关元件790NFET₁₅的栅极耦合至可变电容控制总线760CNTR_CD(5:1)的第五电容器控制信号770CNTR_CD5。

作为实例，在某些实施例中，可变延迟电容器722A构造为使得可编程电容器阵列758为线性可编程电容器阵列。可变延迟电容器722A可构造为通过将第一阵列电容器电容C_D1、第二阵列电容器电容C_D2、第三阵列电容器电容C_D3、第四阵列电容器电容C_D4、第五阵列电容器电容C_D5构造为具有相同的电容值而成为线性可编程电容器阵列。

作为选择性实例，在可变延迟电容器722A的某些实施例中，可编程电容器阵列758可构造为二进制加权可编程电容器阵列。二进制加权可编程电容器阵列可构造为使得第二阵列电容器电容C_D2具有大体两倍的第一阵列电容器电容C_D1的电容，第三阵列电容器电容C_D3具有大体两倍的第二阵列电容器电容C_D2的电容，第四阵列电容器电容C_D4具有大体两倍的第三阵列电容器电容C_D3的电容，第五阵列电容器电容C_D5具有大体两倍的第四阵列电容器电容C_D4的电容。

可构造为选择性地控制可变电容总线CNTR_CD(5:1)来设定可变延迟电容器722A的可变延迟电容C_{DELAY_VAR}的电容值。第一电容器控制信号762CNTR_CD1、第二电容器控制信号764CNTR_CD2、第三电容器控制信号766CNTR_CD3、第四电容器控制信号768CNTR_CD4以及第五电容器控制信号770CNTR_CD5可形成二进制电容器控制字码CNTR_CD，其中0≥CNTR_CD≥31。

相应地，可编程电容器阵列758可构造为使得随着二进制电容器控制字码CNTR_CD的数值从0增加到31，可编程电容器阵列758的有效电容线性地改变。

相应地，返回到图30，继续参考图23A-27D、图24、图27A-27B以及图36，在包括图36所描绘的可变延迟电容器722A的实施例的可编程延迟电路432C的那些实施例中，可变延迟电容C_{DELAY_VAR},的两个相邻数值之间的可变延迟电路684的延迟步长Δ_{VARIABLE_DELAY_TIME}可以为二进制电容器控制字码CNTR_CD的有效电容改变的间隔尺寸和二进制加权可编程电容器阵列中所存在的阵列电容器的数量的函数。在可编程延迟电路432C的某些实施例中，可变延迟电路684可构造为使得可变延迟时间T_{VARIABLE_DELAY_TIME}的平均延迟步长Δ_{VARIABLE_DELAY_TIME}大约为136微微秒。在可编程延迟电路432C的其他实施例中，可变延迟电路684可构造为使得可变延迟时间T_{VARIABLE_DELAY_TIME}的平均延迟步长Δ_{VARIABLE_DELAY_TIME}大约为100微微秒。

例示性地，通过实例并且非限制性地，在用于提供可变延迟电路684的可变延迟电容C_{DELAY_VAR}的可编程电容器阵列758的某些实施例中，第一阵列电容器772的第一阵列电容器电容C_D1可具有大约18.25pF的电容。第二阵列电容器774的第二阵列电容器电容C_D2可具有大约30.93pF的电容。第三阵列电容器776的第三阵列电容器电容C_D3可具有大约61.86pF的电容。第四阵列电容器778的第四阵列电容器电容C_D4可具有大约123.72pF的电容。第五阵列电容器780的第五阵列电容器电容C_D5可具有大约247.45pF的电容。

相应地，参考图24中所描绘的开环波纹补偿辅助电路414A、图27A中所描绘的开环波纹补偿辅助电路414B以及图27B中所描绘的开环波纹补偿辅助电路414C的实例实施例，图30中所描绘的可变延迟电容器722的可变延迟电容C_{DELAY_VAR}可由控制器50通过以大体等于平均延迟步长Δ_{VARIABLE_DELAY_TIME}的步幅增加地改变由图30中所描绘的可编程延迟电路432C提供的可变延迟时间T_{VARIABLE_DELAY_TIME}来构造。例如，对于平均延迟步长Δ_{VARIABLE_DELAY_TIME}大体等于136微微秒的情况而言，高频波纹补偿电流416I_COR可对准到处于小于136微微秒的精度之内。平均时间对准的精确度可基于二进制电容器阵列的电容器的电容值的间隔尺寸。

图37描绘了作为图36所描绘的可编程电容器阵列758的二进制电容器控制字码CNTR_CD的函数的由图30所描绘的可编程延迟电路432C提供的总延迟时间相对于温度的实例曲线。如图37所描绘的，当可编程延迟电路432C在30℃操作时可编程延迟电路432C的固定延迟时间近似为2.45ns。可变延迟电容器722的可变延迟电容C_{DELAY_VAR}以大体等于132ns的平均延迟步长Δ_{VARIABLE_DELAY_TIME}来提供大约4ns的可变延迟时间T_{VARIABLE_DELAY_TIME}。

图34A描绘了在形式和功能上类似于图2B所描绘的伪包络线跟随器功率管理系统10B的伪包络线跟随器功率管理系统10PA的实例实施例。然而，不同于图2B所描绘的伪包络线跟随器功率管理系统10B，伪包络线跟随器功率管理系统10PA可包括开关模式电源转换器802而不是多级电荷泵降压转换器12B。开关模式电源转换器802可包括切换器控制电路804和可编程延迟电路806。另外，不同于图2B所描绘的伪包络线跟随器功率管理系统10B，伪包络线跟随器功率管理系统10PA包括并联放大器电路14PA。

类似于图24所描绘的开关模式电源转换器420，但非限制性地，图34A-34E所描绘的开关模式电源转换器802可以是多级电荷泵降压转换器或降压转换器。例如，开关模式电源转换器802可构造为在形式和功能上类似于图23A和图23C中所描绘的多级电荷泵降压转换器12M的先前描述的实施例。选择性地，在某些实施例中，开关模式电源转换器802可构造为在形式和功能上类似于图23B和图23D中所描绘的降压转换器13L。然而，不同于图24描绘的开关模式电源转换器420，开关模式电源转换器使用切换器控制电路804与可编程延迟电路806组合以产生延迟的估计切换电压输出38DV_{SW_EST_DELAYED}而不是延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}。类似于图24所描绘的延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}的产生，控制器50可构造由可编程延迟电路806提供的延迟以相对于估计的开关电压输出38BV_{SW_EST}在时间上偏移延迟的估计切换电压输出38DV_{SW_EST_DELAYED}。相应地，类似于图24所描绘的延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}的产生，控制器50可相对于V_RAMP信号在时间上对准延迟的估计切换电压输出38DV_{SW_EST_DELAYED}的产生以改善待描述的电路和系统的性能。

另外，开关模式电源转换器802的某些实施例可包括类似于FLL电路54的FLL电路（未描绘）。同样地，作为非限制性的实例，当开关模式电源转换器802构造为多级电荷泵降压转换器时，切换器控制电路804可类似于或并入图3A-D中所描绘的切换器控制电路52A-D、图4A-D中所描绘的阈值检测器和控制电路132A-D以及与图4A-D中所描绘的逻辑电路148A-D相关联的图5A-D和图6A-D中所描绘的电路和状态机的实施例的操作特征和功能的各种组合。选择性地，作为另一非限制性的实例，当开关模式电源转换器802构造为降压转换器时，切换器控制电路804可类似于或并入图3E-H中所描绘的切换器控制电路52E-H、图4E-H中所描绘的阈值检测器和控制电路132E-H以及与图4E-H中所描绘的逻辑电路148E-H相关联的图5E-H中所描绘的电路和状态机的实施例的操作特征和功能的各种组合。

类似于由图2B所描绘的多级电荷泵降压转换器12B的切换器控制电路52产生估计的开关电压输出38BV_{SW_EST}，延迟的估计切换电压输出38DV_{SW_EST_DELAYED}基于切换器控制电路804的状态提供将在开关电压输出26产生的切换电压输出V_SW的指示，除了延迟的估计切换电压输出38DV_{SW_EST_DELAYED}可被延迟对准周期T_ALIGNMENT之外。与由切换器控制电路s52A-H的实施例产生的估计的开关电压输出38BV_{SW_EST}形成对比，延迟的估计切换电压输出38DV_{SW_EST_DELAYED}将在开关电压输出26产生的切换电压V_SW的指示，其可被延迟对准周期T_ALIGNMENT以补偿开关模式电源转换器802或并联放大器电路14PA中的延迟。

作为实例，并且非限制性地，类似于图24中所描绘的延迟的I_COR估计切换电压输出38CV_{SW_EST_DELAY_ICOR}，开关模式电源转换器802的可编程延迟电路806可通过控制器50构造为提供延迟对准周期T_ALIGNMENT，以便产生延迟的估计切换电压输出38DV_{SW_EST_DELAYED}。作为非限制性的实例，可编程延迟电路806可在形式和功能上类似于图24所描绘的可编程延迟电路432的实施例，其包括图29A所描绘的可编程延迟电路432A、图29B所描绘的可编程延迟电路432B或图30所描绘的可编程延迟电路432C。

另外，切换器控制电路804可包括类似于图3A所描绘的切换器控制电路52A的阈值检测器和控制电路132A的阈值检测器和控制电路（未示出），其产生待被提供到可编程延迟电路806的一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}。这样，类似于图24所描绘的开关模式电源转换器420，控制器50可构造可编程延迟电路806以将一个或多个开关电压输出cmos信号166V_{SW_EST_CMOS_SIGNAL}延迟对准周期T_ALIGNMENT，以便相对于切换器控制电路804的状态延迟延迟的估计切换电压输出38DV_{SW_EST_DELAYED}的产生。另外，类似于图24所描绘的开关模式电源转换器420，控制器50可构造开关模式电源转换器802以将延迟的估计切换电压输出38DV_{SW_EST_DELAYED}的幅值成比例，使得延迟的估计切换电压输出38DV_{SW_EST_DELAYED}的幅值跟踪供给输入24（V_BAT)的变化。

伪包络线跟随器功率管理系统10PA还包括V_RAMP数模（D/A）电路808和并联放大器电路14PA，并联放大器电路14PA在形式和功能上类似于图2B所描绘的并联放大器电路14B。然而，不同于并联放大器电路14B，并联放大器电路14PA可进一步构造为接收估计的开关电压输出38BV_{SW_EST}和由开关模式电源转换器802产生的延迟的估计切换电压输出38DV_{SW_EST_DELAYED}两者。另外，V_RAMP数模（D/A）电路808可构造为接收来自收发器或调制解调器（未描绘）的基带部分的数字V_RAMP信号810V_{RAMP_DIGITAL}。V_RAMP数模（D/A）电路808转换数字V_RAMP信号810V_{RAMP_DIGITAL}以在模拟域提供V_RAMP信号的版本。V_RAMP信号的该版本可以是差分或单端信号。V_RAMP数模（D/A）电路808向并联放大器电路14PA的第一控制输入34提供V_RAMP信号。

伪包络线跟随器功率管理系统10PA包括并联放大器输出阻抗补偿电路37B，其构造为产生供并联放大器35使用的补偿的V_RAMP信号V_{RAMP_C}以代替V_RAMP信号，以便减小由于并联放大器35的非理想输出阻抗特性而导致的由并联放大器输出32A的并联放大器35在并联放大器输出电压V_{PARA_AMP}产生的高频波纹电压。例如，如先前参考图10中所描绘的并联放大器输出阻抗补偿电路37A而讨论的，并联放大器35的其中一个非理想输出阻抗特性是并联放大器35输出阻抗响应，其是电感的并且在开关模式电源转换器802的切换频率的附近和周围近似增加+6dB/倍频程。这样，例如，并联放大器35的输出阻抗特征可在于具有如先前参考图10所讨论的并联放大器电感L-_CORR。

返回到图34A，另外，并联放大器输出阻抗补偿电路37B包括数字V_RAMP预失真滤波电路812。数字V_RAMP预失真滤波电路812的频率响应可构造为使伪包络线跟随器功率管理系统10PA的响应均衡。作为实例，数字V_RAMP预失真滤波电路812可构造为预失真数字V_RAMP信号810V_{RAMP_DIGITAL}，以便补偿功率电感器16的功率电感器电感和旁路电容器19的旁路电容C_BYPASS的不同组合、并联放大器35的传递函数、功率放大器相关电感L_PA（未示出）以及功率放大器滤波器相关电容C_PA（未示出）和/或其某些组合。

例如，功率放大器相关电感L_PA（未示出）包括添加在由并联放大器电路14PA控制的功率放大器供给电压V_CC与线性RF功率放大器22的功率放大器集电极22A之间的任何寄生电感或滤波电感。功率放大器相关电容C_PA（未示出）包括位于由并联放大器电路14PA控制的功率放大器供给电压V_CC与相关于耦合至功率放大器集电极22A的功率放大器去耦电容器（未示出）的任何添加的去耦电容之间的负载线的任何寄生电容。可在包括伪包络线跟随器功率管理系统10PA的电子设备校准时确定功率放大器相关电感L_PA和功率放大器相关电容C_PA（未示出）。功率放大器相关电感L_PA（未示出）与功率放大器相关电容C_PA（未示出）组合可形成功率放大器低通滤波器（未示出），使得功率放大器低通滤波器和伪包络线跟随器功率管理系统10PA的组合的频率响应通过线性RF功率放大器22的操作频率范围不是大体平坦的。相应地，数字V_RAMP预失真滤波电路812的频率响应可构造为补偿伪包络线跟随器功率管理系统10PA的频率响应，使得在数字V_RAMP信号810V_{RAMP_DIGITAL}与功率放大器集电极22A之间测量的总频率响应通过线性RF功率放大器22的操作频率范围是大体平坦的。

如图34A所描绘的，在并联放大器输出阻抗补偿电路37B的某些实施例中，数字V_RAMP预失真滤波电路812位于通信装置（未示出）的收发器或调制解调器的数字基带处理部分中。数字V_RAMP预失真滤波电路812与并联放大器电路14PA通信，并且提供预滤波的V_RAMP信号814V_{RAMP_PRE-FILTERED}。在伪包络线跟随器功率管理系统10PA的某些选择性实施例（未示出）中，数字V_RAMP预失真滤波电路812可包括在并联放大器电路14PA之中。

相应地，不同于图2B所描绘的并联放大器电路14B，图34A所描绘的并联放大器电路14PA包括与数字V_RAMP预失真滤波电路812通信的并联放大器输出阻抗补偿电路37B的一部分。而图2B所描绘的并联放大器输出阻抗补偿电路37和图10所描绘的并联放大器输出阻抗补偿电路37A的实施例被描绘为接收模拟V_RAMP信号，并联放大器输出阻抗补偿电路37B的数字V_RAMP预失真滤波电路812构造为接收来自收发器或调制解调器的基带部分的数字V_RAMP信号810V_{RAMP_DIGITAL}。数字V_RAMP预失真滤波电路812提供预滤波的V_RAMP信号814V_{RAMP_PRE-FILTERED}。如将要讨论的，数字V_RAMP预失真滤波电路812对数字V_RAMP信号810V_{RAMP_DIGITAL}滤波，以产生预滤波的V_RAMP信号814V_{RAMP_PRE-FILTERED}，从而使伪包络线跟随器功率管理系统10PA的总频率响应均衡。

继续参考图34A描述图35。图35描绘了V_RAMP数模（D/A）电路808和数字V_RAMP预失真滤波电路812的实施例。如图35所描绘的，V_RAMP数模（D/A）电路808可包括数字延迟电路808A、第一数模转换器（D/A）电路808B以及去假频滤波器808C。V_RAMP数模（D/A）电路808可从控制器50（未描绘）耦合至控制总线44，并且构造为接收数字V_RAMP信号810V_{RAMP_DIGITAL}。经由控制总线44，控制器50可构造数字延迟电路808A、第一数模转换器（D/A）电路808B以及去假频滤波器808C的操作。V_RAMP数模（D/A）电路808可构造为在模拟域产生V_RAMP信号。例如，在某些实施例中，V_RAMP数模（D/A）电路808可产生V_RAMP信号的差分模拟版本。数字延迟电路808A可构造为接收数字V_RAMP信号810V_{RAMP_DIGITAL}。数字延迟电路808A可以是构造为延迟数字V_RAMP信号810V_{RAMP_DIGITAL}使得所产生的V_RAMP信号与预滤波的V_RAMP信号814V_{RAMP_PRE-FILTERED}在时间上对准的可编程分接延迟线路。数字延迟电路向第一数模（D/A）转换器电路808B提供延迟版本的数字V_RAMP信号810V_{RAMP_DIGITAL}。第一数模（D/A）转换器电路808B将延迟版本的数字V_RAMP信号810V_{RAMP_DIGITAL}转换为V_RAMP信号的模拟表示，其被去假频滤波器808C去假频滤波以产生V_RAMP信号。

数字V_RAMP预失真滤波电路812可包括预滤波电路812A、第二数模转换器（D/A）电路812B以及去假频滤波器812C。预滤波电路812A可构造为是无限脉冲响应（IIR）滤波器或有限脉冲响应（FIR）滤波器，其构造为接收数字V_RAMP信号810V_{RAMP_DIGITAL}。预滤波电路812A可由控制器50构造为控制预滤波电路812A的频率响应。预滤波电路812A可包括可由控制器50构造为对预滤波电路812A的频率响应整形的一个或多个系数。

作为实例，在预滤波电路812A构造为是无限脉冲响应（IIR）滤波器的情况下，预滤波电路812A可包括前馈滤波器系数和反馈滤波器系数。同样地，预滤波电路812A可构造为是多阶滤波器。例如，在数字V_RAMP预失真滤波电路812的某些实施例中，预滤波电路812A可构造为是一阶滤波器。在数字V_RAMP预失真滤波电路812的选择性实施例中，预滤波电路812A可以是具有二阶或更多阶的滤波器。结果，数字V_RAMP预失真滤波电路812可允许控制器对用于提供预失真V_RAMP信号的数字V_RAMP信号810V_{RAMP_DIGITAL}预失真具有附加的控制度。作为实例，控制器50可构造数字V_RAMP预失真滤波电路812的前馈系数和反馈系数以提供频率峰值，从而如上所述补偿功率放大器相关电感L_PA（未示出）与功率放大器相关电容C_PA（未示出）的组合的低通滤波效应。

作为选择性的情况，在某些实施例中，预滤波电路812A可以是具有多个加权系数的有限脉冲响应（FIR）滤波器。控制器50可构造每个加权系数以将数字V_RAMP预失真滤波电路812的频率响应构造为预失真数字V_RAMP信号V_{RAMP_DIGITAL}，以便同样使伪包络线跟随器功率管理系统10PA的总频率响应均衡。另外，数字V_RAMP预失真滤波电路812可进一步构造为补偿功率放大器相关电感L_PA（未示出）与功率放大器相关电容C_PA（未示出），使得在数字V_RAMP信号810V_{RAMP_DIGITAL}与功率放大器集电极22A之间测量的总频率响应通过线性RF功率放大器22的操作频率范围是大体平坦的。

预滤波电路812A的输出被第二数模转换器（D/A）电路812B数模转换，其中第二数模转换器（D/A）电路812B的输出被去假频滤波器812C去假频滤波以提供预滤波的V_RAMP信号814V_{RAMP_PRE-FILTERED}。预滤波电路812A的频率响应可构造为使数字V_RAMP信号810V_{RAMP_DIGITAL}与功率放大器集电极22A之间的总传递函数响应均衡。作为实例，由预滤波电路812A进而是数字V_RAMP预失真滤波电路812的频率响应提供的均衡量或均衡形状可取决于旁路电容器19的旁路电容C_BYPASS、功率放大器相关电感L_PA（未示出）以及功率放大器相关电容C_PA（未示出）、并联放大器35的频率响应和/或其组合。

另外，控制器50可通过修正预滤波电路812A的一个或多个系数来使功率放大器供给电压V_CC与数字V_RAMP信号810V_{RAMP_DIGITAL}之间的相对传递函数响应均衡来调整预滤波电路812A的频率响应。控制器50调整预滤波电路812A的频率响应使得数字V_RAMP信号810V_{RAMP_DIGITAL}与功率放大器集电极22A之间的总传递函数响应的频率响应通过期望的频率范围大体平坦。例示性地，在某些实施例中，控制器50可构造均衡化或预滤波电路812A的频率响应使得数字V_RAMP信号810V_{RAMP_DIGITAL}与功率放大器集电极22A之间的总传递函数响应的频率响应外延至大约20MHz被大体平坦化。

作为实例，其中预滤波电路812A构造为IIR滤波器，预滤波电路812A构造为以大约312MHz的时钟速率操作。例示性地，对于旁路电容器19的旁路电容C_BYPASS近似为2nF的情况，控制器50可构造预滤波电路812A的频率响应以在近似14.5MHz具有极点并且在近似20MHz具有零点。

另外，在数字V_RAMP预失真滤波电路812的某些实施例中，控制器50可构造均衡化或由预滤波电路812A提供的频率响应作为需要提供对应于特定LTE波段数量的宽度调制的线性RF功率放大器22的操作带宽的函数。作为实例，在LTE波段具有15MHz带宽的情况下，控制器50可构造数字V_RAMP预失真滤波电路812以提供附加的V_RAMP预失真，使得由线性RF功率放大器产生的射频信号落入对于LTE15MHz测试情况的频谱掩码需求。

返回到图34A，并联放大器输出阻抗补偿电路37B还可包括估计的切换电压输出选择开关816S₁，其具有构造为接收估计的开关电压输出38BV_{SW_EST}的第一输入816A、构造为接收延迟的估计切换电压输出38DV_{SW_EST_DELAYED}的第二输入816B以及估计的切换电压输出选择开关输出816C。控制器50可构造估计的切换电压输出选择开关816S₁以在估计的切换电压输出选择开关输出816C提供估计的开关电压输出38BV_{SW_EST}或延迟的估计切换电压输出38DV_{SW_EST_DELAYED}作为估计的切换电压输入信号820V_{SW_I}。

并联放大器输出阻抗补偿电路37B进一步包括第一减法电路822、Z_OUT补偿高通滤波器824、G_CORR换算器电路826、第二减法电路828、调谐电路830以及加法电路832。第一减法电路822包括构造为接收被提供到并联放大器电路14PA的第一控制输入34的V_RAMP信号的正极端子和构造接收估计的切换电压输入信号820V_{SW_I}的负极端子。第一减法电路822从V_RAMP信号减去估计的切换电压输入信号820V_{SW_I}以产生被提供到Z_OUT补偿高通滤波器824的预期的差分信号834。预期的差分信号834表示响应于V_RAMP信号将在功率放大器供给输出28产生的功率放大器供给电压V_CC的目标电压电平与在并联放大器35基于功率放大器供给电压V_CC与V_RAMP信号之间的差值在并联放大器输出32A产生并联放大器输出电压V_{PARA_AMP}时将在开关模式电源转换器802的开关电压输出26提供的切换电压V_SW之间的差值。

Z_OUT补偿高通滤波器824的频率响应可以是可构造的。作为实例，Z_OUT补偿高通滤波器824可包括可编程时间常数。Z_OUT补偿高通滤波器824可包括电阻器阵列或电容阵列，其可由控制器50构造来设定可编程时间常数的数值。例如，电阻器阵列可以是类似于先前所描述的二进制加权电阻器阵列的二进制加权电阻器阵列。电容器阵列可以是类似于先前所描述的二进制加权电容器阵列的二进制加权电容器阵列。控制器50可构造Z_OUT补偿高通滤波器824的可编程时间常数以获得期望的高通滤波器响应。另外，控制器50可构造Z_OUT补偿高通滤波器824的可编程时间常数以获取期望的高通滤波器响应作为与线性RF功率放大器22构造为操作的LTE波段数量相关联的操作带宽或宽带宽调制的函数。

例示性地，在某些实施例中，Z_OUT补偿高通滤波器824可具有被设定为40毫微秒的可编程时间常数。例如，控制器50可通过构造可编程电阻器的电阻为大体等于4K欧姆并且可编程电容器的电容大体等于10pF获得可编程时间常数。在这种情形下，实例Z_OUT补偿高通滤波器824的高通截止频率f_HPC可近似等于4MH。在某些实施例中，Z_OUT补偿高通滤波器824可以是具有多个可编程时间常数的多阶高通滤波器。在Z_OUT补偿高通滤波器824是多阶高通滤波器的情况下，控制器50可构造为设定多个可编程时间常数以从Z_OUT补偿高通滤波器824获得期望的高通频率响应。作为实例，Z_OUT补偿高通滤波器824可以是二阶高通滤波器，其具有与第一高通截止频率f_HPC1和第二高通截止频率f_HPC2相对应的第一时间常数和第二时间常数。在这种情况下，控制器50可构造Z_OUT补偿高通滤波器824的第一时间常数和第二时间常数以获得期望的高通频率响应。在其他实施例中，Z_OUT补偿高通滤波器824可构造为有源滤波器。

当控制器50构造估计的切换电压输出选择开关816S₁以提供延迟的估计切换电压输出38DV_{SW_EST_DELAYED}作为估计的切换电压输入信号820V_{SW_I}时，控制器50可构造可编程延迟电路806以提供大体等于对准周期T_ALIGNMENT的延迟，以便将由估计的切换电压输入信号820V_{SW_I}代表的切换电压输出V_SW的指示与V_RAMP信号时间对准。预期的差分信号834被提供到Z_OUT补偿高通滤波器824。Z_OUT补偿高通滤波器824高通滤波预期的差分信号834以产生估计的高频波纹信号836。Z_OUT补偿高通滤波器824的高通滤波基本仅提取预期的差分信号834的高频含量，其中预期的差分信号834的高频含量代表由于与估计的切换电压输入信号820V_{SW_I}相关联的切换电压V_SW的变化而导致的由开关模式电源转换器802产生的功率电感器16的电感器电流I_{SW_OUT}的波纹电流的成比例导数。这样，估计的高频波纹信号836代表可引起并联放大器35在并联放大器输出32A的并联放大器输出电压V_{PARA_AMP}产生高频波纹电压的功率放大器供给输出28的估计的高频波纹电流。由可编程延迟电路806提供的延迟周期可由控制器50构造为将延迟的估计切换电压输出38DV_{SW_EST_DELAYED}与V_RAMP信号在时间上对准以改善估计的高频波纹信号836的精度。

相反，控制器50可构造估计的切换电压输出选择开关816S₁以向Z_OUT补偿高通滤波器824提供估计的开关电压输出38BV_{SW_EST}作为估计的切换电压输入信号820V_{SW_I}。在这种情况下，Z_OUT补偿高通滤波器824高通滤波预期的差分信号834以产生估计的高频波纹信号836。估计的高频波纹信号836大体对应于基于估计的开关电压输出38BV_{SW_EST}在功率电感器16的电感器电流I_{SW_OUT}中的切换器波纹电流的成比例导数。然而，由于估计的开关电压输出38BV_{SW_EST}的产生不能通过调整由可编程延迟电路806提供的延迟周期而在时间上对准，因此控制器50可不将可编程延迟电路806构造为通过改善估计的开关电压输出38BV_{SW_EST}相对于V_RAMP信号的时间对准来将功率放大器供给电压V_CC上的峰峰波纹电压最小化。

如先前所讨论的，Z_OUT补偿高通滤波器824高通滤波基于估计的开关电压输出38BV_{SW_EST}产生的预期的差分信号834以产生估计的高频波纹信号836。Z_OUT补偿高通滤波器824的通带仅提取估计的切换电压输入信号820V_{SW_I}的高频含量，其中预期的差分信号834代表切换电压输出V_SW与基于V_RAMP信号的率放大器供给电压V_CC的目标电压电平之间的预期差值。

由于Z_OUT补偿高通滤波器824高通滤波预期的差分信号834，因此在估计的高频波纹信号836中不存在预期的差分信号834的直流含量。G_CORR换算器电路826基于比例因子G_CORR将估计的高频波纹信号836成比例以产生高频波纹补偿信号838。加法电路832将高频波纹补偿信号838加到预滤波的V_RAMP信号814V_{RAMP_PRE-FILTERED}上以产生补偿的V_RAMP信号V_{RAMP_C}。高频波纹补偿信号838被加到预滤波的V_RAMP信号814V_{RAMP_PRE-FILTERED}上以补偿并联放大器35的非理想输出阻抗。提供补偿的V_RAMP信号V_{RAMP_C}作为对并联放大器35的输入。并联放大器基于补偿的V_RAMP信号V_{RAMP_C}与功率放大器供给电压V_CC之间的差值产生并联放大器输出电压V_{PARA_AMP}。

现在将讨论比例因子G_CORR的产生。第二减法电路828构造为从V_RAMP信号减去功率放大器供给电压V_CC以提供由调谐电路830接收到的G_CORR反馈信号840。在并联放大器输出阻抗补偿电路37B的某些实施例中，调谐电路830可构造为基于G_CORR反馈信号840向G_CORR换算器电路826动态地提供比例因子G_CORR。作为实例，控制器50可构造调谐电路830以根据线性RF功率放大器22的操作模式以逐块发送的方式提供比例因子G_CORR的不同数值。例如，在校准程序期间控制器50可将调谐电路830构造为开发至少一条G_CORR曲线。在其他实施例中，调谐电路830可具有多条G_CORR曲线，其可被用于基于G_CORR反馈信号840和线性RF功率放大器22的操作模式提供比例因子G_CORR。作为实例，控制器50可构造调谐电路830以根据伪包络线跟随器功率管理系统10PA、并联放大器35或其组合的构造和/或操作模式使用特定的一条G_CORR曲线。每条G_CORR曲线可包括针对比例因子G_CORR的若干系数或数值，其对应于G_CORR反馈信号840的幅值。在某些实施例中，控制器50可根据线性RF功率放大器22的操作模式以逐块发送的方式选择将被使用的G_CORR曲线。

例如，当线性RF功率放大器22处于第一操作模式时控制器50可选择待被调谐电路830使用的第一G_CORR曲线。当线性RF功率放大器22处于第二操作模式时控制器50可选择待被调谐电路830使用的第二G_CORR曲线。在并联放大器输出阻抗补偿电路37B的其他实施例中，调谐电路830可仅具有待由调谐电路830使用的一条G_CORR曲线以基于G_CORR反馈信号840向G_CORR换算器电路826提供比例因子G_CORR。

作为实例，在并联放大器输出阻抗补偿电路37B的某些实施例中，调谐电路830基于在功率启动时发生的嵌入式校准序列调谐比例因子G_CORR。作为实例，控制器50可构造开关模式电源转换器802以利用作为固定频率的切换频率来操作，以按照对伪包络线跟随器功率管理系统10PA关心的频率在功率电感器16的电感器电流I_{SW_OUT}中产生切换器波纹电流。在开关模式电源转换器802构造为多级电荷泵降压转换器的那些情况下，控制器50可构造开关模式电源转换器802以在操作的“起停模式”中操作。当在操作的“起停模式”中操作时，控制器50构造切换器控制电路804使得开关模式电源转换器802以类似于降压转换器的方式操作。这样，当在操作的“起停模式”中操作时，切换器控制电路804的开关模式电源转换器802不允许开关模式电源转换器802在开关电压输出26提供升压的输出电压。

作为非限制性实例，为了调谐比例因子G_CORR，控制器50可将开关模式电源转换器802构造为以具有固定占空比的校准频率操作，以便以校准频率产生切换器波纹电流。例如，控制器50可将校准频率设定为10MHz。V_RAMP信号被设定为恒定值以便在功率放大器供给输出28产生对于功率放大器供给电压V_CC的恒定输出值。如先前所讨论的，控制器50可构造开关模式电源转换器802以在操作的“起停模式”中操作。存在于功率放大器供给电压V_CC的直流电压将主要由开关模式电源转换器802的占空比设定。直流（DC）电压可主要由开关模式电源转换器802的开关电压输出26上的占空比设定。调谐电路830基于G_CORR反馈信号840确定功率放大器供给电压V_CC上的峰峰波纹电压。基于功率放大器供给电压V_CC上的峰峰波纹电压的幅值，调谐电路830调整比例因子G_CORR的数值直到G_CORR反馈信号840上的峰峰波纹电压被最小化为止。在某些实施例中，为了基于G_CORR反馈信号840调整比例因子G_CORR的数值，如先前所描述的，控制器50可基于估计的功率电感器电感参数L_EST、估计的旁路电容器电容参数C_{BYPASS_EST}以及估计的功率放大器跨导参数K_I_{OUT_EST}确定对提供的调整度。基于提供功率放大器供给电压V_CC上的最小峰峰波纹电压的比例因子G_CORR，调谐电路830选择将被提供到G_CORR换算器电路826的比例因子G_CORR。在某些实施例中，控制器50可构造开关模式电源转换器802从而以各种校准频率操作以开发一条或多条G_CORR曲线，其中每条G_CORR曲线对应于线性RF功率放大器22的操作模式。

比例因子G_CORR的确定和/或G_CORR曲线的开发大体正交于延迟的估计切换电压输出38DV_{SW_EST_DELAYED}的时间对准。这样，在校准调谐电路830以提供适合于线性RF功率放大器22的操作模式的比例因子G_CORR之后，控制器50可进一步构造为调整与可编程延迟电路806相关联的对准周期T_ALIGNMENT，从而在时间上对准延迟的估计切换电压输出38DV_{SW_EST_DELAYED}，以便进一步将功率放大器供给电压V_CC上的峰峰波纹电压最小化。这样，在控制器50完成调谐电路830的校准以将功率放大器供给电压V_CC上的峰峰波纹电压最小化之后，控制器50可将可编程延迟电路806构造为迭代地调整由可编程延迟电路806提供的对准周期T_ALIGNMENT，以便进一步将功率放大器供给电压V_CC上的峰峰波纹电压最小化。在某些实施例中，控制器50可针对线性RF功率放大器22的不同操作模式确定待由可编程延迟电路806提供的对准周期。

图34B描绘了在形式和功能上类似于图34A所描绘的包络线跟随器功率管理系统10PA的伪包络线跟随器功率管理系统10PB的另一实例实施例。然而，不同于伪包络线跟随器功率管理系统10PA，伪包络线跟随器功率管理系统10PB包括在并联放大器电路14PB与收发器或调制解调器的数字基带测量部分之间分配的并联放大器输出阻抗补偿电路37C。并联放大器输出阻抗补偿电路37C的实例实施例在形式和功能上类似于图34A所描绘的并联放大器输出阻抗补偿电路37B，除了由G_CORR函数电路842而不是图35A所描绘的调谐电路830提供比例因子G_CORR之外。

G_CORR函数电路842构造为接收由并联放大器电路32的并联放大器感测电路36产生的成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}。比例因子G_CORR的数值可基于G_CORR比例函数G_CORR(I_{PARA_AMP_SENSE})，其中G_CORR比例函数G_CORR(I_{PARA_AMP_SENSE})将比例因子G_CORR的数值表征为成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的函数。在某些实施例中，G_CORR比例函数G_CORR(I_{PARA_AMP_SENSE})可以是多项式函数。在其他实施例中，G_CORR比例函数G_CORR(I_{PARA_AMP_SENSE})可以是线性函数。例如，G_CORR比例函数G_CORR(I_{PARA_AMP_SENSE})可具有可由控制器50经由控制总线44构造的G_CORR比例函数系数。作为非限制性的实例，方程（18）提供具有两个G_CORR比例函数系数的G_CORR比例函数G_CORR(I_{PARA_AMP_SENSE})的实例。例如，G_CORR比例函数系数可包括第一G_CORR比例函数系数G_CORR(0)和第二G_CORR比例函数系数G_CORR(1)，其中G_CORR比例函数G_CORR(I_{PARA_AMP_SENSE})是由如下方程（18）表征的线性函数：

(18)G_CORR(I_{PARA_AMP_SENSE})＝G_CORR(0)+G_CORR(1)xI_{PARA_AMP_SENSE}

第一G_CORR比例函数系数G_CORR(0)可表示与成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}无关的比例因子，并且第二G_CORR比例函数系数G_CORR(1)表示G_CORR比例函数G_CORR(I_{PARA_AMP_SENSE})的一阶系数，其捕获比例因子G_CORR与作为并联放大器输出电流I_{PARA_AMP}的函数的并联放大器电感L_CORR的数值变化的相关性。例如，在某些实施例中，第二G_CORR比例函数系数G_CORR(1)可基于并联放大器电感估计值参数L_{CORR_EST}，其中并联放大器电感估计值参数L_{CORR_EST}是处于频率10MHz与30MHz之间的并联放大器35的估计电感。

另外，由于并联放大器输出电流I_{PARA_AMP}可根据线性RF功率放大器22的操作模式而改变，因此可针对线性RF功率放大器22的每种操作模式校准第一G_CORR比例函数系数G_CORR(0)的数值和第二G_CORR比例函数系数G_CORR(1)的数值。作为实例，G_CORR函数电路842可包括对应于第一LTE波段数量的第一组G_CORR比例函数系数和对应于第二LTE波段数量的第二组G_CORR比例函数系数。换句话说，控制器50可构造G_CORR函数电路842以基于伪包络线跟随器功率管理系统10PB的操作模式和/或线性RF功率放大器22正在发送的操作波段相适应地确定将被用于表征G_CORR比例函数G_CORR(I_{PARA_AMP_SENSE})的G_CORR比例函数系数。

在某些选择性实施例中，G_CORR函数电路842可由控制器50构造为提供如下方程（19）所描绘的比例因子G_CORR的固定值：

(19) $G_{\mathrm{CORR}}=\frac{L_{\mathrm{CORR}\_\mathrm{EST}}}{L_{\mathrm{EST}}}$

其中，如上所述，估计的功率电感器电感参数L_EST表示在特定频率范围之间的功率电感器16的测量或估计的电感，并且并联放大器电感估计值参数L_{CORR_EST}估计在特定频率范围之间的并联放大器35的电感。

图34C描绘了在形式和功能上类似于图34A所描绘的包络线跟随器功率管理系统10PA的伪包络线跟随器功率管理系统10PC的实例实施例。然而，不同于图34A所描绘的伪包络线跟随器功率管理系统10PA，伪包络线跟随器功率管理系统10PC包括并联放大器电路14PC，其包括并联放大器输出阻抗补偿电路37D。不同于图34A所描绘的包络线跟随器功率管理系统10PA的并联放大器输出阻抗补偿电路37B，图34C所描绘的并联放大器输出阻抗补偿电路37D包括构造为接收模拟域中的V_RAMP信号的模拟V_RAMP预失真滤波电路844。类似于图34A所描绘的数字V_RAMP预失真滤波电路812，模拟V_RAMP预失真滤波电路844在频域中预失真V_RAMP信号以产生模拟预滤波的V_RAMP信号814AV_{RAMP_ANALOG_PRE-FILTERED}。控制器50可构造模拟V_RAMP预失真滤波电路844来对V_RAMP信号滤波使得模拟预滤波的V_RAMP信号814AV_{RAMP_ANALOG_PRE-FILTERED}可被用于使伪包络线跟随器功率管理系统10PC的响应均衡并且补偿旁路电容器19的旁路电容C_BYPASS、功率放大器相关电感L_PA（未示出）、功率放大器滤波器相关电容C_PA（未示出）以及并联放大器35的传递函数的频率响应。

作为非限制性的实例，模拟V_RAMP预失真滤波电路844可包括可由控制器50构造的可编程时间常数。控制器50可通过调整可编程时间常数的数值将模拟V_RAMP预失真滤波电路844的频率响应构造为使伪包络线跟随器功率管理系统10PA的响应均衡。

在并联放大器电路14PC的某些实施例中，模拟V_RAMP预失真滤波电路844可构造为补偿并联放大器35的传递函数结合功率放大器滤波器相关电容C_PA、功率放大器相关电感L_PA（未示出）以及旁路电容器19的旁路电容C_BYPASS。例如，控制器50可将模拟V_RAMP预失真滤波电路844构造为提供频率峰值化以补偿由于与线性RF功率放大器22相关联的功率放大器相关电感L_PA（未示出）和功率放大器相关电容C_PA（未示出）的组合导致的低通滤波器响应。在某些实施例中，模拟V_RAMP预失真滤波电路844的拉普拉斯传递函数可由如下方程（20）表示：

(20) ${H\left(s\right)}_{\mathrm{Ana}\log \mathrm{Pre}-\mathrm{DistortionFilterCircuit}}=\frac{(1+{\mathrm{\&tau;}}_{\mathrm{ZERO}\_\mathrm{PRE}}s)}{(1+{\mathrm{\&tau;}}_{\mathrm{POLE}\_\mathrm{PRE}}s)}$

其中，τ_{ZERO_PRE}是模拟V_RAMP预失真滤波电路844的拉普拉斯传递函数中与实零点相关联的第一时间常数，并且τ_{POLE_PRE}是模拟V_RAMP预失真滤波电路844的拉普拉斯传递函数中与实极点相关联的第二时间常数。第一时间常数τ_{ZERO_PRE}和第二时间常数τ_{POLE_PRE}可由控制器50构造为在添加高频波纹补偿信号838之前预失真V_RAMP信号以补偿并联放大器35的非理想并联放大器输出阻抗。控制器50可基于与包括伪包络线跟随器功率管理系统10PC的通信设备的操作模式的宽带宽调制相关联的线性RF功率放大器22的RF调制带宽来构造模拟V_RAMP预失真滤波电路844的第一时间常数τ_{ZERO_PRE}和第二时间常数τ_{POLE_PRE}。作为实例，控制器50可基于通信设备的操作模式的宽带宽调制构造第一时间常数τ_{ZERO_PRE}和第二时间常数τ_{POLE_PRE}以提供V_RAMP信号的峰值化以便将伪包络线跟随器功率管理系统10PC的总调制频率响应平坦化。

作为另一实例，控制器50可构造模拟V_RAMP预失真滤波电路844以预失真V_RAMP信号的频率响应使得接收V_RAMP信号的第一控制输入34与线性RF功率放大器22的功率放大器集电极22A之间的总传递函数通过线性RF功率放大器22的操作频率范围大体平坦。作为非限制性实例，控制器50可构造第一时间常数τ_{ZERO_PRE}以将实零点置于大约11MHz并且构造第二时间常数τ_{POLE_PRE}以将实极点定位于大约20MHz。相应地，模拟V_RAMP预失真滤波电路844可构造为提供峰值化响应以便补偿伪包络线跟随器功率管理系统10PC的频率响应和功率放大器相关电感L_PA（未示出）与功率放大器滤波器相关电容C_PA（未示出）的组合的低通滤波效应。

否则，类似于图34A中所描绘的并联放大器输出阻抗补偿电路37B，图34C中所描绘的并联放大器输出阻抗补偿电路37D可包括估计的切换电压输出选择开关816S₁，其具有构造为接收估计的开关电压输出38BV_{SW_EST}的第一输入816A、构造为接收延迟的估计切换电压输出38DV_{SW_EST_DELAYED}的第二输入816B以及估计的切换电压输出选择开关输出816C。控制器50可构造估计的切换电压输出选择开关816S₁以在估计的切换电压输出选择开关输出816C提供估计的开关电压输出38BV_{SW_EST}或延迟的估计切换电压输出38DV_{SW_EST_DELAYED}作为估计的切换电压输入信号820V_{SW_I}。

并联放大器输出阻抗补偿电路37D也包括第一减法电路822、Z_OUT补偿高通滤波器824、G_CORR换算器电路826、第二减法电路828、调谐电路830以及加法电路832。第一减法电路822构造为从V_RAMP信号减去估计的切换电压输入信号820V_{SW_I}以产生被提供到Z_OUT补偿高通滤波器824的预期的差分信号834。如先前所讨论的，控制器50可将与Z_OUT补偿高通滤波器824相关联的可编程时间常数构造为高通滤波预期的差分信号834以便产生估计的高频波纹信号836。

选择性地，控制器50可构造估计的切换电压输出选择开关816S₁,以向Z_OUT补偿高通滤波器824提供估计的开关电压输出38BV_{SW_EST}作为估计的切换电压输入信号820V_{SW_I}。在这种情况下，Z_OUT补偿高通滤波器824高通滤波预期的差分信号834以产生估计的高频波纹信号836。这样，估计的高频波纹信号836大体对应于基于估计的开关电压输出38BV_{SW_EST}的功率电感器16的电感器电流I_{SW_OUT}中的切换器波纹电流的成比例导数。类似于并联放大器输出阻抗补偿电路37B，当控制器构造估计的切换电压输出选择开关816S₁以提供估计的开关电压输出38BV_{SW_EST}作为估计的切换电压输入信号820V_{SW_I}时，控制器不具有调整估计的开关电压输出38BV_{SW_EST}与V_RAMP信号的时间对准以便将由于并联放大器35的非理想输出阻抗导致的功率放大器供给电压V_CC上的峰峰波纹电压最小化的能力。

当控制器50构造估计的切换电压输出选择开关816S₁以提供延迟的估计切换电压输出38DV_{SW_EST_DELAYED}作为估计的切换电压输入信号820V_{SW_I}时，控制器50可调整由可编程延迟电路806提供的延迟以在时间上对准延迟的估计切换电压输出38DV_{SW_EST_DELAYED}与V_RAMP信号。

Z_OUT补偿高通滤波器824高通滤波预期的差分信号834以产生估计的高频波纹信号836，其可由G_CORR换算器电路826成比例以产生高频波纹补偿信号838。高频波纹补偿信号838被加到模拟预滤波的V_RAMP信号814AV_{RAMP_ANALOG_PRE-FILTERED}上以形成补偿的V_RAMP信号V_{RAMP_C}。提供补偿的V_RAMP信号V_{RAMP_C}作为对并联放大器35的输入。并联放大器基于补偿的V_RAMP信号V_{RAMP_C}与功率放大器供给输出28的功率放大器供给电压V_CC之间的差值产生并联放大器输出电压V_{PARA_AMP}。

图34C所描绘的并联放大器输出阻抗补偿电路37D的调谐电路830的操作、构造以及校准大体类似于先前相对于图34A所描绘的并联放大器输出阻抗补偿电路37B的实施例描述的调谐电路830的操作。这样，这里省略对调谐电路830的操作的详细描述。

图34D描绘了与图34C所描绘的伪包络线跟随器功率管理系统10PC相类似的伪包络线跟随器功率管理系统10PD的实例实施例。然而，伪包络线跟随器功率管理系统10PD包括并联放大器电路14PD。并联放大器电路14PD包括构造为向并联放大器35提供补偿的V_RAMP信号V_{RAMP_C}的并联放大器输出阻抗补偿电路37E。类似于图34C所描绘的并联放大器输出阻抗补偿电路37D，并联放大器输出阻抗补偿电路37E包括构造为接收模拟域中的V_RAMP信号的模拟V_RAMP预失真滤波电路844。另外，如先前参考模拟V_RAMP预失真滤波电路844所描述的，控制器50可构造模拟V_RAMP预失真滤波电路844的频率响应以预失真所接收到的V_RAMP信号。

例示性地，如前所述，控制器50可调整第一时间常数τ_{ZERO_PRE}和第二时间常数τ_{POLE_PRE}以提供V_RAMP信号的峰值化，以便使接收了V_RAMP信号的第一控制输入34与线性RF功率放大器22的功率放大器集电极22A之间的总频率响应均衡。如先前所述，控制器50可通过调整模拟V_RAMP预失真滤波电路844的可编程时间常数的数值来将模拟V_RAMP预失真滤波电路844的频率响应构造为使伪包络线跟随器功率管理系统10PA的响应均衡。另外，类似于并联放大器输出阻抗补偿电路37D，控制器50可将并联放大器输出阻抗补偿电路37E的模拟V_RAMP预失真滤波电路844构造为预失真V_RAMP信号的频率响应，使得接收V_RAMP信号的第一控制输入34与线性RF功率放大器22的功率放大器集电极22A之间的总传递函数通过线性RF功率放大器22的操作频率范围大体平坦。例如，如上所述，控制器50可构造模拟V_RAMP预失真滤波电路844以提供频率峰值化，以补偿由于与线性RF功率放大器22相关联的功率放大器相关电感L_PA（未示出）和功率放大器相关电容C_PA（未示出）的组合而导致的低通滤波响应。

然而，不同于图34C所描绘的并联放大器输出阻抗补偿电路37D，图34D所描绘的并联放大器输出阻抗补偿电路37E构造为提供高频波纹补偿信号838从而以类似于图34B所描绘的并联放大器输出阻抗补偿电路37C的方式产生补偿的V_RAMP信号V_{RAMP_C}，其中由G_CORR函数电路842提供比例因子G_CORR。这样，类似于图34B所描绘的并联放大器输出阻抗补偿电路37C，并联放大器输出阻抗补偿电路37E包括构造为向G_CORR换算器电路826提供比例因子G_CORR的G_CORR函数电路842。并联放大器输出阻抗补偿电路37E的G_CORR函数电路842的形式和功能类似于图34B所描绘的并联放大器输出阻抗补偿电路37C的G_CORR函数电路842的操作。

相应地，并联放大器输出阻抗补偿电路37E可包括估计的切换电压输出选择开关816S₁，其具有构造为接收估计的开关电压输出38BV_{SW_EST}的第一输入816A、构造为接收延迟的估计切换电压输出38DV_{SW_EST_DELAYED}的第二输入816B以及估计的切换电压输出选择开关输出816C。控制器50可构造估计的切换电压输出选择开关816S₁以在估计的切换电压输出选择开关输出816C提供估计的开关电压输出38BV_{SW_EST}或构造为接收延迟的估计切换电压输出38DV_{SW_EST_DELAYED}的的第二输入作为估计的切换电压输入信号820V_{SW_I}。如上所讨论的，如果控制器50将估计的切换电压输出选择开关816S₁构造为提供延迟的估计切换电压输出38DV_{SW_EST_DELAYED}，则控制器50可构造由可编程延迟电路806提供的延迟以在时间上优化估计的切换电压输入信号820V_{SW_I}与V_RAMP信号之间的关系，从而将由于并联放大器35的非理想输出阻抗特性而产生的高频电压波纹最小化。

类似于并联放大器输出阻抗补偿电路37C，并联放大器输出阻抗补偿电路37E也包括第一减法电路822、Z_OUT补偿高通滤波器824、G_CORR换算器电路826以及加法电路832。第一减法电路822构造为从V_RAMP信号减去估计的切换电压输入信号820V_{SW_I}以产生被提供到Z_OUT补偿高通滤波器824的预期的差分信号834。类似于图34C所描绘的并联放大器输出阻抗补偿电路37D的操作，控制器50可将与Z_OUT补偿高通滤波器824相关联的可编程时间常数构造为高通滤波预期的差分信号834以便产生估计的高频波纹信号836，其被G_CORR换算器电路826成比例以产生高频波纹补偿信号838。

不同于图34C所描绘的并联放大器输出阻抗补偿电路37D，图34D所描绘的并联放大器输出阻抗补偿电路37E从G_CORR函数电路842向G_CORR换算器电路826提供比例因子G_CORR。图34D所描绘的并联放大器输出阻抗补偿电路37E的G_CORR函数电路842在形式和功能上类似于图34B所描绘的并联放大器输出阻抗补偿电路37C的G-_CORR函数电路842。例如，并联放大器输出阻抗补偿电路37E的G_CORR-函数电路842可构造为接收由并联放大器电路32的并联放大器感测电路36产生的成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}。在并联放大器输出阻抗补偿电路37E的某些实施例中，如先前参考图34B所描绘的并联放大器输出阻抗补偿电路37C所述，G_CORR函数电路842向G_CORR换算器电路826提供作为成比例的并联放大器输出电流估计值I_{PARA_AMP_SENS}的函数的比例因子G_CORR。选择性地，在并联放大器输出阻抗补偿电路37E的某些实施例中，G_CORR函数电路842可由控制器50构造为基于如上所述的如方程（19）所述的伪包络线跟随器功率管理系统10PD的并联放大器电感估计值参数L_{CORR_EST}与估计的功率电感器电感参数L_EST之比提供比例因子G_CORR。

选择性地，在并联放大器输出阻抗补偿电路37E的某些实施例中，控制器50在相对于图34B所描绘的并联放大器输出阻抗补偿电路37C所述的伪包络线跟随器功率管理系统10PD的任何校准期间表征G_CORR函数电路842，为了简洁其细节在此省略。

图34E描绘了与图34D所描绘的伪包络线跟随器功率管理系统10PD相类似的伪包络线跟随器功率管理系统10PE的实例实施例。然而，伪包络线跟随器功率管理系统10PE包括并联放大器电路14PE。并联放大器电路14PE包括类似于并联放大器输出阻抗补偿电路37E的并联放大器输出阻抗补偿电路37F。然而，不同于图34D所描绘的并联放大器输出阻抗补偿电路37E，图34E所描绘的并联放大器输出阻抗补偿电路37F在对被提供到并联放大器35的输入信号施加均衡化之前对V_RAMP信号施加并联输出阻抗校正信号838A。

类似于图34D所描绘的并联放大器输出阻抗补偿电路37E，图34F所描绘的并联放大器输出阻抗补偿电路37E可包括估计的切换电压输出选择开关816S₁，其具有构造为接收估计的开关电压输出38BV_{SW_EST}的第一输入816A和构造为接收延迟的估计切换电压输出38DV_{SW_EST_DELAYED}的第二输入816B。控制器50可构造估计的切换电压输出选择开关816S₁以向第一减法电路822提供估计的开关电压输出38BV_{SW_EST}或延迟的估计切换电压输出38DV_{SW_EST_DELAYED}作为估计的切换电压输入信号820V_{SW_I}。第一减法电路822构造为从V_RAMP信号减去估计的切换电压输入信号820V_{SW_I}以产生被提供到Z_OUT补偿高通滤波器824的预期的差分信号834。如先前所述，控制器50可将与Z_OUT补偿高通滤波器824相关联的可编程时间常数构造为高通滤波预期的差分信号834以便产生估计的高频波纹信号836。然后G_CORR换算器电路826基于从G_CORR函数电路842接收到的比例因子G_CORR对估计的高频波纹信号836成比例以产生高频波纹补偿信号838A。图34E所描绘的G_CORR函数电路842的操作和构造在形式和功能上类似于先前在图34B和图34D中所描述和描绘的G_CORR函数电路842，因此这里省略G_CORR函数电路842的校准、功能和操作的详细描述。

不同于图34A-D所描绘的并联放大器输出阻抗补偿电路37B-E的前述实施例，图34E所描绘的并联放大器输出阻抗补偿电路37F包括预失真减法电路846，其构造为在预失真V_RAMP信号之前从V_RAMP信号中减去高频波纹补偿信号838A以形成非滤波的并联放大器输出阻抗补偿信号848。非滤波的并联放大器输出阻抗补偿信号848表示已被补偿从而考虑并联放大器35的非理想输出阻抗特性的V_RAMP信号。并联放大器输出阻抗补偿电路37F还包括后V_RAMP失真滤波电路850，其构造为对非滤波的并联放大器输出阻抗补偿信号848滤波以产生补偿的V_RAMP信号V_{RAMP_C}。

后V_RAMP失真滤波电路850可具有类似于由方程（21）所述传递函数的拉普拉斯传递函数，如下：

(21) ${H\left(s\right)}_{V_{\mathrm{RAMP}}\mathrm{Post}-\mathrm{DistortionFilterCircuit}}=\frac{(1+{\mathrm{\&tau;}}_{\mathrm{ZERO}\_\mathrm{POST}}s)}{(1+{\mathrm{\&tau;}}_{\mathrm{POLE}\_\mathrm{POST}}s)}$

其中，τ_{ZERO_POST}是与V_RAMP后失真滤波电路850中的零点相关联的第一后失真时间常数，并且τ_{POLE_POST}是与V_RAMP后失真滤波电路850的极点相关联的第二后失真时间常数。第一后失真时间常数τ_{ZERO_POST}和第二后失真时间常数τ_{POLE_POST}可构造为使非滤波的并联放大器输出阻抗补偿信号848失真以使伪包络线跟随器功率管理系统10PE的总调制频率响应均衡。作为实例，类似于图34C和图34D所描绘的模拟V_RAMP预失真滤波电路844，控制器50可构造为调整第一后失真时间常数τ_{ZERO_POST}和第二后失真时间常数τ_{POLE_POST}以提供非滤波的并联放大器输出阻抗补偿信号848的峰值化，以便使图34E所描绘的伪包络线跟随器功率管理系统10PE的总调制频率响应以及功率放大器相关电感L_PA（未示出）和功率放大器滤波器相关电容C_PA（未示出）的组合的低通滤波特性均衡。控制器50可构造第一后失真时间常数τ_{ZERO_POST}和第二后失真时间常数τ_{POLE_POST}，使得V_RAMP后失真滤波电路850的传递函数基于与包括伪包络线跟随器功率管理系统10PE的电子设备或移动终端的操作模式的宽带宽调制相关联的线性RF功率放大器22的RF调制带宽。作为实例，控制器50可基于电子设备或移动终端的操作模式的宽带宽调制构造第一后失真时间常数τ_{ZERO_POST}和第二后失真时间常数τ_{POLE_POST}，以提供非滤波的并联放大器输出阻抗补偿信号84的峰值化以便基于电子设备或者移动终端的操作的模式的宽带的调制将伪包络线跟随器功率管理系统10PC的总调制频率响应平坦化。

图38A描绘了伪包络线跟随器功率管理系统10QA的实施例。作为非限制性实例，伪包络线跟随器功率管理系统10QA包括多级电荷泵降压转换器12Q、并联放大器电路14Q、功率电感器16、耦合电路18、旁路电容器19以及功率放大器供给输出28。类似于伪包络线跟随器功率管理系统的前述实施例，伪包络线跟随器功率管理系统10QA的实施例的多级电荷泵降压转换器12Q和并联放大器电路14QA可构造为与功率电感器16、耦合电路18以及旁路电容器19串联操作以在线性RF功率放大器22的功率放大器供给输出28产生功率放大器供给电压V_CC。功率电感器16耦合在开关电压输出26与功率放大器供给输出28之间。旁路电容器19耦合在功率放大器供给输出28与地极之间。另外，并联放大器电路14Q可耦合至电池20和控制器50。并联放大器电路14Q可包括并联放大器输出32A并且构造为接收功率放大器供给电压V_CC作为反馈电压。耦合电路18可耦合在并联放大器输出32A与功率放大器供给输出28之间。另外，并联放大器电路14Q可构造为基于V_RAMP信号与功率放大器供给电压V_CC之间的差值调节功率放大器供给电压V_CC。同样地，作为实例，并联放大器电路14Q可构造为向多级电荷泵降压转换器12Q提供并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}和阈值偏移电流42I_{THRESHOLD_OFFSET}作为反馈信号来支配多级电荷泵降压转换器12Q的操作。

作为实例，在图38A所描绘的伪包络线跟随器功率管理系统10QA中，并联放大器电路14Q充当控制功率放大器供给输出28的功率放大器供给电压V_CC的控制者同时控制多级电荷泵降压转换器12Q。并联放大器电路14Q通过发源和吸收穿过耦合电路18的电流基于所接收到的V_RAMP信号调节功率放大器供给电压V_CC以补偿由于在多级电荷泵降压转换器12Q的开关电压输出26提供的切换电压V_SW的变化而到导致的从功率电感器16提供的功率电感器电流I_{SW_OUT}的过于产生或不足产生。并联放大器电路14Q基于作为反馈信号被提供到多级电荷泵降压转换器12Q的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}和阈值偏移电流42I_{THRESHOLD_OFFSET}控制在开关电压输出26提供的切换电压V_SW的变化。并联放大器电路14Q可包括并联放大器电路延迟。并联放大器电路延迟是在第一控制输入34与功率放大器供给输出28之间的V_RAMP处理路径中的时间段。作为实例，图38A所描绘的并联放大器电路14Q的实施例的并联放大器电路延迟可包括到达第一控制输入34的V_RAMP信号与响应于到达第一控制输入34的V_RAMP信号由并联放大器电路14Q产生的功率放大器供给电压V_CC的数值的变化之间的时间段。并联放大器电路延迟可由于通过并联放大器35和/或并联放大器电路32的预处理电路的部分的V_RAMP信号的内部传播。与预处理电路相关联的预处理延迟可包括第一控制输入34与并联放大器35的输入之间的传播延迟。作为实例，如图34C所描绘的，与V_RAMP信号相关联的预处理延迟可包括与模拟V_RAMP预失真滤波电路844和加法电路832相关联的传播或信号处理延迟。另外，反馈延迟可根据并联放大器电路14Q的操作状态而变化。

返回到图38A，伪包络线跟随器功率管理系统10QA可包括可以影响切换器控制电路52的操作并且引起由并联放大器35提供的并联放大器输出电流I_{PARA_AMP}的幅值的增大的延迟。伪包络线跟随器功率管理系统10QA中的延迟可导致并联放大器35发源或吸收附加电流以调节功率放大器供给电压V_CC。由并联放大器35提供的并联放大器输出电流I_{PARA_AMP}的幅值的增大可有助于降低功率效率。

作为非限制性实例，在某些情况下，延迟可以在切换器控制电路52的内部。在其他情况下，降低伪包络线跟随器功率管理系统10QA的功率效率的延迟可相关于反馈延迟。反馈延迟的一个实例是与成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的产生相关联的时间段，其也被称为并联放大器反馈延迟。例如，并联放大器电路14Q可构造并联放大器感测电路36以产生成比例的并联放大器输出电流估计值I_{PARA_AMP_SENS}E。并联放大器电路14Q可使用成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}来提供并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}的至少一部分。提供并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}作为对多级电荷泵降压转换器12Q的反馈信号使得并联放大器电路14Q可基于并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}的幅值控制切换电压V_SW的变化，以便将由并联放大器35提供的并联放大器输出电流I_{PARA_AMP}的幅值最小化。与产生和向切换器控制电路52提供成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}相关联的反馈延迟可延迟多级电荷泵降压转换器12Q对V_RAMP信号的变化的响应。结果，多级电荷泵降压转换器12Q对V_RAMP信号的变化的响应可被延迟使得从功率电感器16提供的电感器电流可不与由V_RAMP信号表征的功率放大器供给电压V_CC的目标电压电平的变化相互关联。结果，由并联放大器35发源或吸收的并联放大器输出电流I_{PARA_AMP}可由于因为多级电荷泵降压转换器12Q的响应时间的滞后而导致的与成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的产生相关联的反馈延迟而增大。通过将由并联放大器35提供的并联放大器输出电流I_{PARA_AMP}的幅值最小化，可提高伪包络线跟随器功率管理系统10QA的功率效率。

作为另一实例，在并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}也包括来自如图23A所描绘的成比例的高频波纹补偿电流估计值418I_{COR_SENSE}和/或如图23C所描绘的成比例开环辅助电路输出电流估计值I_{ASSIST_SENSE}的贡献情况下，与成比例的高频波纹补偿电流估计值418I_{COR_SENSE}和/或成比例开环辅助电路输出电流估计值I_{ASSIST_SENSE}的产生相关联的延迟也可有助于伪包络线跟随器功率管理系统10QA的降低的功率效率。这样，并联放大器电路14Q可具有与作为并联放大器电路输出电流I_{PAWA_OUT}的估计值的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}的产生相关联的并联放大器电路反馈延迟。

为了补偿可有助于降低功率效率的伪包络线跟随器功率管理系统10QA中的延迟，图38A所描绘的伪包络线跟随器功率管理系统10QA的实例实施例进一步包括反馈延迟补偿电路852，其构造为将反馈延迟对伪包络线跟随器功率管理系统10QA的功率转换效率的负面影响最小化。

在伪包络线跟随器功率管理系统10QA的某些实施例中，反馈延迟补偿电路852可被并入多级电荷泵降压转换器12Q。为了反馈延迟补偿电路852的操作的描述的简便起见，并且非限制性地，多级电荷泵降压转换器12Q的操作和功能性可类似于图2A所描绘的多级电荷泵降压转换器12A或图2B所描绘的多级电荷泵降压转换器12B的操作和功能。此外，为了反馈延迟补偿电路852的描述的简便起见，并且非限制性地，在图38A中既没有描绘前馈控制信号38V_SWITCHER又没有描绘估计的开关电压输出38BV_{SW_EST}。

另外，并联放大器电路14Q的某些实施例可包括并联放大器电路32和V_OFFSET环电路41。例如，并联放大器电路14Q的实例实施例可包括类似于图8所描绘的V_OFFSET环电路41、图18A所描绘的V_OFFSET环电路41A或图18B所描绘的V_OFFSET环电路41B的实施例的V_OFFSET环电路41的实施例。然而，如将要讨论的，并联放大器电路14Q的某些实施例不包括V_OFFSET环电路41的实施例。另外，尽管为了简便未描绘，但如先前所述，图38A所描绘的并联放大器电路14Q的某些实施例可包括并联放大器输出阻抗补偿电路37的实施例、与图9A所描绘的开环辅助电路39A或9B所描绘的开环辅助电路39B相类似的开环辅助电路39的实施例和/或与图24所描绘的开环波纹补偿辅助电路414A、图27A所描绘的开环波纹补偿辅助电路414B、图27B所描绘的开环波纹补偿辅助电路414C相类似的开环波纹补偿辅助电路414的实施例和/或其组合。

尽管图38A描绘了被提供到多级电荷泵降压转换器12Q的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}仅包括成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}，但这仅是实例而非限制性的。相应地，作为实例，并联放大器电路14Q的某些实施例可提供并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}，其包括如图23A所描绘的成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}与成比例的高频波纹补偿电流估计值418I_{COR_SENSE}的总和。同样地，作为另一实例，并联放大器电路14Q的某些实施例可提供并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}，其包括如图23C所描绘的成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}与成比例的高频波纹补偿电流估计值418I_{COR_SENSE}以及成比例开环辅助电路输出电流估计值I_{ASSIST_SENSE}的总和。另外，如图2A和图2B所描绘的，并联放大器电路14Q的某些实施例可提供并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}，其包括如图23C所描绘的成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}与成比例开环辅助电路输出电流估计值I_{ASSIST_SENSE}的总和。

例如，并且非限制性地，伪包络线跟随器功率管理系统10QA可以在形式和功能上类似于上述包括多级电荷泵降压转换器的伪包络线跟随器功率管理系统的某些其他实施例来构造。作为非限制性实例，多级电荷泵降压转换器12Q的某些实施例可以类似于多级电荷泵降压转换器的形式和功能构造并且类似于图1A-B、图2A-B、图18A-B、图14、图15、图16、图17B、图23A以及图23C所描绘的多级电荷泵降压转换器12、12A、12B、12C、12H、12I、12J、12L以及12M操作，除了多级电荷泵降压转换器12Q进一步构造为接收来自反馈延迟补偿电路852的反馈延迟补偿信号854I_{FEEDBACK_TC}之外。在伪包络线跟随器功率管理系统10QA的某些实施例中，反馈延迟补偿电路852被并入多级电荷泵降压转换器12Q。然而，为了描述的简便起见，并且非限制性地，图38A所描绘的反馈延迟补偿电路852显示为与多级电荷泵降压转换器12Q分离。

返回来描述图38A所描绘的反馈延迟补偿电路852，反馈延迟补偿电路852的某些实例实施例可向多级电荷泵降压转换器12Q提供反馈延迟补偿信号854I_{FEEDBACK_TC}。如图38A所描绘的，切换器控制电路52可构造为接收并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}和阈值偏移电流42I_{THRESHOLD_OFFSET}以及反馈延迟补偿信号854I_{FEEDBACK_TC}。切换器控制电路52可进一步构造为使用并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}和阈值偏移电流42I_{THRESHOLD_OFFSET}以及反馈延迟补偿信号854I_{FEEDBACK_TC}来支配多级电荷泵电路56和开关电路58的操作以便控制或支配在多级电荷泵降压转换器12Q的开关电压输出26提供的切换电压V_SW。

图38A进一步描绘了反馈延迟补偿电路852可耦合至电池20并且构造为经由控制总线44与控制器50通信。反馈延迟补偿电路852可基于V_RAMP信号的导数的斜率产生反馈延迟补偿信号854i_{FEEDBACK_TC}。例如，反馈延迟补偿电路852可通过利用电容器/电阻器网络（未示出）高通滤波V_RAMP信号确定V_RAMP信号的导数的斜率，其中电容器/电阻器网络（未示出）具有高通转角频率f_{HP_CF}。选择性地，反馈延迟补偿电路852通过利用有源滤波器（未示出）高通滤波V_RAMP信号以产生V_RAMP信号的导数从而确定V_RAMP信号的导数的斜率，其中有源滤波器（未示出）具有高通转角频率f_{HP_CF}。

另外，在某些实施例中，反馈延迟补偿电路852可经由控制总线44、电容器阵列控制总线856或其组合耦合至控制器。在某些实施例中，控制器50可构造为修正高通转角频率f_{HP_CF}，并且控制高通滤波响应的90度相位超前以便将并联放大器35或伪包络线跟随器功率管理系统10QA整体的功率效率最大化。

在相对于反馈延迟补偿信号854_{IFEEDBACK_TC}讨论多级电荷泵降压转换器12Q的操作之前，将描述图39A和图39B所描绘的反馈延迟补偿电路852的实施例。图39B描绘了反馈延迟补偿电路852A，其是图39A所描绘的反馈延迟补偿电路852的差分实施例。如图39B所描绘的，V_RAMP信号可以是具有非反相V_RAMP信号成分V_RAMP+和反相V_RAMP信号成分V_RAMP-的差分V_RAMP信号。

图39A描绘了反馈延迟补偿电路852的实例实施例，将继续参考图38A对此进行讨论。反馈延迟补偿电路852包括电容器/电阻器网络858和Gm反馈补偿电路864，其中电容器/电阻器网络858具有高通导数滤波电容器860和高通导数滤波电阻器862。Gm反馈补偿电路864可包括输入端口864A和构造为提供反馈延迟补偿信号854I_{FEEDBACK_TC}的反馈延迟补偿信号输出864B。电容器/电阻器网络858可具有构造为接收V_RAMP信号的输入端口858A。电容器/电阻器网络858可具有耦合至Gm反馈补偿电路864的输入端口864A的输出端口858B。高通导数滤波电容器860耦合在电容器/电阻器网络858的输入端口858A与电容器/电阻器网络858的输出端口之间。高通导数滤波电阻器862耦合在电容器/电阻器网络858的输出端口与地极之间。电容器/电阻器网络858的输出端口耦合至Gm反馈补偿电路864的输入端口864A。

高通导数滤波电容器860可具有大体等于高通转角频率电容C_{HP_CF}的电容水平。高通导数滤波电阻器862可具有大体等于高通转角频率电阻R_{HP_CF}的电阻水平。电容器/电阻器网络858的高通导数滤波电容器860和高通导数滤波电阻器862可构造为形成高通滤波器。电容器/电阻器网络858高通滤波V_RAMP信号以产生高通滤波的V_RAMP信号。与V_RAMP信号相比高通滤波的V_RAMP信号在电容器/电阻器网络的高通转角频率f_{HP_CF}下方提供90度相位超前，其中V_RAMP信号的导数的斜率提供功率放大器供给电压V_CC的目标电压是否在增加或减小的指示。

由于V_RAMP信号的导数用于产生反馈延迟补偿信号854I_{FEEDBACK_TC}，因此反馈延迟补偿信号854I_{FEEDBACK_TC}有效地向相比于V_RAMP信号在电容器/电阻器网络858的高通转角频率f_{HP_CF}的下方具有90度相位超前的切换器控制电路52提供反馈电流。结果，反馈延迟补偿信号854I_{FEEDBACK_TC}提供针对率放大器供给电压V_CC的目标电压朝向切换器控制电路52的方向的早期指示。例如，如果V_RAMP信号的导数的斜率为正，则反馈延迟补偿信号854I_{FEEDBACK_TC}提供针对率放大器供给电压V_CC的目标电压正向切换器控制电路52增加的指示，其独立于并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}。选择性地，当V_RAMP信号的导数的斜率为负时，反馈延迟补偿信号854I_{FEEDBACK_TC}提供针对率放大器供给电压V_CC的目标电压正向切换器控制电路52减小的指示，其也独立于并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}。例如，切换器控制电路52可构造为使用包含在反馈延迟补偿信号854I_{FEEDBACK_TC}中的信息来升高或降低由切换器控制电路52使用的有效阈值，以控制多级电荷泵降压转换器12Q的操作模式之间的变化，其中每种操作模式对应于在功率电感器16的开关电压输出26提供的切换电压V_SW的特定电压电平。

电容器/电阻器网络858包括高通转角时间常数τ_{HF_CF}，其大体等于高通转角频率电容C_{HP_CF}与高通转角频率电阻R_{HP_CF}的乘积。电容器/电阻器网络858的高通转角频率f_{HP_CF}由如下方程（22）提供：

(22) $f_{\mathrm{HP}\_\mathrm{CF}}=\frac{1}{\left(2\mathrm{x\&Pi;x}{C}_{\mathrm{HP}\_\mathrm{CF}}x{R}_{\mathrm{HP}\_\mathrm{CF}}\right)}$

如将要讨论的，在反馈延迟补偿电路852的某些实施例中，可由控制器50构造电容器/电阻器网络858的高通转角频率f_{HP_CF}。例如，在某些实施例中，高通导数滤波电阻器862的高通转角频率电阻R_{HP_CF}可以是可编程电阻。例如，高通导数滤波电阻器862可以是二进制加权电阻器阵列。在其他实施例中，高通导数滤波电阻器862可以是固定值电阻器。同样地，高通导数滤波电容器860的高通转角频率电容C_{HP_CF}可以是可编程电容。例如，高通导数滤波电容器860可以是二进制加权电容器阵列。然而，在某些实施例中，高通导数滤波电容器860可以是固定值电容器。

在反馈延迟补偿电路852的某些实施例中，控制器50可构造为以5MHz增量将高通转角频率f_{HP_CF}改变为处于30MHz到50MHz之间。在反馈延迟补偿电路852的其他实施例在，反馈延迟补偿电路852可构造为限制反馈延迟补偿信号854I_{FEEDBACK_TC}的带宽以提高稳定性。

Gm反馈补偿电路864可构造为基于电容器/电阻器网络858的导数输出响应的斜率产生反馈延迟补偿信号854I_{FEEDBACK_TC}。换句话说，Gm反馈补偿电路864可构造为基于高通滤波的V_RAMP信号产生反馈延迟补偿信号854I_{FEEDBACK_TC}，其中高通滤波的V_RAMP信号的斜率指示功率放大器供给电压V_CC的目标电压响应于V_RAMP信号指向的方向。由于反馈延迟补偿信号854I_{FEEDBACK_TC}基于V_RAMP信号的导数，因此V_RAMP信号的变化率导致反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值（正或负）的变化。例如，当V_RAMP信号的导数的斜率为正时，Gm反馈补偿电路864可构造为发源电流使得反馈延迟补偿信号854I_{FEEDBACK_TC}具有正幅值。然而，当V_RAMP信号的导数的斜率为负时，Gm反馈补偿电路864可构造为吸收电流使得反馈延迟补偿信号854I_{FEEDBACK_TC}具有负幅值。另外，V_RAMP信号的导数的斜率越大，反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值越大。

Gm反馈补偿电路864可经由控制总线44耦合至控制器50。Gm反馈补偿电路864可具有Gm反馈补偿跨导Gm_{FEEDBACK_TC}。在Gm反馈补偿电路864的某些实施例中，Gm反馈补偿跨导Gm_{FEEDBACK_TC}可由控制器50编程。相应地，控制器50可通过增加或减小Gm反馈补偿跨导Gm_{FEEDBACK_TC}来调整反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值。例如，在某些情况下，控制器50可以.1A/V的增量大小来增加或减小Gm反馈补偿跨导Gm_{FEEDBACK_TC}，其中.7A/V≤Gm_{FEEDBACK_TC}≤1/3A/V。

作为实例，在伪包络线跟随器功率管理系统10QA的某些实施例中，反馈延迟对并联放大器电路14Q的功率效率的影响可根据通信设备的操作模式而变化。例如，并联放大器电路反馈延迟可根据并联放大器电路14Q的构造和/或通信设备的操作模式而改变。选择性地，根据与通信设备的操作模式相关联的信号处理路径，并联放大器电路14Q的反馈延迟可变化。作为另一实例，并联放大器反馈延迟可根据伪包络线跟随器功率管理系统10QA和/或并联放大器35的操作的构造而变化。例如，并联放大器延迟可根据通信设备的操作模式或通信设备在网络内正使用的操作波段而变化。作为另一实例，与成比例的高频波纹补偿电流估计值418I_{COR_SENSE}的产生相关联的反馈延迟可取决于通信设备的操作波段或频率波纹补偿辅助电流414的时间对准。这样，在某些实施例中，控制器50可基于并联放大器电路14Q的操作状态构造高通转角频率f_{HP_CF}以便补偿与并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}的产生相关联的反馈延迟的增加或减少，以便将并联放大器电路14Q、并联放大器35或图38A所描绘的伪包络线跟随器功率管理系统10QA和图38B所描绘的伪包络线跟随器功率管理系统10QB的功率效率最大化。

控制器50可构造高通滤波器的高通转角频率f_{HP_CF}以在给定频率设定反馈延迟补偿电路852的外观增益。作为非限制性实例，反馈延迟补偿电路852的某些实施例可构造为使得高通频率电阻R_{HP_CF}大体等于25.3KΩ。另外，高通导数滤波电容器860可以是二进制电容器阵列，其中高通转角频率电容C_{HP_CF}可具有以大体等于.2pF的增量在0法拉与3pF范围之间变化的电容值。当高通转角频率电容C_{HP_CF}的电容等于零法拉时，反馈延迟补偿电路852可被有效地停用。对于高通转角频率电容C_{HP_CF}构造为具有大体等于.2pF的电容的情况，高通导数滤波电容器860的外观增益在10MHz可大体等于-12dBm。然而，对于高通转角频率电容C_{HP_CF}构造为具有大体等于3pF的电容的情况，高通导数滤波电容器860的外观增益在10MHz可大体等于10dBm。这样，可通过调整高通转角频率f_{HP_CF}来构造由反馈延迟补偿电路852提供的反馈补偿的侵蚀性（aggressiveness）。作为实例，随着高通转角频率电容C_{HP_CF}的增加，高通转角频率f_{HP_CF}减小，其增大反馈延迟补偿电路852的外观增益。由于反馈延迟补偿电路852的外观增益增加，因此反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值增加，这趋向于提高并联放大器电路14Q的功率效率。例如，随着反馈延迟补偿电路852的外观增益增加，由并联放大器35产生的并联放大器输出电流I_{PARA_AMP}的幅值可趋向于减小。然而，在反馈延迟补偿电路852的外观增益过高的情况下，切换器控制电路52可过早地改变切换电压V_SW，其可增加由并联放大器35产生的并联放大器输出电流I_{PARA_AMP}的幅值。这样，根据伪包络线跟随器功率管理系统10QA的操作模式和/或通信设备的操作波段，控制器50可构造高通滤波器的高通转角频率f_{HP_CF}以将并联放大器35或作为整体的并联放大器电路14Q的功率效率最大化。

作为另一实例，控制器50可通过可编程地改变高通转角频率电容C_{HP_CF}的电容、高通频率电阻R_{HP_CF}的电阻值和/或其组合来构造高通转角时间常数τ_{HF_CF}。类似地，控制器50可基于伪包络线跟随器功率管理系统10QA的操作状态来调整高通转角频率f_{HP_CF}以便将系统的功率效率最大化。例如，在伪包络线跟随器功率管理系统10QA的构造期间，控制器50可构造为存储与并联放大器35、伪包络线跟随器功率管理系统10QA和/或其组合的各种操作状态相对应的高通转角频率参数。所存储的高通转角频率参数的每一个可与并联放大器35、伪包络线跟随器功率管理系统10QA和/或其组合的特定操作状态相关联。高通转角频率参数可包括调整高通转角频率电容C_{HP_CF}的数值、高通频率电阻R_{HP_CF}的数值和/或其组合的设置。在某些实施例中，仅高通导数滤波电容器860构造为是可编程的而高通导数滤波电阻器862构造为具有固定值。在其他实施例中，仅高通导数滤波电阻器862构造为是可编程的而高通导数滤波电容器860构造为具有固定值。

作为另一实例，反馈延迟补偿电路852可构造为当伪包络线跟随器功率管理系统10QA处于第一操作模式时将高通转角频率f_{HP_CF}设定为第一频率值并且为当伪包络线跟随器功率管理系统10QA处于第二操作模式时将高通转角频率f_{HP_CF}设定为第二频率，以便在每种操作模式下将伪包络线跟随器功率管理系统10QA的功率效率最大化。选择性地，可仅在伪包络线跟随器功率管理系统10QA的校准期间设定高通转角频率f_{HP_CF}。可独立于反馈延迟补偿信号854I_{FEEDBACK_TC}的带宽单独设定高通转角频率f_{HP_CF}。例如，控制器50可构造Gm反馈补偿电路864以限制Gm反馈补偿电路864的频率通带以便当在特定操作模式下操作时改善伪包络线跟随器功率管理系统10QA的稳定性。例如，对于并联放大器电路的反馈延迟为5ns的情况，控制器50可构造高通转角频率f_{HP_CF}以大体等于40MHz并且构造Gm反馈补偿跨导Gm_{FEEDBACK_TC}以大体等于1A/V以便将并联放大器35的功率效率最大化。

作为实例，高通导数滤波电容器860可经由电容器阵列控制总线856耦合至控制器50。高通导数滤波电容器860可构造为是类似于图36所描绘的可编程电容器阵列758的二进制加权可编程电容器阵列。高通导数滤波电容器860可包括并联布置的若干电容器，其可以被并联切换以提供等效的电容水平。高通导数滤波电容器860也可具有将高通转角频率电容C_{HP_CF}设定为等于零法拉的旁路模式。电容器阵列控制总线856可以是构造为选择性地接通或断开并联布置的一个或多个二进制加权电容器或转换为旁路模式的多位控制总线。类似于图36所描绘的可变电容控制总线760CNTR_CD(5:1)，电容器阵列控制总线856可包括多位，其可形成可被控制器50用于控制高通导数滤波电容器860的电容的二进制字码。高通导数滤波电容器860可构造为是二进制加权可编程电容器阵列使得高通导数滤波电容器860的有效电容可以是类似于图36所描绘的可编程电容器阵列758的线性受控电容。例如，在反馈延迟补偿电路852的某些实施例中，高通导数滤波电容器860的高通转角频率电容C_{HP_CF}可由控制器50控制为具有.2pF到3pF之间的电容范围。结果，可通过修正高通导数滤波电容器860的高通转角频率电容C_{HP_CF}来调整电容器/电阻器网络858的具有高通转角频率f_{HP_CF}的高通滤波器。

图39B描绘了差分反馈延迟补偿电路852A，其是图39A所描绘的反馈延迟补偿电路852的另一实施例。将继续参考图38A讨论差分反馈延迟补偿电路852A。差分反馈延迟补偿电路852A以类似于图39A所描绘的前述反馈延迟补偿电路852的方式运行，除了信号处理被差分完成之外。差分反馈延迟补偿电路852A可构造为基于差分V_RAMP信号的导数产生反馈延迟补偿信号854I_{FEEDBACK_TC}。

图39B描绘了构造为接收差分V_RAMP信号的差分电容器/电阻器网络858'。在某些实施例中，差分电容器/电阻器网络858'是差分高通滤波器。类似由图39A所描绘的电容器/电阻器网络858，差分电容器/电阻器网络858'可充当提供差分V_RAMP信号的导数的高通滤波器，其中高通滤波器具有与高通转角时间常数τ_{HF_CF}相对应的高通转角频率f_{HP_CF}。差分电容器/电阻器网络858'包括构造为接收非反相V_RAMP+信号成分的非反相高通滤波器输入和构造为接收反相V_RAMP信号成分V_RAMP-的反相高通滤波器输入。差分电容器/电阻器网络858'可包括非反相高通滤波输出和反相高通滤波输出。可通过将第一高通导数滤波电容器860A耦合至第一高通导数滤波电阻器862A而形成非反相高通滤波输出，其中第一高通导数滤波电阻器862A耦合在非反相高通滤波输出与差分参考电压V_{DIFF_REF}之间。可通过将第二高通导数滤波电容器860B耦合至第二高通导数滤波电阻器862B而形成反相高通滤波输出，其中第二高通导数滤波电阻器862B耦合在反相高通滤波输出与差分参考电压V_{DIFF_REF}之间。第一高通导数滤波电容器860A可耦合在非反相高通滤波器输入与非反相高通滤波输出之间。第二高通导数滤波电容器860B可耦合在反相高通滤波器输入与反相高通滤波输出之间。差分参考电压V_{DIFF_REF}可为非反相V_RAMP信号成分V_RAMP+和反相V_RAMP信号成分V_RAMP-提供共同的电压参考。在某些实施例中，差分参考电压V_{DIFF_REF}连接至地极。差分电容器/电阻器网络858'高通滤波差分V_RAMP信号以产生高通滤波的V_RAMP信号，其中高通滤波的V_RAMP信号被用作V_RAMP信号的导数。高通滤波的V_RAMP信号被提供作为非反相高通滤波输出与反相高通滤波输出之间的差分信号。

第一高通导数滤波电容器860A和第二高通导数滤波电容器860B可分别构造为二进制电容器阵列，其在形式和功能上类似于高通导数滤波电容器860。经由电容器阵列控制总线856，控制器50可将第一高通导数滤波电容器860A和第二高通导数滤波电容器860B的电容值构造为大体等于高通转角频率电容C_{HP_CF}。作为非限制性实例，高通转角频率电容C_{HP_CF}可具有以大体等于.2pF的增量在0法拉与3pF之间的电容。当高通转角频率电容C_{HP_CF}的电容等于零时，差分反馈延迟补偿电路852A可被有效地停用。类似地，在某些实施例中，第一高通导数滤波电阻器862A和第二高通导数滤波电阻器862B可构造为二进制电阻器阵列。经由控制总线44，控制器50可将第一高通导数滤波电阻器862A和第二高通导数滤波电阻器862B构造为具有大体等于高通转角频率电阻R_{HP_CF}的电阻水平。差分电容器/电阻器网络858'具有高通转角时间常数τ_{HF_CF}。高通转角时间常数τ_{HF_CF}是高通转角频率电容C_{HP_CF}与高通频率电阻R_{HP_CF}的乘积。控制器50可构造为调整高通转角频率电容C_{HP_CF}、高通频率电阻R_{HP_CF}和/或其组合以便构造高通转角时间常数τ_{HF_CF}。然而，在某些实施例（未示出）中，第一高通导数滤波电容器860A和第二高通导数滤波电容器860B可以是固定值电容器而第一高通导数滤波电阻器862A和第二高通导数滤波电阻器862B可以是可编程的。在其他实施例中，第一高通导数滤波电容器860A和第二高通导数滤波电容器860B可以是可编程的而第一高通导数滤波电阻器862A和第二高通导数滤波电阻器862B可以具有固定值。

差分Gm反馈补偿电路864'包括反相输入和非反相输入。差分Gm反馈补偿电路864'的非反相输入可与第一高通导数滤波电容器860A和第一高通导数滤波电阻器862A通信，其形成差分电容器/电阻器网络858'的非反相高通滤波输出。差分Gm反馈补偿电路864'的反相输入可与第二高通导数滤波电容器860B和第二高通导数滤波电阻器862B通信，其形成差分电容器/电阻器网络858'的反相高通滤波输出。差分Gm反馈补偿电路864'可构造为基于差分电容器/电阻器网络858'的导数输出响应产生反馈延迟补偿信号854I_{FEEDBACK_TC}。在差分V_RAMP信号的导数的斜率为正的情况下，反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值为正。结果，当差分V_RAMP信号的导数的斜率为正时差分Gm反馈补偿电路864'发源电流。在差分V_RAMP信号的导数的斜率为负的情况下，反馈延迟补偿信号854I_{FEEDBACK_TC}为负电流。换句话说，当差分V_RAMP信号的导数的斜率为负时差分Gm反馈补偿电路864'吸收电流。类似于图39A所描绘的Gm反馈补偿电路864，差分Gm反馈补偿电路864'也具有可由控制器50构造的Gm反馈补偿跨导Gm_{FEEDBACK_TC}。类似于图39A所描绘的反馈延迟补偿电路852，控制器50可构造差分Gm反馈补偿电路864'的Gm反馈补偿跨导Gm_{FEEDBACK_TC}以优化或校准反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值。

返回到图38A，现在将讨论多级电荷泵降压转换器12Q中的反馈延迟补偿信号854I_{FEEDBACK_TC}的应用。为了简便起见，并且非限制性地，假设并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}大体等于成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}。相应地，并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}反映由并联放大器35产生的并联放大器输出电流I_{PARA_AMP}的幅值。

尽管反馈延迟补偿信号854I_{FEEDBACK_TC}提供相对于V_RAMP信号的90度相位超前，但反馈延迟补偿电路852可具有与反馈延迟补偿信号854I_{FEEDBACK_TC}的产生相关联的的信号产生传播延迟。为了在时间上对准反馈延迟补偿信号854I_{FEEDBACK_TC}与并联放大器35的操作，可调整并联放大器电路延迟。作为实例，在某些实施例中，并联放大器电路14Q可构造为添加第一控制输入34与并联放大器35的输出之间的反馈补偿传播延迟。作为实例，并联放大器电路延迟可以是被加到并联放大器35、并联放大器电路32和/或其组合的固定延迟。在其他实施例中，可通过调整通过预处理电路的组合、并联放大器电路32、并联放大器35和/或其组合的传播时间来添加反馈补偿传播延迟。在其他实施例中，并联放大器电路延迟可以是由控制器50构造的可编程延迟。

如图38A所描绘的，多级电荷泵降压转换器12Q的某些实施例可构造为以类似于图2A所描绘的多级电荷泵降压转换器12A或图2B所描绘的多级电荷泵降压转换器12B的方式与FLL电路54协作。图3I描绘了构造为与FLL电路54协作的切换器控制电路52I的实施例。图3I所描绘的切换器控制电路52I在形式和功能上类似于图3A所描绘的切换器控制电路52A的实施例，除了如图3I所描绘的切换器控制电路52I进一步构造为接收和使用反馈延迟补偿信号854I_{FEEDBACK_TC}来控制多级电荷泵降压转换器12Q的操作之外。不同于图3A所描绘的切换器控制电路52A，图3I描绘了切换器控制电路52I包括加法电路136A，其构造为接收来自乘法器电路134的成比例的并联放大器输出电流估计值138、阈值偏移电流42以及反馈延迟补偿信号854I_{FEEDBACK_TC}。加法电路136A从成比例的并联放大器输出电流估计值138与反馈延迟补偿信号854I_{FEEDBACK_TC}的总和中减去阈值偏移电流42，以形成被图4I所描绘的阈值检测器和控制电路132I接收的补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}。补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}也可被称为复合反馈信号。

图4I描绘的阈值检测器和控制电路132I在形式和功能上类似于图4A所描绘的阈值检测器和控制电路132A。阈值检测器和控制电路132I包括分路电平阈值124、串联电平阈值126、第一升压电平阈值128以及第二升压电平阈值130，其分别耦合至第一比较器140、第二比较器142、第三比较器144以及第四比较器146的正极端子。在操作上，图4I所描绘的阈值检测器和控制电路132I的运行大体同于图4A所描绘的阈值检测器和控制电路132A。然而，可基于反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值升高或降低分路电平阈值124、串联电平阈值126、第一升压电平阈值128、第二升压电平阈值130相对于补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的有效电平。由于反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值取决于V_RAMP信号的导数的斜率，因此分路电平阈值124、串联电平阈值126、第一升压电平阈值128、第二升压电平阈值130相对于补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的有效电平基于V_RAMP信号的变化率和变化方向而改变。例如，在V_RAMP信号的导数的斜率为正的情况下，反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值为正，这将趋向于增大补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的幅值。结果，分路电平阈值124、串联电平阈值126、第一升压电平阈值128、第二升压电平阈值130的相对幅值相对于成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值而下降。相反，例如，在V_RAMP信号的导数的斜率为负的情况下，反馈延迟补偿信号854I_{FEEDBACK_TC}为负，这将趋向于减小补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的幅值。由于补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}幅值被反馈延迟补偿信号854I_{FEEDBACK_TC}降低，因此分路电平阈值124、串联电平阈值126、第一升压电平阈值128、第二升压电平阈值130的相对幅值相对于成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值而增加。

例如，对于V_RAMP信号的幅值正增加使得V_RAMP信号的导数的斜率为正的情况，反馈延迟补偿信号854I_{FEEDBACK_TC}将趋向于增加补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的幅值。结果，需要将补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}增加到引起第一比较器140、第二比较器142、第三比较器144或第四比较器146中之一转变至数字逻辑低状态的水平的成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值减小。换句话说，反馈延迟补偿信号854I_{FEEDBACK_TC}为正的效果是降低分路电平指示150A、串联电平指示152A、第一升压电平指示154A或第二升压电平指示156A的每一个从被撤销转变为被断言的阈值点。结果，切换器控制电路52I将基于与如果不存在反馈延迟补偿信号854I_{FEEDBACK_TC}相比V_RAMP信号的幅值的增加更快而趋向于增加切换电压V_SW，上述情况是由于切换器控制电路52I不必单独取决于比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值来提供针对功率放大器供给电压V_CC的目标电压是否正基于V_RAMP信号的幅值的增加而增加的指示。

作为另一实例，对于V_RAMP信号的幅值正减小使得V_RAMP信号的导数的斜率为负的情况，反馈延迟补偿信号854I_{FEEDBACK_TC}将趋向于减小补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的幅值。结果，需要将补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}减小到引起第一比较器140、第二比较器142、第三比较器144或第四比较器146中之一从数字逻辑低状态转变至数字逻辑高状态的水平的成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值减小。换句话说，反馈延迟补偿信号854I_{FEEDBACK_TC}为负的效果是增加分路电平指示150A、串联电平指示152A、第一升压电平指示154A或第二升压电平指示156A的每一个从被断言转变为被撤销的阈值点。结果，切换器控制电路52I将基于与如果不存在反馈延迟补偿信号854I_{FEEDBACK_TC}相比V_RAMP信号的幅值的减小更快而趋向于减小切换电压V_SW，上述情况是由于切换器控制电路52I不必单独取决于比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值来提供针对功率放大器供给电压V_CC的目标电压是否正基于V_RAMP信号的幅值的减小而减小的指示。选择性地，当V_RAMP信号正减小时，反馈延迟补偿信号854I_{FEEDBACK_TC}降低补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的数值。由于补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的数值较低，因此使得补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}引起第一比较器140、第二比较器142、第三比较器144或第四比较器146从数字逻辑低状态转变至逻辑高状态所需的成比例的并联放大器输出电流估计值,I_{PARA_AMP_SENSE}的幅值增加。结果，切换器控制电路52I将趋向于与不存在反馈延迟补偿信号854I_{FEEDBACK_TC}相比将更快减小切换电压V_SW。

图4I描绘了切换器控制电路52I的阈值和控制电路132I。阈值和控制电路132I在形式和功能上类似于图4A所描绘的阈值和控制电路132A，除了补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}包括来自反馈延迟补偿信号854I_{FEEDBACK_TC}的贡献之外。这样，与逻辑电路148A相关联的图5A所描绘的第一状态机和图5B所描绘的第二状态机的操作将受反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值的影响。作为实例，与逻辑电路148A相关联的图5A所描绘的第一状态机和图6A所描绘的第二状态机相对于成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值的行为将根据反馈延迟补偿信号854I_{FEEDBACK_TC}而改变。在V_RAMP信号正增加使得V_RAMP信号的导数的斜率为正的情况下，反馈延迟补偿信号854I_{FEEDBACK_TC}趋向于增加补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的幅值。结果，逻辑电路148A的第一状态机将趋向于转移为对应于相应的较低幅值成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}在开关电压输出26提供较高切换电压V_SW的操作模式，因为效果是降低分路电平指示150A、串联电平指示152A、第一升压电平指示154A或第二升压电平指示156A的每一个由于反馈延迟补偿信号854I_{FEEDBACK_TC}从被断言转变为被撤销的阈值点。

结果，例如，当图5A所描绘的与逻辑电路148A相关联的第一状态机处于分路输出模式188A时，第一状态机在成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}由于反馈延迟补偿信号854I_{FEEDBACK_TC}而处于较低幅值时转变为串联输出模式190A。在这种情况下，反馈延迟补偿信号854I_{FEEDBACK_TC}的添加引起第一状态机及时前进到第一状态机响应于V_RAMP信号的幅值的增加而从分路输出模式188A转变为串联输出模式190A的点，其中V_RAMP信号的幅值的增加指示针对功率放大器供给电压V_CC的目标电压将增加。由于反馈延迟补偿信号854I_{FEEDBACK_TC}基于V_RAMP信号的导数的正斜率提供针对功率放大器供给电压V_CC的目标电压正增加的较早指示，因此反馈延迟补偿信号854I_{FEEDBACK_TC}通过降低作为对第二比较器142的正极端子的输入被提供的串联电平阈值126的有效阈值电平来补偿与成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的产生相关联的反馈延迟。

作为第二实例，当V_RAMP信号的导数的斜率为负时，反馈延迟补偿信号854I_{FEEDBACK_TC}将降低补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的幅值。结果，第一状态机将趋向于转移为对应于成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的特定幅值在开关电压输出26提供较低切换电压V_SW的操作模式。例如，如图5A所描绘的，当图4I所描绘的逻辑电路148A的第一状态机处于串联输出模式190A时，第一状态机在补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}小于分路电平阈值124时从串联输出模式190A转变为分路输出模式188。由于反馈延迟补偿信号854I_{FEEDBACK_TC}在V_RAMP信号的导数的斜率为负时降低补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}，因此针对成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的特定幅值从串联输出模式190A转变为分路输出模式188A与反馈延迟补偿信号854I_{FEEDBACK_TC}不被用于形成补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}相比更早发生。由于反馈延迟补偿信号854I_{FEEDBACK_TC}基于V_RAMP信号的导数的负斜率而提供针对功率放大器供给电压V_CC的目标电压正减小的较早指示，因此反馈延迟补偿信号854I_{FEEDBACK_TC}通过升高作为对第一比较器140的正极端子的输入被提供的串联电平阈值126的有效阈值电平来补偿与成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的产生相关联的反馈延迟。效果是当逻辑电路148A的第一状态机相对于V_RAMP信号的幅值的减小而从串联输出模式190A转变为分路输出模式188A时及时前进，其中V_RAMP信号的幅值的减小指示针对功率放大器供给电压V_CC的目标电压正减小。结果，与不存在反馈延迟补偿信号854I_{FEEDBACK_TC}相比切换电压V_SW将响应于V_RAMP信号的数值的减小而被更快降低。

反馈延迟补偿信号854I_{FEEDBACK_TC}通过降低或升高作为V_RAMP信号的斜率的函数的分路电平阈值124、串联电平阈值126、第一升压电平阈值128以及第二升压电平阈值130的有效阈值电平来补偿与成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的产生相关联的反馈延迟，其中V_RAMP信号的斜率指示针对功率放大器供给电压V_CC的目标电压的相应增加或减小。反馈延迟补偿信号854I_{FEEDBACK_TC}以相似的方式同样影响图6A所描绘的阈值检测器和控制电路132I的逻辑电路148A的第二状态机的操作性能。

返回到图38A，由于V_RAMP信号代表针对功率放大器供给电压V_CC的目标电压，因此并联放大器35构造为产生并联放大器输出电流I_{PARA_AMP}来将功率放大器供给电压V_CC驱动至目标电压直到多级电荷泵降压转换器12Q对针对功率放大器供给电压V_CC的目标电压电平的变化做出响应为止。由于反馈延迟补偿信号854I_{FEEDBACK_TC}基于V_RAMP信号的导数的斜率提供针对功率放大器供给电压V_CC的目标电压电平的早期指示，因此当并联放大器输出电流I_{PARA_AMP}处于较低幅值时，其减小由并联放大器35发源和吸收的平均电流，多级电荷泵降压转换器12Q对V_RAMP信号的变化做出响应。

图38A所描绘的多级电荷泵降压转换器12Q的某些实施例构造为与FLL电路54协作。作为实例，多级电荷泵降压转换器12Q可包括类似于图3J所描绘的切换器控制电路52J的切换器控制电路52。图3J所描绘的切换器控制电路52J在形式和功能上类似于图3B所描绘的切换器控制电路52B。然而，不同于图3B所描绘的切换器控制电路52B，图3J所描绘的切换器控制电路52J包括构造为接收反馈延迟补偿信号854I_{FEEDBACK_TC}的阈值和控制电路132J。图4J描绘了阈值和控制电路132J在形式和功能上类似于图4B所描绘的阈值和控制电路132B，除了图4J所描绘的阈值和控制电路132J包括加法电路136A之外，其中加法电路136A构造为接收由并联放大器电路产生的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}、阈值偏移电流42I_{THRESHOLD_OFFSET}以及反馈延迟补偿信号854I_{FEEDBACK_TC}。加法电路136A从并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}与反馈延迟补偿信号854I_{FEEDBACK_TC}的总和中减去阈值偏移电流42，以产生可被用作第一比较器140、第二比较器142、第三比较器144以及第四比较器146的复合反馈信号的补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'。类似于图3B所描绘的阈值和控制电路132B的操作，补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'被提供到第一比较器140、第二比较器142、第三比较器144以及第四比较器146的负极端子。

类似于图4I所描绘的阈值检测器和控制电路132I的操作，反馈延迟补偿信号854I_{FEEDBACK_TC}可被用于根据V_RAMP信号的斜率升高或降低补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'，其用于形成反馈延迟补偿信号854I_{FEEDBACK_TC}。结果，类似于与图4I所描绘的逻辑电路148A相关联的图5A所描绘的第一状态机和图6A所描绘的第二状态机的行为，与图4J所描绘的阈值检测器和控制电路132J的逻辑电路148B相关联的图5B所描绘的第一状态机和图6B所描绘的第二状态机相对于成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值的行为将根据反馈延迟补偿信号854而改变。在V_RAMP信号正增加使得V_RAMP信号的导数的斜率为正的情况下，反馈延迟补偿信号854I_{FEEDBACK_TC}趋向于增加补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'的幅值。结果，图4J所描绘的阈值检测器和控制电路132J的逻辑电路148B的第一状态机将趋向于转移为对应于相应的较低幅值成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}在开关电压输出26提供较高切换电压V_SW的操作模式，因为效果是降低分路电平指示150B、串联电平指示152B、第一升压电平指示154B或第二升压电平指示156B的每一个由于反馈延迟补偿信号854I_{FEEDBACK_TC}从被撤销转变为被断言的阈值点。

结果，例如，当与图5B所描绘的逻辑电路148B相关联的第一状态机处于分路输出模式188B时，第一状态机在成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}由于反馈延迟补偿信号854I_{FEEDBACK_T}C而处于较低幅值时转变为串联输出模式190B。在这种情况下，反馈延迟补偿信号854I_{FEEDBACK_TC}的添加引起第一状态机及时前进到第一状态机响应于V_RAMP信号的幅值的增加而从分路输出模式188B转变为串联输出模式190B的点，其中V_RAMP信号的幅值的增加指示针对功率放大器供给电压V_CC的目标电压将增加。由于反馈延迟补偿信号854I_{FEEDBACK_TC}基于V_RAMP信号的导数的正斜率提供针对功率放大器供给电压V_CC的目标电压正增加的较早指示，因此反馈延迟补偿信号854I_{FEEDBACK_TC}通过降低作为对第二比较器142的正极端子的输入被提供的串联电平阈值126的有效阈值电平来补偿与成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的产生相关联的反馈延迟。

作为第二实例，当V_RAMP信号的导数的斜率为负时，反馈延迟补偿信号854I_{FEEDBACK_TC}将降低补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'的幅值。结果，与阈值和控制电路132J的逻辑电路148B相关联的第一状态机将趋向于转移为对应于成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的特定幅值在开关电压输出26提供较低切换电压V_SW的操作模式。例如，如图5B所描绘的，当图4J所描绘的逻辑电路148B的第一状态机处于串联输出模式190B时，第一状态机在补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'小于分路电平阈值时从串联输出模式190B转变为分路输出模式188B。由于反馈延迟补偿信号854I_{FEEDBACK_TC}在V_RAMP信号的导数的斜率为负时降低补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}，因此针对成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的特定幅值从串联输出模式190B转变为分路输出模式188B与反馈延迟补偿信号854I_{FEEDBACK_TC}不被用于形成补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'相比更早发生。由于反馈延迟补偿信号854I_{FEEDBACK_TC}基于V_RAMP信号的导数的负斜率而提供针对功率放大器供给电压V_CC的目标电压正减小的较早指示，因此反馈延迟补偿信号854I_{FEEDBACK_TC}通过升高作为对第一比较器140的正极端子的输入被提供的串联电平阈值126的有效阈值电平来补偿与成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的产生相关联的反馈延迟。效果是当逻辑电路148B的第一状态机相对于V_RAMP信号的幅值的减小而从串联输出模式190B转变为分路输出模式188B时及时前进，其中V_RAMP信号的幅值的减小指示针对功率放大器供给电压V_CC的目标电压正减小。结果，与不存在反馈延迟补偿信号854I_{FEEDBACK_TC}相比切换电压V_SW将响应于V_RAMP信号的数值的减小而被更快降低。

反馈延迟补偿信号854I_{FEEDBACK_TC}通过降低或升高作为V_RAMP信号的斜率的函数的分路电平阈值124、串联电平阈值126、第一升压电平阈值128以及第二升压电平阈值130的有效阈值电平来补偿与成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的产生相关联的反馈延迟，其中V_RAMP信号的斜率指示针对功率放大器供给电压V_CC的目标电压的相应增加或减小。反馈延迟补偿信号854I_{FEEDBACK_TC}同样影响图6B所描绘的阈值检测器和控制电路132J的逻辑电路148B的第二状态机的操作性能。

作为第一实例，当反馈延迟补偿信号854I_{FEEDBACK_TC}大于零时，第一状态机趋向于转移为以相应的较低幅值成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}在开关电压输出26提供较高切换电压V_SW的操作模式。然而，当反馈延迟补偿信号854I_{FEEDBACK_TC}小于零时，第一状态机趋向于转移为以相应的较低幅值成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}在开关电压输出26提供较低切换电压V_SW的操作模式。

例如，在V_RAMP信号的导数的斜率为正的情况下，V_RAMP信号的数值正增加并且反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值将为正。结果，反馈延迟补偿信号854I_{FEEDBACK_TC}趋向于增加补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的数值，其有效地降低触发第一比较器140、第二比较器142、第三比较器144以及第四比较器146的输出的变化所需的成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值。这样，反馈延迟补偿信号854I_{FEEDBACK_TC}的添加相对于成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值有效地降低分路电平阈值124、串联电平阈值126、第一升压电平阈值128以及第二升压电平阈值130。

返回到图38A，如先前所讨论的，由于V_RAMP信号代表针对功率放大器供给电压V_CC的目标电压，因此并联放大器35构造为产生并联放大器输出电流I_{PARA_AMP}来将功率放大器供给电压V_CC驱动至目标电压直到多级电荷泵降压转换器12Q对针对功率放大器供给电压V_CC的目标电压电平的变化做出响应为止。由于反馈延迟补偿信号854I_{FEEDBACK_TC}基于V_RAMP信号的导数的斜率提供针对功率放大器供给电压V_CC的目标电压电平的早期指示，因此与多级电荷泵降压转换器12Q正基于成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}单独构造相比，多级电荷泵降压转换器12Q更快地对V_RAMP信号的变化作出响应。相应地，当并联放大器输出电流I_{PARA_AMP}具有较低幅值时，其减小由并联放大器35发源和吸收的平均电流，多级电荷泵降压转换器12Q趋向于对V_RAMP信号的变化做出响应。

尽管图38A将多级电荷泵降压转换器12Q描绘为具有FLL电路54，但多级电荷泵降压转换器12Q的某些实施例可不包括FLL电路54或FLL电路54可被停用。在这种情况下，多级电荷泵降压转换器12Q的换器控制电路52可构造为类似于图3K所描绘的切换器控制电路52K。图3K所描绘的切换器控制电路52K在形式和功能上类似于图3C所描绘的切换器控制电路52C，除了阈值检测器和控制电路132K构造为接收反馈延迟补偿信号854I_{FEEDBACK_TC}之外。如图4K所描绘的，阈值检测器和控制电路132K在形式和功能上类似于图3C所描绘的阈值检测器和控制电路132C，除了图4K所描绘的阈值检测器和控制电路132K包括加法电路136A之外，其中加法电路136A构造为接收并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}、阈值偏移电流42I_{THRESHOLD_OFFSET}以及反馈延迟补偿信号854I_{FEEDBACK_TC}。加法电路136A从并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}与反馈延迟补偿信号854I_{FEEDBACK_TC}的总和中减去阈值偏移电流42，以产生可被用作第一比较器140、第二比较器142、第三比较器144以及第四比较器146的复合反馈信号的补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'。类似于图3C所描绘的阈值和控制电路132C的操作，阈值和控制电路132C构造为使得补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'被提供到第一比较器140、第二比较器142、第三比较器144以及第四比较器146的每一个的负极端子。类似于先前所描绘的图4I所描绘的阈值检测器和控制电路132I和图4J所描绘的阈值检测器和控制电路132J，反馈延迟补偿信号854I_{FEEDBACK_TC}可被用于根据V_RAMP信号的导数的斜率升高或降低补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'，其用于产生反馈延迟补偿信号854I_{FEEDBACK_TC}。

相应地，类似于与逻辑电路148A相关联的图5A所描绘的第一状态机和图6A所描绘的第二状态机的行为和与逻辑电路148B相关联的图5B所描绘的第一状态机和图6B所描绘的第二状态机的行为，与图4K所描绘的阈值和控制电路132K的逻辑电路148C相关联的图5C所描绘的第一状态机和图6C所描绘的第二状态机根据反馈延迟补偿信号854是正还是负相对于成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值而改变。作为第一实例，在V_RAMP信号正增加使得V_RAMP信号的导数的斜率为正的情况下，反馈延迟补偿信号854I_{FEEDBACK_TC}趋向于增加补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'的幅值。结果，图5C所描绘的逻辑电路148C的第一状态机趋向于转移为对应于相应的较低幅值成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}在开关电压输出26提供较高切换电压V_SW的操作模式，因为效果是降低分路电平指示150C、串联电平指示152C、第一升压电平指示154C或第二升压电平指示156C的每一个由于反馈延迟补偿信号854I_{FEEDBACK_TC}从被撤销转变为被断言的阈值点。结果，反馈延迟补偿信号854I_{FEEDBACK_TC}的添加而形成补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'将引起图5C所描绘的第一状态机及时前进到逻辑电路148C的第一状态机响应于V_RAMP信号的幅值的增加而从分路输出模式188C转变为串联输出模式190C的点，其中V_RAMP信号的幅值的增加指示针对功率放大器供给电压V_CC的目标电压将增加。由于反馈延迟补偿信号854I_{FEEDBACK_TC}基于V_RAMP信号的导数的正斜率提供针对功率放大器供给电压V_CC的目标电压正增加的较早指示，因此反馈延迟补偿信号854I_{FEEDBACK_TC}通过降低作为对第二比较器142的正极端子的输入被提供的串联电平阈值126的有效阈值电平来补偿与成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的产生相关联的反馈延迟。类似地，在V_RAMP信号的导数的斜率为负的情况下，反馈延迟补偿信号854I_{FEEDBACK_TC}将降低补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'的幅值。结果，针对成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的特定幅值从串联输出模式190C转变为分路输出模式188A与反馈延迟补偿信号854I_{FEEDBACK_TC}不被用于形成补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}相比更早发生。由于V_RAMP信号的导数的负斜率提供针对功率放大器供给电压V_CC的目标电压正减小的较早指示，因此反馈延迟补偿信号854I_{FEEDBACK_TC}通过升高作为对第一比较器140的正极端子的输入被提供的串联电平阈值126的有效阈值电平来补偿与成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的产生相关联的反馈延迟。效果是当逻辑电路148C的第一状态机响应于V_RAMP信号的幅值的减小而从串联输出模式190C转变为分路输出模式188C时及时前进，其中V_RAMP信号的幅值的减小指示针对功率放大器供给电压V_CC的目标电压正减小。结果，与不存在反馈延迟补偿信号854I_{FEEDBACK_TC}相比，其减小了由并联放大器35发源和吸收的平均电流，切换电压V_SW将响应于V_RAMP信号的数值的减小而被更快降低。

尽管图38A将多级电荷泵降压转换器12Q描绘为具有V_OFFSET环电路41，但多级电荷泵降压转换器12Q的某些实施例可不包括V_OFFSET环电路41。例如，在耦合电路18是导线的情况下，跨越耦合电路18两端产生的偏移电压V_OFFSET近似为零。借助于实例，并且非限制性地，对于多级电荷泵降压转换器12Q不包括V_OFFSET环电路41的实施例，多级电荷泵降压转换器12Q可包括与图3L所描绘的切换器控制电路52L相类似的切换器控制电路52。图3L所描绘的切换器控制电路52L在形式和功能上类似于图3D所描绘的切换器控制电路52D。然而，不同于图3D所描绘的切换器控制电路52D，切换器控制电路52L包括构造为接收反馈延迟补偿信号854I_{FEEDBACK_TC}的阈值和控制电路132L。图4L描绘了在形式和功能上类似于图4D所描绘的阈值和控制电路132D的实施例的阈值和控制电路132L的实施例。然而，不同于图4D所描绘的阈值和控制电路132D，图4L所描绘的阈值和控制电路132L包括加法器电路136B，其构造为接收反馈延迟补偿信号854I_{FEEDBACK_TC}和并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}。加法器电路136B将反馈延迟补偿信号854I_{FEEDBACK_TC}与并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}相加而产生反馈补偿并联放大器电路估计值866I_{PAWA_FB}，其可被用作对第一比较器140、第二比较器142、第三比较器144以及第四比较器146的复合反馈信号。另外，反馈补偿并联放大器电路估计值866I_{PAWA_FB}分别耦合至一比较器140、第二比较器142、第三比较器144以及第四比较器146的负极端子。阈值和控制电路132L包括逻辑电路148D。逻辑电路148D的第一状态机和第二状态机的操作通过添加反馈延迟补偿信号854I_{FEEDBACK_TC}而形成反馈补偿并联放大器电路估计值866I_{PAWA_FB}被改变。例如，不同于图5D所描绘的第一状态机和图6D所描绘的第二状态机的操作，由图4L所描绘的阈值检测器和控制电路132L使用的逻辑电路148D的图5L所描绘的第一状态机和图6L所描绘的第二状态机基于反馈补偿并联放大器电路估计值866I_{PAWA_FB}而不是并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}在第二状态机的操作状态之间转变。

作为实例，在图5L中描绘了图4L所描绘的阈值和控制电路132L的逻辑电路148D的第一状态机的操作。如图5L所描绘的，图5L所描绘的第一状态机的分路输出模式188D、串联输出模式190D、第一升压输出模式192D以及第二升压输出模式194D之间的转变取决于反馈补偿并联放大器电路估计值866I_{PAWA_FB}。例如，在图5L所描绘的第一状态机中，当反馈补偿并联放大器电路估计值866I_{PAWA_FB}大于或等于串联电平阈值126时，逻辑电路148D将第一状态机从分路输出模式188D转变为串联输出模式190D。类似地，当反馈补偿并联放大器电路估计值866I_{PAWA_FB}小于分路电平阈值124时，逻辑电路148D将第一状态机从串联输出模式190D转变为分路输出模式188D。当反馈补偿并联放大器电路估计值866I_{PAWA_FB}大于或等于第一升压电平阈值128时，逻辑电路148D将第一状态机从串联输出模式190D转变为第一升压输出模式192D。当反馈补偿并联放大器电路估计值866I_{PAWA_FB}大于或等于第二升压电平阈值130时，逻辑电路148D将第一状态机从第一升压输出模式192D转变为第二升压输出模式194D。当反馈补偿并联放大器电路估计值866I_{PAWA_FB}小于分路电平阈值124时，逻辑电路148D将第一状态机从第一升压输出模式192D转变为分路输出模式188D。类似地，当反馈补偿并联放大器电路估计值866I_{PAWA_FB}小于分路电平阈值124时，逻辑电路148D将第一状态机从第二升压输出模式194D转变为分路输出模式188D。否则，逻辑电路148D的第一状态机相对于分路输出模式188D、串联输出模式190D、第一升压输出模式192D以及第二升压输出模式194D的操作大体同于图5D所描绘的第一状态机的操作。

类似地，作为另一实例，在图6L中描绘了图4L所描绘的阈值和控制电路132L的逻辑电路148D的第二状态机。如图6L所描绘的，第二状态机的分路输出模式196D、串联输出模式198D、第一升压输出模式200D以及第二升压输出模式202D之间的转变取决于反馈补偿并联放大器电路估计值866I_{PAWA_FB}。

例如，在图6L所描绘的第二状态机中，当反馈补偿并联放大器电路估计值866I_{PAWA_FB}大于或等于串联电平阈值126时，逻辑电路148D将第二状态机从分路输出模式196D转变为串联输出模式198D。类似地，当反馈补偿并联放大器电路估计值866I_{PAWA_FB}小于分路电平阈值124时，逻辑电路148D将第二状态机从串联输出模式198D转变为分路输出模式196D。当反馈补偿并联放大器电路估计值866I_{PAWA_FB}大于或等于第一升压电平阈值128并且升压锁定计数器=0时，逻辑电路148D将第二状态机从串联输出模式198D转变为第一升压输出模式200D。当反馈补偿并联放大器电路估计值866I_{PAWA_FB}小于第一升压电平阈值128时，逻辑电路148D将第二状态机从第一升压输出模式200D转变为串联输出模式198D。当反馈补偿并联放大器电路估计值866I_{PAWA_FB}大于或等于第二升压电平阈值130时，逻辑电路148D将第二状态机从第一升压输出模式200D转变为第二升压输出模式202D。当反馈补偿并联放大器电路估计值866I_{PAWA_FB}小于第一升压电平阈值128时，逻辑电路148D将第二状态机从第二升压输出模式202D转变为串联输出模式198D。否则，图6L所描绘的阈值检测器和控制电路132L的逻辑电路148D的第二状态机相对于分路输出模式196D、串联输出模式198D、第一升压输出模式200D以及第二升压输出模式202D的操作大体同于图6D所描绘的第二状态机的操作。由于分路输出模式196D、串联输出模式198D、第一升压输出模式200D以及第二升压输出模式202D的操作先前已被另外相对于图6D所描绘的第二状态机的操作而详细描述了，因此这里省略对分路输出模式196D、串联输出模式198D、第一升压输出模式200D以及第二升压输出模式202D的操作的信息讨论。

在操作上，当V_RAMP信号的导数的斜率为正时，反馈延迟补偿信号854I_{FEEDBACK_TC}为正，其增加反馈补偿并联放大器电路估计值866I_{PAWA_FB}的幅值。结果，当成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值较低时，分路电平指示150D、串联电平指示152D、第一升压电平指示154D或第二升压电平指示156D的每一个将趋向于从被撤销转变为被断言。这样，当V_RAMP信号的幅值正增加时，与反馈延迟补偿信号854I_{FEEDBACK_TC}不被加到并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}以形成反馈补偿并联放大器电路估计值866I_{PAWA_FB}相比，图3L所描绘的切换器控制电路52L趋向于较快增加切换电压V_SW。类似地，当V_RAMP信号的导数的斜率为负时，反馈延迟补偿信号854I_{FEEDBACK_TC}将减小反馈补偿并联放大器电路估计值866I_{PAWA_FB}的幅值。结果，当成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值较低时，分路电平指示150D、串联电平指示152D、第一升压电平指示154D或第二升压电平指示156D的每一个将趋向于从被断言转变为被撤销。相应地，图5L所描绘的第一状态机和图6L所描绘的第二状态机趋向于转移为以并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}的相应的较低幅值在开关电压输出26提供较低切换电压V_SW的操作模式，因为反馈延迟补偿信号854I_{FEEDBACK_TC}提供针对功率放大器供给电压V_CC的目标电压电平到多级电荷泵降压转换器12Q的方向的早期指示。

在图38A所描绘的多级电荷泵降压转换器12Q的切换器控制电路52的某些实施例中，第一比较器140、第二比较器142、第三比较器144以及第四比较器146的负极端子不是全部接收基于反馈延迟补偿信号854I_{FEEDBACK_TC}而调整的复合反馈信号。换句话说，切换器控制电路52的实施例的阈值检测器和控制电路的某些实施例可向第一比较器140和第二比较器142的每一个的负极端子提供第一控制信号，并且向第三比较器144和第四比较器146的负极端子提供第二信号，其中第二控制信号的电平与反馈延迟补偿信号854I_{FEEDBACK_TC}无关。

作为非限制性实例，多级电荷泵降压转换器12Q的切换器控制电路52的某些实施例可类似于图3R所描绘的切换器控制电路52R。图3R所描绘的切换器控制电路52R可在形式和功能上类似于图3L所描绘的切换器控制电路52L。然而，不同于图3L所描绘的切换器控制电路52L，图3R所描绘的切换器控制电路52R包括图4R中所描绘的阈值检测器和控制电路132R。

阈值检测器和控制电路132R在形式和功能上类似于阈值检测器和控制电路132L，除了第一比较器140、第二比较器142、第三比较器144以及第四比较器146的负极端子不是分别耦合至反馈补偿并联放大器电路估计值866I_{PAWA_FB}之外。相反，第一比较器140和第二比较器142各自的负极端子接收反馈补偿并联放大器电路估计值866I_{PAWA_FB}。然而，第三比较器144和第四比较器146的负极端子接收并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}。另外，逻辑电路148D被逻辑电路148R代替。逻辑电路148R在形式和功能上类似于逻辑电路148D。逻辑电路148R包括如上所述的升压锁定计数器184和升压时间计数器186。在图5R中描绘了与逻辑电路148R相关联的第一状态机。在图6R中描绘了与逻辑电路148R相关联的第二状态机。

结果，当反馈补偿并联放大器电路估计值866I_{PAWA_FB}大于或等于分路电平阈值124时，第一比较器140的输出被设定为数字逻辑低状态以断言分路电平指示150R。当反馈补偿并联放大器电路估计值866I_{PAWA_FB}小于分路电平阈值124时，第一比较器140的输出被设定为数字逻辑高状态以撤销分路电平指示150R。分路电平指示150R被提供作为对逻辑电路148R的输入。类似地，当反馈补偿并联放大器电路估计值866I_{PAWA_FB}大于或等于串联电平阈值126时，第二比较器142的输出被设定为数字逻辑低状态以断言串联电平指示152R。然而，当反馈补偿并联放大器电路估计值866I_{PAWA_FB}小于串联电平阈值126时，第二比较器142的输出被设定为数字逻辑高状态以撤销串联电平指示152R。串联电平指示152R被提供作为对逻辑电路148R的输入。

另外，当并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}大于第一升压电平阈值128时，第三比较器146的输出被设定为数字逻辑低状态以断言第一升压电平指示154R。当并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}小于第一升压电平阈值128时，第三比较器146的输出被设定为数字逻辑高状态以断言第一升压电平指示154R。第一升压电平指示154R被提供作为对逻辑电路148R的输入。类似地，当并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}大于第二升压电平阈值130时，第四比较器146的输出被设定为数字逻辑低状态以断言第二升压电平指示156R。当并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}小于第二升压电平阈值130时，第四比较器146的输出被设定为数字逻辑高状态以撤销第二升压电平指示156R。第二升压电平指示156R被提供作为对逻辑电路148R的输入。

结果，分路电平指示150R和串联电平指示152R的产生受来自反馈延迟补偿电路852的反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值的影响。在V_RAMP信号正增加的情况下，反馈延迟补偿电路852增加反馈补偿并联放大器电路估计值866I_{PAWA_FB}的数值，使得并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}的较低幅值将触发分路电平指示150R或串联电平指示152R。这样，参考图5R所描绘的与逻辑电路148R相关联的第一状态机的简图，反馈延迟补偿信号854I_{FEEDBACK_TC}影响从分路输出模式188R转变为串联输出模式190R的条件。另外，反馈延迟补偿信号854I_{FEEDBACK_TC}影响从串联输出模式190R、第一升压输出模式192R以及第二升压输出模式194R转变为分路输出模式188R的条件。然而，反馈延迟补偿信号854I_{FEEDBACK_TC}不会影响从串联输出模式190R转变为第一升压输出模式192R的条件或从第一升压输出模式192R转变为第二升压输出模式194R的条件。

将继续参考图3R和图5R描述图4R所描绘的与逻辑电路4R相关联的第一状态机的操作。在分路输出模式188R中，逻辑电路148R构造串联开关控制输出162使得串联开关70处于打开状态（不导通）。逻辑电路148R还构造分路开关控制输出164使得分路开关72处于闭合状态（导通）。另外，逻辑电路148R构造电荷泵模式控制信号60来指示多级电荷泵电路56处于充电操作模式。结果，图3R的开关电压输出26构造为提供大体等于地极的开关电压V_SW。响应于串联电平指示152R的断言，其指示反馈补偿并联放大器电路估计值866I_{PAWA_FB}大于或等于串联电平阈值126，逻辑电路148R构造第一状态机以转变为串联输出模式190R。否则，状态机保持在分路输出模式188R。

在串联输出模式190R中，逻辑电路148R构造串联开关控制输出162使得串联开关70（图3R）处于闭合状态（导通）。逻辑电路148R还构造分路开关控制输出164使得分路开关72（图3R）处于打开状态（不导通）。另外，逻辑电路148R构造电荷泵模式控制信号60来指示多级电荷泵电路56处于充电操作模式。结果，图3R的开关电压输出26构造为提供大体等于直流（DC）电压V_BAT的开关电压V_SW。

响应于分路电平指示150R的撤销，其指示反馈补偿并联放大器电路估计值866I_{PAWA_FB}小于分路电平阈值124，逻辑电路148R构造第一状态机以转变为分路输出模式188R。然而，响应于第一升压电平指示154R的断言，其指示并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}大于或等于第一升压电平阈值128，逻辑电路148R构造第一状态机以转变为第一升压输出模式192R。否则，第一状态机保持在串联输出模式190R。

在第一升压输出模式192R中，逻辑电路148R构造串联开关控制输出162使得串联开关70处于打开状态（不导通）。逻辑电路148R还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148R构造电荷泵模式控制信号60来指示多级电荷泵电路56处于第一升压操作模式以在电荷泵输出64提供1.5xV_BAT。结果，图3R的开关电压输出26构造为提供大体等于1.5xV_BAT的切换电压V_SW。响应于分路电平指示150R的撤销，其指示反馈补偿并联放大器电路估计值866I_{PAWA_FB}小于分路电平阈值124，逻辑电路148R构造第一状态机以转变为分路输出模式188R。然而，响应于第二升压电平指示156R的断言，其指示并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}大于或等于第二升压电平阈值130，逻辑电路148R构造第一状态机以转变为第二升压输出模式194R。否则，第一状态机保持在第一升压输出模式192R。

在第二升压输出模式194R中，图4R所描绘的逻辑电路148R构造串联开关控制输出162使得图3R所描绘的串联开关70处于打开状态（不导通）。逻辑电路148R还构造分路开关控制输出164使得图3R所描绘的分路开关72处于打开状态（不导通）。另外，逻辑电路148R构造电荷泵模式控制信号60来指示多级电荷泵电路56处于第二升压操作模式以在电荷泵输出64提供2xV_BAT。结果，图3R所描绘的开关电压输出26构造为提供大体等于2xV_BAT的切换电压V_SW。响应于分路电平指示150R的撤销，其指示反馈补偿并联放大器电路估计值866I_{PAWA_FB}小于分路电平阈值124，第一状态机以转变为分路输出模式188R。否则，状态机保持在第二升压输出模式194R。

结果，从分路输出模式188R转变为串联输出模式190R和转变回分路输出模式188R可受反馈延迟补偿信号854I_{FEEDBACK_TC}的影响。否则，串联输出模式190R与第一升压输出模式192R之间的转变和第一升压输出模式192R与第二升压输出模式194R之间的转变不受反馈延迟补偿信号854I_{FEEDBACK_TC}的影响。

现在将继续参考图3R和图4R来描述在图6R中所描绘的逻辑电路148R的第二状态机的操作。第二状态机包括分路输出模式196R、串联输出模式198R、第一升压输出模式200R以及第二升压输出模式202R。另外，第二状态机使用逻辑电路148R的上述升压锁定计数器184和升压时间计数器186，其在功能和形式上同于逻辑电路148R的升压锁定计数器184和升压时间计数器186。

在分路输出模式196R中，逻辑电路148R构造串联开关控制输出162使得串联开关70处于打开状态（不导通）。逻辑电路148R还构造分路开关控制输出164使得分路开关72处于闭合状态（导通）。另外，逻辑电路148R构造电荷泵模式控制信号60来指示多级电荷泵电路56处于充电操作模式。结果，图3R所描绘的开关电压输出26构造为提供大体等于地极的切换电压V_SW。如果启用升压锁定计数器184，则升压锁定计数器184继续倒数。响应于串联电平指示152R的断言，其指示反馈补偿并联放大器电路估计值866I_{PAWA_FB}大于或等于串联电平阈值126，第二状态机转变为串联输出模式198R。否则，第二状态机保持在分路输出模式196R。

在串联输出模式198R中，逻辑电路148R构造串联开关控制输出162使得串联开关70处于闭合状态（导通）。逻辑电路148R还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148R构造电荷泵模式控制信号60来指示多级电荷泵电路56处于充电操作模式。结果，图3R所描绘的开关电压输出26构造为提供大体等于直流（DC）电压V_BAT的切换电压V_SW。如果启用升压锁定计数器184，则升压锁定计数器184继续倒数。响应于分路电平指示150R的撤销，其指示反馈补偿并联放大器电路估计值866I_{PAWA_FB}小于分路电平阈值124，逻辑电路148R构造第二状态机以转变为分路输出模式196R。然而，响应于第一升压电平指示154R的断言，其指示并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}大于或等于第一升压电平阈值128，逻辑电路148R判断是否最小充电时间指示符被撤销并且第一升压电平指示154R被断言。如果最小充电时间指示符被撤销并且第一升压电平指示154R被断言，则逻辑电路148R构造第二状态机以转变为第一升压输出模式200R。否则，逻辑电路148R防止第二状态机转变为第一升压输出模式200R直到最小时间指示符被撤销为止。一旦最小充电时间指示符被撤销并且第一升压电平指示154R被断言，则逻辑电路148R构造第二状态机以转变为第一升压输出模式200R，复位升压时间计数器186的计数器输出，并且使得升压时间计数器186能够开始累加。否则，第二状态机保持在串联输出模式198R。

在第一升压输出模式200R中，逻辑电路148R构造串联开关控制输出162使得串联开关70处于打开状态（不导通）。逻辑电路148R还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148R构造电荷泵模式控制信号60来指示多级电荷泵电路56处于第一升压操作模式以在电荷泵输出64提供1.5xV_BAT。结果，图3R的开关电压输出26构造为提供大体等于1.5xV_BAT的切换电压V_SW。响应于第一升压电平指示154R的撤销，其指示并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}小于第一升压电平阈值128，逻辑电路148R构造第二状态机以转变为串联输出模式198R。如果升压时间计数器186的计数输出超过最大升压时间参数，则逻辑电路148R断言最小充电时间指示符。响应于最小充电时间指示符被断言，逻辑电路148R设定升压锁定计数器184的计数值并且使得升压锁定计数器184能够开始倒数。然而，响应于第二升压电平指示156R的断言，其指示并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}大于或等于第二升压电平阈值130，逻辑电路148R构造第二状态机以转变为第二升压输出模式202R。否则，第二状态机保持在第一升压输出模式200R。

在第二升压输出模式202R中，逻辑电路148R构造串联开关控制输出162使得串联开关70处于打开状态（不导通）。逻辑电路148R还构造分路开关控制输出164使得分路开关72处于打开状态（不导通）。另外，逻辑电路148A构造电荷泵模式控制信号60来指示多级电荷泵电路56处于第二升压操作模式以在电荷泵输出64提供2xV_BAT。结果，图3R的开关电压输出26构造为提供大体等于2xV_BAT的切换电压V_SW。

响应于第一升压电平指示154R的撤销，其指示并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}小于第一升压电平阈值128，逻辑电路148R构造第二状态机以转变为串联输出模式198R。如果升压时间计数器186的计数输出超过最大升压时间参数，则逻辑电路148R断言最小充电时间指示符。响应于最小充电时间指示符被断言，逻辑电路148R设定升压锁定计数器184的计数值并且使得升压锁定计数器184能够开始倒数。否则，第二状态机保持在第二升压输出模式202R。

相应地，当第二状态机在分路输出模式196R与串联输出模式198R之间转变时反馈延迟补偿信号854I_{FEEDBACK_TC}仅影响与逻辑电路148R相关联的第二状态机的操作。

结果，从分路输出模式196R转变为串联输出模式198R可受反馈延迟补偿信号854I_{FEEDBACK_TC}的影响。否则，串联输出模式198R与第一升压输出模式200R之间的转变和第一升压输出模式200R与第二升压输出模式202R之间的转变不受反馈延迟补偿信号854I_{FEEDBACK_TC}的影响。

图38B描绘了构造为将反馈延迟对伪包络线跟随器功率管理系统10QB的功率转换效率的负面影响最小化的伪包络线跟随器功率管理系统10QB的另一实施例。图38B所描绘的伪包络线跟随器功率管理系统10QB的实施例在形式和功能上类似于图38A所描绘的伪包络线跟随器功率管理系统10QA，除了多级电荷泵降压转换器12Q被降压转换器13M替代为止之外。降压转换器13M在形式和功能上类似于分别在图18C-D、图13、图17A、图23B以及图23D中所描绘的降压转换器13A、13G、13K、13L的前述实施例，除了降压转换器13M构造为接收来自反馈延迟补偿电路852的反馈延迟补偿信号854I_{FEEDBACK_TC}之外。如图38B所描绘的，切换器控制电路259构造为接收并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}、并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}以及反馈延迟补偿信号854I_{FEEDBACK_TC}。

图38B所描绘的伪包络线跟随器功率管理系统10QB中的并联放大器电路14Q的运行类似于并联放大器电路14Q在图38B所描绘的伪包络线跟随器功率管理系统10QB中表现的方式。这样，并联放大器电路14Q充当控制功率放大器供给输出28的功率放大器供给电压V_CC的主板同时控制降压转换器13M。并联放大器电路14Q通过发源和吸收穿过耦合电路18的电流基于所接收到的V_RAMP信号调节功率放大器供给电压V_CC以补偿由于在降压转换器13M的开关电压输出26提供的切换电压V_SW的变化而到导致的从功率电感器16提供的功率电感器电流I_{SW_OUT}的过于产生或不足产生。并联放大器电路14Q基于作为反馈信号被提供到降压转换器13M来支配降压转换器13M的操作的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}和阈值偏移电流42I_{THRESHOLD_OFFSET}控制在开关电压输出26提供的切换电压V_SW的变化。如先前关于图38A所描绘的伪包络线跟随器功率管理系统10QA所讨论的，借助于实例，并且非限制性地，通过来自并联放大器感测电路36的成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}形成图38B所描绘的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}。这样，如上所讨论的，在伪包络线跟随器功率管理系统10QB的其他实施例中，并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}也可包括来自成比例的高频波纹补偿电流估计值418I_{COR_SENSE}和/或成比例开环辅助电路输出电流估计值I_{ASSIST_EST}的贡献。相应地，尽管图38A描绘了被提供到多级电荷泵降压转换器12Q的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}仅包括成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}，但这仅是实例而非限制性的。如先前所讨论的，伪包络线跟随器功率管理系统10QB的并联放大器电路14Q的其他实施例可包括图2A所描绘的开环辅助电路39的实施例和/或图23B所描绘的开环波纹补偿辅助电路414的实施例。这样，在伪包络线跟随器功率管理系统10QB的某些实施例中，并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}可进一步包括成比例的高频波纹补偿电流估计值418I_{COR_SENSE}和/或成比例开环辅助电路输出电流估计值I_{ASSIST_SENSE}。

在伪包络线跟随器功率管理系统10QB的某些实施例中，反馈延迟补偿电路852可被并入降压转换器13M。然而，为了简单描述起见，并且非限制性地，图38B所描绘的反馈延迟补偿电路852示出为与降压转换器13M分离。

类似于图38A所描绘的多级电荷泵降压转换器12Q的切换器控制电路52的操作，切换器控制电路259可构造为用于升高或降低由切换器控制电路259使用的有效阈值从而控制降压转换器13M的操作模式之间的变化，其中每种操作模式对应于在开关电压输出26提供到功率电感器16的切换电压V_SW的特定电压电平。

上述图39A所描绘的反馈延迟补偿电路852的实施例和图39B所描绘的反馈延迟补偿电路852A的实施例的操作可应用于降压转换器13M的各种实施例，其构造为使用由反馈延迟补偿电路852产生的反馈延迟补偿信号854I_{FEEDBACK_TC}。为了简便起见，并且非限制性地，将在理解图38B所描绘的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}大体等于成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的情况下完成构造为使用反馈延迟补偿信号854I_{FEEDBACK_TC}的降压转换器13M的实施例的讨论。

如图38B所描绘的，降压转换器13M的某些实施例可构造为以类似于图18C所描绘的降压转换器13A的方式与FLL电路54协作。降压转换器13M的切换器控制电路259的一个实例实施例是图3M所描绘的切换器控制电路52M，其构造为与FLL电路54协作。图3M所描绘的切换器控制电路52M在形式和功能上类似于图3E所描绘的切换器控制电路52E的实施例，除了图3M所描绘的切换器控制电路52M构造为接收反馈延迟补偿信号854I_{FEEDBACK_TC}之外。不同于图3E所描绘的切换器控制电路52E，切换器控制电路52M包括加法电路136A，其构造为接收来自乘法器电路134的成比例的并联放大器输出电流估计值138、阈值偏移电流42I_{THRESHOLD_OFFSET}以及反馈延迟补偿信号854I_{FEEDBACK_TC}。加法电路136A从成比例的并联放大器输出电流估计值138与反馈延迟补偿信号854I_{FEEDBACK_TC}的总和中减去阈值偏移电流42I_{THRESHOLD_OFFSET}，以形成由阈值检测器和控制电路132E接收的补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}。补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}可被用作对图4E所描绘的第一比较器140和第二比较器142的复合反馈信号。图4E所描绘的阈值检测器和控制电路132E包括分别耦合至第一比较器140和第二比较器142的正极端子的分路电平阈值124和串联电平阈值126。第一比较器140和第二比较器142的负极端子构造为接收补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}。

在操作上，阈值检测器和控制电路132E的运行大体同于先前相对于图18C所描绘的降压转换器13A而描述的。然而，可通过反馈延迟补偿信号854I_{FEEDBACK_TC}升高或降低分路电平阈值124、串联电平阈值126相对于补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的有效电平。例如，在V_RAMP信号的导数的斜率为正的情况下，反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值为正，这将趋向于升高补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的幅值。由于反馈延迟补偿信号854I_{FEEDBACK_TC}将趋向于增加补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的幅值，因此引起分路电平指示150A和串联电平指示152A从被撤销转变为被断言所需的成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值的相对幅值减小。换句话说，当V_RAMP信号的斜率为正时，反馈延迟补偿信号854I_{FEEDBACK_TC}降低第一比较器140和第二比较器142的每一个从数字逻辑低状态转变为数字逻辑高状态的成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值。结果，与不存在反馈延迟补偿信号854I_{FEEDBACK_TC}相比，图3M所描绘的切换器控制电路52M趋向于较快增加切换电压V_SW。选择性地，当V_RAMP信号正减小使得V_RAMP信号的导数的斜率为负时，反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值为负，这将趋向于降低补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的幅值。由于反馈延迟补偿信号854I_{FEEDBACK_TC}将趋向于降低补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的幅值，因此引起分路电平指示150A和串联电平指示152A从被断言转变为被撤销所需的成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值减小。结果，当V_RAMP信号的导数的斜率为负时，与不存在反馈延迟补偿信号854I_{FEEDBACK_TC}相比，反馈延迟补偿信号854I_{FEEDBACK_TC}趋向于引起图3M所描绘的切换器控制电路52M较快减小切换电压V_SW。

作为实例，与图4E所描绘的逻辑电路148E相关联的图5E所描绘的第一状态机相对于成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值的行为将根据反馈延迟补偿信号854的数值而改变。作为第一实例，当反馈延迟补偿信号854I_{FEEDBACK_TC}升高补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}时，第一状态机趋向于转移为在开关电压输出26提供较高切换电压V_SW的操作模式。结果，例如，当图5E所描绘的第一状态机处于分路输出模式188E时，第一状态机在成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}处于较低幅值时趋向于转变为串联输出模式190E。这有效地引起第一状态机及时推进响应于V_RAMP信号而从分路输出模式188E转变为串联输出模式190E。第一状态机从分路输出模式188E向串联输出模式190E的较早转变是由于反馈延迟补偿信号854I_{FEEDBACK_TC}通过增加补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的幅值而降低串联电平阈值126的有效阈值电平。结果，反馈延迟补偿信号854I_{FEEDBACK_TC}通过降低串联电平阈值126的有效阈值电平来补偿与成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的产生相关联的反馈延迟。

然而，作为第二实例，当V_RAMP信号的导数的斜率为负时，反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值将降低补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}的幅值。结果，第一状态机趋向于转移为在开关电压输出26提供较低切换电压V_SW的操作模式。例如，当图5E所描绘的第一状态机处于串联输出模式190E时，由于反馈延迟补偿信号854I_{FEEDBACK_TC}正降低补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}，因此第一状态机趋向于相对于成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}更容易地转变为分路输出模式188E。这有效地引起第一状态机及时推进从串联输出模式190E转变为分路输出模式188E。

作为与FLL电路54协作的图38B所描绘的降压转换器13M的另一选择性实施例，降压转换器13M可包括类似于图3N所描绘的切换器控制电路52N的切换器控制电路259。图3N所描绘的切换器控制电路52N在形式和功能上类似于图3F所描绘的切换器控制电路52F。然而，不同于图3F所描绘的切换器控制电路52F，图3N所描绘的切换器控制电路52N包括构造为接收反馈延迟补偿信号854I_{FEEDBACK_TC}的阈值和控制电路132N。如图4N所描绘的，阈值和控制电路132N包括逻辑电路148F并且在形式和功能上类似于图4F所描绘的阈值和控制电路132F，除了阈值和控制电路132N包括加法电路136A之外，该加法电路136A构造为接收由图38B所描绘的并联放大器电路14Q产生的并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}、阈值偏移电流42I_{THRESHOLD_OFFSET},以及反馈延迟补偿信号854I_{FEEDBACK_TC}。加法电路136A从并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}与反馈延迟补偿信号854I_{FEEDBACK_TC}的总和中减去阈值偏移电流42I_{THRESHOLD_OFFSET}，以产生可被用作对图4N所描绘的第一比较器140和第二比较器142的复合反馈信号的补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'。类似于图4F所描绘的阈值和控制电路132F的操作，图4N所描绘的阈值和控制电路132N构造为将补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'提供到图4N所描绘的第一比较器140和第二比较器142的负极端子。

类似于图4M所描绘的阈值检测器和控制电路132M的操作，阈值检测器和控制电路132N构造为使得反馈延迟补偿信号854I_{FEEDBACK_TC}可以根据V_RAMP信号的导数的斜率来升高或降低补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'。结果，类似于与逻辑电路148E相关联的图5E所描绘的第一状态机的行为，与逻辑电路148F相关联的图5F所描绘的第一状态机相对于成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值的行为将根据用于产生反馈延迟补偿信号854I_{FEEDBACK_TC}的V_RAMP信号的斜率而改变。

作为第一实例，对于V_RAMP信号的斜率为正的情况，反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值将为正，其将增加补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'的幅值。结果，图5F所描绘的第一状态机将具有转移为或停留在串联输出模式190F的较大趋势。然而，对于V_RAMP信号的斜率为负的情况，反馈延迟补偿信号854I_{FEEDBACK_TC}为负，其将减小补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'的幅值。结果，图5F所描绘的第一状态机将具有转移为或停留在分路输出模式188F的较大趋势。

例如，在V_RAMP信号的幅值正增加的情况下，V_RAMP信号的导数的斜率为正。反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值为正，其增加补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'的幅值。由于反馈延迟补偿信号854I_{FEEDBACK_TC}将趋向于增加补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'的幅值，因此反馈延迟补偿信号854I_{FEEDBACK_TC}有效地降低分路电平指示150B和串联电平指示152B相对于成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值从被撤销转变为被断言的有效阈值点。这样，当并联放大器输出电流I_{PARA_AMP}处于较低幅值时，其减小由并联放大器35发源和吸收的平均电流，降压转换器13M将趋向于对V_RAMP信号的变化做出响应。

尽管图38B将降压转换器13M描绘为具有FLL电路54，但降压转换器13M的某些实施例可不包括FLL电路54或FLL电路54可被停用。在这种情况下，降压转换器13M的切换器控制电路259可构造为类似于图3P所描绘的切换器控制电路52P。图3P所描绘的切换器控制电路52P在形式和功能上类似于图3G所描绘的切换器控制电路52G，除了切换器控制电路52P包括构造为接收反馈延迟补偿信号854I_{FEEDBACK_TC}的阈值检测器和控制电路132P之外。如图4P所描绘的，阈值检测器和控制电路132P在形式和功能上类似于图3G所描绘的阈值检测器和控制电路132G，除了阈值检测器和控制电路132P包括加法电路136A之外，其中加法电路136A构造为接收并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}、阈值偏移电流42I_{THRESHOLD_OFFSET}以及反馈延迟补偿信号854I_{FEEDBACK_TC}。加法电路136A从并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}与反馈延迟补偿信号854I_{FEEDBACK_TC}的总和中减去阈值偏移电流42，以产生可被用作对图4P所描绘的第一比较器140和第二比较器142的复合反馈信号的补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'。

如图4P所描绘的，阈值检测器和控制电路132P构造为使得反馈延迟补偿信号854I_{FEEDBACK_TC}可以根据V_RAMP信号的导数的斜率来升高或降低补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'。结果，图5G所描绘的逻辑电路148G的第一状态机相对于成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值的行为将根据用于产生反馈延迟补偿信号854的V_RAMP信号的斜率而改变。

作为第一实例，继续参考图4P来参考图5G，对于V_RAMP信号的斜率为正的情况，反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值将为正，其将趋向于增加补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'的幅值。结果，图5G所描绘的第一状态机将具有转移为或停留在串联输出模式190G的较大趋势。然而，对于V_RAMP信号的斜率为负的情况，反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值为负，其将趋向于减小补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'的幅值。结果，图5G所描绘的第一状态机将具有转移为或停留在分路输出模式188G的较大趋势。

例如，在V_RAMP信号的导数的斜率为正的情况下，V_RAMP信号的幅值正增加。反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值为正，其趋向于增加补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'的幅值。由于反馈延迟补偿信号854I_{FEEDBACK_TC}将趋向于增加补偿的并联放大器电路输出电流估计值I_{PAWA_COMP}'的幅值，因此反馈延迟补偿信号854I_{FEEDBACK_TC}有效地降低分路电平指示150C和串联电平指示152C相对于成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值从被撤销转变为被断言的有效阈值点。这样，当并联放大器输出电流I_{PARA_AMP}处于较低幅值时，其减小由并联放大器35发源和吸收的平均电流，具有图3P所描绘的开关控制电路52P的降压转换器13M将趋向于对V_RAMP信号的变化做出响应。

尽管图38B将降压转换器13M描绘为具有V_OFFSET环电路41，但降压转换器13M的某些实施例可不包括V_OFFSET环电路41。例如，在耦合电路18是导线的情况下，跨越耦合电路18两端产生的偏移电压V_OFFSET近似为零。借助于实例，并且非限制性地，对于降压转换器13M不包括V_OFFSET环电路41的实施例，降压转换器13M可包括与图3Q所描绘的切换器控制电路52Q相类似的切换器控制电路259。图3Q所描绘的切换器控制电路52Q在形式和功能上类似于图3H所描绘的切换器控制电路52H。然而，不同于图3H所描绘的切换器控制电路52H，切换器控制电路52Q包括构造为接收反馈延迟补偿信号854I_{FEEDBACK_TC}的阈值和控制电路132Q。

图4Q描绘了在形式和功能上类似于图4H所描绘的阈值和控制电路132H的实施例的阈值和控制电路132Q的实施例。然而，不同于图4H所描绘的阈值和控制电路132H，阈值和控制电路132Q包括加法器电路136B，其构造为接收反馈延迟补偿信号854I_{FEEDBACK_TC}和并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}。加法器电路136B将反馈延迟补偿信号854I_{FEEDBACK_TC}与并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}相加而产生反馈补偿并联放大器电路估计值866I_{PAWA_FB}，其可被用作对图4Q所描绘的第一比较器140和第二比较器142的复合反馈信号。反馈补偿并联放大器电路估计值866I_{PAWA_FB}耦合至一比较器140和第二比较器142的负极端子。类似于图4H所描绘的阈值和控制电路132H，图4Q所描绘的阈值和控制电路132Q包括逻辑电路148H。

逻辑电路148H的第一状态机的操作通过添加反馈延迟补偿信号854I_{FEEDBACK_TC}而形成反馈补偿并联放大器电路估计值866I_{PAWA_FB}被改变。例如，不同于逻辑电路148H的图5H所描绘的第一状态机的操作，在阈值和控制电路132Q中使用的逻辑电路148H的第一状态机的状态之间的转变取决于反馈补偿并联放大器电路估计值866I_{PAWA_FB}而不是并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}。

作为实例，在图5Q中描绘了图4Q所描绘的阈值和控制电路132Q的逻辑电路148H的第一状态机的操作。如图5Q所描绘的，分路输出模式188Q与串联输出模式190Q之间的转变取决于反馈补偿并联放大器电路估计值866I_{PAWA_FB}。例如，当反馈补偿并联放大器电路估计值866I_{PAWA_FB}大于或等于串联电平阈值126时，逻辑电路148H将第一状态机从分路输出模式188Q转变为串联输出模式190Q。类似地，当反馈补偿并联放大器电路估计值866I_{PAWA_FB}小于分路电平阈值124时，逻辑电路148H将第一状态机从串联输出模式190Q转变为分路输出模式188Q。否则，分路输出模式188Q和串联输出模式190Q的形式和功能大体同于图5H所描绘的逻辑电路148H的第一状态机的分路输出模式188H和串联输出模式190H。

这样，当V_RAMP信号的导数的斜率为正时，反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值为正，其将趋向于增加反馈补偿并联放大器电路估计值866I_{PAWA_FB}的幅值。结果，分路电平指示150D、串联电平指示152D从被撤销转变为被断言的有效阈值电平相对于成比例的并联放大器输出电流估计值,I_{PARA_AMP_SENSE}的幅值降低。相应地，当V_RAMP信号的导数的斜率为正时，与反馈延迟补偿信号854I_{FEEDBACK_TC}不被加到并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}以形成反馈补偿并联放大器电路估计值866I_{PAWA_FB}相比，切换器控制电路52Q将趋向于较快增加切换电压V_SW。类似地，当V_RAMP信号的导数的斜率为负时，反馈延迟补偿信号854I_{FEEDBACK_TC}的幅值为负，其将趋向于减小反馈补偿并联放大器电路估计值866I_{PAWA_FB}相对于成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的幅值。结果，如图5Q所描绘的，当因为反馈延迟补偿信号854I_{FEEDBACK_TC}提供针对功率放大器供给电压V_CC的目标电压电平到降压转换器13M的方向的早期指示而使并联放大器电路输出电流估计值40I_{PAWA_OUT_EST}的幅值较低时，在阈值和控制电路132Q中所用的逻辑电路148H的第一状态机将趋向于转移为在开关电压输出26提供较低切换电压V_SW的操作模式。这样，如上所述，图38A所描绘的多级电荷泵降压转换器12M的实例实施例和图38B所描绘的降压转换器13M的实例实施例，反馈延迟补偿信号854I_{FEEDBACK_TC}通过提供针对功率放大器供给电压V_CC的目标电压电平基于V_RAMP信号的导数的斜率正移动的方向的早期指示来补偿与成比例的并联放大器输出电流估计值I_{PARA_AMP_SENSE}的产生相关联的反馈延迟。

在伪包络线跟随器功率管理系统10QA和伪包络线跟随器功率管理系统10QB的某些选择性实施例（未描绘）中，切换器控制器电路52可构造为基于反馈延迟补偿信号854I_{FEEDBACK_TC}改变分路电平阈值124、串联电平阈值126、第一升压电平阈值128以及第二升压电平阈值130。结果，第一比较器140、第二比较器142、第三比较器144以及第四比较器146在被断言状态与被撤销状态之间改变的阈值电平通过反馈延迟补偿信号854I_{FEEDBACK_TC}来修正，以便补偿反馈延迟。

本领域技术人员将意识到对本公开的实施例的改进和变型。所有这些改进和变型被视为处于此处所公开的内容及后附权利要求的范围内。

Claims (15)

1.一种具有高频波纹补偿的伪包络线跟随器功率管理系统，包括：

开关模式电源转换器，其构造为：

产生开关电压输出；以及

产生估计的开关电压输出，其提供所述开关电压输出的将来电压电平的早期指示；

开环波纹补偿辅助电路，其构造为：

接收所述估计的开关电压输出和V_RAMP信号；

基于所述估计的开关电压输出和所述V_RAMP信号产生高频波纹补偿电流；以及

对功率放大器供给输出施加所述高频波纹补偿电流以降低所述功率放大器供给输出的高频波纹电流。

2.根据权利要求1所述的具有高频波纹补偿的伪包络线跟随器功率管理系统，其中，以位于大体靠近通信网络中的操作波段的收发双向偏移量的频带产生所述高频波纹补偿电流。

3.根据权利要求2所述的具有高频波纹补偿的伪包络线跟随器功率管理系统，其中，所述开关模式电源转换器包括可编程延迟电路，其构造为将所述估计的开关电压输出的产生延迟可编程延迟周期。

4.根据权利要求3所述的具有高频波纹补偿的伪包络线跟随器功率管理系统，其中，所述可编程延迟周期构造为在时间上对准所述估计的开关电压输出与所述V_RAMP信号以将所述功率放大器供给输出的波纹排斥响应中的切口定位为靠近所述操作波段的收发双向偏移量。

5.根据权利要求1所述的具有高频波纹补偿的伪包络线跟随器功率管理系统，其中，所述开环高频波纹补偿辅助电路进一步构造为基于所述高频波纹补偿电流产生成比例的高频波纹补偿电流估计值。

6.根据权利要求5所述的具有高频波纹补偿的伪包络线跟随器功率管理系统，其中，所述开关模式电源转换器进一步构造接收并联放大器电路输出电流估计值，其中所述并联放大器电路输出电流估计值基于成比例的高频波纹补偿电流估计值。

7.根据权利要求6所述的具有高频波纹补偿的伪包络线跟随器功率管理系统，其中，所述开关模式电源转换器进一步构造为基于并联放大器电路输出电流估计值调整开关电压输出。

8.根据权利要求6所述的具有高频波纹补偿的伪包络线跟随器功率管理系统，其中，所述并联放大器电路输出电流估计值还基于成比例的并联放大器输出电流估计值。

9.根据权利要求1所述的具有高频波纹补偿的伪包络线跟随器功率管理系统，还包括并联放大器，其构造为：

接收V_RAMP信号；

接收来自所述功率放大器供给输出的功率放大器供给电压；

基于所述V_RAMP信号与所述功率放大器供给电压之间的差值产生并联放大器输出电流；以及

对所述功率放大器供给输出施加所述并联放大器输出电流。

10.根据权利要求9所述的具有高频波纹补偿的伪包络线跟随器功率管理系统，其中，所述并联放大器进一步构造为基于所述并联放大器输出电流产生成比例的并联放大器输出电流估计值。

11.根据权利要求1所述的具有高频波纹补偿的伪包络线跟随器功率管理系统，其中，所述开环波纹补偿辅助电路包括：

滤波网络，耦合到运算放大器并且构造为接收所述估计的开关电压输出；

运算放大器，其构造为接收所述V_RAMP信号并且基于所述V_RAMP信号和所述估计的开关电压输出产生所述高频波纹补偿电流。

12.根据权利要求11所述的具有高频波纹补偿的伪包络线跟随器功率管理系统，其中，所述运算放大器进一步构造成基于所述V_RAMP信号和所述估计的开关电压输出提供成比例的高频波纹补偿电流估计值。

13.根据权利要求1所述的具有高频波纹补偿的伪包络线跟随器功率管理系统，其中，所述开关模式电源转换器构造为作为降压转换器来操作。

14.根据权利要求1所述的具有高频波纹补偿的伪包络线跟随器功率管理系统，其中，所述开关模式电源转换器构造为作为多级电荷泵降压转换器来操作。

15.一种用于降低功率放大器供给输出的高频波纹电流的方法，包括：

产生开关电压输出；

产生估计的开关电压输出，其中所述估计的开关电压输出提供所述开关电压输出的将来电压电平的早期指示；

接收所述估计的开关电压输出和V_RAMP信号；

基于所述估计的开关电压输出和所述V_RAMP信号产生高频波纹补偿电流；以及

对所述功率放大器供给输出施加所述高频波纹补偿电流以降低所述功率放大器供给输出的高频波纹电流。