CN109818588B - 一种射频功率放大器模组 - Google Patents

Abstract

本申请公开了一种射频功率放大器模组，包括功率放大器、射频开关和控制器。其中，射频开关进一步包括射频核。射频核用来在不同频段的放大通道之间切换，还用来在发射通道和接收通道之间切换；射频核还利用第二负电压对断开的通道进行负压偏置。控制器进一步包括电荷泵和缓冲级电路；电荷泵用来产生第一负电压；缓冲级电路用来将第一负电压抬高为第二负电压。本申请将电荷泵改为集成到控制器中。由于射频开关与控制器通常是采用不同工艺在不同衬底材料上制造，因此避免了电荷泵的时钟信号对射频开关的性能造成不利影响。本申请还在电荷泵后新增缓冲级电路，这提供一定的电源抑制比对电荷泵输出的负电压上的纹波进行抑制。

Description

一种射频功率放大器模组

技术领域

本申请涉及一种包含功率放大器、射频开关和控制器在内的射频功率放大器模组。

背景技术

在移动终端中，射频功率放大器（RF power amplifier，缩写为RF PA）被用来将待发射的射频信号进行功率放大，然后馈送到天线上向外发射。随着移动通信技术的发展，一台移动终端需要兼容的通讯制式和频段日益增多。为了降低移动终端的成本和体积，射频功率放大器被设计为尽可能涵盖多个频段，这又引入了射频开关（RF Switch）和控制器（controller)。

请参阅图1，这是一种现有的射频功率放大器模组（PA Module)。所述射频功率放大器模组包括功率放大器10、射频开关20和控制器30。所述功率放大器10包含一路或多路放大通道，分别用来对一个或多个频段的射频信号进行功率放大。所述射频开关20进一步包括射频核（RF Core）21和电荷泵（charge pump）22。所述射频核21用来在不同频段的放大通道之间切换，还用来在发射（Tx）通道和接收（Rx）通道之间切换。所述电荷泵22用来产生负电压（negative voltage）。所述射频核21还利用电荷泵22输出的负电压对断开的通道进行负压偏置，以提高不同通道的隔离度以及优化谐波性能。所述控制器30进一步包括数字电路31和偏置电路32。所述控制器30用来控制功率放大器10和射频开关20。所述数字电路31负责和移动终端的系统芯片通信，接收系统芯片的控制命令。所述偏置电路32用来为功率放大器10提供偏置电压和/或偏置电流。

为了实现性能和成本的最优组合，射频功率放大器模组的各个组成单元通常采用不同工艺。功率放大器10通常采用射频性能有优势的工艺，如砷化镓（GaAs）、氮化镓（GaN）、射频CMOS工艺等。射频开关20通常采用插损小、隔离度好的工艺，如SOI（Silicon OnInsulator，绝缘体上硅）、pHEMT（Pseudomorphic High Electron Mobility Transistor，假晶高电子迁移率晶体管）工艺等。控制器30通常采用成本低、便于实现数字电路的工艺，如标准CMOS工艺等。

上述现有的功率放大器模组中，电荷泵22集成在射频开关20中，与射频开关20的其余部分采用相同工艺在相同衬底材料上制造。电荷泵22是通过时钟信号控制电容的充放电来产生负压的，这种工作特性一方面使得电荷泵22的时钟信号会通过衬底耦合到射频开关20的射频核21，另一方面使得电荷泵22所产生的负电压不可避免的会出现纹波(ripple）。电荷泵22的时钟信号和输出的负电压上的纹波会在某些频率点上产生尖峰(spur)，影响射频开关20的射频性能，如接收灵敏度(receive sensitivity)、接收频段噪声(receive band noise)等。

为了改善电荷泵22的时钟信号对射频开关20的性能影响，一种解决方案是降低电荷泵22的时钟信号频率，使电荷泵22的时钟信号频率尽量低于待发射的射频信号的频段。这种解决方案的缺点是：如果降低电荷泵22的时钟信号频率，为了使电荷泵22输出的负电压达到相同的驱动能力，就需要加大电荷泵22使用的电容，这将增大射频开关20的面积。另一种解决方案是增加电荷泵22和射频核21之间的距离。这种解决方案的缺点是：如果增加电荷泵22和射频核21之间的距离，也将增大射频开关20的面积。

为了改善电荷泵22输出的负电压上的纹波对射频开关20的性能影响，一种解决方案是提高电荷泵22的时钟信号频率。这种解决方案的缺点是：如果提高电荷泵22的时钟信号频率，那么电荷泵22的时钟信号对射频开关20的干扰将加大。另一种解决方案是增大电荷泵22使用的电容。这种解决方案的缺点是：如果加大电荷泵22使用的电容，将增大射频开关20的面积。

因此，如何在尽量减小面积的前提下改善电荷泵的时钟信号以及输出的负电压上的纹波对射频开关的性能影响，成为业内的一个技术难题。

发明内容

本申请所要解决的技术问题是提供一种射频功率放大器模组，在整体面积基本不增加的前提下，减少或改善电荷泵对射频开关的性能影响。

为解决上述技术问题，本申请提供的射频功率放大器模组包括功率放大器、射频开关和控制器。其中，射频开关进一步包括射频核。射频核用来在不同频段的放大通道之间切换，还用来在发射通道和接收通道之间切换；射频核还利用第二负电压对断开的通道进行负压偏置。控制器进一步包括电荷泵和缓冲级电路；电荷泵用来产生第一负电压；缓冲级电路用来将第一负电压抬高为第二负电压。电荷泵由原本设计在射频开关中改为设计到控制器中，可减少或避免电荷泵的时钟信号对射频开关的性能造成不利影响。新增的缓冲级电路不仅增大了电荷泵输出的负电压信号的驱动能力，还提供一定的电源抑制比对电荷泵输出的负电压上的纹波进行抑制。

进一步地，所述射频开关还包括逻辑电路和电平转换电路。逻辑电路用来产生射频核的控制信号。电平转换电路用来将逻辑电路输出的控制信号进行电平转换以满足射频核的控制信号所需要的电平。这为射频开关提供了一种较完整的实现方式。

进一步地，所述控制器还包括数字电路和偏置电路；数字电路负责和移动终端的系统芯片通信，接收系统芯片的控制命令；偏置电路用来为功率放大器提供偏置电压和/或偏置电流。这为控制器提供了一种较完整的实现方式。

进一步地，所述射频开关采用绝缘体上硅、高电子迁移率晶体管工艺制造。这是为了增强射频开关的性能、同时降低制造成本而优选采用的制造工艺。

进一步地，所述控制器采用标准CMOS工艺制造。这是为了增强控制器的性能、同时降低制造成本而优选采用的制造工艺。

进一步地，电荷泵产生的第一负电压作为缓冲级电路的负电源，缓冲级电路以地作为正电源。因此缓冲级电路根据参考电压而输出的第二负电压高于第一负电压，第二负电压的绝对值小于第一负电压的绝对值。

优选地，所述缓冲级电路进一步包括低压差稳压器；低压差稳压器以地作为正电源，以第一负电压作为负电源，通过内部的负反馈环路将输入的参考电压转换为第二负电压输出；第一负电压低于第二负电压，第二负电压就是射频开关所需的负压偏置；在低压差稳压器的输出端还通过一个滤波电容接地。这是缓冲级电路的第一种实现方式。

优选地，所述缓冲级电路进一步包括单位增益放大器；单位增益放大器以地作为正电源，以第一负电压作为负电源；单位增益放大器的正相输入端接收参考电压，反相输入端与输出端相连形成负反馈形态，输出端输出第二负电压；第一负电压低于第二负电压，第二负电压就是射频开关所需的负压偏置；在单位增益放大器的输出端还通过一个滤波电容接地。这是缓冲级电路的第二种实现方式。

优选地，所述缓冲级电路进一步包括比例放大器；比例放大器以地作为正电源，以第一负电压作为负电源；该第一负电压还通过电阻一连接到比例放大器的反相输入端；比例放大器的正相输入端接收参考电压，反相输入端通过电阻二与输出端相连形成负反馈形态，输出端输出第二负电压；第一负电压低于第二负电压，第二负电压就是射频开关所需的负压偏置；在比例放大器的输出端还通过一个滤波电容接地。这是缓冲级电路的第三种实现方式。

进一步地，负反馈环路的单位增益带宽、负反馈环路的增益、滤波电容的大小共同决定了缓冲级电路的纹波抑制效果。通过选择或调节以上一个或多个参数，就能对缓冲级电路的纹波抑制能力进行调整。

与现有的射频功率放大器模组相比，本申请提供的射频功率放大器模组将电荷泵改为集成到控制器中。由于射频开关与控制器通常是采用不同工艺在不同衬底材料上制造，因此避免了电荷泵的时钟信号通过衬底耦合到射频开关上对射频开关的性能造成不利影响。此外，本申请提供的射频功率放大器模组在电荷泵后新增缓冲级电路，这一方面增大了电荷泵输出的负电压信号的驱动能力，另一方面通过缓冲级电路提供一定的电源抑制比对电荷泵输出的负电压上的纹波进行抑制。

附图说明

图1是一种现有的射频功率放大器模组的示意图。

图2是本申请的射频功率放大器模组的实施例一的示意图。

图3是本申请的射频功率放大器模组的实施例二的示意图。

图4是缓冲级电路的实施例一的电路示意图。

图5是缓冲级电路的实施例二的电路示意图。

图6是缓冲级电路的实施例三的电路示意图。

图中附图标记说明：10为功率放大器；20为射频开关；21为射频核；22为电荷泵；25为逻辑电路；26为电平转换电路；30为控制器；31为数字电路；32为偏置电路；35为电荷泵；36为缓冲级电路；Vdd为电源电压；Vref为参考电压；R为电阻；Cf为滤波电容。

具体实施方式

请参阅图2，这是本申请提供的射频功率放大器模组的实施例一。所述射频功率放大器模组包括功率放大器10、射频开关20和控制器30。

所述功率放大器10包含一路或多路放大通道，分别用来对一个或多个频段的射频信号进行功率放大。功率放大器10通常采用射频性能有优势的工艺，如砷化镓、氮化镓、射频CMOS工艺等。

所述射频开关20进一步包括射频核21。所述射频核21用来在不同频段的放大通道之间切换，还用来在发射通道和接收通道之间切换。所述射频核21还利用缓冲级36输出的负电压对断开的通道进行负压偏置，以提高不同通道的隔离度以及优化谐波性能。射频开关20通常采用插损小、隔离度好的工艺，如SOI、pHEMT工艺等。

所述控制器30进一步包括数字电路31、偏置电路32、电荷泵35和缓冲级（buffer）电路36。所述控制器30用来控制功率放大器10和射频开关20。所述数字电路31负责和移动终端的系统芯片通信，接收系统芯片的控制命令。所述偏置电路32用来为功率放大器10提供偏置电压和/或偏置电流。所述电荷泵35用来产生比射频核21所需的负压偏置更低的第一负电压。所述缓冲级电路36用来将第一负电压抬高为射频核21所需的负压偏置即第二负电压。缓冲级电路36一方面用来增大电荷泵35输出的第一负电压的信号驱动能力，另一方面用来抑制电荷泵35输出的第一负电压上的纹波。控制器30通常采用成本低、便于实现数字电路的工艺，如标准CMOS工艺等。

请参阅图3，这是本申请提供的射频功率放大器模组的实施例二。与实施例一相比，实施例二仅在射频开关20中增加了逻辑电路25和电平转换电路26。所述逻辑电路25用来根据数字电路31输出的控制指令产生射频核21的控制信号，以使射频核21在不同频段的放大通道之间切换以及在发射通道和接收通道之间切换。所述电平转换电路26以电源电压Vdd为正电源，以负的电源电压-Vdd为负电源，用来将逻辑电路25输出的控制信号进行电平转换以满足射频核21的控制信号所需要的电平。

由以上两个实施例可以发现，本申请提供的射频功率放大器模组与现有的射频功率放大器模组相比，具有如下技术改进。

其一，现有的电荷泵电路集成在射频开关中，本申请则将电荷泵电路改为集成到控制器中。一方面，射频开关通常采用SOI、pHEMT工艺制造，控制器通常采用标准CMOS工艺制造，标准CMOS工艺可提供更丰富的器件来实现电荷泵电路，并且标准CMOS工艺的制造成本明显较低。另一方面，由于射频开关与控制器通常是采用不同工艺在不同衬底材料上制造，因此避免了电荷泵的时钟信号通过衬底耦合到射频开关上。

其二，本申请可利用标准CMOS工艺中的高压器件设计电荷泵，产生比射频核21所需的负压偏置更低的负电压。在电荷泵电路后新增缓冲级电路，通过缓冲级电路提供射频核21所需的负压偏置。缓冲级电路主要有两方面的作用：一是增大电荷泵输出的负电压信号的驱动能力，减少或避免射频信号对该负电压的干扰。二是缓冲级的输出有一定的电源抑制比(power supply rejection ratio，PSRR，也称电源电压抑制比)，可以对电荷泵输出的负电压上的纹波进行抑制，从而为射频核21提供纹波更小的负压偏置。

本申请提供的射频功率放大器模组中，新增的缓冲级电路36可以有多种实现方式。

请参阅图4，这是缓冲级电路36的实施例一，采用低压差稳压器（Low-dropoutregulator，LDO，也称低压差线性稳压器）来实现。低压差稳压器以地作为正电源，以电荷泵35输出的第一负电压作为负电源。低压差稳压器通过内部的负反馈环路将输入的参考电压Vref转换为第二负电压输出。第一负电压低于第二负电压，第一负电压的绝对值高于第二负电压的绝对值，第二负电压就是射频开关所需的负压偏置。射频开关中的射频核21可利用该第二负电压偏置到断开的通道，以提高不同通道的隔离度以及优化谐波性能。在低压差稳压器的输出端还通过一个滤波电容Cf接地，该滤波电容Cf通过选取合适的大小可用来提高缓冲级电路36的电源抑制比，从而对第一负电压上的纹波起到抑制效果。

请参阅图5，这是缓冲级电路36的实施例二，采用单位增益放大器（unity gainamplifier）来实现。单位增益放大器以地作为正电源，以电荷泵35输出的第一负电压作为负电源。单位增益放大器的正相输入端接收参考电压Vref，单位增益放大器的反相输入端与输出端相连形成负反馈形态，单位增益放大器的输出端输出第二负电压。第一负电压低于第二负电压，第一负电压的绝对值高于第二负电压的绝对值，第二负电压就是射频开关所需的负压偏置。射频开关中的射频核21可利用该第二负电压偏置到断开的通道，以提高不同通道的隔离度以及优化谐波性能。在单位增益缓冲器的输出端还通过一个滤波电容Cf接地，该滤波电容Cf通过选取合适的大小可用来提高缓冲级电路36的电源电压抑制比，从而对第一负电压上的纹波起到抑制效果。

请参阅图6，这是缓冲级电路36的实施例三，采用比例放大器（proportionalamplifier）来实现。比例放大器以地作为正电源，以电荷泵35输出的第一负电压作为负电源。该第一负电压还通过电阻一R1连接到比例放大器的反相输入端。比例放大器的正相输入端接收参考电压Vref，比例放大器的反相输入端通过电阻二R2与输出端相连形成负反馈形态，比例放大器的输出端输出第二负电压。第一负电压低于第二负电压，第一负电压的绝对值高于第二负电压的绝对值，第二负电压就是射频开关所需的负压偏置。射频开关中的射频核21可利用该第二负电压偏置到断开的通道，以提高不同通道的隔离度以及优化谐波性能。在比例放大器的输出端还通过一个滤波电容Cf接地，该滤波电容Cf通过选取合适的大小可用来提高缓冲级电路36的电源电压抑制比，从而对第一负电压上的纹波起到抑制效果。

以上缓冲级电路36的三个实施例中，典型地，第一负电压例如为-3.0V，第二负电压例如为-2.5V。电荷泵35输出的第一负电压主要是为缓冲级电路36提供一个负电源。缓冲级电路36以地作为正电源，这样缓冲级电路36可以正常工作，并输出第二负电压给射频核21使用。

进一步地，可以通过优化低压差稳压器、单位增益放大器、比例放大器的电源电压抑制比来改善第一负电压上的纹波，使得第二负电压相较第一负电压具有更少的纹波。在图4、图5和图6所示的三个实施例中，缓冲级电路36对第一负电压上纹波的抑制能力可以用电源抑制比来衡量。电源抑制比又可以通过合理设计负反馈环路和/或滤波电容来优化。第一负电压上纹波的频率取决于电荷泵22的时钟信号的频率。如果该纹波的频率远低于负反馈环路（包括低压差稳压器、单位增益放大器、比例放大器）的单位增益带宽（unity-gainbandwidth，GBW），电源抑制比主要取决于负反馈环路的增益。如果该纹波的频率远高于负反馈环路的单位增益带宽，电源抑制比主要取决于滤波电容的大小。如果该纹波的频率在负反馈环路的单位增益带宽附近，电源抑制比的计算比较复杂，是由负反馈环路的增益和滤波电容的大小共同决定。为了更好的抑制纹波，需要合理设计滤波电容，优化负反馈环路的增益及单位增益带宽，以尽量提高在纹波频率处的电源抑制比。

以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种射频功率放大器模组，包括功率放大器、射频开关和控制器；其特征是，

所述射频开关进一步包括射频核；射频核用来在不同频段的放大通道之间切换，还用来在发射通道和接收通道之间切换；射频核还利用第二负电压对断开的通道进行负压偏置；

所述控制器进一步包括电荷泵和缓冲级电路；电荷泵用来产生第一负电压；缓冲级电路用来将第一负电压抬高为第二负电压。

2.根据权利要求1所述的射频功率放大器模组，其特征是，所述射频开关还包括逻辑电路和电平转换电路；逻辑电路用来产生射频核的控制信号；电平转换电路用来将逻辑电路输出的控制信号进行电平转换以满足射频核的控制信号所需要的电平。

3.根据权利要求1所述的射频功率放大器模组，其特征是，所述控制器还包括数字电路和偏置电路；数字电路负责和移动终端的系统芯片通信，接收系统芯片的控制命令；偏置电路用来为功率放大器提供偏置电压和/或偏置电流。

4.根据权利要求1至3中任一项所述的射频功率放大器模组，其特征是，所述射频开关采用绝缘体上硅、高电子迁移率晶体管工艺制造。

5.根据权利要求1至3中任一项所述的射频功率放大器模组，其特征是，所述控制器采用标准CMOS工艺制造。

6.根据权利要求1所述的射频功率放大器模组，其特征是，电荷泵产生的第一负电压作为缓冲级电路的负电源，缓冲级电路以地作为正电源。

7.根据权利要求6所述的射频功率放大器模组，其特征是，所述缓冲级电路进一步包括低压差稳压器；低压差稳压器以地作为正电源，以第一负电压作为负电源，通过内部的负反馈环路将输入的参考电压转换为第二负电压输出；第一负电压低于第二负电压，第二负电压就是射频开关所需的负压偏置；在低压差稳压器的输出端还通过一个滤波电容接地。

8.根据权利要求6所述的射频功率放大器模组，其特征是，所述缓冲级电路进一步包括单位增益放大器；单位增益放大器以地作为正电源，以第一负电压作为负电源；单位增益放大器的正相输入端接收参考电压，反相输入端与输出端相连形成负反馈形态，输出端输出第二负电压；第一负电压低于第二负电压，第二负电压就是射频开关所需的负压偏置；在单位增益放大器的输出端还通过一个滤波电容接地。

9.根据权利要求6所述的射频功率放大器模组，其特征是，所述缓冲级电路进一步包括比例放大器；比例放大器以地作为正电源，以第一负电压作为负电源；该第一负电压还通过电阻一连接到比例放大器的反相输入端；比例放大器的正相输入端接收参考电压，反相输入端通过电阻二与输出端相连形成负反馈形态，输出端输出第二负电压；第一负电压低于第二负电压，第二负电压就是射频开关所需的负压偏置；在比例放大器的输出端还通过一个滤波电容接地。

10.根据权利要求7、8、9中任一项所述的射频功率放大器模组，其特征是，负反馈环路的单位增益带宽、负反馈环路的增益、滤波电容的大小共同决定了缓冲级电路的纹波抑制效果。