CN103457588A

CN103457588A - Mos开关

Info

Publication number: CN103457588A
Application number: CN2013102145299A
Authority: CN
Inventors: C·科佐里诺
Original assignee: Fairchild Semiconductor Corp
Current assignee: Fairchild Semiconductor Corp
Priority date: 2012-05-31
Filing date: 2013-05-31
Publication date: 2013-12-18
Also published as: CN203368427U; US20130321063A1

Abstract

本申请公开了一种开关电路，包括：开关，其具有：被配置为将第一节点连接至第二节点的低阻态，以及被配置为使所述第一节点与所述第二节点隔离的高阻态；以及判优电路，被配置为接收电源电压以及输入信号，在输出端提供所述电源电压和所述输入信号二者中的较高电压，以及在所述输入信号的电压低于所述电源电压时，使所述输入信号与地隔离。

Description

MOS开关

技术领域

本申请大体涉及电子开关，更具体地，涉及金属氧化物场效应晶体管(MOSFET)开关以及判优电路(arbiter circuit)。

背景技术

模拟开关可被配置为将模拟信号连接至电路路径，或使模拟信号与电路路径隔离。相反地，数字开关可被配置为响应于所接收的输入，改变输出状态，但是不会将所接收的信号由输入端传送至输出端。

发明内容

除了其他方面以外，本申请还讨论了一种开关电路。该开关电路包括：开关，其具有被配置为将第一节点连接至第二节点的低阻态，以及被配置为使所述第一节点与所述第二节点隔离的高阻态；以及判优电路，被配置为接收电源电压以及输入信号，在输出端提供所述电源电压和所述输入信号二者中的较高电压，以及在所述输入信号的电压低于所述电源电压时，使所述输入信号与地隔离。

本申请还讨论了一种开关系统，包括：开关，其具有：低阻态，被配置为将第一节点处的输入信号连接至第二节点；以及，高阻态，被配置为使所述第一节点处的所述输入信号与所述第二节点隔离；以及，判优电路，被配置为在输入端接收电源电压以及所述输入信号，以及在输出端提供所述电源电压和所述输入信号二者中的较高电压；其中，所述判优电路被配置为在所述输入信号的电压低于所述电源电压时，使所述输入信号与地隔离。

本申请进一步讨论了一种开关方法，包括：利用处于低阻态的开关，选择性地将第一节点处的输入信号连接至第二节点，以及利用处于高阻态的所述开关，使所述第一节点处的所述输入信号与所述第二节点隔离；在判优电路处接收电源电压以及输入电压；在所述判优电路的输出端提供所述电源电压和所述输入信号二者中的较高电压；以及在所述输入信号的电压低于所述电源电压时，利用所述判优电路的所述输出端使所述输入信号与地隔离。

本部分旨在提供对本专利申请的主题的概述，而非提供本发明的排他性的或详尽的说明。本文包括了详细的描述，以提供关于本专利申请的进一步信息。

附图说明

在附图中(这些附图不一定是按照比例绘制的)，相同的数字能够描述不同视图中的相似部件。具有不同字母后缀的相同数字能够表示相似部件的不同示例。附图通过示例而非限制的方式概括地示例了本申请中讨论的各个实施例。

图1大体示出了包括开关的开关电路的示例；

图2大体示出了包括开关和判优电路的开关电路的示例；

图3大体示出了施加至图1和2中所示开关的第一和第二输入信号的示例。

具体实施方式

图1大体示出了包括开关SW1(例如，模拟开关)的开关电路100的示例。该开关SW1被配置为：在第一状态(例如，低阻态或“ON”状态)下，将第一节点(例如，输入节点(IN))连接至第二节点(例如，输出节点(OUT))，而在第二状态(例如，高阻态或“OFF”状态)下，使所述第一节点与所述第二节点隔离。

开关SW1可包括第一晶体管M1和第二晶体管M2，该第一晶体管M1和第二晶体管M2均具有栅极、源极和漏极。在一示例中，第一晶体管M1可包括p沟道晶体管，且第二晶体管M2可包括n沟道晶体管，第一和第二晶体管M1、M2的源极可被连接至第一节点，且第一和第二晶体管M1、M2的漏极可被连接至第二节点。在一示例中，第一晶体管M1的块体(bulk)可连接至电源电压，例如电池电压(VBAT)，且第二晶体管M2的块体可接地。

在一示例中，开关电路100可被配置为，例如，在使能输入端EN处接收使能信号。第二晶体管M2的栅极可被配置为接收该使能信号。在一示例中，开关电路100可进一步包括具有栅极、源极和漏极的第三晶体管M3(例如，n沟道晶体管)。第三晶体管M3的栅极可被配置为接收该使能信号的表示，以及利用该使能信号的表示选择性地将第一晶体管M1的栅极接地。

在一示例中，开关电路100可包括：第一和第二逆变器IC1、IC2，被配置为接收使能信号，以及在某些示例中，缓冲该使能信号并提供反向使能信号。开关电路100可包括：第六晶体管M6(例如，n沟道晶体管)，被配置为接收该使能信号的表示，以及利用该使能信号的表示选择性地将第二节点接地。

当第一节点处的输入信号大于电源电压(例如，VBAT)时，为将开关SW1保持在高阻态，开关电路100可包括一电阻器R1，该电阻器R1被配置为将第一节点连接至第一晶体管M1的栅极。然而，当开关处于低阻态时，该电阻器R1可提供自第一节点或第二节点(并因此，第一节点处的输入信号或第二节点处的输出信号)到地的直流(DC)路径，如果开关SW1正在驱动全差动放大器(例如在扬声器驱动应用中)，这会造成输入信号或输出信号的共模电压偏移。该共模电压偏移可限制输入信号摆幅，从而可限制例如扬声器驱动应用中扬声器负载的有效功率。

除了其他方面以外，本发明人还提出了当输入信号的电压低于电源电压时，使输入信号与地隔离的系统和方法。

图2大体示出了包括开关SW1(例如，模拟开关)的开关电路200的示例。该开关SW1被配置为：在第一状态(例如，低阻态或“ON”状态)下，将第一节点(例如，输入节点(IN))连接至第二节点(例如，输出节点(OUT))，而在第二状态(例如，高阻态或“OFF”状态)下，使所述第一节点与所述第二节点隔离。

该开关电路200进一步包括：判优电路ARI，被配置为接收电源电压(例如，电池电压(VBAT))和输入信号(例如，第一节点处的输入信号)，以及在输出端处提供该电源电压和该输入信号二者中的较高电压。在一示例中，在开关SW1处于低阻态且输入信号的电压低于电源电压时，判优电路ARI可被配置为使输入信号与地隔离。

在一示例中，判优电路ARI可包括第四和第五晶体管M4、M5，该第四和第五晶体管M4、M5均包括栅极、漏极和源极。在某些示例中，第四和第五晶体管M4、M5可包括p沟道晶体管，该第四晶体管M4的漏极和该第五晶体管M5的栅极可被配置为接收电源电压，该第四晶体管M4的栅极和该第五晶体管M5的漏极可被配置为接收输入信号，该第四晶体管M4的源极可连接至该第五晶体管M5的源极并被配置为作为该判优电路ARI的输出端，提供该电源电压和该输入信号二者中的较高电压。

开关电路SW1可包括第一晶体管M1。在一示例中，第一晶体管M1可包括具有栅极、漏极和源极的p沟道晶体管。该第一晶体管M1的源极可连接至第一节点，且该第一晶体管M1的漏极可连接至第二节点。第一晶体管M1的块体连接可连接至判优电路ARI的输出端。开关电路200可包括：电阻器R1，被配置为将判优电路ARI的输出端连接至第一晶体管M1的栅极。

因此，当开关SW1处于高阻态时，电源电压(例如，VBAT)和输入信号二者中的较大者可被提供至第一晶体管M1的栅极(以及该第一晶体管M1的体(body))，将开关SW1维持在高阻态，即使是在输入信号的电压高于电源电压时。进一步地，与图1中所示示例相比，当开关SW1处于低阻态且输入信号的电压低于电源电压(例如，VBAT)时，不存在经电阻器R1至地的直流(DC)路径，从而在开关SW1驱动全差动放大器时，可防止输入信号的共模电压偏移。

图3大体示出了分别施加至图1和图2中所示开关的第一和第二输入信号301、302的示例。输入信号301表示施加至图1中示例开关电路100的模拟信号，而输入信号302表示施加至图2中示例开关电路200的同样的模拟信号。在一示例中，第一输入信号301在305处示出了自1.475V估计初始电压偏移的1.261635V共模电压。相比之下，第二输入信号302在306处示出了自初始电压电平几乎没有偏移的1.475945V共模电压。

在一示例中，在此公开的一个或多个晶体管可包括场效应晶体管(FET)、金属氧化物场效应晶体管(MOSFET)、或一个或多个其他类型的晶体管。

补充注释和示例

在示例1中，一种系统，包括：开关，其具有：被配置为将第一节点连接至第二节点的低阻态以及被配置为使所述第一节点与所述第二节点隔离的高阻态；以及判优电路，被配置为在输入端接收电源电压以及所述输入信号，以及在输出端提供所述电源电压和所述输入信号二者中的较高电压；其中，所述判优电路被配置为在所述输入信号的电压低于所述电源电压时，使所述输入信号与地隔离。

在示例2中，示例1中所述判优电路可选地被配置为在所述开关处于所述低阻态时，使所述输入信号与地隔离。

在示例3中，示例1-2任一项或多项中的所述开关可选地包括第一晶体管和第二晶体管，所述第一晶体管和第二晶体管均具有：低阻态，被配置为将所述第一节点连接至所述第二节点；以及，高阻态，被配置为使所述第一节点与所述第二节点隔离。

在示例4中，示例1-3任一项或多项中所述第一晶体管可选地包括具有栅极、源极和漏极的p沟道晶体管，并且所述第一节点可选地包括所述第一晶体管的所述源极；其中，示例1-3任一项中所述第二晶体管可选地包括具有栅极、源极和漏极的n沟道晶体管，并且所述第一节点可选地包括所述第二晶体管的所述源极。

在示例5中，示例1-4任一项或多项可选地包括：第三晶体管，被配置为接收使能信号，以及利用所述使能信号选择性地将所述第一晶体管的所述栅极接地。

在示例6中，示例1-5任一项或多项可选地包括：电阻器，被配置为将所述判优电路的所述输出端连接至所述第一晶体管的所述栅极；其中，所述第一晶体管的块体可选地连接至所述判优电路的所述输出端。

在示例7中，示例1-6任一项或多项中的所述第二节点可选地包括所述第一晶体管的所述漏极以及所述第二晶体管的所述漏极。

在示例8中，示例1-7任一项或多项中的所述判优电路可选地包括第四晶体管和第五晶体管，所述第四晶体管和第五晶体管均具有栅极、源极和漏极；其中，所述第四晶体管的所述漏极可选地被配置为接收所述电源电压；其中，所述第四晶体管的所述栅极可选地被配置为接收所述输入信号；其中，所述第五晶体管的所述漏极可选地被配置为接收所述输入信号；其中，所述第五晶体管的所述栅极可选地被配置为接收所述电源电压；其中，所述第四晶体管的所述源极可选地被连接至所述第五晶体管的所述源极，并被配置为提供所述电源电压和所述输入信号二者中的较高电压。

在示例9中，示例1-8任一项或多项可选地包括：电阻器，被配置为将所述判优电路的输出端连接至所述开关的控制节点。

在示例10中，示例1-9中任一项或多项可选地包括：连接至所述开关的所述控制节点的第三晶体管，被配置为接收使能信号以及利用所述使能信号控制所述开关。

在示例11中，一种方法，包括：利用处于低阻态的开关，选择性地将第一节点处的输入信号连接至第二节点，以及利用处于高阻态的所述开关，使所述第一节点处的所述输入信号与所述第二节点隔离；在判优电路处接收电源电压以及输入电压；在所述判优电路的输出端提供所述电源电压和所述输入信号中的较高电压；以及在所述输入信号的电压低于所述电源电压时，利用所述判优电路的所述输出端使述输入信号与地隔离。

在示例12中，示例1-11任一项或多项可选地包括：在所述开关处于所述低阻态时，利用所述判优电路的所述输出端使所述输入信号与地隔离。

在示例13中，示例1-12任一项或多项中所述开关可选地包括第一晶体管和第二晶体管；其中，所述选择性地将所述第一节点连接至第二节点可选地包括：利用处于低阻态的所述第一和第二晶体管；以及，其中，所述选择性地使所述第一节点与所述第二节点隔离可选地包括：利用处于高阻态的所述第一和第二晶体管。

在示例14中，示例1-13任一项或多项中所述第一晶体管可选地包括具有栅极、源极和漏极的p沟道晶体管，其中，所述第一节点包括所述晶体管的所述源极；并且，所述第二晶体管包括具有栅极、源极和漏极的n沟道晶体管，其中，第一节点包括所述第二晶体管的所述源极。

在示例15中，示例1-14任一项或多项可选地包括：利用第三晶体管的栅极接收使能信号，以及利用所述使能信号选择性地将所述第一晶体管的所述栅极接地。

在示例16中，示例1-15任一项或多项中所述判优电路的所述输出端可选地利用电阻器连接至所述第一晶体管的所述栅极。

在示例17中，示例1-16任一项或多项中所述第二节点可选地包括所述第一晶体管的所述漏极和所述第二晶体管的所述漏极。

在示例18中，示例1-17任一项或多项中所述判优电路可选地包括第四晶体管和第五晶体管，所述第四晶体管和第五晶体管均具有栅极、源极和漏极；其中，所述接收所述电源电压可选地包括利用所述第四晶体管的所述漏极和所述第五晶体管的所述栅极；其中，所述接收所述输入信号可选地包括利用所述第四晶体管的所述栅极和所述第五晶体管的所述漏极；其中，所述提供所述电源电压和所述输入信号二者中的较高电压可选地包括利用所述第四晶体管的所述源极和所述第五晶体管的所述源极。

在示例19中，示例1-18任一项或多项中所述判优电路的所述输出端利用电阻器可选地连接至所述开关的控制节点。

在示例20中，示例1-19任一项或多项可选地包括：连接至所述开关的所述控制节点的第三晶体管，被配置为接收使能信号以及利用所述使能信号控制所述开关。

在示例21中，示例1-20任一项或多项可选地包括：开关，其具有被配置为将第一节点连接至第二节点的低阻态以及被配置为使所述第一节点与所述第二节点隔离的高阻态。所述开关可包括第一晶体管和第二晶体管，所述第一晶体管和第二晶体管均具有被配置为将所述第一节点连接至所述第二节点的低阻态以及被配置为使所述第一节点与所述第二节点隔离的高阻态。其中，所述第一晶体管包括具有栅极、源极和漏极的p沟道晶体管，并且所述第二晶体管包括具有栅极、源极和漏极的n沟道晶体管；其中，所述第一节点包括所述第一晶体管的所述源极和所述第二晶体管的所述源极，并且所述第二节点包括所述第一晶体管的所述漏极和所述第二晶体管的所述漏极。示例21可选地包括：第三晶体管，被配置为接收使能信号，以及利用所述使能信号选择性地将所述第一晶体管的所述栅极接地；以及判优电路，被配置为接收所述电源电压和所述输入信号，以及在输出端提供所述电源电压和所述输入信号二者中的较高电压。所述判优电路可选地包括第四晶体管和第五晶体管，所述第四晶体管和第五晶体管均具有栅极、源极和漏极；其中，所述第四晶体管的所述漏极被配置为接收所述电源电压；其中，所述第四晶体管的所述栅极被配置为接收所述输入信号；其中，所述第五晶体管的所述漏极被配置为接收所述输入信号；其中，所述第五晶体管的所述栅极被配置为接收所述电源电压；其中，所述第四晶体管的所述源极被连接至所述第五晶体管的所述源极，并被配置为提供所述电源电压和所述输入信号二者中的较高电压。示例21进一步可选地包括：电阻器，被配置为将所述判优电路的所述输出连接至所述第一晶体管的所述栅极。所述第一晶体管的块体可选地连接至所述判优电路的所述输出端，且所述判优电路可选地被配置为在所述输入信号的电压低于所述电源电压且当所述开关处于低阻态时，使所述输入信号与地隔离。

在示例22中，系统可包括，或能够可选地与示例1-21的任何部分或任何部分的组合相结合，以包括这样的主题，该主题可包括：用于实现示例1-21中一种或多种功能的装置，或包括指令的机器可读介质，当该指令被机器运行时，可使该机器实现示例1-21中一种或多种功能。

上述详细说明书参照了附图，附图构成了所述详细说明书的一部分。附图以举例说明的方式显示了可实施本发明的具体实施例。这些实施例在本文中也被称作“示例”。这些示例可包括除了所示或所描述的元件以外的元件。然而，本发明人还设想到了其中仅提供所示或所描述的那些元件的示例。此外，本发明人还设想到了针对本文所示的或所描述的具体示例(或其一个或多个方面)，或针对本文所示的或所描述的其他示例(或其一个或多个方面)，使用所示或所描述的那些元件的任意组合或排列的示例(或其一个或多个方面)。

本文所涉及的所有出版物、专利及专利文件全部作为本文的参考内容，尽管它们是分别加以参考的。如果本文与参考文件之间存在用途差异，则将参考文件的用途视作本文的用途的补充；若两者之间存在不可调和的差异，则以本文的用途为准。

在本文中，与专利文件通常使用的一样，术语“一”或“某一”表示包括一个或多个，其他情况或在使用“至少一个”或“一个或多个”时应除外。在本文中，除非另外指明，否则使用术语“或”指无排他性的或者，使得“A或B”包括：“A但不是B”、“B但不是A”以及“A和B”。在所附权利要求中，术语“包含”和“在其中”等同于各个术语“包括”和“其中”的通俗英语。同样，在本文中，术语“包含”和“包括”是开放性的，即，系统、设备、物品或步骤包括除了权利要求中这种术语之后所列出的那些部件以外的部件的，依然视为落在该条权利要求的范围之内。而且，在所附的权利要求中，术语“第一”、“第二”和“第三”等仅仅用作标签，并非对对象有数量要求。

本文所述的方法示例至少部分可以是机器或计算机执行的。一些示例可包括计算机可读介质或机器可读介质，计算机可读介质或机器可读介质被编码有可操作为将电子装置配置成执行如上述示例中所述方法的指令。这些方法的实现可包括代码，例如微代码，汇编语言代码，高级语言代码等。这种代码可包括用于执行各种方法的计算机可读指令。所述代码可构成计算机程序产品的部分。此外，所述代码可例如在执行期间或其他时间被有形地存储在一个或多个易失或非易失性有形计算机可读介质上。这些有形计算机可读介质的示例包括但不限于硬盘、移动磁盘、移动光盘(例如，压缩光盘和数字视频光盘)、磁带、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)等。

上述说明的作用在于解说而非限制。例如，上述示例(或示例的一个或多个方面)可相互结合使用。可以在理解上述说明书的基础上，利用现有技术的某种常规技术来执行其他实施例。遵照37C.F.R.§1.72(b)的规定提供摘要，允许读者快速确定本技术公开的性质。提交本摘要时要理解的是该摘要不用于解释或限制权利要求的范围或意义。同样，在上面的具体实施方式中，各种特征可以组合在一起以将本公开合理化。这不应理解成未要求的公开特征对任何权利要求来说是必不可少的。相反，创造性的主题可在于的特征少于特定公开的实施例的所有特征。因此，所附的权利要求据此并入具体实施方式中，每个权利要求均作为一个单独的实施例，并且可设想到这些实施例可以在各种组合或排列中彼此结合。应参看所附的权利要求，以及这些权利要求所享有的等同物的所有范围，来确定本发明的范围。

Claims

1.一种开关系统，包括：

开关，其具有：低阻态，被配置为将第一节点处的输入信号连接至第二节点；以及，高阻态，被配置为使所述第一节点处的所述输入信号与所述第二节点隔离；以及

判优电路，被配置为在输入端接收电源电压以及所述输入信号，以及在输出端提供所述电源电压和所述输入信号二者中的较高电压；

其中，所述判优电路被配置为在所述输入信号的电压低于所述电源电压时，使所述输入信号与地隔离。

2.根据权利要求1所述的开关系统，其中，所述判优电路被配置为在所述开关处于所述低阻态时，使所述输入信号与地隔离。

3.根据权利要求1所述的开关系统，其中，所述开关包括第一晶体管和第二晶体管，所述第一晶体管和第二晶体管均具有：低阻态，被配置为将所述第一节点处的所述输入信号连接至所述第二节点；以及，高阻态，被配置为使所述第一节点处的所述输入信号与所述第二节点隔离。

4.根据权利要求3所述的开关系统，

其中，所述第一晶体管包括具有栅极、源极和漏极的p沟道晶体管，并且所述第一节点包括所述第一晶体管的所述源极；以及

其中，所述第二晶体管包括具有栅极、源极和漏极的n沟道晶体管，并且所述第一节点包括所述第二晶体管的所述源极。

5.根据权利要求4所述的开关系统，还包括：第三晶体管，被配置为接收使能信号，以及利用所述使能信号选择性地将所述第一晶体管的所述栅极接地。

6.根据权利要求4所述的开关系统，还包括：电阻器，被配置为将所述判优电路的所述输出端连接至所述第一晶体管的所述栅极；

其中，所述第一晶体管的块体连接至所述判优电路的所述输出端。

7.根据权利要求4所述的开关系统，其中，所述第二节点包括所述第一晶体管的所述漏极以及所述第二晶体管的所述漏极。

8.根据权利要求1所述的开关系统，

其中，所述判优电路包括第四晶体管和第五晶体管，所述第四晶体管和第五晶体管均具有栅极、源极和漏极；

其中，所述第四晶体管的所述漏极被配置为接收所述电源电压；

其中，所述第四晶体管的所述栅极被配置为接收所述输入信号；

其中，所述第五晶体管的所述漏极被配置为接收所述输入信号；

其中，所述第五晶体管的所述栅极被配置为接收所述电源电压；

其中，所述第四晶体管的所述源极被连接至所述第五晶体管的所述源极，并被配置为提供所述电源电压和所述输入信号二者中的较高电压。

9.一种开关方法，包括：

利用处于低阻态的开关，选择性地将第一节点处的输入信号连接至第二节点，以及利用处于高阻态的所述开关，使所述第一节点处的所述输入信号与所述第二节点隔离；

在判优电路处接收电源电压以及输入电压；

在所述判优电路的输出端提供所述电源电压和所述输入信号二者中的较高电压；以及

在所述输入信号的电压低于所述电源电压时，利用所述判优电路的所述输出端使所述输入信号与地隔离。

10.根据权利要求9所述的开关方法，还包括：在所述开关处于所述低阻态时，利用所述判优电路的所述输出端使所述输入信号与地隔离。

11.根据权利要求9所述的开关方法，

其中，所述开关包括第一晶体管和第二晶体管；

其中，所述选择性地将所述第一节点连接至所述第二节点包括：利用处于低阻态的所述第一和第二晶体管；以及

其中，所述选择性地使所述第一节点与所述第二节点隔离包括：利用处于高阻态的所述第一和第二晶体管。