CN103178818B - 开关电路和用于操作开关电路的方法 - Google Patents

开关电路和用于操作开关电路的方法 Download PDF

Info

Publication number
CN103178818B
CN103178818B CN201210558652.8A CN201210558652A CN103178818B CN 103178818 B CN103178818 B CN 103178818B CN 201210558652 A CN201210558652 A CN 201210558652A CN 103178818 B CN103178818 B CN 103178818B
Authority
CN
China
Prior art keywords
fet
node
voltage
switching circuit
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210558652.8A
Other languages
English (en)
Other versions
CN103178818A (zh
Inventor
科奈斯·P·斯诺登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN103178818A publication Critical patent/CN103178818A/zh
Application granted granted Critical
Publication of CN103178818B publication Critical patent/CN103178818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Electronic Switches (AREA)

Abstract

本申请涉及开关电路和用于操作开关电路的方法。除其他以外，本申请讨论了一种开关电路，其定义了接通状态和断路状态，在所述接通状态时，所述开关电路将第一节点耦合到第二节点，并且在所述断路状态时，所述开关电路将所述第一节点与所述第二节点隔离，所述开关电路包括：第一场效应晶体管(FET)，其被配置成在所述接通状态时，将所述第一节点耦合到所述第二节点；以及电源，其被配置成提供第一电源电压以对所述FET进行控制，其中，所述电源的参考电压被耦合到所述FET的电位阱，以在所述接通期间维持所述FET的栅极到源极电压为恒定。

Description

开关电路和用于操作开关电路的方法
技术领域
概括而言，本申请涉及半导体开关，并且更为具体地，涉及恒定栅极到源极电压VGS开关。
背景技术
金属氧化物半导体场效应晶体管(MOSFET)器件可以作为用于耦合电信号的开关来使用。通常，MOSFET开关显示很少或者没有偏移电压，而在双极开关或其他固态开关中可以发现偏移电压。典型地，MOSFET开关的导通电阻(Ron)很低，并且断路电阻(Roff)很高。在现代的器件中，Ron可采用欧姆量级，并且Roff可以是很多兆欧姆。在MOSFET开关中，Ron可以是器件的栅极到源极电压(Vgs)的函数。由于Ron是Vgs的函数，那么在其他条件相同的情况下，如果Vgs是常数，则RON当然也是常数。当这类开关器件用于音频信号时，如果Ron随着输入信号电压电平变化，那么跨越开关所传递的信号的保真度会受到消极影响。开关的音频保真度的一个度量是由该开关所引入的总谐波失真(THD)。变化的Ron可以增加THD。
在输入信号电压变化的情况下保持MOSFETRon恒定是Pollitt提出的题为“ConstantImpedanceMOSFETSwitch”的美国专利US4,093,874(在本文中，称为“874专利”)的一个目的。然而，874专利使用逻辑信号电压值(其开启/闭合开关)来确定Vgs电平。然而，由于电源电压(其产生逻辑信号电压)随着负载改变，逻辑信号电压值可以改变。Vgs的改变可以改变RON，并且因此限制了874专利的有效动态范围。
发明内容
本申请提供了一种开关电路，其定义了接通状态和断路状态，在所述接通状态时，所述开关电路将第一节点耦合到第二节点，并且在所述断路状态时，所述开关电路将所述第一节点与所述第二节点隔离，所述开关电路包括：第一场效应晶体管(FET)，其被配置成在所述接通状态时，将所述第一节点耦合到所述第二节点；以及电源，其被配置成提供第一电源电压以对所述FET进行控制，其中，所述电源的参考电压被耦合到所述FET的电位阱，以在所述接通期间维持所述FET的栅极到源极电压为恒定。
本申请还提供了一种用于操作开关电路的方法，所述开关电路包括接通状态和断路状态，在所述接通状态时，所述开关电路将第一节点耦合到第二节点，并且在所述断路状态时，所述开关电路将所述第一节点与所述第二节点隔离，所述方法包括：使用电荷泵来提供第一电源电压；使用所述第一电源电压来控制场效应晶体管(FET)，所述FET耦合在所述第一节点和所述第二节点之间；以及使所述FET的电位阱参考所述电荷泵的参考电压，以在所述接通状态期间维持所述FET的栅极到源极电压为恒定。
除其他以外，本申请讨论了一种信号开关电路，其包括第一场效应晶体管(FET)和电荷泵电路，第一场效应晶体管(FET)被配置成在接通状态时，将第一节点耦合到第二节点，电荷泵被配置成提供第一电源电压以控制FET，其中，电荷泵电路的参考电压被耦合到FET的电位阱，以在接通期间维持FET的栅极到源极电压为恒定。
本节意在提供本专利申请的主题的概述。其并非意在提供本申请的排他性或穷尽性的解释。本文包括了详细的描述，以提供关于本专利申请的进一步信息。
附图说明
在附图中(这些附图不一定是按照比例绘制的)，相似的数字可以描述不同的视图中的类似组件。具有不同字母后缀的相似数字可以表示类似组件的不同实例。附图通过举例说明而非限制的方式概括地示出了本文中讨论的各个实施例。
图1概括地示出了示例性的开关电路。
具体实施方式
在两个电路节点之间传导信号是多种晶体管开关应用中的一种应用。除其他以外，本申请的发明人已经认识到使用晶体管来在两个节点之间传导信号的方法和装置，以使得由于晶体管栅极到源极电压Vgs变化所引起的信号失真最小化。此外，与现有的开关方法和装置相比而言，下文所讨论的方法和装置可以降低用于操作开关的功率量。
图1概括地示出了示例性的开关电路100，开关电路100被配置成在第一状态下(例如，接通状态)，在节点A和节点B之间传导信号，而在第二状态下(例如，断路状态)，将节点A从节点B隔离。在某些示例中，可以在节点A或者节点B处施加或接收信号。在某些示例中，开关电路100可以包括调整缓冲器101，以将输入驱动到电源102(例如，锁存电荷泵、开关放大器、派里可尼pelleconi电荷泵等)。
在一个示例中，电源102可以提供电源电压VCP2，以控制传输晶体管M0的栅极。在传输晶体管M0的接通状态期间，节点A和节点B之间的传输晶体管M0的导通电阻可以是相当低的。在传输晶体管M0的断路状态期间，节点A和节点B之间的传输晶体管M0的断路电阻可以是相当高的。在一个示例中，通过电阻M0可以包括场效应晶体管(FET)，互补金属氧化物半导体(CMOS)FET。
除了传输晶体管M0之外，开关电路100包括第一晶体管M1和第二晶体管M2，第一晶体管M1和第二晶体管M2被配置成将节点A和节点B与导通晶体管M0的电位阱(well)相耦合。在某些示例中，第一晶体管M1和第二晶体管M2可以包括场效应晶体管(FET)，例如互补金属氧化物半导体(CMOS)FET。
在一个示例中，电源102的参考电压VCP0可以耦合到传输晶体管M0的电位阱。在这种配置中，由于在节点A和B处，信号共模在接地电压之上和之下变化，传输晶体管M0的跨越栅极和源极的电压(Vgs)保持大体上恒定。当传输晶体管启用时，传输晶体管M0的这个大体上恒定的VGS可以降低传输晶体管M0的导通电阻RON的变化。即便信号在接地电压之上和之下变化，大体上恒定的RON可以允许传输晶体管M0在节点A和节点B之间传导信号，而具有很少失真或没有失真。在某些示例中，在电源电压VCP2和旁路电容的初始充电之后，即使有任何静态功率，开关电路100的消耗也可以很少。
在某些示例中，调整缓冲器101可以接收经调整的电源电压VREG，经调整的电源电压VREG在工艺、电压和温度(PVT)变化的情况下为大体上恒定。在某些示例中，电源102可以包括串行耦合的第一和第二电荷泵103和104。电荷泵可以提供电源电压VCP2，VCP2是输入信号摆幅的大约2倍。在此示例中，电荷泵103，104和调整缓冲器101可以将时钟输入CLK转换成电源电压VCP2。在一个示例中，电源102的最大负电压(mostnegativevoltage)(例如，第一电荷泵103的参考电压VCP0)可以被耦合到传输晶体管M0的电位阱以及第一和第二晶体管M1，M2。当传输晶体管M0被启用时，传输晶体管M0的电位阱可以追踪信号，以使得传输晶体管栅极到源极电压(Vgs)可以保持大体上恒定。在一个示例中，电源102的最大负电压(例如，参考电压VCP0)可以被直接耦合到传输晶体管M0的电位阱。在一个示例中，可以使用频率相关阻抗(例如，低通滤波器)来将电源102的最大负电压(例如，参考电压VCP0)耦合到传输晶体管M0的电位阱，以允许参考电压VCP0跟随信号的共模。在一个示例中，调整缓冲器101可以包括调整电源(regulatedvoltagesupply)。
在一个示例中，在传输1kHz，4.5伏峰到峰音频信号时，传输晶体管M0的RON可以变化大约30毫欧或者更少。在某些示例中，传输晶体管可以耦合到并且转换多种信号和信号源的传输，多种信号和信号源包括但是不限于通用串行总线(USB)数据线、移动高清链接(MHL)数据线、包括模拟音频信号和模拟视频信号在内的模拟信号，等等。
在某些示例中，集成电路可以包括传输晶体管M0，第一和第二晶体管M1和M2，以及电源102。在一个示例中，集成电路可以包括传输晶体管M0，第一和第二晶体管M1和M2，电源102和调整缓冲器101。
在某些示例中，开关电路100可以包括使能输入缓冲器105、低电压电路106、变换器和开关控制电路107，其中，使能输入缓冲器105被配置成对所接收的使能信号(ENABLE)进行缓冲，变换器和开关控制电路107被配置成对使能输入信号进行转换并且将经缓冲和转换的使能输入信号提供给传输晶体管M0。在一个示例中，开关电路100可以包括第三晶体管M3，第三晶体管M3被配置成在传输晶体管M0被禁用时，将传输晶体管M0的电位阱耦合到低电压电路106。在一个示例中，第三晶体管M3可以包括场效应晶体管(FET)，例如互补金属氧化物半导体(CMOS)FET。
在某些示例中，低电压电路106的输出可以提供在低电压电路106处接收的最大负电压电平。将传输晶体管M0的电位阱耦合到低电压电路106输出可以保证传输晶体管M0在不启用时保持高阻抗。图1的示例示出了低电压电路106接收系统电源电压VSS和在节点B处出现的信号，并且提供一个表示系统电源电压VSS或在节点B处出现的信号这两者中的较低电压电平的输出。在一个示例中，低电压电路106可以接收在节点A处出现的信号，而不是在节点B处出现的信号。在一个示例中，低电压电路106可以接收系统电源电压VSS、出现在节点B处的电压、出现在节点A处的电压，并且可以在输出端处提供一个输出，该输出表示系统电源电压VSS、出现在节点B处的电压、或出现在节点A处的电压这三者中的最低电压电平。
在一个示例中，集成电路可以包括传输晶体管M0、第一和第二晶体管M1和M2、第三晶体管M3、电源102、调整缓冲器101。在一个示例中，集成电路可以包括传输晶体管M0、第一和第二晶体管M1和M2、电源102、调整缓冲器101、使能缓冲器105、低电压电路106以及转换器和开关控制电路107。
额外注意事项&示例
在示例1中，一种开关电路(例如，定义了接通状态和断路状态的开关电路)，在接通状态时，开关电路将第一节点耦合到第二节点，并且在断路状态时，开关电路将第一节点与第二节点隔离，开关电路可以包括：第一场效应晶体管(FET)，其被配置成在接通状态时，将第一节点耦合到第二节点；以及电源，其被配置成提供第一电源电压以对FET进行控制，并且其中，电源的参考电压被耦合到FET的电位阱，以在接通期间维持FET的栅极到源极电压为恒定。
在示例2中，权利要求1的开关电路可选地包括第二FET，其被耦合到第一节点；第三FET，其被耦合到第二节点；并且其中，第二FET和第三FET被配置成在导通状态期间，将电源的参考电压耦合到第一节点和第二节点。
在示例3中，根据权利要求1-2中的任意一项或多项所述的开关电路，其中，第一FET、第二FET、第三FET和所述电源可选地包括在集成电路中。
在示例4中，根据示例1-3中任意一项或多项所述的电源可选地包括：第一电荷泵和第二电荷泵。
在示例5中，根据示例1-4中任意一项或多项所述的第一和第二电荷泵可选地被配置成接收经调整的电源电压。
在示例6中，根据示例1-4中任意一项或多项所述的开关电路可选地包括时钟缓冲器，其被配置成接收第一电荷泵时钟信号，并且使用经调整的电源电压来提供第二电荷泵时钟信号。
在示例7中，根据示例1-6中任意一项或多项所述的电荷泵的参考电压和第一电源电压之间的差可选地被配置成大于施加到第一节点上的信号的电压摆幅。
在示例8中，根据权利要求1-7中任意一项或多项所述的开关电路，可选地包括转换电路，其被配置成使FET的控制信号参考第二电源电压或施加到第一节点上的信号中的较低电压。
在示例9中，根据权利要求1-7中任意一项或多项所述的开关电路，可选地包括低电压电路，其被配置成在施加到第一节点上的信号的电压低于第二电源电压时，将施加到第一节点上的信号提供给转换电路。
在示例10中，根据权利要求1-9中任意一项或多项所述的开关电路，可选地包括第四FET，其被配置成在施加到第一节点上的信号的电压电平低于第二电源电压时，将电源的参考电压耦合到施加在第一节点上的信号。
在示例11中，根据权利要求1-10中任意一项或多项所述的开关电路，优选地包括开关控制缓冲器，其被配置成从转换电路接收控制信号，以向FET提供第一控制信号，并且向第四FET提供第二控制信号。
在示例12中，根据权利要求1-11中任意一项或多项所述的第一FET，可选地被配置成耦合到以下至少之一：通用串行总线(USB)数据线、移动高清链接(MHL)数据线或音频信号。
在示例13中，一种用于操作开关电路的方法，开关电路包括接通状态和断路状态，在接通状态时，开关电路将第一节点耦合到第二节点，并且在断路状态时，开关电路将第一节点与第二节点隔离，方法可包括：使用电荷泵来提供第一电源电压；使用第一电源电压来控制场效应晶体管(FET)，FET耦合在第一节点和第二节点之间；以及使FET的电位阱参考电荷泵的参考电压，以在接通状态期间维持FET的栅极到源极电压为恒定。
在示例14中，根据权利要求1-13中任意一项或多项所述的方法可选地包括：在接通状态期间，使用第二FET来将电荷泵的参考电压耦合到第一节点。
在示例15中，根据权利要求1-14中任意一项或多项所述的方法可选地包括：在接通状态期间，使用第三FET来将电荷泵的参考电压耦合到第二节点。
在示例16中，根据权利要求1-15中任意一项或多项所述的提供第一电源电压可选地包括：在电荷泵处接收经调整的电源电压。
在示例17中，根据权利要求1-16中任意一项或多项所述的方法可选地包括：使用转换电路来使得FET的控制信号参考第二电源电压或施加到第一节点上的信号的电压中的较低电压。
在示例18中，根据权利要求1-17中任意一项或多项所述的对控制信号进行参考包括：当施加到第一节点上的信号的电压低于第二电源电压时，在转换电路处接收施加到第一节点上的信号。
在示例19中，根据权利要求1-18中任意一项或多项所述的方法可选地包括：当施加到第一节点的信号的电压电平低于第二电源电压时，使用第四FET来将施加到第一节点上的信号与参考电压耦合。
在示例20中，根据权利要求1-19中任意一项或多项所述的方法可选地包括：从开关控制缓冲器提供FET的控制信号，并且从开关控制缓冲器提供第四FET的控制型号。
上文的详细描述包括对附图的参考，附图形成了详细描述的一部分。附图通过示例的方式示出了其中可以实践本申请的具体实施例。这些实施例也可以被称为“示例”。这些示例可以包括除了那些示出或描述之外的元素。然而，本发明人还考虑了其中仅提供了所示出并且描述的那些元素。此外，关于特定的示例(或其一个或多个方面)或者关于其他示例(或其一个或多个方面)，本发明人还考虑了使用所示出或描述的那些元素(其一个或多个方面)的任意组合或排列的示例。
本文所涉及的所有出版物、专利及专利文件全部作为本文的参考内容，尽管它们是分别加以参考的。如果本文与参考文件之间存在用途差异，则将参考文件的用途视作本文的用途的补充；若两者之间存在不可调和的差异，则以本文的用途为准。
在本文中，与专利文件通常使用的一样，术语“一”或“某一”表示包括一个或多个，但其他情况或在使用“至少一个”或“一个或多个”时应除外。在本文中，除非另外指明，否则使用术语“或”指无排他性的或者，使得“A或B”包括：“A但不是B”、“B但不是A”以及“A和B”。在所附权利要求中，术语“包含”和“在其中”等同于各个术语“包括”和“其中”的通俗英语。同样，在本文中，术语“包含”和“包括”是开放性的，即，系统、设备、物品或步骤包括除了权利要求中这种术语之后所列出的那些部件以外的部件的，依然视为落在该条权利要求的范围之内。而且，在下面的权利要求中，术语“第一”、“第二”和“第三”等仅仅用作标签，并非对对象有数量要求。
本文所述的方法示例至少部分可以是机器或计算机执行的。一些示例可包括计算机可读介质或机器可读介质，其被编码有可操作为将电子装置配置为执行如上述示例中所述的方法的指令。这些方法的实现可包括代码，例如微代码，汇编语言代码，高级语言代码等。该代码可包括用于执行各种方法的计算机可读指令。所述代码可构成计算机程序产品的部分。此外，所述代码可例如在执行期间或其它时间被有形地存储在一个或多个易失或非易失性有形计算机可读介质上。这些有形计算机可读介质的示例包括但不限于，硬盘、移动磁盘、移动光盘(例如，压缩光盘和数字视频光盘)，磁带，存储卡或棒，随机存取存储器(RAM)，只读存储器(ROM)等。
上述说明的作用在于解说而非限制。例如，上述示例(或示例的一个或多个方面)可结合使用。可以在理解上述说明书的基础上，利用现有技术的某种常规技术来执行其他实施例。遵照37C.F.R.§1.72(b)的规定提供摘要，允许读者快速确定本技术公开的性质。提交本摘要时要理解的是该摘要不用于解释或限制权利要求的范围或意义。同样，在上面的具体实施方式中，各种特征可归类成将本公开合理化。这不应理解成未要求的公开特征对任何权利要求必不可少。相反，本发明的主题可在于的特征少于特定公开的实施例的所有特征。因此，下面的权利要求据此并入具体实施方式中，每个权利要求均作为一个单独的实施例，并且可设想到这些实施例可以在各种组合或排列中彼此结合。应参看所附的权利要求，以及这些权利要求所享有的等同物的所有范围，来确定本申请的范围。

Claims (10)

1.一种开关电路，其定义了接通状态和断路状态，在所述接通状态时，所述开关电路将第一节点耦合到第二节点，并且在所述断路状态时，所述开关电路将所述第一节点与所述第二节点隔离，所述开关电路包括：
第一场效应晶体管FET，其被配置成在所述接通状态时，将所述第一节点耦合到所述第二节点；以及
电荷泵，其被配置成提供第一电源电压以对所述第一FET进行控制，
其中，所述电荷泵的参考电压被耦合到所述第一FET的电位阱，以在所述接通状态期间维持所述第一FET的栅极到源极电压为恒定。
2.根据权利要求1所述的开关电路，包括：
第二FET，其被耦合到所述第一节点；
第三FET，其被耦合到所述第二节点；以及
其中，所述第二FET和所述第三FET被配置成在所述接通状态期间，将所述电荷泵的所述参考电压耦合到所述第一节点和所述第二节点。
3.根据权利要求2所述的开关电路，其中，所述第一FET、所述第二FET、所述第三FET和所述电荷泵包括在集成电路中。
4.根据权利要求2所述的开关电路，其中，所述电荷泵包括串行耦合的第一电荷泵和第二电荷泵，并且
其中，所述第一电荷泵和所述第二电荷泵被配置成接收经调整的电源电压。
5.根据权利要求1所述的开关电路，其中，所述第一电源电压和所述电荷泵的所述参考电压之间的差被配置成大于施加到所述第一节点上的信号的电压摆幅。
6.根据权利要求1所述的开关电路，包括：
转换电路，其被配置成使所述第一FET的控制信号参考第二电源电压或施加到所述第一节点上的信号的电压中的较低电压；以及
低电压电路，其被配置成在施加到所述第一节点上的信号的电压低于所述第二电源电压时，将施加到所述第一节点上的所述信号提供给所述转换电路。
7.根据权利要求6所述的开关电路，包括：
第四FET，其被配置成在施加到所述第一节点上的所述信号的电压电平低于所述第二电源电压时，将所述电荷泵的所述参考电压耦合到施加在所述第一节点上的所述信号；以及
开关控制缓冲器，其被配置成从所述转换电路接收所述控制信号，以向所述第一FET提供第一控制信号，并且向所述第四FET提供第二控制信号。
8.一种用于操作开关电路的方法，所述开关电路包括接通状态和断路状态，在所述接通状态时，所述开关电路将第一节点耦合到第二节点，并且在所述断路状态时，所述开关电路将所述第一节点与所述第二节点隔离，所述方法包括：
使用电荷泵来提供第一电源电压；
使用所述第一电源电压来控制第一场效应晶体管FET，所述第一FET耦合在所述第一节点和所述第二节点之间；以及
使所述第一FET的电位阱参考所述电荷泵的参考电压，以在所述接通状态期间维持所述第一FET的栅极到源极电压为恒定。
9.根据权利要求8所述的方法，包括：
在所述接通状态期间，使用第二FET来将所述电荷泵的所述参考电压耦合到所述第一节点；以及
在所述接通状态期间，使用第三FET来将所述电荷泵的所述参考电压耦合到所述第二节点，
其中，所述提供第一电源电压包括在所述电荷泵处接收经调整的电源电压。
10.根据权利要求9所述的方法，包括：
使用转换电路来使得所述第一FET的控制信号参考第二电源电压或施加到所述第一节点上的信号的电压中的较低电压；
当施加到所述第一节点上的所述信号的电压低于所述第二电源电压时，在所述转换电路处接收施加到所述第一节点上的所述信号；以及
当施加到所述第一节点的所述信号的电压电平低于所述第二电源电压时，使用第四FET来将施加到所述第一节点上的所述信号与所述参考电压耦合。
CN201210558652.8A 2011-12-20 2012-12-20 开关电路和用于操作开关电路的方法 Active CN103178818B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/331,332 US8779839B2 (en) 2011-12-20 2011-12-20 Constant Vgs switch
US13/331,332 2011-12-20

Publications (2)

Publication Number Publication Date
CN103178818A CN103178818A (zh) 2013-06-26
CN103178818B true CN103178818B (zh) 2016-03-09

Family

ID=48609524

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201220710553.2U Expired - Lifetime CN203057097U (zh) 2011-12-20 2012-12-20 开关电路
CN201210558652.8A Active CN103178818B (zh) 2011-12-20 2012-12-20 开关电路和用于操作开关电路的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201220710553.2U Expired - Lifetime CN203057097U (zh) 2011-12-20 2012-12-20 开关电路

Country Status (2)

Country Link
US (1) US8779839B2 (zh)
CN (2) CN203057097U (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779839B2 (en) * 2011-12-20 2014-07-15 Fairchild Semiconductor Corporation Constant Vgs switch
US8610489B2 (en) 2012-05-15 2013-12-17 Fairchild Semiconductor Corporation Depletion-mode circuit
US8975923B2 (en) 2012-08-20 2015-03-10 Fairchild Semiconductor Corporation Protective multiplexer
KR101863973B1 (ko) * 2013-07-08 2018-06-04 매그나칩 반도체 유한회사 씨모스 아날로그 스위치 회로
US9553578B2 (en) * 2014-09-30 2017-01-24 Apple Inc. Transistor switch having constant on resistance with input signal with having variable voltage component
KR20160114538A (ko) 2015-03-24 2016-10-05 페어차일드 세미컨덕터 코포레이션 강화된 보호 멀티플렉서
CN110649920A (zh) * 2018-06-26 2020-01-03 瑞昱半导体股份有限公司 开关电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4093874A (en) * 1976-02-10 1978-06-06 Gte Lenkurt Electric (Canada) Ltd. Constant impedance MOSFET switch
CN1866742A (zh) * 2005-05-20 2006-11-22 株式会社日立制作所 负载驱动电路、集成电路和等离子显示器
CN203057097U (zh) * 2011-12-20 2013-07-10 快捷半导体(苏州)有限公司 开关电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107844A (en) 1998-09-28 2000-08-22 Tripath Technology, Inc. Methods and apparatus for reducing MOSFET body diode conduction in a half-bridge configuration
US20030016072A1 (en) * 2001-07-18 2003-01-23 Shankar Ramakrishnan Mosfet-based analog switches
US7002405B2 (en) 2003-02-14 2006-02-21 Broadcom Corporation Linear low noise transconductance cell
US20040196089A1 (en) 2003-04-02 2004-10-07 O'donnell John J. Switching device
US7427887B2 (en) 2005-05-13 2008-09-23 Analog Devices, Inc. Open drain driver, and a switch comprising the open drain driver
TWI315929B (en) 2006-10-31 2009-10-11 Au Optronics Corp Charge pump
US8009395B2 (en) 2007-11-07 2011-08-30 Texas Instruments Incorporated Methods and apparatus for over-voltage protection of device inputs
US7782117B2 (en) 2008-12-18 2010-08-24 Fairchild Semiconductor Corporation Constant switch Vgs circuit for minimizing rflatness and improving audio performance
ATE545202T1 (de) 2009-03-03 2012-02-15 St Microelectronics Grenoble Analogschalter
US8970278B2 (en) 2010-04-27 2015-03-03 Rf Micro Devices, Inc. High power FET switch
US8547159B2 (en) 2011-05-13 2013-10-01 Fairchild Semiconductor Corporation Constant Vgs analog switch
US8610489B2 (en) 2012-05-15 2013-12-17 Fairchild Semiconductor Corporation Depletion-mode circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4093874A (en) * 1976-02-10 1978-06-06 Gte Lenkurt Electric (Canada) Ltd. Constant impedance MOSFET switch
CN1866742A (zh) * 2005-05-20 2006-11-22 株式会社日立制作所 负载驱动电路、集成电路和等离子显示器
CN203057097U (zh) * 2011-12-20 2013-07-10 快捷半导体(苏州)有限公司 开关电路

Also Published As

Publication number Publication date
CN203057097U (zh) 2013-07-10
US20130154720A1 (en) 2013-06-20
CN103178818A (zh) 2013-06-26
US8779839B2 (en) 2014-07-15

Similar Documents

Publication Publication Date Title
CN103178818B (zh) 开关电路和用于操作开关电路的方法
CN202652170U (zh) 开关设备
CN103517184B (zh) 噪音消除设备、方法和系统
CN202652168U (zh) 开关电路
US9843314B2 (en) Pop and click noise reduction
US8289066B2 (en) Gate control circuit for high bandwidth switch design
CN110660431A (zh) 第四代双倍数据率内存的输入输出驱动器
US8054122B2 (en) Analog switch with a low flatness operating characteristic
US7656111B1 (en) Low power preamplifier writer architecture
CN105656432A (zh) Fbdda放大器以及包括fbdda放大器的设备
CN203368427U (zh) 开关系统
CN105247436B (zh) 具有前馈和反馈控制的电压调节器
US20140125414A1 (en) Operational amplifier circuit
EP2824835B1 (en) Impedance component having low sensitivity to power supply variations
US8610489B2 (en) Depletion-mode circuit
JP7293342B2 (ja) スイッチング電力コンバータのハイサイド制御の促進
CN105720962B (zh) 切换电路和控制切换的方法
US20120068770A1 (en) Anti-glitch system for audio amplifier
CN106027027B (zh) 低电压开关控制
US20150326226A1 (en) Load switch for controlling electrical coupling between power supply and load
CN102694534B (zh) 无电可正常闭合的模拟开关及开关方法
JP2016208500A (ja) オーディオアンプ回路、それを用いたオーディオ出力装置、およびそれを用いた電子機器
CN101123431B (zh) 电流型逻辑-cmos转换器
CN108736851B (zh) 一种可编程增益放大器及电子装置
Snowdon et al. Constant V gs switch

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant