CN103457542A - 信号增益电路以及信号增益方法 - Google Patents
信号增益电路以及信号增益方法 Download PDFInfo
- Publication number
- CN103457542A CN103457542A CN2012101716823A CN201210171682A CN103457542A CN 103457542 A CN103457542 A CN 103457542A CN 2012101716823 A CN2012101716823 A CN 2012101716823A CN 201210171682 A CN201210171682 A CN 201210171682A CN 103457542 A CN103457542 A CN 103457542A
- Authority
- CN
- China
- Prior art keywords
- signal
- inductance element
- coupled
- gain
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
一种信号增益电路以及信号增益方法,该信号增益电路包含有一输入级电路,用来接收一输入信号;一第一电感元件耦接于该输入级电路与一第一参考电压之间;一输出级电路用来依据该输入信号来产生一输出信号;以及一第二电感元件耦接于该输出级电路与一第二参考电压之间;其中该第一电感元件的绕线的至少一部份与该第二电感元件的绕线的至少一部份彼此交错设置。
Description
技术领域
本发明关于一具有较低杂音因子的一低杂音放大器以及其相关方法,尤其是涉及一低杂音放大器的信号增益电路以及一信号增益方法,
背景技术
在一无线接收系统中,一低杂音放大器用来放大一无线接收信号以产生一接收信号。为了使得该无线接收系统可以精确地将该接收信号内的数据解码出来,该低杂音放大器不能对该无线接收信号加入太多的杂音,以免该杂音影响到该接收信号内的数据。换句话说,该低杂音放大器的杂音因子必须够低才不会影响到该接收信号内数据的正确性。一般而言,该低杂音放大器的杂音因子会和该低杂音放大器中的场效晶体管有很大的关系。进一步而言,该低杂音放大器的杂音因子会与该场效晶体管的通道杂音系数和栅极杂音系数成正比关系,而与该场效晶体管的操作截止频率成反比关系。换句话说,只要该低杂音放大器由场效晶体管所组成时,该无线接收信号就会受到该场效晶体管的杂音所影响。因此,如何用较低的成本来改善一低杂音放大器的杂音因子已成为无线通讯领域所需解决的问题。
发明内容
因此,本发明的一目的在于提供具有较低杂音因子的一低杂音放大器以及其相关方法。
依据本发明的一第一实施例,其提供了一种信号增益电路。该信号增益电路包含有一输入级电路、一第一电感元件、一输出级电路以及一第二电感元件。该输入级电路用来接收一输入信号。该第一电感元件耦接于该输入级电路与一第一参考电压之间。该输出级电路用来依据该输入信号来产生一输出信号。该第二电感元件耦接于该输出级电路与一第二参考电压之间,其中该第一电感元件的绕线的至少一部份与该第二电感元件的绕线的至少一部份彼此交错设置。
依据本发明的一第二实施例,其提供了一种信号增益方法。该信号增益方法的步骤包含有:利用一输入级电路来接收一输入信号;将一第一电感元件耦接于该输入级电路与一第一参考电压之间;利用一输出级电路来依据该输入信号来产生一输出信号;将一第二电感元件耦接于该输出级电路与一第二参考电压之间;以及将该第一电感元件的绕线(winding)的至少一部份与该第二电感元件的绕线的至少一部份彼此交错设置。
本发明将一低杂音放大电路的一输入电感元件的绕线的至少一部份与一输出电感元件的绕线的至少一部份彼此交错设置,以使得该输入电感元件与该输出电感元件之间产生一耦合效应以减小该输出信号中的杂音。此外,本发明将该输入电感元件与该输出电感元件以互相交错的电路布局方式来产生一耦合效应,如此一来该输入电感元件与该输出电感元件就可以在最小的面积下互相耦合以减小输出信号中的杂音。
附图说明
图1为本发明一种信号增益电路的一第一实施例示意图。
图2为本发明一第一电感元件与一第二电感元件的一实施例示意图。
图3为本发明一种信号增益电路的一第二实施例示意图。
图4为本发明一种信号增益方法的一实施例流程图。
其中,附图标记说明如下:
100、300 信号增益电路
102、302 输入级电路
104、304 第一电感元件
106、306 输出级电路
108、308 第二电感元件
1022 第一增益电路
1024 第二增益电路
1042、1044、1082、1084电感
3022 增益电路
202、204 虚线
具体实施方式
在说明书及后续的权利要求书当中使用了某些词汇来指称特定的元件。所属领域中的技术人员应可理解,硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及后续的权利要求书并不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的“包含”为一开放式的用语,故应解释成「包含但不限定于」。此外,“耦接”」一词在此为包含任何直接及间接的电气连接方式,因此,若文中描述一第一装置耦接于一第二装置,则代表该第一装置可直接电气连接于该第二装置,或者通过其他装置或连接方式间接地电气连接至该第二装置。
请参考图1。图1所示为依据本发明一种信号增益电路100的一实施例示意图。信号增益电路100可以为一低杂音放大电路,该低杂音放大电路应用于一无线接收系统中,其用来提供一低杂音增益给一输入信号Sin(图1中所标示的Si1与Si2)以产生一输出信号Sout(图1中所标示的So1与So2)。信号增益电路100包含有一输入级电路102、一第一电感元件104、一输出级电路106以及一第二电感元件108。输入级电路102用来接收输入信号Sin。第一电感元件104耦接于输入级电路102与一第一参考电压(即一接地电压Vgnd)之间。输出级电路106用来依据输入信号Sin来产生输出信号Sout。第二电感元件108耦接于输出级电路106与一第二参考电压(即一电源电压Vdd)之间。为了使得第一电感元件104与第二电感元件108之间具有一耦合效应,本实施例中的第一电感元件104的绕线(winding)的至少一部份与第二电感元件108的绕线的至少一部份彼此交错设置。进一步而言,第一电感元件104的绕线的至少一部份与第二电感元件108的绕线的至少一部份彼此交错设置,而使得第一电感元件104与第二电感元件108之间产生一耦合效应以减小输出信号Sout中的杂音。但是此并不作为本发明的限制所在,任何可以使得第一电感元件104与第二电感元件108之间具有一耦合效应的设置方式均属于本发明的范畴所在。举例来说,在一实施例中,将第一电感元件104的位置设置在相邻于第二电感元件108的位置也可使得第一电感元件104与第二电感元件108之间具有一耦合效应,故其也属于本发明的范畴所在。
此外,图1所示的信号增益电路100为一差动的低杂音放大电路,因此输入级电路102会包含有一第一场效晶体管M1以及一第二场效晶体管M2。第一电感元件104耦接于第一场效晶体管M1以及第二场效晶体管M2之间,且第一电感元件104具有一中心抽头端N1耦接于该第一参考电压(即接地电压Vgnd)。从图1可以得知,中心抽头端N1左边的电感标示为1042,而中心抽头端N1右边的电感标示为1044。第一场效晶体管M1具有一第一连接端点N2耦接于第一电感元件104的一第一端点以及输入信号Sin的一第一信号Si1,一控制端点用来接收一第一控制信号Sc1。第二场效晶体管M2具有一第一连接端点N3耦接于第一电感元件104的一第二端点以及输入信号Sin的一第二信号Si2,一控制端点用来接收一第二控制信号Sc2。
输出级电路106也包含有一第三场效晶体管M3以及一第四场效晶体管M4。第二电感元件108具有一中心抽头端N4耦接于第二参考电压(即电压电压Vdd)。从图1可以得知,中心抽头端N4左边的电感标示为1082,而中心抽头端N4右边的电感标示为1084。第三场效晶体管M3具有一第一连接端点N5耦接于第一场效晶体管M1的一第二连接端点,一控制端点用来接收一第一偏压信号Sb1,一第二连接端点N7耦接于第二电感元件108的一第一端点以及用来输出输出信号Sout的一第一信号So1。第四场效晶体管M4具有一第一连接端点N6耦接于第二场效晶体管M2的一第二连接端点,一控制端点用来接收一第二偏压信号Sb2,一第二连接端点N8耦接于第二电感元件108的一第二端点以及用来输出输出信号Sout的一第二信号So2。
此外,本实施例的输入级电路102另包含有一第一增益电路1022以及一第二增益电路1024。第一增益电路1022具有一输入端点耦接于第一场效晶体管M1的第一连接端点N2,一输出端点耦接于第二场效晶体管M2的该控制端点,第一增益电路1022用来提供一第一增益给输入信号Sin的第一信号Si1以产生第二控制信号Sc2。第二增益电路1024具有一输入端点耦接于第二场效晶体管M2的第一连接端点N3,一输出端点耦接于第一场效晶体管M1的该控制端点,第二增益电路1024用来提供一第二增益给输入信号Sin的第二信号Si2以产生第一控制信号Sc1。在此实施例中,该第一增益大致上等于该第二增益,并以A来代表该第一增益以及该第二增益,然此并不作为本发明的限制所在。熟悉此项技术者也可依电路的实际需求来将该第一增益设计得比该第二增益大,或者将该第一增益设计得比该第二增益小。另一方面,在信号增益电路100中,第一增益电路1022与第二增益电路1024可以为可选择的(Optional)装置。在本发明的另一信号增益电路的实施例中,第一增益电路1022与第二增益电路1024是可以被省略掉的,若第一增益电路1022与第二增益电路1024被省略掉时,该信号增益电路也可具有与信号增益电路100大致上相同的好处。
请注意,本实施例的场效晶体管M1、M2、M3、M4虽为NMOS晶体管,然此并不作为本发明的限制,其也可以是N型场效晶体管或P型场效晶体管和N型场效晶体管的组合。
依据本发明信号增益电路100的实施例,当第一电感元件104具有一第一电感线圈数X,第二电感元件108具有一第二电感线圈数Y,第一电感线圈数X对第二电感线圈数Y的一圈数比值为n,以及圈数比n与对应该耦合效应的一耦合系数k的一乘积不大于1时,信号增益电路100的杂音因子F大致上反比于圈数比n与耦合系数k的乘积,如以下方程式(1)所示:
其中,A代表第一增益电路1022以及第二增益电路1024的增益,γ代表场效晶体管的通道杂音系数,δ代表场效晶体管的栅极杂音系数,ωT代表场效晶体管的操作载止频率,ωT代表操作信号(输入信号Sin或输出信号Sout)的频率。因此,当圈数比n与耦合系数k的乘积不大于1的前提下,圈数比n与耦合系数k的乘积越大,则信号增益电路100的杂音因子F就越小。换句话说,当第一电感元件104与第二电感元件108之间具有一耦合效应时,信号增益电路100中的共栅极场效晶体管(M1、M2、M3、M4)所造成的通道杂音以及栅极杂音的系数的效应就越小,因此信号增益电路100对输出信号Sout所造成的杂音也越少。
另一方面,从上述方程式(1)也可以看出,信号增益电路100的杂音因子F大致上反比于第一增益电路1022以及第二增益电路1024的增益A。因此,当第一增益电路1022以及第二增益电路1024的增益A越大时,信号增益电路100对输出信号Sout所造成的杂音就越少。请注意,在此实施例中,将第一增益电路1022以及第二增益电路1024设置在信号增益电路100的一目的是为了要使得第一场效晶体管M1以及第二场效晶体管M2的转导增益(Transconductance)变大,以增加信号增益电路100的增益。
此外,为了减小信号增益电路100的面积以减少信号增益电路100的制作成本,本实施例的第一电感元件104与第二电感元件108的绕线以彼此交错的方式来设计,如图2所示。图2所示为依据本发明第一电感元件104与第二电感元件108的一实施例示意图。从图2可以得知,第一电感元件104的两个端点分别为N2(即第一场效晶体管M1的第一连接端点N2)以及N3(第二场效晶体管M2的第一连接端点N3),而第二电感元件108的两个端点分别为N7(即第三场效晶体管M3的第二连接端点N7)以及N8(第四场效晶体管M4的第二连接端点N8)。此外,第一电感元件104的中心抽头端N1耦接于接地电压Vgnd,而第二电感元件108的中心抽头端N4耦接于电源电压Vdd。因此,第一电感元件104中的电感1042的绕线由传导路径a、b、c所组成,而电感1044的绕线由传导路径d、e、c所组成。第二电感元件108中的电感1082的绕线由传导路径f、g、h所组成,而电感1084的绕线由传导路径i、j、k所组成,其中在虚线202以及204所包围的范围内,第一电感元件104与第二电感元件108之间的传导路径互相交错但没有电性连接在一起。如此一来,第一电感元件104与第二电感元件108之间就可以在最小的面积下互相耦合,以产生一耦合效应来减小输出信号Sout中的杂音。
另一方面,本发明的信号增益电路并不受限于差动的电路架构,本发明的方法也适用于单端的(Single-end)电路架构,如图3所示。图3所示为依据本发明一种信号增益电路300的一实施例示意图。信号增益电路300可以为一低杂音放大电路,该低杂音放大电路为应用于一无线接收系统中,其用来提供一低杂音增益给一输入信号Sin’以产生一输出信号Sout’。信号增益电路300包含有一输入级电路302、一第一电感元件304、一输出级电路306以及一第二电感元件308。输入级电路302用来接收输入信号Sin’。第一电感元件304耦接于输入级电路302与一第一参考电压(即一接地电压Vgnd’)之间。输出级电路306用来依据输入信号Sin’来产生输出信号Sout’。第二电感元件308耦接于输出级电路306与一第二参考电压(即一电源电压Vdd’)之间。为了使得第一电感元件304与第二电感元件308之间具有一耦合效应,本实施例中的第一电感元件304的绕线(winding)的至少一部份与第二电感元件308的绕线的至少一部份彼此交错设置。进一步而言,第一电感元件304的绕线的至少一部份与第二电感元件308的绕线的至少一部份彼此交错设置,而使得第一电感元件304与第二电感元件308之间产生一耦合效应以减小输出信号Sout’中的杂音。但是此并不作为本发明的限制所在,任何可以使得第一电感元件304与第二电感元件308之间具有一耦合效应的设置方式均属于本发明的范畴所在。举例来说,在一实施例中,将第一电感元件304的位置设置在相邻于第二电感元件308的位置也可使得第一电感元件304与第二电感元件308之间具有一耦合效应,故其也属于本发明的范畴所在。
图3所示的信号增益电路300为一单端的低杂音放大电路,其中输入级电路302会包含有一第一场效晶体管M5。第一电感元件304耦接于第一场效晶体管M5与接地电压Vgnd’之间。第一场效晶体管M5具有一第一连接端点N10耦接于第一电感元件104的一第一端点以及输入信号Sin’,一控制端点用来接收一控制信号Sc’。
输出级电路306也包含有一第二场效晶体管M6。第二场效晶体管M6具有一第一连接端点N10耦接于第一场效晶体管M5的一第二连接端点,一控制端点用来接收一偏压信号Sb’,一第二连接端点N11耦接于第二电感元件308的一第一端点以及用来输出输出信号Sout’。第二电感元件308的一第二端点耦接于电源电压Vdd’。
此外,本实施例的输入级电路302另包含有一增益电路3022。增益电路3022具有一输入端点耦接于第一场效晶体管M5的第一连接端点N9,一输出端点耦接于第一场效晶体管M5的该控制端点,增益电路3022用来提供一增益给输入信号Sin’以产生控制信号Sc’。在信号增益电路300中,增益电路3022可以为可选择的(Optional)装置。在本发明的另一信号增益电路的实施例中,增益电路3022是可以被省略掉的,若增益电路3022被省略掉时,该信号增益电路也可具有与信号增益电路300大致上相同的好处。此外,为了减小信号增益电路300的面积以减少信号增益电路300的制作成本,本实施例的第一电感元件304与第二电感元件308的绕线以彼此交错的方式来设计,如图2所示。
请注意,本实施例的场效晶体管M5、M6均为P型场效晶体管NMOS晶体管,然此并不作为本发明的限制,其也可以是N型场效晶体管或P型场效晶体管和N型场效晶体管的组合。此外,由于本实施例所采用的方法相似于信号增益电路100的方法(也即利用增益电路3022以及第一电感元件304与第二电感元件308之间的耦合效应)来减小输出信号Sout’中的杂音,因此上述的方程式(1)也适用于信号增益电路300,其原理可参考信号增益电路100,在此不另赘述。
上述关于信号增益电路100以及信号增益电路300的方法可简化为下列步骤402-410,如图4所示。图4所示为依据本发明一种信号增益方法400的一实施例流程图。倘若大体上可达到相同的结果,并不需要一定照图4所示的流程中的步骤顺序来进行,且图4所示的步骤不一定要连续进行,即其他步骤也可插入其中。信号增益方法400包含有:
步骤402:利用一输入级电路来接收一输入信号;
步骤404:将一第一电感元件耦接于该输入级电路与一第一参考电压之间;
步骤406:利用一输出级电路来依据该输入信号来产生一输出信号;
步骤408:将一第二电感元件耦接于该输出级电路与一第二参考电压之间;以及
步骤410:将该第一电感元件的绕线(winding)的至少一部份与该第二电感元件的绕线的至少一部份彼此交错设置。
在本实施例的信号增益方法400中,该第一电感元件的绕线的至少一部份与该第二电感元件的绕线的至少一部份彼此交错设置,而使得该第一电感元件与该第二电感元件之间产生一耦合效应以减小该输出信号中的杂音。进一步来说,如上述的方程式(1)所示,该第一电感元件的一第一电感线圈数与该第二电感元件的一第二电感线圈数的一比值与对应该耦合效应的一耦合系数的一乘积必须不大于1,如此一来该第一电感元件与该第二电感元件之间的耦合效应就可以有效地抵消掉该低杂音放大电路中的共栅极场效晶体管所造成的通道杂音以及栅极杂音。
综上所述,本发明将一低杂音放大电路的一输入电感元件的绕线的至少一部份与一输出电感元件的绕线的至少一部份彼此交错设置,以使得该输入电感元件与该输出电感元件之间产生一耦合效应以减小该输出信号中的杂音。此外,本发明将该输入电感元件与该输出电感元件以互相交错的电路布局方式来产生一耦合效应,如此一来该输入电感元件与该输出电感元件就可以在最小的面积下互相耦合以减小输出信号中的杂音。
以上所述仅为本发明的较佳实施例,凡依本发明申请专利范围所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (14)
1.一种信号增益电路,包含有:
一输入级电路,用来接收一输入信号;
一第一电感元件,耦接于该输入级电路与一第一参考电压之间;
一输出级电路,用来依据该输入信号来产生一输出信号;以及
一第二电感元件,耦接于该输出级电路与一第二参考电压之间;
其中该第一电感元件的绕线的至少一部份与该第二电感元件的绕线的至少一部份彼此交错设置。
2.如权利要求1所述的信号增益电路,其中该第一电感元件的绕线的至少一部份与该第二电感元件的绕线的至少一部份彼此交错设置,而使得该第一电感元件与该第二电感元件之间产生一耦合效应。
3.如权利要求2所述的信号增益电路,其中该第一电感元件具有一第一电感线圈数,该第二电感元件具有一第二电感线圈数,以及该第一电感线圈数对该第二电感线圈数的一比值与对应该耦合效应的一耦合系数的一乘积不大于1。
4.如权利要求3所述的信号增益电路,其中该第一电感元件的一第一端点耦接于该第一参考电压以及一第二端点用来接收该输入信号;
该输入级电路包含有:
一第一场效晶体管,具有一第一连接端点耦接于该第一电感元件的该第二端点,一控制端点用来接收一控制信号;
该输出级电路包含有:
一第二场效晶体管,具有一第一连接端点耦接于该第一场效晶体管的一第二连接端点,一控制端点用来接收一偏压信号;以及
该第二电感元件的一第一端点耦接于该第二场效晶体管的一第二连接端点以及一第二端点用来耦接于该第二参考电压。
5.如权利要求4所述的信号增益电路,其中该输入级电路另包含有:
一增益电路,具有一输入端点耦接于该第一场效晶体管的该第一连接端点,一输出端点耦接于该第一场效晶体管的该控制端点,该增益电路用来提供一不大于零的增益给该输入信号以产生该控制信号。
6.如权利要求3所述的信号增益电路,其中该第一电感元件具有一中心抽头端耦接于该第一参考电压;
该输入级电路包含有:
一第一场效晶体管,具有一第一连接端点耦接于该第一电感元件的一第一端点以及该输入信号的一第一信号,一控制端点用来接收一第一控制信号;以及
一第二场效晶体管,具有一第一连接端点耦接于该第一电感元件的一第二端点以及该输入信号的一第二信号,一控制端点用来接收一第二控制信号;
该第二电感元件具有一中心抽头端耦接于该第二参考电压;
该输出级电路包含有:
一第三场效晶体管,具有一第一连接端点耦接于该第一场效晶体管的一第二连接端点,一控制端点用来接收一第一偏压信号,一第二连接端点耦接于该第二电感元件的一第一端点以及用来输出该输出信号的一第一信号;以及
一第四场效晶体管,具有一第一连接端点耦接于该第二场效晶体管的一第二连接端点,一控制端点用来接收一第二偏压信号,一第二连接端点耦接于该第二电感元件的一第二端点以及用来输出该输出信号的一第二信号。
7.如权利要求6所述的信号增益电路,其中该输入级电路另包含有:
一第一增益电路,具有一输入端点耦接于该第一场效晶体管的该第一连接端点,一输出端点耦接于该第二场效晶体管的该控制端点,该第一增益电路用来提供一第一增益给该输入信号的该第一信号以产生该第二控制信号。
8.如权利要求7所述的信号增益电路,其中该输入级电路另包含有:
一第二增益电路,具有一输入端点耦接于该第二场效晶体管的该第一连接端点,一输出端点耦接于该第一场效晶体管的该控制端点,该第二增益电路用来提供一第二增益给该输入信号的该第二信号以产生该第一控制信号。
9.如权利要求8所述的信号增益电路,其中该第一增益等于该第二增益。
10.如权利要求1所述的信号增益电路,其中该第一参考电压为一接地电压,以及该第二参考电压为一电源电压。
11.一种信号增益方法,包含有:
利用一输入级电路来接收一输入信号;
将一第一电感元件耦接于该输入级电路与一第一参考电压之间;
利用一输出级电路来依据该输入信号来产生一输出信号;
将一第二电感元件耦接于该输出级电路与一第二参考电压之间;以及
将该第一电感元件的绕线的至少一部份与该第二电感元件的绕线的至少一部份彼此交错设置。
12.如权利要求11所述的信号增益方法,其中该第一电感元件的绕线的至少一部份与该第二电感元件的绕线的至少一部份彼此交错设置,而使得该第一电感元件与该第二电感元件之间产生一耦合效应。
13.如权利要求12所述的信号增益方法,其中该第一电感元件具有一第一电感线圈数,该第二电感元件具有一第二电感线圈数,以及该第一电感线圈数对该第二电感线圈数的一比值与对应该耦合效应的一耦合系数的一乘积不大于1。
14.如权利要求11所述的信号增益方法,其中该第一参考电压为一接地电压,以及该第二参考电压为一电源电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210171682.3A CN103457542B (zh) | 2012-05-29 | 2012-05-29 | 信号增益电路以及信号增益方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210171682.3A CN103457542B (zh) | 2012-05-29 | 2012-05-29 | 信号增益电路以及信号增益方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103457542A true CN103457542A (zh) | 2013-12-18 |
CN103457542B CN103457542B (zh) | 2016-12-14 |
Family
ID=49739591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210171682.3A Active CN103457542B (zh) | 2012-05-29 | 2012-05-29 | 信号增益电路以及信号增益方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103457542B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4816784A (en) * | 1988-01-19 | 1989-03-28 | Northern Telecom Limited | Balanced planar transformers |
US7019593B2 (en) * | 2003-12-26 | 2006-03-28 | Agency For Science, Technology And Research | Variable-gain cascode amplifier using voltage-controlled and variable inductive load |
CN101022266A (zh) * | 2006-09-28 | 2007-08-22 | 威盛电子股份有限公司 | 功率放大器 |
JP2008131335A (ja) * | 2006-11-21 | 2008-06-05 | Seiko Npc Corp | 利得制御回路及び電波受信回路 |
TW201021404A (en) * | 2008-10-21 | 2010-06-01 | Semiconductor Components Ind | Amplifier with reduced output transients and method therefor |
-
2012
- 2012-05-29 CN CN201210171682.3A patent/CN103457542B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4816784A (en) * | 1988-01-19 | 1989-03-28 | Northern Telecom Limited | Balanced planar transformers |
US7019593B2 (en) * | 2003-12-26 | 2006-03-28 | Agency For Science, Technology And Research | Variable-gain cascode amplifier using voltage-controlled and variable inductive load |
CN101022266A (zh) * | 2006-09-28 | 2007-08-22 | 威盛电子股份有限公司 | 功率放大器 |
JP2008131335A (ja) * | 2006-11-21 | 2008-06-05 | Seiko Npc Corp | 利得制御回路及び電波受信回路 |
TW201021404A (en) * | 2008-10-21 | 2010-06-01 | Semiconductor Components Ind | Amplifier with reduced output transients and method therefor |
Also Published As
Publication number | Publication date |
---|---|
CN103457542B (zh) | 2016-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2498398B1 (en) | Amplifier circuit and method | |
US7403067B1 (en) | Compensation circuit for amplifiers having multiple stages | |
US7528636B2 (en) | Low differential output voltage circuit | |
CN101188406B (zh) | 低频模拟电路 | |
CN100461628C (zh) | 差动放大器及半导体电路 | |
JP4220982B2 (ja) | 分布型増幅器 | |
CN102624341B (zh) | 差分接收器 | |
CN101779372A (zh) | 使用自适应偏置的高摆动运算放大器输出级 | |
US7705663B2 (en) | Semiconductor integrated circuit | |
US10236840B1 (en) | Transadmittance amplifier | |
JP4578896B2 (ja) | クロックバッファ回路 | |
CN103457542A (zh) | 信号增益电路以及信号增益方法 | |
Srivastava et al. | Low-voltage bulk-driven self-cascode transistor based voltage differencing inverting buffered amplifier and its application as universal filter | |
US10720892B1 (en) | Active wilkinson combiner | |
US20020140488A1 (en) | Low skew minimized clock splitter | |
US7873921B2 (en) | Structure for a voltage detection circuit in an integrated circuit and method of generating a trigger flag signal | |
TWI482442B (zh) | 訊號增益電路以及訊號增益方法 | |
CN103166582B (zh) | 改进型电容放大电路 | |
CN104539251A (zh) | 低噪声低压差分信号发送器 | |
JP2001251150A (ja) | 単相信号/差動信号変換型の電圧増幅器 | |
Khan et al. | Miller Compensated Op-Amp Design for High PSRR & High Gain of 72dB in 180-nm CMOS Process | |
AU767209B2 (en) | Waveform output device with EMI noise canceler mechanism | |
CN103036510A (zh) | 放大器 | |
Bastos et al. | M. Silva | |
CN215769517U (zh) | 低功耗的基准电压源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |