CN103441736A - Cmos比较器的前置放大器电路 - Google Patents

Abstract

本发明公开了一种CMOS比较器的前置放大器电路，用于解决现有前置放大器电路动作速度慢的技术问题。技术方案是NMOS晶体管M_N1和NMOS晶体管M_N2作为差分输入对管；PMOS晶体管M_P1和PMOS晶体管M_P2作为负载，开关S₁和S₂分别连接在PMOS晶体管M_P1和PMOS晶体管M_P2的栅-漏之间；存储电容C₁和存储电容C₂的一端分别连接到PMOS晶体管M_P1和PMOS晶体管M_P2的栅极，存储电容C₁和存储电容C₂的另一端连接到电源V_DD上。由于存储电容C₁和存储电容C₂不出现在信号通路上，不影响前置放大器的输出极点和带宽，既消除了失调电压又不影响放大器动作速度，因而具有高速高精度的特点。

Description

CMOS比较器的前置放大器电路

技术领域

本发明涉及一种前置放大器电路，特别是涉及一种CMOS比较器的前置放大器电路。

背景技术

在电子信息处理系统中，需要采用高速高精度的模数转换器实现模拟信号到数字信号的转换。比较器是模数转换器的核心电路，比较器的速度和精度决定了模数转换器的整体性能。为了提高比较器的精度和速度，通常需要采取措施消除比较器的失调电压。

参照图4。文献“Behzad Razavi，Principles of Data Convention System Design，pp.201～202”公开了一种消除输出失调电压的比较器结构，该比较器由前置放大器和锁存器两部分构成，并加入了消除前置放大器输出失调电压的校准电路。其工作原理为，在失调电压消除阶段，开关S₁～S₄闭合，开关S₅和S₆断开，节点A、B、X和Y均交流接地，此时前置放大器正、负输出端的失调电压被分别存储在电容C₂和C₁上；在输入信号比较阶段，开关S₁～S₄断开，S₅和S₆闭合，此时比较器放大两个输入信号的差值，并在锁存器输出端产生逻辑输出。由于此时前置放大器的失调电压和C₂和C₁上存储的失调电压相互抵消，从而达到消除失调电压的目的。但该方案的缺点是，由于在信号通路上引入了额外的存储电容C₁和C₂，使得前置放大器的主极点频率降低、带宽变窄，从而降低了比较器的动作速度。

发明内容

为了克服现有前置放大器电路动作速度慢的不足，本发明提供一种CMOS比较器的前置放大器电路。该电路NMOS晶体管M_N1和NMOS晶体管M_N2作为差分输入对管；PMOS晶体管M_P1和PMOS晶体管M_P2作为负载，开关S₁和S₂分别连接在PMOS晶体管M_P1和PMOS晶体管M_P2的栅-漏之间；存储电容C₁和存储电容C₂的一端分别连接到PMOS晶体管M_P1和PMOS晶体管M_P2的栅极，存储电容C₁和存储电容C₂的另一端连接到电源V_DD上。NMOS晶体管M_N1和NMOS晶体管M_N2的栅极分别连接输入信号V_INP和V_INN，并通过开关S₃和开关S₄连接到共模电平V_CM上。NMOS晶体管M_N0作为尾电流源，NMOS晶体管的栅极连接偏置电压V_B，NMOS晶体管漏极与NMOS晶体管M_N1和NMOS晶体管M_N2管的源极连接，NMOS晶体管源极接地。在失调电压存储阶段，开关S₁和开关S₂闭合，同时输入差模信号置零，此时将失调电压存储在与输出端相连的存储电容C₁和存储电容C₂上；在信号放大阶段，开关S₁和开关S₂断开，存储电容C₁和存储电容C₂上的电压给负载管提供偏置，并且将所存储的失调电压与前置放大器的失调电压在输出端相互抵消，达到消除失调电压的目的。由于在信号放大阶段，将开关S₁和开关S₂断开使存储电容C₁和存储电容C₂不出现在信号通路上，不影响前置放大器的输出极点和带宽，既可以消除了失调电压又不影响放大器动作速度，因而具有高速高精度的特点。

本发明解决其技术问题所采用的技术方案是：一种CMOS比较器的前置放大器电路，其特点是包括NMOS晶体管M_N1、NMOS晶体管M_N2、NMOS晶体管M_N0、PMOS晶体管M_P1、PMOS晶体管M_P2、开关S₁、开关S₂、开关S₃、开关S₄、存储电容C₁和存储电容C₂。NMOS晶体管M_N1和NMOS晶体管M_N2作为差分输入对管；PMOS晶体管M_P1和PMOS晶体管M_P2作为负载，开关S₁和S₂分别连接在PMOS晶体管M_P1和PMOS晶体管M_P2的栅-漏之间；失调存储电容C₁和失调存储电容C₂的一端分别连接到PMOS晶体管M_P1和PMOS晶体管M_P2的栅极，失调存储电容C₁和失调存储电容C₂的另一端连接到电源V_DD上。NMOS晶体管M_N1和NMOS晶体管M_N2的栅极分别连接输入信号V_INP和V_INN，并通过开关S₃和开关S₄连接到共模电平V_CM上。NMOS晶体管M_N0作为尾电流源，NMOS晶体管的栅极连接偏置电压V_B，NMOS晶体管漏极与NMOS晶体管M_N1和NMOS晶体管M_N2管的源极连接，NMOS晶体管源极接地。

本发明的有益效果是：该电路NMOS晶体管M_N1和NMOS晶体管M_N2作为差分输入对管；PMOS晶体管M_P1和PMOS晶体管M_P2作为负载，开关S₁和S₂分别连接在PMOS晶体管M_P1和PMOS晶体管M_P2的栅-漏之间；存储电容C₁和存储电容C₂的一端分别连接到PMOS晶体管M_P1和PMOS晶体管M_P2的栅极，存储电容C₁和存储电容C₂的另一端连接到电源V_DD上。NMOS晶体管M_N1和NMOS晶体管M_N2的栅极分别连接输入信号V_INP和V_INN，并通过开关S₃和开关S₄连接到共模电平V_CM上。NMOS晶体管M_N0作为尾电流源，NMOS晶体管的栅极连接偏置电压V_B，NMOS晶体管漏极与NMOS晶体管M_N1和NMOS晶体管M_N2管的源极连接，NMOS晶体管源极接地。在失调电压存储阶段，开关S₁和开关S₂闭合，同时输入差模信号置零，此时将失调电压存储在与输出端相连的存储电容C₁和存储电容C₂上；在信号放大阶段，开关S₁和开关S₂断开，存储电容C₁和存储电容C₂上的电压给负载管提供偏置，并且将所存储的失调电压与前置放大器的失调电压在输出端相互抵消，达到消除失调电压的目的。由于在信号放大阶段，将开关S₁和开关S₂断开使存储电容C₁和存储电容C₂不出现在信号通路上，不影响前置放大器的输出极点和带宽，既消除了失调电压又不影响放大器动作速度，因而具有高速高精度的特点。

下面结合附图和实施例对本发明作详细说明。

附图说明

图1是本发明CMOS比较器的前置放大器电路的电路图。

图2是本发明CMOS比较器的前置放大器电路在失调电压存储阶段的等效模型。

图3是本发明CMOS比较器的前置放大器电路在信号放大比较阶段的等效模型。

图4是背景技术消除输出失调电压的比较器结构的电路图。

具体实施方式

参照图1-3。本发明CMOS比较器的前置放大器电路包括NMOS晶体管M_N1、NMOS晶体管M_N2、NMOS晶体管M_N0、PMOS晶体管M_P1、PMOS晶体管M_P2、开关S₁、开关S₂、开关S₃、开关S₄、存储电容C₁和存储电容C₂。NMOS晶体管M_N1和NMOS晶体管M_N2作为差分输入对管；PMOS晶体管M_P1和PMOS晶体管M_P2作为负载，开关S₁和S₂分别连接在PMOS晶体管M_P1和PMOS晶体管M_P2的栅-漏之间；失调存储电容C₁和失调存储电容C₂的一端分别连接到PMOS晶体管M_P1和PMOS晶体管M_P2的栅极，失调存储电容C₁和失调存储电容C₂的另一端连接到电源V_DD上。NMOS晶体管M_N1和NMOS晶体管M_N2的栅极分别连接输入信号V_INP和V_INN，并通过开关S₃和开关S₄连接到共模电平V_CM上。NMOS晶体管M_N0作为尾电流源，NMOS晶体管的栅极连接偏置电压V_B，NMOS晶体管漏极与NMOS晶体管M_N1和NMOS晶体管M_N2管的源极连接，NMOS晶体管源极接地。

在失调电压存储阶段，开关S₁和S₂以及S₃和S₄闭合，差分输入对管M_N1和M_N2的栅极V_INP和V_INN均接到共模电平V_CM上，此时M_P1和M_P2以二极管连接的形式作为差分输入对管M_N1和M_N2的负载，因此正、负输出端的失调电压被分别存储到电容C₂和C₁上。由于本发明的前置放大器是差分对称结构，所以可分析单边情况。附图2所示为失调电压存储阶段的失调电压等效模型。假设差分输入对管M_N1的输入失调电压为V_OSI，将其加载在M_N1的栅极上，则其输出端V_ON的失调电压V_OSO可表示为：

$V_{\mathrm{OSO}}=-A_{v1}\×V_{\mathrm{OSI}}\≈-\frac{g_{\mathrm{mn}}}{g_{\mathrm{mp}}}\×V_{\mathrm{OSI}}---\left(1\right)$

该输出失调电压被存储在电容C₁上。

在信号放大阶段，S₁和S₂以及S₃和S₄断开，差分输入对管M_N1和M_N2的栅极分别输入差分信号V_INP和V_INN，负载管M_P1和M_P2由电容C₁和C₂提供偏置电压，该偏置电压中包含前面存储的输出失调电压V_OSO。依然分析单边情况，附图3所示为信号放大阶段的失调电压等效模型。差分输入对管M_N1的输入失调电压依然为V_OSI，负载管M_P1的栅极和地之间的输入信号为存储在电容上的失调电压V_OSO，它们共同作用产生输出端的失调电压，因此可采用叠加原理对输出端V_ON的失调电压进行分析计算。

首先考虑输入失调电压V_OSI单独作用时产生的输出失调电压，此时负载管M_P1作为M_N1的电流源负载（电容C₁为其提供直流偏置电压，使其工作在饱和区），故V_OSI单独作用时产生的输出失调电压V_ON1可表示为：

$V_{\mathrm{ON}1}=-V_{\mathrm{OSI}}\×g_{\mathrm{mn}}\×(r_{\mathrm{dsn}}//r_{\mathrm{dsp}})---\left(2\right)$

其次考虑M_P1的栅极和地之间存储的失调电压V_OSO单独作用时产生的输出失调电压，此时M_P1作为放大管，M_N1作为M_P1的电流源负载（输入共模电压V_CM保证M_N1工作在饱和区），故V_OSO单独作用时产生的输出失调电压V_ON2可表示为：

$V_{\mathrm{ON}2}=-V_{\mathrm{OSO}}\×g_{\mathrm{mp}}\×(r_{\mathrm{dsn}}//r_{\mathrm{dsp}})=V_{\mathrm{OSI}}\×g_{\mathrm{mn}}\×(r_{\mathrm{dsn}}//r_{\mathrm{dsp}})---\left(3\right)$

最后，可以根据叠加原理求出输出端的总失调电压V_ON为：

V_ON＝V_ON1+V_ON2＝-V_OSI×g_mn×(r_dsn//r_dsp)+V_OSI×g_mn×(r_dsn//r_dsp)＝0    (4)

由（4）式可知，输出端的总失调电压为0，这是由于存储失调电压和输入失调电压分别在输出端产生的失调电压大小相等、极性相反，因而完全抵消，从而达到消除失调电压的目的。同时，由于存储电容不出现在信号通路上，对前置放大器的输出端极点和带宽不产生任何影响。

Claims (1)

1.一种CMOS比较器的前置放大器电路，其特征在于包括NMOS晶体管M_N1、NMOS晶体管M_N2、NMOS晶体管M_N0、PMOS晶体管M_P1、PMOS晶体管M_P2、开关S₁、开关S₂、开关S₃、开关S₄、存储电容C₁和存储电容C₂；NMOS晶体管M_N1和NMOS晶体管M_N2作为差分输入对管；PMOS晶体管M_P1和PMOS晶体管M_P2作为负载，开关S₁和S₂分别连接在PMOS晶体管M_P1和PMOS晶体管M_P2的栅-漏之间；失调存储电容C₁和失调存储电容C₂的一端分别连接到PMOS晶体管M_P1和PMOS晶体管M_P2的栅极，失调存储电容C₁和失调存储电容C₂的另一端连接到电源V_DD上；NMOS晶体管M_N1和NMOS晶体管M_N2的栅极分别连接输入信号V_INP和V_INN，并通过开关S₃和开关S₄连接到共模电平V_CM上；NMOS晶体管M_N0作为尾电流源，NMOS晶体管的栅极连接偏置电压V_B，NMOS晶体管漏极与NMOS晶体管M_N1和NMOS晶体管M_N2管的源极连接，NMOS晶体管源极接地。

Images