CN103427650B - 输入电压采样的补偿电路 - Google Patents

Abstract

一种输入电压采样的补偿电路，包括ESD电阻压降补偿的第一电阻、零电位温度补偿三极管、运算放大器、用于偏置或限流的第二电阻、箝位三极管、前馈电流镜像电流镜和采样触发端口，补偿三极管的发射极接地，基极和集电极连接后接第一电阻一端；第一电阻另一端分别接工作电源和运算放大器的同相输入端，运算放大器的输出端经第二电阻连接箝位三极管的基极，该基极连接采样触发端口的输出端，其发射极用于连接外部的ESD电阻，集电极连接前馈电流镜像电流镜的输入端；前馈电流镜像电流镜的电源端连接工作电源，其补偿电流输出端连接所述第一电阻另一端。本发明能补偿ESD电阻上的压降并且具有温度自补偿，不受ESD电阻的影响，不受温度的影响。

Description

输入电压采样的补偿电路

技术领域

本发明涉及一种补偿电路，特别是一种输入电压采样的补偿电路。

背景技术

由于反激式变换器具有结构简单，并且成本低廉的优良特点，从而成为很多电源工程师的首选方案。但是反激式的变换器多为副边反馈控制，即通过TL431和光耦形成的跨导放大器将输出电压反馈到变换器的原边。然而，TL431和光耦都需要较大的静态工作电流，直接影响着小功率和微功率开关变换器的效率和空载功耗，并且光耦容易老化，导致电源的寿命受到限制。所以，近几年流行一种通过原边反馈输出电压的控制方式，只需在变压器辅助绕组采样输出电压，不需要TL431和光耦反馈，从而具有体积小、效率高、成本低的突出优点。如图1所示，是原边反馈反激式变换器的原理图，图2是辅助绕组的电压波形图。基本工作原理是：功率MOS管开通时变压器励磁（t1时段），此时变压器次边绕组和辅助绕组的非接“地”端为负电压，负电压的大小与变压器主边绕组上的电压成正比，比例系数为次边绕组和辅助绕组各自与主边绕组的匝比。MOS管导通时它的漏端电压很小，相对于电源的输入电压来说可以忽略不计，那么此时主边绕组上的压降约等于输入电压，从而辅助绕组非接“地”端口处的负电压与输入电压是比例系数为匝比的比例关系；功率MOS管关断时变压器消磁，图2中t2时间段为消磁时间段，此时辅助绕组的电压与次边绕组的电压之比等于它们之间的匝比，所以检测辅助绕组的电压就反映输出电压的大小，称为原边反馈。

现在的电源控制芯片大多集成了过功率保护或最大电流限定功能，一般通过设定采样电阻的最大阈值电压来实现，当采样电阻上的电压到达该阈值电压时芯片内的比较器翻转而发出过流信号，关断功率MOS管或进行相应的保护。然而，由于电流控制环路存在延时，也就是从采样电阻上的电压达到设定的最大阈值电压时开始直到功率管真正关断这一过程需要时间，导致实际的最大阈值电压比芯片设定的值要大，并且在不同的输入电压下实际的峰值电压值不一样。如图3所示，是在不同输入电压下图1中采样电阻R_CS上的电压波形，V_H是指在高输入电压下最大峰值电流的实际值，V_L是指在低输入电压下最大峰值电流的实际值。V_OC是芯片内部设定的过流保护的阈值电压，Td是芯片CS端口的电压达到V_OC时开始直到功率MOS关断为止所产生的延时时间，对于同一款芯片来说Td基本是常数。正是因为这个延时的存在以及R_CS上的电压斜率不一样（该斜率k=Vin/L，Vin是电源输入电压，L是变压器主边电感量），导致在相同的延迟时间内R_CS上升的时间不一样。过流时R_CS上的实际电压为：

$V_{\mathrm{RCS}}=V_{\mathrm{OC}}+\frac{V_{\mathrm{in}}}{L}{T}_d{R}_{\mathrm{CS}}---\left(1\right)$

可见，输入电压越高，采样电阻R_CS上的最大峰值电压实际值越高，导致在不同输入电压下最大输出电流不一样。为了保证在不同输入电压下检测电阻R_CS上的过流点一致，常采用图4所示的前馈电路。通过接输入电压的电阻Rin引入前馈电流，它在R_LC上产生一个小的补偿电压，由于R_CS相对于R_LC和Rin来说可以忽略不计，因此补偿电压约为：

$V_{\mathrm{RLC}}=\frac{R_{\mathrm{LC}}}{R_{\mathrm{in}}}{V}_{\mathrm{in}}---\left(2\right)$

这样的话，补偿后过流时R_CS上的实际电压变为：

${V^{*}}_{\mathrm{RCS}}=V_{\mathrm{OC}}+(\frac{R_{\mathrm{CS}}{T}_d}{L}-\frac{R_{\mathrm{LC}}}{R_{\mathrm{in}}})V_{\mathrm{in}}---\left(3\right)$

可以看出，只要调节R_LC/Rin的比例便可使得(3)式小括号的值等于零，就可以使得在不同输入电压下过流时R_CS上得实际电压为恒定不变的值V_OC。

然而，图4所示的前馈电流是通过Rin引入的，ACDC电源输入整流后的电压Vin通常有几百伏特，从而在Rin上浪费不少的功耗。现在有些芯片内置了前馈补偿电路，在变压器励磁时通过采样辅助绕组的负压产生的电流作为前馈补偿电流。基本原理是：开关管导通时变压器励磁，此时变压器主边的压降约等于输入电压Vin，根据变压器的电压关系可知辅助绕组端口的电压：如果设计采样电路在此时将FB端口的电位箝位在零伏，可以采样到与输入电压成正比的电流：这个电流正是我们所需要的前馈电流，用电流镜成比例镜像该电流使其从CS引脚流出，在R_LC上产生前馈补偿压降。由于V_S远小于Vin，在R_S1电阻上产生的损耗小，并且只有在变压器励磁的时间段才产生功耗。

图5所示的电路就是图4开关电源控制器芯片中内置的前馈补偿电路现有技术，是芯片内部FB端口处的一部分电路（励磁时FB端口的负电压与输入电压Vin成正比，消磁时FB端口的电压与输出电压VOUT成正比，FB端口可称为电压反馈信号端口）。虚框中是芯片的ESD结构（Electro-Static discharge静电释放），图中D1是引脚FB到“地”的ESD二极管，D2是引脚FB到芯片外部电源引脚的ESD二极管。Resd是ESD电阻，因为VDD是外部的高压电源，工作电压一般要比芯片内部低压管的耐压要高，所以增加Resd防止在FB打正电ESD时内部的低压管被击穿。由于前馈补偿电流是与输入电压成正比的，需要避免ESD和温度的影响来精确采样。虚框之外的其它部分就是前馈电流采样补偿电路，它利用基极接“地”的三极管Q0作为箝位电路吸收负压V_A产生的电流I_RS1（这里的VA是指图4中辅助绕组端口的电压，它通过电阻RS1和RS2分压后接在芯片FB的端口），并通过电流镜镜像而形成前馈补偿电流Icom=ηI_RS1（η是电流镜比例系数），只要将这一前馈电流从芯片的CS引脚流出，在R_LC电阻上产生前馈补偿电压，也就不需要通过Rin引入前馈电流了，减小了功耗。可以算得采样到的电流为：

${I^{*}}_{\mathrm{RS}1}=\frac{\left|V_A\right|-V_{\mathrm{BE}0}}{R_{S1}+R_{\mathrm{esd}}}---\left(4\right)$

其中V_BE0是Q0的发射结压降，常温下约为0.7V。在|V_A|＞＞V_BE时，V_BE可以忽略，从而（4）式就变为：

${I^{*}}_{\mathrm{RS}1}\≈\frac{\left|V_A\right|}{R_{S1}+R_{\mathrm{esd}}}---\left(5\right)$

检测到的电流与V_A（或Vin）成正比，正是前馈补偿所需要的。然而在芯片工作电压较低，即|V_A|较小时，V_BE不能忽略，并且V_BE的温度系数大，直接影响着采样精度。又由于V_BE0压降和ESD电阻Resd的存在，如果ESD二极管D1的压降V_D1偏小的话，电流I_RS1将被二极管D1吸收，如图5中的I_D1所示，而不是完全被Q0吸收，严重影响采样精度。

现有技术中，有些电路采用MOS管作为箝位管，如图6所示，它同样存在图5中的缺陷。

发明内容

本发明要解决的技术问题是：提供一种输入电压采样的补偿电路，可以避免了ESD二极管和ESD电阻的影响，并且具有温度自补偿的效果。

为了实现上述目的，本发明通过以下技术措施来实现，一种输入电压采样的补偿电路，包括ESD电阻压降补偿的第一电阻、零电位温度补偿三极管、运算放大器、用于偏置或限流的第二电阻、箝位三极管、前馈电流镜像电流镜和采样触发端口，补偿三极管的发射极接地，补偿三极管的基极和集电极连接后接第一电阻一端，第一电阻另一端分别接工作电源和运算放大器的同相输入端，运算放大器的输出端经第二电阻连接箝位三极管的基极，箝位三极管的基极连接采样触发端口的输出端，箝位三极管的发射极用于连接外部的ESD电阻，箝位三极管的集电极连接前馈电流镜像电流镜的输入端，前馈电流镜像电流镜的电源端连接工作电源，前馈电流镜像电流镜的ESD电阻压降的补偿电流输出端连接所述第一电阻另一端。

所述采样触发端口包括第一N型沟道MOS管和第一逻辑非门，第一N型沟道MOS管的源极接箝位三极管的基极，其漏极接地，其栅极接第一逻辑非门的输出端，第一逻辑非门的输入端接入触发驱动信号，触发驱动信号采用变换器中功率MOS管的驱动信号。

所述第一电阻与工作电源之间连接偏置电流源。

所述运算放大器的输出端与第二电阻之间还连接传输门，第一逻辑非门的输出端还第二逻辑非门，传输门T1的选择输入负端接第一逻辑非门的输出端，传输门T1的选择输入正端接第二逻辑非门的输出端，第二逻辑非门的输入端接第一逻辑非门的输出端。

所述零电位温度补偿三极管和箝位三极管选用NPN型三极管。

所述箝位三极管上并联至少一个相同的三极管。

所述零电位温度补偿三极管和箝位三极管选用N型沟道MOS管。

所述前馈电流镜像电流镜中的工作电源接入端连接来自芯片外部高压电源VDD，或者芯片内部低压电源VCC。

所述第一电阻与工作电源之间连接偏置电流源。

本发明能补偿ESD电阻上的压降并且具有温度自补偿，正因为这两个补偿的作用，在变压器励磁时可以将芯片中电压反馈信号端口FB的电位稳定地箝位在零伏，不受ESD电阻的影响，不受温度的影响，负压产生的电流I_RS1全部被箝位三极管Q2完成吸收，而不会通过ESD二极管D1，使采用电阻实现精确采样。而且补偿效果好，使得不同输入电压下最大输入功率基本保持一致，而且使得前馈电路功耗小，电源外围电路简单。

附图说明

图1为没有加前馈补偿的原边反馈反激式变换器典型应用电路图；

图2为辅助绕组端口V_A处的电压波形和Drive_H功率MOS管驱动信号；

图3为在不同输入电压下图1中采样电阻R_CS上的电压波形；

图4为常用的增加外置前馈补偿的原边反馈反激式变换器典型应用电路图；

图5为图4中现有芯片内部FB端口的采用三极管箝位前馈电流采样补偿的电路图；

图6为图5中采用MOS管箝位前馈电流采样补偿的电路图；

图7为本发明第一实施例的前馈采样补偿电路；

图8为本发明第二实施例的前馈采样补偿电路；

图9为本发明第三实施例的前馈采样补偿电路；

图10为本发明第四实施例的前馈采样补偿电路；

图11为本发明第五实施例的前馈采样补偿电路。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

实施例一

一种具有自补偿作用的高精度输入电压采样电路，包括第一电阻R1、第二电阻R2、运算放大器amp、偏置电阻R2、第一逻辑非门not1、第一N型沟道MOS管MN1,、第一三极管Q1、第二三极管Q2、第一P型沟道MOS管MP1、第二P型沟道MOS管MP2、第三P型沟道MOS管MP3，P型MOS管MP1、MP2和MP3组成前馈电流镜像电流镜。

如图7所示，为本发明的第一实施例的电路图：VCC为芯片的低压电源端；偏置电流源Iref的输出端、电阻R1的第一端口、PMOS管MP2的漏端、运算放大器的正输入端一起相连，形成第①节点；电阻R1的第二端口、三极管Q1的集电极和基极一起相连，形成第②节点；运算放大器的输出端、运算放大器的输入负端、偏置电阻R2的第一端口一起相连，形成第③节点；逻辑非门not1的输出端、N沟道MOS管MN1的栅极一起相连，形成第④节点；电阻R2的第二端口、N型沟道MOS管MN1的漏极、三极管Q2的基极一起相连，形成第⑦节点；P型MOS管MP1的栅极和漏极、P型MOS管MP2和MP3的栅极、三极管Q2的集电极一起相连，形成第⑧节点；MP1、MP2、MP3的衬底和源极都与低压电源端相连；MN1的衬底和源极与“地”相连；Q1的发射极与“地”相连；Q2的发射极与芯片内部的ESD结构（图中虚框部分）中的电阻相连；Icom是前馈电流输出端口；Drive_H是变换器中功率MOS管（即图4中与GATE引脚连接的MOS管）驱动逻辑信号，它为高电平时，功率MOS管开启，变压器励磁；FB是芯片的电压反馈信号输入端口。

本实施例的基本工作原理：如图7所示，在三极管Q1的发射结压降上叠加另一个补偿ESD电阻上的压降的电压，该电压通过补偿电流Icom_Resd在电阻Resd上产生，这两个叠加的压降之和作为单位增益运算放大器的输入电压，这样就获得了一个具有较强驱动能力的驱动电压，经过一个电阻R2后驱动箝位三极管Q2。通过箝位三级管Q2的电流被电流镜镜像后产生前馈补偿电流Icomp和ESD电阻压降的补偿电流Icom_Resd。

在变压器励磁时（也就是图4中的功率MOS管开启），功率MOS管驱动信号Drive_H为高电平，触发端口的第一N型沟道MOS管MN1关断，运算放大器的输出经过R2后驱动箝位三极管Q2的基极，此时电阻R2起偏置电阻的作用，为Q2提供合适的驱动电流。箝位三极管Q2吸收辅助绕组的负压通过R_S1产生的电流I_RS1，I_RS1被由MP1、MP2、MP3组成的电流镜镜像，被MP2镜像的电流Icom_Resd用于ESD电阻Resd上的压降补偿，被MP3镜像的电流Icomp作为前馈电流。这一电路可以把FB端口的电位真正地箝位在零伏电压。在变压器消磁时（也就是图4中的功率MOS管关断），Drive_H为低电平，MN1开通，将三极管Q2的基极电位拉成零电位，Q2关断。此时R2起限流作用，防止从运放的输出过大的电流经过MN1后流入到“地”。根据图7所示，下面详细计算变压器励磁时本发明的电路如何精确采样输入电压：

V_r＝I_{com_Resd}·R1+V_BE1..............................................(6)

其中V_BE1是三级管Q1的发射结电压；

FB端口的电压：

V_FB＝V_r-V_BE2-I_RS1·R_esd..............................(7)

其中V_BE2是三极管Q2的发射结电压；

基准电流Iref是一个很小的电流源，它为Vr的产生提供偏置电流，相对于Icom_Resd来说可以忽略不计，所以有：

V_FB＝(I_{com_Resd}·R1-I_RS1·R_esd)+(V_BE1-V_BE2)...........................(8)由于Icom_Resd是通过电流镜从I_RS1镜像而来，它们是成比例的，只要适当设定它们的镜像比例以及R1和Resd之间的比例，很容易使得等式右边第一个括号的值为零。例如，假设Icom_Resd=0.05I_RS1，那么只要设定R1=20Resd便可，在集成电路中通过器件的匹配可以把比例做得非常精确。这就是本发明中所述的ESD电阻上的压降补偿作用；三极管Q1和Q2是同一类型的三极管，只要适当设计它们的尺寸，很容易使得等式右边第二个括号的值为零，而不受PN结压降V_BE的影响。如前面的假设一样，Icom_Resd=0.05I_RS1，只要设计三级管Q2发射极面积是Q1发射极面积的20倍便可，这样的话通过它们的电流密度相同，发射结压降也就是相同的。这就是本发明中所述的温度自补偿作用。正因为这两个补偿的作用，在变压器励磁时可以将FB的电位稳定地箝位在零伏，不受ESD电阻的影响，不受温度的影响，I_RS1的电流全部被箝位三极管Q2完成吸收而不会通过ESD二极管D1，实现精确采样。

实施例二

如图8所示，为本发明的第二实施例的电路图：VCC为芯片的低压电源端；偏置电流源Iref的输出端、电阻R1的第一端口、PMOS管MP2的漏端、运算放大器的正输入端一起相连，形成第①节点；电阻R1的第二端口、三极管Q1的集电极和基极一起相连，形成第②节点；运算放大器的输出端、运算放大器的输入负端、传输门T1的输入端口一起相连，形成第③节点；逻辑非门not1的输出端、逻辑非门not2的输入端、N沟道MOS管MN1的栅极、传输门T1的选择输入负端一起相连，形成第④节点；逻辑非门not2的输出端、传输门T1的选择输入正端一起相连，形成第⑤节点；传输门T1的输出端口、电阻R2的第一端口一起相连，形成第⑥节点；电阻R2的第二端口、N型沟道MOS管MN1的漏极、三极管Q2的基极一起相连，形成第⑦节点；P型MOS管MP1的栅极和漏极、P型MOS管MP2和MP3的栅极、三极管Q2的集电极一起相连，形成第⑧节点；MP1、MP2、MP3的衬底和源极都与低压电源端VCC相连；MN1的衬底和源极与“地”相连；Q1的发射极与“地”相连；Q2的发射极与芯片内部的ESD结构（图中虚框部分）中的电阻Resd相连；Icom是前馈电流输出端口；Drive_H是功率MOS驱动逻辑信号，它为高电平时，功率MOS管开启，变压器励磁；FB是芯片的电压反馈信号输入端口。

本实施例与第一实施例相比，增加了传输门T1和逻辑非门not2，从而增加了第⑤和⑥节点。逻辑非门not2产生与第④节点相反的逻辑信号，作为传输门T1的正选择信号。传输门T1是为了提高采样电路的高效性，它和N型沟道MOS管MN1一起实现了采样电路采样时段的选择。因为只有在功率MOS管开启，变压器励磁这一时段辅助绕组上的电压才与输入电压成比例，所以输入电压采样电路只有在此时间段内是有用的。并且在其它时间段不能将FB端口的电压箝位在零伏，只能使Q2截止。在MN1开通使Q2的基极电位为零伏时，如果没有传输门只能靠电阻R2来限流，此时R2越大越好。然而，在变压器励磁时段，为了给Q2提供足够大的驱动电流，R2又不宜过大。增加传输门T1后，在非采样时段Drive_H是低电平，传输门关断，MN1开通，Q2截止，由于被传输门阻断了，运算放大器不会流出大的电流，功耗小；在采样时段，传输门开通，MN1截止，采样电路正常采样，此时R2阻值的设计只需考虑三极管Q2的驱动能力便可。

实施例三

如图9所示，与实施例二相比，区别在于电流镜MOS管MP1、MP2、MP3的源极和衬底都接芯片外部高压电源VDD，而不是芯片内部低压电源VCC。这样做的有益之处是：在一些应用中需要比较大的前馈电流，也就是流过MP1、MP2、MP3的电流较大，而内部电源VCC是由外部电源VDD降压产生的，它的驱动能力是有限的，这样的话就会在内部电源产生较大的电源噪声。如果电流镜的电流全部从外部电源VDD吸收，在内部电源VCC产生的噪声很小。

实施例四

如图10所示，与实施例三相比，区别在于箝位三极管Q2被分解为Q21和Q22两倍分，并且Q21是由n个与Q22相同的三极管并联，它们的基极和发射极分别连接在一起。Q21的集电极接VDD，Q22的集电极接节点⑧。本实施例中Q21的集电极、电流镜MOS管的源极接VDD是因为考虑了实施例三中的有益效果，当然在一些应用中也可以像实施例一、二一样接内部电源VCC。本实施例中将Q2分解为两部分的原因和有益之处是：在一些情况下通过箝位三级管Q2的电流很大，例如在变压器消磁时为了使图4中反馈信号FB引脚抗干扰能力强，常把电阻RS1设计得较小，那么在励磁时箝位三极管Q2的电流必然就大。所以流过MOS管MP1、MP2、MP3的电流大，它们的尺寸就需要设计得很大，浪费芯片面积和增加延时。若采用本实施例中的设计，通过Q22的电流是总箝位电流的1/(n+1)，使电流镜MOS管的尺寸不过大。

实施例五

如图11所示，为本发明的第五实施例。与第二实施例相比，该实施例将实施例一中的三极管Q1变为N型沟道MOS管MN2，将三极管Q2变为N型沟道MOS管MN3。因为在集成电路工艺中，像BCD工艺或Bicmos工艺中才同时具有MOS管和npn型三极管，一般的P型衬底CMOS工艺中没有npn型三级管。但是Q1、Q2换成N型MOS管后也是可以实现温度补偿的，原理如下：

MN2的栅源电压为：

$V_{\mathrm{GS}2}=\sqrt{\frac{{2I}_{\mathrm{com}\_\mathrm{Resd}}}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_2}}+V_{\mathrm{TH}}---\left(9\right)$

其中μ_n是电子的迁移率，C_ox是电容密度，V_TH是N型MOS管的阈值电压，对特定工艺来说它们都是常数。是MN2的宽长比。

MN3的栅源电压为：

$V_{\mathrm{GS}3}=\sqrt{\frac{{2I}_{\mathrm{RS}1}}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_3}}+V_{\mathrm{TH}}---\left(10\right)$

I_RS1与Icom_Resd是成比例的，不妨设I_RS1=βIcom_Resd，那么可得：

$V_{\mathrm{GS}3}-V_{\mathrm{GS}2}=\sqrt{\frac{{2I}_{\mathrm{com}\_\mathrm{Resd}}}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}}}(\sqrt{\frac{\mathrm{\β}}{{\left(\frac{W}{L}\right)}_3}}-\sqrt{\frac{1}{{\left(\frac{W}{L}\right)}_2}})---\left(11\right)$

只要令便可使得上式中括号中的值为零，从而V_GS3=V_GS2，实现了温度补偿。

本发明的实施方式不限于此，上述应用于原边反馈反激式电源变换器中。但应认识到，本发明可应用于其它更为广泛的范围中，如可以根据应用对象中的电路采样状态来改换触发端口的电路，按照本发明的上述内容，利用本领域的普通技术知识和惯用手段，在不脱离本发明上述基本技术思想前提下，本发明还可以做出其它多种形式的修改、替换或变更，均落在本发明权利保护范围之内。

Claims (7)

1.一种输入电压采样的补偿电路，其特征在于：包括ESD电阻压降补偿的第一电阻、零电位温度补偿三极管、运算放大器、用于偏置或限流的第二电阻、箝位三极管、前馈电流镜像电流镜和采样触发端口，补偿三极管的发射极接地，补偿三极管的基极和集电极连接后接第一电阻一端，第一电阻另一端分别接工作电源和运算放大器的同相输入端，运算放大器的输出端经第二电阻连接箝位三极管的基极，箝位三极管的基极连接采样触发端口的输出端，箝位三极管的发射极用于连接外部的ESD电阻，箝位三极管的集电极连接前馈电流镜像电流镜的输入端，前馈电流镜像电流镜的电源端连接工作电源，前馈电流镜像电流镜的ESD电阻压降的补偿电流输出端连接所述第一电阻另一端；

所述采样触发端口包括第一N型沟道MOS管和第一逻辑非门，第一N型沟道MOS管的源极接箝位三极管的基极，其漏极接地，其栅极接第一逻辑非门的输出端，第一逻辑非门的输入端接入触发驱动信号，触发驱动信号采用变换器中功率MOS管的驱动信号。

2.根据权利要求1所述的一种输入电压采样的补偿电路，其特征在于：所述运算放大器的输出端与第二电阻之间还连接传输门，第一逻辑非门的输出端还第二逻辑非门，传输门T1的选择输入负端接第一逻辑非门的输出端，传输门T1的选择输入正端接第二逻辑非门的输出端，第二逻辑非门的输入端接第一逻辑非门的输出端。

3.根据权利要求2所述的一种输入电压采样的补偿电路，其特征在于：所述零电位温度补偿三极管和箝位三极管选用NPN型三极管。

4.根据权利要求3所述的一种输入电压采样的补偿电路，其特征在于：所述箝位三极管上并联至少一个相同的三极管。

5.根据权利要求1所述的一种输入电压采样的补偿电路，其特征在于：所述零电位温度补偿三极管和箝位三极管选用N型沟道MOS管。

6.根据权利要求1所述的一种输入电压采样的补偿电路，其特征在于：所述前馈电流镜像电流镜中的电源端连接来自芯片外部高压电源VDD，或者芯片内部低压电源VCC。

7.根据权利要求1所述的一种输入电压采样的补偿电路，其特征在于：所述第一电阻与工作电源之间连接偏置电流源。