CN103427630A - 用于负载开关应用的恒定栅-源电压电荷泵 - Google Patents

用于负载开关应用的恒定栅-源电压电荷泵 Download PDF

Info

Publication number
CN103427630A
CN103427630A CN2013101992052A CN201310199205A CN103427630A CN 103427630 A CN103427630 A CN 103427630A CN 2013101992052 A CN2013101992052 A CN 2013101992052A CN 201310199205 A CN201310199205 A CN 201310199205A CN 103427630 A CN103427630 A CN 103427630A
Authority
CN
China
Prior art keywords
voltage
circuit
output
charge pump
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013101992052A
Other languages
English (en)
Inventor
N·加涅
约尼·米卡·卡勒沃·沃里宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN103427630A publication Critical patent/CN103427630A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明涉及用于负载开关应用的恒定栅-源电压电荷泵。一种自我保护型集成电路(IC)包括晶体管电路和电压发生器电路。所述电压发生器电路被配置为使用所述晶体管电路的输出端的输出电压产生所述晶体管电路的激活电压；以及当所述产生的激活电压幅度小于所述集成电路的器件额定电压和当所述产生的激活电压幅度等于或超过所述集成电路的所述器件额定电压时，所述晶体管电路的栅-源电压(VGS)保持在高于所述输出电压的一固定或恒定电压。

Description

用于负载开关应用的恒定栅-源电压电荷泵
技术领域
本发明涉及集成电路，更具体地涉及在过载电压环境下的保护型集成电路。
背景技术
集成电路(IC)可从芯片外电子器件接收电信号。过载电压保护对于集成电路是令人关注的问题。通常，静电放电(ESD)能够导致过过载电压产生，但是所述集成电路不经意地暴露在过高的电源电压下也可导致过载电压产生。这些能够导致所述集成电路内部结构的退化。
发明内容
本发明一般地涉及电子系统和器件，更具体地涉及当集成电路暴露于不利的偏置环境中时，提高与集成电路连接的电子装置的鲁棒性。
一种实施例装置包括集成电路，所述集成电路包括晶体管电路和电压发生器电路。所述电压发生器电路被配置为使用所述晶体管电路的一个输出端的输出电压产生所述晶体管电路的激活电压；以及当所述产生的激活电压的幅度小于所述集成电路的器件额定电压和当所述产生的激活电压的幅度等于或超过所述集成电路的器件额定电压时，将所述晶体管电路的栅-源电压(VGS)保持在高于所述输出电压的一固定或恒定电压。
本申请公开了一种自我保护型集成电路(IC)包括：晶体管电路；以及电压发生器电路，被配置为：使用所述晶体管电路的输出端处的输出电压产生所述晶体管电路的激活电压；以及当所产生的激活电压的幅度小于所述集成电路的器件额定电压和当所产生的激活电压的幅度等于或超过所述集成电路的器件额定电压时，使所述晶体管电路的栅-源电压(VGS)保持在一高于所述输出电压的大体上恒定的电压处。
本申请还公开了一种电源系统，包括：电池充电电路；以及集成电路，包括：电连接到所述电池充电电路上的输入端；具有输出晶体管的晶体管电路；以及电压发生器电路，被配置为：使用所述晶体管电路的输出端处的输出电压产生所述晶体管电路的激活电压；以及当所产生的激活电压的幅度小于所述集成电路的器件额定电压和当所产生的激活电压的幅度等于或超过所述集成电路的器件额定电压时，使所述晶体管电路的栅-源电压(VGS)保持在一高于所述输出电压的大体上恒定的电压处。
本申请还公开了一种操作集成电路的方法，所述方法包括：在集成电路的晶体管电路处接收一输入电压并提供一输出电压；使用所述输出电压产生所述晶体管电路的激活电压；以及当所产生的激活电压的幅度小于所述集成电路的器件额定电压和当所产生的激活电压的幅度等于或超过所述集成电路的器件额定电压时，使所述晶体管电路的栅-源电压(VGS)保持在一高于所述输出电压的大体上恒定的电压处。
本节意在提供关于本专利申请的主旨的概述。并不意于提供本发明的专门的或者详尽的说明。详细的说明将被包含用于进一步提供关于本专利申请的信息。
附图说明
在附图(其不一定按比例绘制)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示同类部件的不同例子。附图以示例而非限制的方式大体示出了本文中所论述的各个实施例。
图1为在高电压环境中提供器件激活信号的集成电路的一个实施例的各部分的方框图；
图2为在高电压环境中提供器件激活信号的集成电路的另一个实施例的各部分的方框图；
图3为电荷泵电路的一个实施例的各部分的示意图；
图4为显示了体二极管的电荷泵级电路的实施例的高度示意图；
图5示出了三级电荷泵电路的实施例的仿真；
图6示出了电荷泵级电路的另一实施例的高度示意图；
图7示出了开关电路的仿真的实施例；
图8示出了向集成电路设备提供器件激活信号的方法的流程图。
具体实施方式
集成电路可无意中暴露于过载电压下。例如，电子设备(例如，移动电话，智能电话和平板电脑或笔记本电脑均使用电池充电器进行充电。电池充电系统的电子电路中的一个故障将导致电子电路暴露于超过预期的电压中。为保护集成电路，电路可被设计为防止低电压电路暴露于过载电压中。
通常，电子电路在0V～2V或者0V～5V的电压范围内工作。电路设计者一般包括了用于抵御高电压环境的电路，如将某些集成电路器件转向断开状态。有时，比较高的电压能够改变器件的工作或妨碍器件的工作(例如，当外部电压过高时则使得晶体管无法正常工作)。
对于较低的电压过程，暴露于较高的电压下(如，6v)能够加重低电压器件的负担，从而减少集成电路的寿命。某些集成电路设计者通过在电路设计中加入耐高压器件缓解暴露于高压中的问题。然而，该类型的器件会占据大量集成电路芯片面积导致设计效率下降。
图1为在高电压环境中提供器件激活信号的集成电路的一个实施例的各部分的方框图。所述集成电路能够自我保护且包括晶体管电路105和电压发生器电路110。所述晶体管电路105包括至少一个晶体管(如，金属氧化物半导体(MOS)型晶体管)。在一些实施例中，所述集成电路电连接到电池充电电路上。所述晶体管电路105可包括开关电路，所述开关电路被设置于电路通路中，所述电路通路被配置为从所述电池充电电路向外围设备提供电路功率。在一些实施例中，所述外围设备为移动电话且所述电池充电电路和所述集成电路包含在用于所述移动电话的电源中。
所述电压发生器电路110能够使用所述晶体管105的输出端处的输出电压为所述晶体管电路105产生激活电压。所述激活电压可施加于所述晶体管电路105的晶体管的栅极。当所述产生的激活电压的幅度小于所述集成电路的器件额定电压，且所述产生的激活电压的幅度等于或超过所述集成电路的器件额定电压时，所述电压发生器电路110能够将所述晶体管电路105的栅-源电压(VGS)维持在高于所述输出电压的一电压值(在某些实施例中，该电压值为一固定电压或恒定电压)。
例如，所述电压发生器电路110能够产生5.4伏(高于所述输出电压)的激活电压。因此，即使所述输出电压升高，所述晶体管电路105的偏置也允许所述电路起作用。换句话说，所述电压发生器电路110产生一激活电压，所述激活电压以一电压容限跟随输出电压，所述电压容限小于集成电路或集成电路制造过程中的器件额定电压
在某些实施例中，所述电压发生器电路110能够保持电压容限高于所述输出电压且在5-6V的范围内。若所述输出电压升高至5V且所述电压容限大致恒定在5.4V(如，在电压降为5.4V的二极管内或结中，或者在5.4V的百分之十或更低以内浮动)，所述激活信号能够高达10.4V。如果晶体管电路105包括输出晶体管，那么输出晶体管上的VGS能够达到5.4V。这样允许所述输出晶体管在更高的电压处仍正常起作用。由于VGS没有超过所述开关电路105的额定电压，所以所述晶体管电路105不需要耐更高压的器件。所述电压发生器电路可包括连接到VIN处的电压钳位电路。当VOUT较低时，所述电压钳位电路可用于偏置所述晶体管电路105。
在某些实施例中，所述晶体管电路105可包括一个晶体管。所述晶体管在所述晶体管电路105的第一源或漏区接收输入电压，且所述晶体管电路105在所述晶体管电路105的第二源或漏区产生一输出电压。所述电压容限用于所述晶体管电路105的栅极区与所述晶体管电路105的第二源极区或漏极区之间。
图2为在高电压环境中提供器件激活信号的集成电路的另一个实施例的各部分的方框图。在一个实施例中，所述晶体管电路包括开关电路205且所述电压发生器电路包括电荷泵电路210。所述开关电路205可包括两个n型MOS(NMOS)晶体管且所述两个n型MOS(NMOS)晶体管的漏极串联连接。RDSON表示所述开关电路205的导通电阻。
图3示出了电荷泵电路310的一个实施例的各部分的实施例。所述电荷泵电路310可包括多级(例如，如图所示3级)。这些单独的级使用电路拓扑，所述电路拓扑将电压相加以产生升压电压，或者所述拓扑可以将电压相乘以产生升压电压。前两个级可使用时钟信号产生升压电压，所述时钟信号基于供给电压(如，1.8V)。
第一级315能够使用所述供给电压和基于所述供给电压的时钟信号产生两倍于所述供给电压的升压电压(如1.8V+1.8V＝3.6V)。第二级320能够使用第一级产生的电压和基于供给电压的时钟信号产生三倍于所述供给电压的升压电压(如3.6V+1.8V＝5.4V)。第三级325，输出级，能够使用所述第二级产生的升压电压并且使用具有大致为输出电压的幅度的时钟信号产生所述激活电压(5.4V+VOUT)。所述电荷泵电路310包括在所述电荷泵电路的输出端的保持电容器330，所述保持电容器作为所述输出电压的参考。
使用基于所述供给电压的时钟可产生用于输出级的时钟信号。例如，所述集成电路可包括电压转换电路(未示出)以将以电压调节后的电源的电压为基础的时钟信号转换为具有VOUT的幅度的时钟信号。在一些示例中，所述VOUT时钟信号的幅度或许小于由电压转换电路的结式二极管的电压降得到的VOUT。
所述电荷泵电路310产生5.4V+VOUT的激活电压。因此，随着VOUT升高，所述施加于图2中的开关电路210的激活电压将比VOUT高5.4V；因此允许所述开关电路的正确工作。若VOUT为所述开关电路210的输出且所述激活电压施加于所述开关电路210的晶体管的栅极，所述晶体管的VGS将保持在5.4V。
当VOUT为低电平时，提供给所述第三级的所述时钟信号(在图3中，clk3b和clk3)为低电平。在这种情况下，所述电荷泵电路的所述第三级325处于短路状态。所述第三级325中的晶体管内在的体二极管或寄生二极管正向偏置且所述第二级320的输出短接到电荷泵电路310的输出上。
图4为显示体晶体管的电荷泵级电路的实施例的高度原理图。由于所述电荷泵电流消耗小，因此通过所述第三级的体二极管的电压降并不大。因此，当所述输出级的时钟信号为低电平时，所述电荷泵电路的输出电压能够大致为所述第二级的升压的供给电压(如，5.4V，或者晶体管内部或结的电压降5.4V)。
图5示出了当VOUT为0V时，三级电荷泵电路的仿真的实施例。下面的波形505为所述第一级的升压电压输出，上面的波形510为所述第二级的升压电压输出，其中，所述供给电压为1.8V。当所述时钟信号为0V时，所述第三级的输出如中间波形515所示。能够用此种方式控制所述电荷泵输出直到输出级变为有效。如图3所示的实施例，当VOUT大于一个或多个处于输出级的晶体管的阈值电压(VIN)时，所述输出级可能变为有效。
在一些实施例中，所述电荷泵输出级325使用一个或多个外部二极管控制所述电荷泵输出直到所述输出级有效。图6所示为电荷泵级的另一个实施例的高度概括图。所述电荷泵电路级625包括输入电路节点635和输出电路节点640.所述电荷泵电路级625可以是所述输出级且所述激活电压625可由输出电路节点处提供。所述电荷泵电路级625还包括二极管645，所述二极管645连接在所述输入电路节点635和所述输出电路节点640之间。
在一些实施例中，图2中的所述电荷泵电路210只包括一级且该一级电荷泵电路使用所述供给电压和具有大致等于VOUT的幅度的时钟信号产生所述激活电压。若所述供给电压规定为1.8V，所述产生的激活电压为1.8V+VOUT。尽管这里描述了一级电荷泵电路和三级电荷泵电路，其他规模的电荷泵电路(如，六级电荷泵电路)或许有用。
综上所述，即使所述激活电压的幅度超过所述集成电路的设备额定电压，所述电荷泵电路210也保持所述开关电路205处的VGS恒定。这样随着所述输入电压的增长，保持所述开关电路205的导通电阻大致恒定(如，±10％)。对于产生作为接地的参考的电荷泵电路，所述导通电阻随着所述开关电压的增长而增长。
图7示出了由接地参考电压和输出参考电压驱动的开关电路的仿真的实施例。图705示出了VOUT增长。图710为用接地参考电压激活的开关电路实施例的所述导通电阻RON的仿真图。在该图中可以看到RON随着VOUT的增长而增长。图715示出了用输出参考电压激活的开关电路实施例的所述导通电阻以提供恒定的VGS的仿真图。从该图中可以看到随着所述输出电压的增长，所述RON大致恒定。
因此，使用图2中的(利用所述电荷泵电路201的)所述开关电路205处的恒定VGS保持所述开关处的适当数量的驱动电压而与所述激活电压的幅度无关。当所述开关处的所述电压增长时，该方法使所述开关电路的能够工作而不需要耐高压器件。
图8为在高电压环境中向集成电路器件提供器件激活信号的方法800的流程图。在方块805处，在集成电路的晶体管电路上接收输入电压且在所述晶体管电路的输出端提供输出电压。
在方块810处，所述晶体管电路使用所述输出电压产生激活电压。在方块815处，当所述产生的激活电压的幅度小于所述集成电路的器件额定电压且当所述产生的激活电压的幅度等于或超过所述集成电路的器件额定电压时，所述晶体管电路的栅-源电压(VGS)保持在一高于所述输出电压的固定或恒定电压处。
附加注释和实施例
实施例1的主旨(例如，一种装置)包括自我保护集成电路。所述集成电路包括晶体管电路和电压发生器电路。所述电压发生器电路被配置为使用所述晶体管电路的输出端的输出电压产生所述晶体管电路的激活电压，且当所述产生的激活电压幅度小于所述集成电路的器件额定电压和当所述产生的激活电压等于或超过所述集成电路的器件额定电压时，使所述晶体管电路的栅-源电压(VGS)保持在高于所述输出电压的一固定或恒定电压处。
在实施例2中，实施例1的主旨可选地包括电压发生器电路，所述电压发生器电路被配置为产生以一电压容限对所述输出电压进行跟随的激活电压，所述电压容限小于所述集成电路的器件额定电压。
在实施例3中，实施例1和2中的一个或其任意结合的主旨可选地包括晶体管电路，所述晶体管电路包括开关电路，且所述VGS可选地施加于晶体管的至少一个栅极区。
在实施例4中，实施例1-3中的一个或其任意结合的主旨可选地包括晶体管电路，所述晶体管电路包括开关电路，所述开关电路能够可选地包括串联在所述输入端和所述输出端之间的两个NMOS型晶体管。
在实施例5中，实施例1-4中的任一个或其结合的主旨可选地包括电压发生器电路，所述电压发生器电路包括电荷泵电路，所述电荷泵电路被配置为使用所述时钟信号产生所述激活电压，所述时钟信号具有与所述输出电压大致相同的幅度。
在实施例6中，实施例5的主旨可选地包括电荷泵电路，所述电荷泵电路包括所述电荷泵电路的输出端处的保持电容器，所述输出电压参考于所述保持电容器。
在实施例7中，实施例5和6的一个或任意结合的主旨可选地包括多个电荷泵电路级，所述多个电荷泵电路级包括输出级，其中，所述电荷泵电路的所述输出级被配置为使用所述时钟信号产生所述激活电压，所述时钟信号具有与所述输出电压大致相同的幅度。
在实施例8中，实施例5-7中的一个或任意结合的主旨可选地包括位于所述输出级之前的电荷泵级，所述电荷泵级可选地被配置为提供从所述集成电路的供给电压升压的电压，且当所述输出电压的所述时钟信号为低电平时，所述输出电压与所述升压的供给电压大致相同。
在实施例9中，实施例5-8中的一个或任意结合的主旨可选地包括电荷泵电路，所述电荷泵电路包括输入电路节点，输出电路节点，和连接在所述输入节点和所述输出节点之间的二极管。在所述输出电路节点处可选地提供所述激活电压。
实施例10包括主题(例如，一种系统)，或者可选地结合实施例1-7中的一个或任意结合以包括主题，所述主题包括电池充电电路和集成电路。所述集成电路包括电连接到所述电池充电电路上的输入端，具有输出晶体管的晶体管电路和电压发生器电路。所述电压发生器电路被配置为使用所述晶体管电路的输出端的输出电压产生所述晶体管电路的激活电压，且当所述产生的激活电压幅度小于所述集成电路的器件额定电压和当所述产生的激活电压幅度等于或超过所述集成电路的器件额定电压时，使所述晶体管电路的栅-源电压(VGS)保持在高于所述输出电压的一固定或恒定电压处。
在实施例11中，实施例10中的主旨可选地包括晶体管电路，所述晶体管电路包括设置于电路通路的开关电路，所述电路通路被设置为从所述电池充电电路向外围设备提供电路功率。
在实施例12中，实施例10和11中的一个或任意结合的主旨可选地包括晶体管电路，所述晶体管电路包括开关电路，所述开关电路包括串联在所述输入端和所述输出端之间的晶体管之间的两个NMOS型晶体管，且其中，所述VGS施加于所述NMOS型晶体管的栅极区。
在实施例13中，实施例10-12的一个或任意结合的主旨可选地包括电压发生器电路，所述电压发生器电路包括电荷泵电路，所述电荷泵电路被配置为用时钟信号产生所述激活电压，所述时钟信号具有与所述输出电压大致相同的幅度。
在实施例14中，实施例13的主旨可选地包括电荷泵电路，所述电荷泵电路包括在所述电荷泵电路输出端的保持电容器，所述输出电压参考与所述保持电容器。
在实施例15中，实施例1-14的一个或任意结合的主旨可选地包括一系统，所述系统包含在移动电话的电源中。
实施例16包括一主旨(如一种方法，执行的手段，或者包括指令的机器可读介质，当被所述机器执行指令时，使得所述机器执行动作)，或者可选地结合实施例1-10的一个或任意结合的主旨，包括接收集成电路的晶体管电路的输入电压且提供输出电压，使用所述输出电压产生所述晶体管的激活电压且当所述产生的激活电压幅度小于所述集成电路的器件额定电压和当所述产生的激活电压幅度等于或超过所述集成电路的器件额定电压时，使所述晶体管电路的栅-源电压(VGS)保持在高于所述输出电压的一固定或恒定电压处。
在实施例17中，实施例16的主旨可选地包括在所述集成电路的开关电路的输入端处接收所述输入电压。
在实施例18中，实施例17的主旨可选地包括随着所述输入电压的增长，使所述开关电路的导通电阻保持大体上恒定。
在实施例19中，实施例16-18中的一个或任意结合可选地包括产生所述激活电压，所述激活电压以一电压容限对所述晶体管电路的输出电压进行跟随，所述电压容限小于所述集成电路的器件额定电压。
在实施例20中，实施例10-19的一个或任意结合的主旨可选地包括在所述晶体管电路第一源或漏区接收所述输入电压，且所述晶体管电路在所述晶体管电路的第二源或漏区产生输出电压。所述电压容限可选地施加于所述晶体管电路的栅极区与所述晶体管电路的第二源极区或漏极区之间。
在实施例21中，实施例16-20中的一个或任意结合的主旨可选地包括使用电荷泵电路产生所述激活电压。所述电荷泵电路可选地使用时钟信号产生所述激活电压，所述时钟信号具有与所述输出电压大致相同的幅度。
在实施例22中，实施例16-21中的一个或任意结合的主旨可选地包括使用电荷泵电路产生所述激活电压，其中，所述输出电压参考于所述电荷泵电路的输出端的保持电容器
在实施例23中，实施例16-22中的一个或任意结合的主旨可选地包括使用电荷泵电路产生所述激活电压，所述电荷泵电路具有包含输出级在内的多个电荷泵级。所述电荷泵电路的所述输出级可选地包括使用具有与所述输出电压大致相同的幅度的时钟信号来产生所述激活电压。
实施例24包括，或可选地为实施例1-23中的任意一个或多个的任意部分或任一部分的结合以包括主旨，所述主旨包括执行实施例1-23的任一个或多个的功能的方法，或者包括指令的机器可读介质，所述指令当被所述机器执行指令时，使得所述机器执行实施例1-23中的任一个或多个功能。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
上述具体实施方式包括对附图的参考，附图形成具体实施方式的一部分。附图以举例说明的方式示出了本发明能够用以实践的具体实施例。于此，这些实施例也称为“示例”。本申请所涉及到的所有出版物、专利以及专利文件全部作为本发明的参考内容，尽管它们是分别加以参考的。如果本申请与参考文件之间存在使用差别，则参考文件的使用应视为本申请使用的补充；若二者之间存在不可调和的差异，则以本申请的使用为准。
在本申请中，与专利文件通常使用的一样，术语“一”或“某一”表示包括一个或两个以上，不同于“至少一个”或“一个或更多”的其它例子或用法。在本申请中，除非另外指明，否则使用术语“或”指无排他性的或者是，“A或B”包括：“A但不是B”、“B但不是A”以及“A和B”。在所附的权利要求中，术语“包含”和“在其中”等同于各个术语“包括”和“其中”的通俗英语而使用。而且，在下述权利要求中，术语“包含”和“包括”是开放性的，即，包括除了权利要求中这样的术语之后所列出的那些要素以外的要素的系统、装置、物品或步骤，依然视为落在该项权利要求的范围之内。而且，在下述权利要求中，术语“第一”、“第二”和“第三”等仅仅用作标识，并非对其对象有数量要求。
在此，所阐述的方法实施例可以是机器或至少部分实现的计算机。一些实施例可以包括计算机可读介质或机器可读介质，这两种介质由指令编码，所述指令可被执行以配置电子设备执行以上实施例中的方法。这些方法的实现包括代码(例如，微码，汇编语言代码，高级语言代码，或类似物)。这样的代码可以包括用于执行各种方法的计算机可读指令。所述代码可以组成计算机程序产品的各部分。另外，所述代码可以在执行或其它时间实实在在地保存在一个或更多易失性或非易失性的计算机可读媒体中。这些计算机可读媒体可包括(但并不仅限于)，硬盘，可移动磁盘，可移动光盘(例如，高密度光盘和数字视频光盘)，磁带，记忆卡或记忆棒，随机访问内存(RAM’s)，只读内存(ROM’s)，以及类似的东西。
以上实施方式旨在解释说明而非限制。在其它实施例中，以上实施方式的示例(或其一个或多个方面)可以相互结合使用。例如，本领域普通技术人员通过回顾以上实施方式可以使用其他实施例。摘要被提供以符合37C.F.R.§1.72(b)，从而使得读者能够快速确定技术发明的类型。应当理解的是，该摘要将不用于解释或限制权利要求的范围或意义。而且，在以上的具体实施方式中，各种特征可组合在一起以简化本发明。这不应理解为未要求的公开特征对任何权利要求来说是必不可少的。相反，创造性的主题可以以比特定公开实施例的所有特征更少的特征而存在。因而，下述的权利要求以每个权利要求作为单独实施例的方式并入具体实施方式中。本发明的范围应当参照所附的权利要求以及与这些权利要求的所属相当的整个范围来确定。

Claims (23)

1.一种自我保护型集成电路(IC)包括：
晶体管电路；以及
电压发生器电路，被配置为：
使用所述晶体管电路的输出端处的输出电压产生所述晶体管电路的激活电压；以及
当所产生的激活电压的幅度小于所述集成电路的器件额定电压和当所产生的激活电压的幅度等于或超过所述集成电路的器件额定电压时，使所述晶体管电路的栅-源电压(VGS)保持在一高于所述输出电压的大体上恒定的电压处。
2.根据权利要求1所述的集成电路，其中，所述电压发生器电路被配置为产生以一电压容限对所述输出电压进行跟随的激活电压，所述电压容限小于所述集成电路的器件额定电压。
3.根据权利要求1或2所述的集成电路，其中，所述晶体管电路包括开关电路，且所述VGS施加于晶体管的至少一个栅极区。
4.根据权利要求3所述的集成电路，其中，所述开关电路包括串联在所述输入端和所述输出端之间的两个NMOS型晶体管。
5.根据权利要求1所述的集成电路，其中，所述电压发生器电路包括电荷泵电路，所述电荷泵电路被配置为使用时钟信号产生所述激活电压，所述时钟信号具有与所述输出电压大致相同的幅度。
6.根据权利要求5所述的集成电路，其中，所述电荷泵电路包括在所述电荷泵电路的输出端处的保持电容器，所述输出电压参考于所述保持电容器。
7.根据权利要求5所述的集成电路，其中，所述电荷泵电路包括多个电荷泵电路级，所述多个电荷泵电路级包括输出级，其中，所述电荷泵电路的所述输出级被配置为使用所述时钟信号产生所述激活电压，所述时钟信号具有与所述输出电压大致相同的幅度。
8.根据权利要求7所述的集成电路，其中，一位于所述输出级之前的电荷泵级被配置为提供从所述集成电路的供给电压开始升压的电压，当所述输出级的所述时钟信号为低电平时，所述输出电压与所述升压的供给电压大致相同。
9.根据权利要求5-8中的任一项所述的集成电路，其中，所述电荷泵电路包括：
输入电路节点和输出电路节点，其中，在所述输出电路节点处提供所述激活电压；以及
连接在所述输入电路节点和所述输出电路节点之间的二极管。
10.一种电源系统，包括：
电池充电电路；以及
集成电路，包括：
电连接到所述电池充电电路上的输入端；
具有输出晶体管的晶体管电路；以及
电压发生器电路，被配置为：
使用所述晶体管电路的输出端处的输出电压产生所述晶体管电路的激活电压；以及
当所产生的激活电压的幅度小于所述集成电路的器件额定电压和当所产生的激活电压的幅度等于或超过所述集成电路的器件额定电压时，使所述晶体管电路的栅-源电压(VGS)保持在一高于所述输出电压的大体上恒定的电压处。
11.根据权利要求10所述的系统，其中，所述晶体管电路包括配置于电路通路中的开关电路，所述电路通路被配置为从所述电池充电电路向外围设备提供电功率。
12.根据权利要求11所述的系统，其中，所述开关电路包括串联在所述输入端和所述输出端之间的两个NMOS型晶体管，且其中，所述VGS施加于所述NMOS型晶体管的栅极区。
13.根据权利要求10所述的系统，其中，所述电压发生器电路包括电荷泵电路，所述电荷泵电路被配置为使用时钟信号产生所述激活电压，所述时钟信号具有与所述输出电压大致相同的幅度。
14.根据权利要求13所述的系统，其中，所述电荷泵电路包括在所述电荷泵电路的输出端的保持电容器，所述输出电压参考于所述保持电容器。
15.根据权利要求10-14中的任一项所述的系统，其中，所述系统包含在移动电话的电源中。
16.一种操作集成电路的方法，所述方法包括：
在集成电路的晶体管电路处接收一输入电压并提供一输出电压；
使用所述输出电压产生所述晶体管电路的激活电压；以及
当所产生的激活电压的幅度小于所述集成电路的器件额定电压和当所产生的激活电压的幅度等于或超过所述集成电路的器件额定电压时，使所述晶体管电路的栅-源电压(VGS)保持在一高于所述输出电压的大体上恒定的电压处。
17.根据权利要求16所述的方法，其中，在晶体管电路处接收输入电压包括：在所述集成电路的开关电路的输入端处接收所述输入电压。
18.根据权利要求17所述的方法，包括：使所述开关电路的导通电阻在所述输入电压增长时保持大体上恒定。
19.根据权利要求16-18中任一项所述的方法，其中，产生所述激活电压包括：产生以一电压容限对所述晶体管电路的输出电压进行跟随的激活电压，所述电压容限小于所述集成电路的器件额定电压。
20.根据权利要求19所述的方法，其中，在晶体管电路处接收输入电压包括：在所述晶体管电路的第一源或漏区接收所述输入电压；
其中，提供输出电压包括：在所述晶体管电路的第二源或漏区产生所述输出电压；并且
其中，所述电压容限施加于所述晶体管电路的栅极区和所述晶体管电路的第二源或漏区之间。
21.根据权利要求16所述的方法，其中，产生激活电压包括使用电荷泵电路产生所述激活电压，其中，所述电荷泵电路使用时钟信号产生所述激活电压，所述时钟信号具有与所述输出电压大致相同的幅度。
22.根据权利要求21所述的方法，其中，产生激活电压包括：使用电荷泵电路产生所述激活电压，其中，所述输出电压参考于所述电荷泵电路的输出端处的保持电容器。
23.根据权利要求21或22所述的方法，其中，产生激活电压包括：使用电荷泵电路产生所述激活电压，其中，所述电荷泵电路具有包括输出级在内的多个电荷泵级，并且
其中，所述电荷泵电路的输出级使用具有与所述输出电压大致相等的幅度的时钟信号来产生所述激活电压。
CN2013101992052A 2012-05-25 2013-05-24 用于负载开关应用的恒定栅-源电压电荷泵 Pending CN103427630A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/481,267 2012-05-25
US13/481,267 US8536928B1 (en) 2012-05-25 2012-05-25 Constant VGS charge pump for load switch applications

Publications (1)

Publication Number Publication Date
CN103427630A true CN103427630A (zh) 2013-12-04

Family

ID=49122361

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201320292597.2U Expired - Fee Related CN203398990U (zh) 2012-05-25 2013-05-24 自我保护型集成电路及电源系统
CN2013101992052A Pending CN103427630A (zh) 2012-05-25 2013-05-24 用于负载开关应用的恒定栅-源电压电荷泵

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201320292597.2U Expired - Fee Related CN203398990U (zh) 2012-05-25 2013-05-24 自我保护型集成电路及电源系统

Country Status (2)

Country Link
US (1) US8536928B1 (zh)
CN (2) CN203398990U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975923B2 (en) 2012-08-20 2015-03-10 Fairchild Semiconductor Corporation Protective multiplexer
US9838004B2 (en) 2015-03-24 2017-12-05 Fairchild Semiconductor Corporation Enhanced protective multiplexer

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11040638B2 (en) 2018-05-04 2021-06-22 Lear Corporation Track assembly
US11358497B2 (en) 2018-05-04 2022-06-14 Lear Corporation Track system having a rolling member
US11040639B2 (en) 2018-05-04 2021-06-22 Lear Corporation Track assembly
US10850644B2 (en) 2018-05-04 2020-12-01 Lear Corporation Support assembly with cam assembly
US10882420B2 (en) 2019-03-08 2021-01-05 Lear Corporation Track assembly
US10926667B2 (en) 2018-05-04 2021-02-23 Lear Corporation Track assembly
US10906431B2 (en) 2018-05-04 2021-02-02 Lear Corporation Track assembly
US11225201B2 (en) 2018-12-10 2022-01-18 Lear Corporation Track assembly
US11440482B2 (en) 2018-12-10 2022-09-13 Lear Corporation Track assembly
US11613220B2 (en) 2018-12-17 2023-03-28 Lear Corporation Electrical assembly
US11117538B2 (en) 2018-12-17 2021-09-14 Lear Corporation Electrical assembly
US10855037B2 (en) 2018-12-17 2020-12-01 Lear Corporation Support assembly with a support member and a track assembly
US10950977B2 (en) 2018-12-18 2021-03-16 Lear Corporation Track assembly for a vehicle component
US11975665B2 (en) 2019-02-20 2024-05-07 Lear Corporation Electrical assembly
US11299075B2 (en) 2019-03-06 2022-04-12 Lear Corporation Electrical assembly
US11807142B2 (en) 2019-03-06 2023-11-07 Lear Corporation Electrical track assembly
US11463083B2 (en) 2019-10-04 2022-10-04 Lear Corporation Electrical system
US11323114B2 (en) 2019-10-04 2022-05-03 Lear Corporation Electrical system
US11634101B2 (en) 2019-10-04 2023-04-25 Lear Corporation Removable component system
US20210262173A1 (en) 2020-02-21 2021-08-26 Lear Corporation Track system with a support member
US11505141B2 (en) 2020-10-23 2022-11-22 Lear Corporation Electrical system with track assembly and support assembly

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225853B1 (en) * 1994-09-06 2001-05-01 Oki Electric Industry Co., Ltd. Booster circuit
CN1455980A (zh) * 2001-02-01 2003-11-12 皇家菲利浦电子有限公司 可编程电荷泵设备
CN1511278A (zh) * 2001-05-25 2004-07-07 因芬尼昂技术股份公司 经缓冲电流回馈电源供应及其应用
CN1625012A (zh) * 2003-12-05 2005-06-08 居里泰尔株式会社 便携式设备中的过电压保护装置
CN1832311A (zh) * 2004-12-20 2006-09-13 三星电子株式会社 电荷泵电路及其方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3330746B2 (ja) * 1994-09-09 2002-09-30 新日本製鐵株式会社 ブートストラップ回路
FR2742942B1 (fr) * 1995-12-26 1998-01-16 Sgs Thomson Microelectronics Generateur de creneaux de haute tension
US5914589A (en) * 1996-09-04 1999-06-22 Stmicroelectronics, S.R.L. Voltage boosting circuit for high-potential-side MOS switching transistor
FR2756984B1 (fr) * 1996-12-05 1999-01-08 Gec Alsthom Syst Et Serv Alimentation de secours destinee a suppleer provisoirement a une carence d'une source d'alimentation principale
US7253675B2 (en) * 2005-03-08 2007-08-07 Texas Instruments Incorporated Bootstrapping circuit capable of sampling inputs beyond supply voltage
TWI315929B (en) 2006-10-31 2009-10-11 Au Optronics Corp Charge pump
US8664979B2 (en) * 2011-04-27 2014-03-04 Nxp B.V. Track and hold circuit using a bootstrapping circuit
US8674863B2 (en) * 2011-06-07 2014-03-18 Microchip Technology Incorporated Distributed bootstrap switch
US20130049847A1 (en) * 2011-08-31 2013-02-28 Analog Devices, Inc. Bootstrapping techniques for control of cmos transistor switches

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225853B1 (en) * 1994-09-06 2001-05-01 Oki Electric Industry Co., Ltd. Booster circuit
CN1455980A (zh) * 2001-02-01 2003-11-12 皇家菲利浦电子有限公司 可编程电荷泵设备
CN1511278A (zh) * 2001-05-25 2004-07-07 因芬尼昂技术股份公司 经缓冲电流回馈电源供应及其应用
CN1625012A (zh) * 2003-12-05 2005-06-08 居里泰尔株式会社 便携式设备中的过电压保护装置
CN1832311A (zh) * 2004-12-20 2006-09-13 三星电子株式会社 电荷泵电路及其方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975923B2 (en) 2012-08-20 2015-03-10 Fairchild Semiconductor Corporation Protective multiplexer
US9838004B2 (en) 2015-03-24 2017-12-05 Fairchild Semiconductor Corporation Enhanced protective multiplexer

Also Published As

Publication number Publication date
CN203398990U (zh) 2014-01-15
US8536928B1 (en) 2013-09-17

Similar Documents

Publication Publication Date Title
CN203398990U (zh) 自我保护型集成电路及电源系统
JP5169170B2 (ja) 降圧型スイッチングレギュレータ
US7719242B2 (en) Voltage regulator
US7859325B2 (en) CPU core voltage supply circuit
CN1937344B (zh) 形成电压保护集成装置和结构的方法
JP5274815B2 (ja) 電力供給制御回路
CN203632633U (zh) 控制电路和电子系统
CN103529886B (zh) 调压电路
KR20010071855A (ko) 고전압 레벨 허용 트랜지스터 회로
CN103166173A (zh) 过压保护电路
CN102075102B (zh) 桥式整流电路
WO2012005341A1 (en) Driving circuit, semiconductor device having driving circuit, and switching regulator and electronic equipment using driving circuit and semiconductor device
JP2009106050A (ja) 過電圧保護回路
US8729927B2 (en) Cascode drive circuitry
CN208835729U (zh) 一种具有防反接功能的电源转换电路、集成电路
US20200358433A1 (en) Buffer circuit
CN101515799B (zh) 用于单电压供电cmos的自动检测输入电路
EP2244292A1 (en) Integrated circuit with ESD protection unit
US8742829B2 (en) Low leakage digital buffer using bootstrap inter-stage
Shirmohammadli et al. LDO-assisted vs. linear-assisted DC/DC converters: A comprehensive study and comparison
CN113885644A (zh) 用于ldo防倒灌的衬底切换电路
EP2775621B1 (en) A Dickson charge pump circuit
JP4467150B2 (ja) 駆動回路
EP2075668A2 (en) CPU core voltage supply circuit
US20080129262A1 (en) Switching power supply source

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131204