CN103427624B - 用于集成式降压型dc/dc开关变换器的抗振铃电路 - Google Patents

Abstract

本发明涉及电子电路技术，具体的说是涉及一种集成式降压型DC/DC开关变换器中的抗振铃电路。本发明所述的用于集成式降压型DC/DC开关变换器的抗振铃电路，其特征在于，还包括P型场效应晶体管和控制逻辑电路；所述P型场效应晶体管的源极与电感L的一端连接、漏极与电感L的另一端连接、栅极与控制逻辑电路的输入端连接，控制逻辑电路三个输入端分别连接PMOS管控制信号、NMOS管控制信号和振铃信号。本发明的有益效果为，在传统降压型DC/DC开关变换器基础上，增加了一个连接在电感两端的集成式P型场效应晶体管，实现了集成式DC/DC开关变换器抗振铃的目标。本发明尤其适用于DC/DC开关变换器。

Description

用于集成式降压型DC/DC开关变换器的抗振铃电路

技术领域

本发明涉及电子电路技术，具体的说是涉及一种集成式降压型DC/DC开关变换器中的抗振铃电路。

背景技术

降压型DC/DC变换器在很宽的输入输出电压范围内都可以高效率的工作,使得它在锂离子电池供电的电子产品中成为理想的电源管理拓扑。但是，由于DC/DC变换器工作在开关状态，较大的输出噪声电压可能对RF等敏感单元造成影响，尤其是当DC/DC变换器工作在电感电流断续导通模式（Discontinuous Current Mode，DCM）时，由电感和变换器开关管、续流管寄生电容构成的LC回路会产生严重的高频振荡。因此，有必要采用对应的抗振铃电路进行振铃衰减。振铃虽然也可以通过外围电路来消除，但从降低成本、减小体积、减小干扰及增强可靠性等方面讲，对抗振铃电路进行有效的集成是非常必要的。

对于降压型DC/DC变换器，主要由P型场效应开关管MP和N型场效应续流管MN构成，MP的源端和输入电压VIN相接，MP的漏端、MN的漏端及电感的一端相接在一起，MN的源端接地。故存在由MP的漏端、MN的漏端到地的寄生电容C，由于MP、MN的尺寸往往很大，所以寄生电容C的值也比较大。

当降压型DC/DC变换器工作于电感电流连续导通模式（Continuous Current Mode，CCM）时，输出电流一般较大，负载等效电阻R_L比较小，电路将进入过阻尼状态，振荡衰减很快，所以不会在一个周期内构成明显的影响。当负载R_L较大时，电感电流在一个周期中会出现降为零的情况，即电路工作于DCM。当MP、MN均处于关断状态时，没有低阻抗回路将寄生电容C短路，由电感L、寄生电容C，负载电容C_L和等效负载电阻R_L的并联构成了LC振荡回路。电路会出现衰减振荡，振荡频率为：

$f_{\mathrm{osc}}=\sqrt{\frac{1}{\mathrm{LC}}-{\left(\frac{1}{2R_L{C}_L}\right)}^2}$

考虑到负载电容C_L远大于寄生电容C，可以得到振荡频率为：

$f_{\mathrm{osc}}=\sqrt{1/\mathrm{LC}}$

这个振荡频率比较高，会在MP和MN的漏端形成明显的振荡。由于MP和MN的寄生二极管的限幅作用，振铃的振幅被限制在-0.7V～VIN+0.7V之间，所以有时还会产生高次谐波，这些振铃的基波和谐波，都可能通过电感的磁场泄露或寄生电容耦合到RF等敏感电路，影响整个系统的正常工作。因此，对于降压型DC/DC开关变换器，须要对开关管、续流管漏端的振铃电压进行控制，防止系统进入DCM模式工作时，开关管、续流管漏端出现振铃。

发明内容

本发明所要解决的技术问题，就是针对上述问题，提供一种用于集成式降压型DC/DC开关变换器的抗振铃电路。

本发明解决上述技术问题所采用的技术方案是：用于集成式降压型DC/DC开关变换器的抗振铃电路，包括第一P型场效应晶体管MP、N型场效应晶体管MN、电感L和负载电容C_L，所述第一P型场效应晶体管MP的源极接电源VDD、栅极接第一栅极逻辑信号P_GATE、漏极与N型场效应晶体管MN的漏极和电感L的一端连接形成振铃点；所述N型场效应晶体管MN的栅极接第二栅极逻辑信号N_GATE；所述电感L的另一端与负载电容C_L的一端连接，电容C_L的另一端和N型场效应晶体管MN的源极均接地；其特征在于，还包括第二P型场效应晶体管MP1和控制逻辑电路；所述第二P型场效应晶体管MP1的源极与电感L的一端连接、漏极与电感L的另一端连接、栅极与控制逻辑电路的输出端连接；控制逻辑电路的第一输入端连接第一栅极逻辑信号P_GATE、第二输入端连接振铃点电压信号、第三输入端连接第二栅极逻辑信号N_GATE。

本发明总的技术方案，通过在抗振铃电路增加跨接在电感L两端的第二P型场效应晶体管MP1及其栅极SWITCH控制逻辑电路LOGIC，从而确保第二P型场效应晶体管MP1在DCM工作模式的第一P型场效应晶体管MP、N型场效应晶体管MN都关断期间导通，消除第一P型场效应晶体管MP、N型场效应晶体管MN漏极连接点LX的振铃。其原理为：当降压型DC/DC开关变换器工作于DCM模式时，将存在第一P型场效应晶体管MP、N型场效应晶体管MN同时关断的状态，这时第一P型场效应晶体管MP、N型场效应晶体管MN的寄生电容和电感L将在其漏极连接点LX点形成振铃。利用控制逻辑电路LOGIC产生的SWITCH信号控制第二P型场效应晶体管MP1的栅极，当第一P型场效应晶体管MP、N型场效应晶体管MN都关断时，使得第二P型场效应晶体管MP1导通，则电感两端将由第二P型场效应晶体管MP1形成回路，即可消除连接点LX点的振铃。

具体的，所述控制逻辑电路包括过零检测电压比较器、两路复用器、RS锁存器、三输入与非门和反向器；所述过零检测电压比较器的负输入端输入振铃点电压信号、正输入端输入地信号GND、输出端连接两路复用器的第一输入端；两路复用器的第二输入端连接电源VDD、第三输入端连接第二栅极逻辑信号N_GATE、输出端通过第一反向器连接RS锁存器的S输入端；第一栅极逻辑信号P_GATE通过第二反向器连接RS锁存器的R输入端，RS锁存器的Q输出端连接三输入与非门的第一输入端；三输入与非门的第二输入端连接第一栅极逻辑信号P_GATE、第三输入端连接第二栅极逻辑信号N_GATE、输出端连接第二P型场效应晶体管MP1的栅极。

本发明的有益效果为，在传统降压型DC/DC开关变换器基础上，增加了一个连接在电感两端的集成式P型场效应晶体管，结合脉冲宽度控制（Pulse-Width Modulation，PWM）逻辑，实现了集成式DC/DC开关变换器抗振铃的目标。

附图说明

图1为本发明的电路原理结构示意图；

图2为本发明的控制逻辑电路的原理结构示意图；

图3为增加抗振铃电路前后的电压波形示意图。

具体实施方式

下面结合附图，详细描述本发明的技术方案：

为了方便叙述，下文中第一P型场效应晶体管MP以MP代替，N型场效应晶体管MN以MN代替，第一栅极逻辑信号P_GATE以P_GATE代替，第二栅极逻辑信号N_GATE以N_GATE代替，第二P型场效应晶体管MP1以MP1代替，第一P型场效应晶体管MP的漏极、N型场效应晶体管MN的漏极和电感L一端形成的振铃连接点以LX代替，第二P型场效应晶体管MP1的栅极信号即控制逻辑电路的输出信号以SWITCH代替。

如图1所示，本发明由降压型DC/DC开关变换器主拓扑、跨接电感L两端的P型场效应管MP1及其栅极SWITCH控制逻辑电路LOGIC组成。控制逻辑电路LOGIC的输出控制信号SWITCH控制MP1在DCM模式开关管MP和续流管MN都关断期间导通，以消除LX点振铃。

P型场效应晶体管MP作为开关管，N型场效应晶体管MN作为续流管，MP的源极连接电源VDD，MP的漏极和MN的漏极串联，公共点为LX，MN的源极接地，P_GATE为MP的栅极控制信号，N_GATE为MN的栅极控制信号。电感L和P型场效应晶体管MP1并联，LOGIC为控制逻辑电路，其输出SWITCH作为MP1的栅极控制信号，连接MP1源极的一端与LX点相连，另一端与负载电容C_L串联，C_L的另一端接地。

如图2，控制逻辑电路LOGIC主要由过零检测电压比较器A0、两路复用器MUX2-1、RS锁存器、三输入与非门NAND3及反相器构成。LX点连接比较器A0的反相输入端，A0的同相输入端接地，比较器A0的输出接入两路复用器MUX2-1的b输入端，MUX2-1的选择输入端S接MN栅极控制信号N_GATE，MUX2-1的a输入端接电源VDD。MUX2-1的输出串联一个反相器接入RS锁存器的S输入端，P_GATE串联一个反相器接入RS锁存器的R输入端。RS锁存器的输出Q接入三输入与非门NAND3的一个输入端，NAND3的另外两个输入端分别连接P_GATE和N_GATE串联反相器的输出信号，NAND3的输出信号SWITCH控制MP1的导通与关断，从而消除LX点振铃。P_GATE为低电平时，N_GATE为低电平，开关管MP导通，续流管MN关段，电感电流线性上升，此时SWITCH为高电平，MP1关段。P_GATE为高电平时，开关管MP关断，N_GATE可能为高电平也可能为低电平，若N_GATE为高电平，则续流管MN导通，此时SWITCH为高电平，MP1关断，电感电流线性下降，最终降为零；若N_GATE为低电平，则续流管MN关断，此时开关变换器工作于DCM模式，RS触发器输出高电平，则SWITCH变为低电平，MP1导通，消除LX点的振铃。电压比较器A0比较LX点电压和地电位，当LX点电位高于地电位时，比较器A0输出低电平。两路复用器MUX2-1通过S端连接的N_GATE电平高低选择输出，当N_GATE为低电平时，选择a端输入的VDD作为输出，当N_GATE为高电平时，选择b端输入的比较器A0的输出作为两路复用器的输出，避免在开关管MP和续流管MN都关断的死区时间内MP1的错误开启。SR锁存器将两路复用器MUX2-1的输出状态锁存输出至三输入与非门NAND3的输入端。当MP关断时，MN导通，则LX点电位为负电位，随着电感电流的逐渐减小，LX点电位逐渐上升，一旦LX点电位上升至大于地电位，则电压比较器A0输出低电平，此时N_GATE为高电平，两路复用器MUX2-1选择输出b端，由于P_GATE为高电平，则SR锁存器输出为高电平，此时NAND3的输出SWITCH为低电平，P型场效应晶体管MP1导通，消除LX点的振铃。

如图3所示，P_GATE和N_GATE分别为开关管MP与续流管MN的栅极电压，SWITCH为跨接在电感L两端的MP1的栅极电压，LX为MP、MN相连的漏端电压波形。在t1时刻前，MP1一直处于关断状态，LX点电压出现振铃；在t1时刻后，SWITCH控制MP1的开关，LX点电压的振铃被消除。

Claims (1)

1.用于集成式降压型DC/DC开关变换器的抗振铃电路，包括第一P型场效应晶体管MP、N型场效应晶体管MN、电感L和负载电容C_L，所述第一P型场效应晶体管MP的源极接电源VDD、栅极接第一栅极逻辑信号P_GATE、漏极与N型场效应晶体管MN的漏极和电感L的一端连接形成振铃点；所述N型场效应晶体管MN的栅极接第二栅极逻辑信号N_GATE；所述电感L的另一端与负载电容C_L的一端连接，负载电容C_L的另一端和N型场效应晶体管MN的源极均接地；其特征在于，还包括第二P型场效应晶体管MP1和控制逻辑电路；所述第二P型场效应晶体管MP1的源极与电感L的一端连接、漏极与电感L的另一端连接、栅极与控制逻辑电路的输出端连接；控制逻辑电路的第一输入端连接第一栅极逻辑信号P_GATE、第二输入端连接振铃点电压信号、第三输入端连接第二栅极逻辑信号N_GATE；所述控制逻辑电路包括过零检测电压比较器、两路复用器、RS锁存器、三输入与非门、第一反向器、第二反向器和第三反向器；所述过零检测电压比较器的负输入端输入振铃点电压信号、正输入端输入地信号GND、输出端连接两路复用器的第一输入端；两路复用器的第二输入端连接电源VDD、第三输入端连接第二栅极逻辑信号N_GATE、输出端通过第一反向器连接RS锁存器的S输入端；第一栅极逻辑信号P_GATE通过第二反向器连接RS锁存器的R输入端，RS锁存器的Q输出端连接三输入与非门的第一输入端；三输入与非门的第二输入端连接第一栅极逻辑信号P_GATE、第三输入端连接第三反向器的输出端、输出端连接第二P型场效应晶体管MP1的栅极；第三反向器的输入端接第二栅极逻辑信号N_GATE。