CN107294383A - 一种开关电源 - Google Patents

一种开关电源 Download PDF

Info

Publication number
CN107294383A
CN107294383A CN201710497418.1A CN201710497418A CN107294383A CN 107294383 A CN107294383 A CN 107294383A CN 201710497418 A CN201710497418 A CN 201710497418A CN 107294383 A CN107294383 A CN 107294383A
Authority
CN
China
Prior art keywords
voltage
switch
input
main switch
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710497418.1A
Other languages
English (en)
Other versions
CN107294383B (zh
Inventor
胡三亚
郝允群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN201710497418.1A priority Critical patent/CN107294383B/zh
Publication of CN107294383A publication Critical patent/CN107294383A/zh
Application granted granted Critical
Publication of CN107294383B publication Critical patent/CN107294383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/44Circuits or arrangements for compensating for electromagnetic interference in converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Electronic Switches (AREA)

Abstract

一种开关电源,包括电感和受控导通或关断的主开关,以使开关电源输出有输出电压;开关电源还包括:与电感并联的第一支路,第一支路包括串联的第一开关和振铃抑制电阻,电感和主开关的连接节点记为开关节点;检测模块,其输入端直接或者间接地耦接开关节点,适于检测开关节点的电压在预设时间内的下降幅度是否超过阈值电压,其输出端输出检测结果;逻辑模块,其第一输入端耦接检测模块的输出端,其第二输入端耦接主开关的控制端,当主开关受控关断且检测结果指示开关节点的电压在预设时间内的下降幅度超过阈值电压时,逻辑模块控制第一开关导通直至主开关受控导通,否则逻辑模块控制第一开关关断。本发明方案可抑制振铃,且成本低,稳定性高。

Description

一种开关电源
技术领域
本发明涉及电源设计领域,特别涉及一种开关电源。
背景技术
开关电源是利用现代电力电子技术,控制开关管开通和关断的时间比率,维持稳定输出电压的一种电源。开关电源变换器一般由脉冲宽度调制(Pulse Width Modulation,简称PWM)控制电路、储能元件(例如电感)和开关管构成。移动终端中会用到大量的开关电源变换器,给其内部的各个模块如中央处理器(Central Processing Unit,简称CPU)、客户识别模块(Subscriber Identification Module,简称SIM)卡、射频功率放大器等,提供稳定电源。
图1示出了一种开关直流升压型的开关电源100,所述开关电源100可以包括电感L1、主开关M1、续流二极管D1和第一电容C1。所述开关电源100接入输入电压VIN,所述主开关M1受控导通或关断,以使开关电源输出有输出电压VOUT,输出电压VOUT为负载供电。当负载的电流比较小或者是没有负载电流的时候,例如电子设备进入待机或休眠,开关电源100一般都会降低工作频率,进入非连续导通模式(Discontinuous Conduction Mode,简称DCM)。在DCM下,一般负载电流越小,工作频率越低。此时,所述电感L1和主开关M1的连接点SW处可能发生严重的电感(Inductor,简称L)电容(Capacity,简称C)振荡,产生振铃现象,进而引发严重的电磁干扰(Electromagnetic Interference,简称EMI)问题。
现有技术中一种抑制振铃的方法是在开关电源100的输入端与电感L1之间串入磁珠L2,但这会使得系统成本增加;此外,当所述磁珠L2的参数未设置恰当时,可能会导致诸如系统器件啸叫等异常,也即产生了落入音频范围(20Hz-20kHz)的振荡。
发明内容
本发明解决的技术问题是如何在抑制开关电源中的振铃现象时,降低系统成本并规避系统异常。
为解决上述技术问题,本发明实施例提供一种开关电源,所述开关电源包括电感和主开关,所述主开关受控导通或关断,以使所述开关电源的输出端输出有输出电压;所述开关电源还包括:与所述电感并联的第一支路,所述第一支路包括串联的第一开关和振铃抑制电阻,所述电感和主开关的连接节点记为开关节点;检测模块,其输入端直接或者间接地耦接所述开关节点,适于检测所述开关节点的电压在预设时间内的下降幅度是否超过阈值电压,其输出端输出检测结果;逻辑模块,其第一输入端耦接所述检测模块的输出端,其第二输入端耦接所述主开关的控制端,当所述主开关受控关断且所述检测结果指示所述开关节点的电压在预设时间内的下降幅度超过所述阈值电压时,所述逻辑模块控制所述第一开关导通直至所述主开关受控导通,否则,所述逻辑模块控制所述第一开关关断。
可选地,所述检测模块包括:相位滞后网络,适于对关联电压进行延时,延时的时间等于所述预设时间,以得到滞后电压,所述关联电压相对于所述开关节点的电压的延时的时间为零且二者的幅度相关联;比较器,其第一输入端接入所述关联电压,其第二输入端连接所述相位滞后网络的输出端,其输出端输出所述检测结果;控制子模块,耦接所述相位滞后网络,适于将所述相位滞后网络短路或解除短路;其中,在所述主开关受控导通期间,所述控制子模块将所述相位滞后网络短路,以使得所述关联电压传输至所述比较器的第二输入端;在所述主开关受控关断期间的至少一部分,对所述相位滞后网络解除短路,以使得所述滞后电压传输至所述比较器的第二输入端。
可选地,所述相位滞后网络为RC滤波器。
可选地,所述控制子模块包括:第二开关,其第一端耦接所述相位滞后网络的输入端,其第二端耦接所述相位滞后网络的输出端,所述第二开关适于在所述主开关受控导通时导通,在所述主开关受控关断时关断。
可选地,所述控制子模块包括:第二开关,其第一端耦接所述相位滞后网络的输入端,其第二端耦接所述相位滞后网络的输出端;逻辑子模块,适于在所述主开关受控导通期间控制所述第二开关导通,以及在所述主开关受控关断期间,在所述主开关受控关断且延时预设时间后控制所述第二开关关断。
可选地,所述比较器具有失调电压,当其第二输入端接入的电压小于等于其第一输入端接入的电压与所述失调电压之和时,所述检测结果为第一逻辑电平,当其第二输入端接入的电压大于其第一输入端接入的电压与所述失调电压之和时,所述检测结果为不同于所述第一逻辑电平的第二逻辑电平。
可选地,所述比较器包括宽长比不相等的第一放大MOS管和第二放大MOS管,其中,所述第一放大MOS管的栅极耦接所述比较器的第一输入端,所述第二放大MOS管的栅极耦接所述比较器的第二输入端。
可选地,所述检测模块还包括:分压网络,其第一输入端耦接所述开关节点,其第二输入端耦接参考端,其分压输出端输出所述关联电压。
可选地,所述逻辑模块包括:D触发器,其复位端耦接所述主开关的控制端,其数据输入端接入第一控制电压,其数据输出端耦接所述第一开关的控制端,其时钟端耦接所述检测模块的输出端;其中,在所述主开关受控导通时,所述D触发器复位,以使得所述第一开关受控关断;在所述主开关受控关断且所述检测结果指示所述开关节点的电压在预设时间内的下降幅度超过所述阈值电压时,所述D触发器的数据输出端输出所述第一控制电压,以使得所述第一开关受控导通直至所述主开关受控导通。
可选地,所述第一开关适于在其控制端为高电平时受控导通,所述第一控制电压为所述开关电源的输入电压。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
本发明实施例的开关电源通过检测开关节点的电压在预设时间内的下降幅度是否超过阈值电压,来判断是否发生振铃现象,一旦检测到振铃现象,则控制第一开关导通,以使得电感和振铃抑制电阻形成通路,以规避LC振荡的发生,抑制振铃现象,改善所述开关电源的EMI。相对于现有技术方案,具有系统成本低和稳定度高的优势。
进一步而言,本发明实施例中的比较器具有失调电压,以使得当相位滞后网络被短路时,可以稳定所述比较器输出的检测结果,提高对振铃现象检测的噪声抑制性能。
进一步而言,在本发明实施例中,在主开关受控关断期间的至少一部分,进一步地,当所述主开关受控关断后延时预设时间时,对所述相位滞后网络解除短路,可以提高对振铃现象检测的可靠性。
附图说明
图1是现有技术中的一种开关电源的电路示意图。
图2是本发明实施例的一种开关电源的示意性结构框图。
图3是一种图2所示的开关电源的电路图。
图4是一种图3所示的比较器的电路图。
图5是一种图2所示的开关电源的工作波形图。
具体实施方式
如背景技术部分所述,现有技术中抑制开关电源中振铃现象的方法使得系统成本增加,还可能导致诸如系统器件啸叫等异常。
针对以上所述的技术问题,本发明实施例提出了一种开关电源,可以抑制振铃现象,改善开关电源的电磁干扰(Electromagnetic Interference,简称EMI)。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参见图2,本发明实施例公开了一种开关电源200。本发明实施例方案可以适用于多种类型的开关电源,具有普适性。具体而言,所述开关电源200可以是开关直流升压电路(也称Boost电路)、开关直流降压电路(也称Buck电路)或开关直流升降压电路(也称Buck-Boost电路)。
本领域技术人员理解的是,所述开关电源200为Buck电路或Buck-Boost电路时的电路拓扑与其为Boost电路时基本相同,只是电路中的电感、主开关等部件的耦接方式略有区别,因此,为了简化,本实施例仅以Boost电路为例进行说明。
图2所示的开关电源200可以包括电感L1、主开关M1、与所述电感L并联的第一支路10、检测模块20和逻辑模块30。
其中,所述主开关M1受控导通或关断,以使所述开关电源200的输出端输出有输出电压VOUT,所述输出电压VOUT用于对负载供电。所述主开关M1的控制端接入控制信号PWM,所述控制信号PWM可以为脉宽调制信号,以使得所述开关电源200具有开关周期。在具体实施中,所述主开关M1可以为功率开关管,具体地可以为图2所示的NMOS管,但不限于此,例如所述主开关M1还可以为PMOS管、三极管等,只需适当地调整对所述主开关M1的控制策略即可。
当所述主开关M1受控导通时,所述开关电源200的输入电压VIN经由所述电感L和主开关M1至地形成电通路,所述电感L上因流有电流而不断储能;当所述主开关M1受控关断时,所述电感L所储存的电能向所述输出端传递。进一步而言,所述开关电源200还可以包括同步开关(参见图2中的续流二极管D1)和第一电容C1。所述电感L所储存的电能为所述第一电容C1充电,以使得所述输出端以及所述开关节点SW上的电压升高,同时所述电感L所储存的电能减少。在所述控制信号PWM开关式的控制下,所述开关电源200周而复始地工作。
如今,电子设备具有低功耗的发展趋势。当应用开关电源的电子设备处于待机或休眠时,开关电源的负载电流降低,设备会控制开关电源进入非连续导通模式(Discontinuous Conduction Mode,简称DCM),并降低开关电源的开关频率。
当所述开关电源200进入DCM模式时,在所述主开关M1受控关断期间,所述电感L的电能释放完毕时,其可能与所述主开关M1的寄生电容产生谐振,该现象可以被称为振铃(Ringing)现象,所产生的电感(Inductor,简称L)电容(Capacity,简称C)振荡使得所述开关电源200的EMI问题严重。
由于振荡发生时,所述开关节点SW的电压会发生剧烈变化,因此,本实施例针对上述LC振荡的发生进行了检测,并设置了相应的能量释放通路,以规避上述LC振荡的发生,以抑制振铃现象。
所述第一支路10形成了上述能量释放通路。具体地,所述第一支路10可以包括串联的第一开关S1和振铃抑制电阻Ring,所述电感L和主开关M1的连接节点记为开关节点SW。所述第一开关S1和振铃抑制电阻Ring只要串联即可,本实施例不限定其具体地连接方式。
所述检测模块20的设置用于对振铃现象的发生进行检测。具体地,所述检测模块20输入端直接或者间接地耦接所述开关节点SW。所述检测模块20适于检测所述开关节点SW的电压在预设时间内的下降幅度是否超过阈值电压,其输出端输出检测结果Vcmp。也即当所述开关节点SW的电压的下降速度过大时,可以判断振铃现象的发生,所述检测结果Vcmp可以将其体现出来。
可以通过对检测结果Vcmp的识别来控制所述第一支路10中的第一开关S1导通,以使得所述电感L和所述振铃抑制电阻Ring形成通路,以规避LC振荡的发生;另外,根据开关电源的工作原理可知,所述LC振荡仅发生于主开关M1受控关断期间,因此,当其受控导通时,所述第一开关S1是断开的。
具体地,所述逻辑模块30的第一输入端耦接所述检测模块20的输出端,也即接入所述检测结果Vcmp,所述逻辑模块30的第二输入端耦接所述主开关M1的控制端。当所述主开关M1受控关断且所述检测结果Vcmp指示所述开关节点SW的电压在预设时间内的下降幅度超过所述阈值电压时,所述逻辑模块30控制所述第一开关S1导通直至所述主开关M1受控导通,否则,所述逻辑模块30控制所述第一开关S1关断。
本发明实施例的开关电源200通过检测所述开关节点SW的电压在预设时间内的下降幅度是否超过阈值电压,来判断是否发生振铃现象,一旦检测到振铃现象,则控制所述第一开关S1导通,以使得所述电感L和振铃抑制电阻Ring形成通路,以规避LC振荡的发生,抑制振铃现象,改善所述开关电源200的EMI。相对于现有技术方案,具有系统成本低和稳定度高的优势。
以下将结合图3和图4对所述开关电源的具体实施方式以及工作原理进行详细介绍。
如图3所示,在本发明实施例中,所述检测模块20可以包括相位滞后网络201、比较器202和控制子模块203。
其中,所述相位滞后网络201适于对关联电压SWT进行延时,延时的时间等于所述预设时间,以得到滞后电压VP,所述关联电压SWT相对于所述开关节点SW的电压的延时的时间为零且二者的幅度相关联。
在具体实施中,所述关联电压SWT可以和所述开关节点SW的电压相等,或者所述关联电压SWT可以通过对所述开关节点SW的电压分压得到,分压时采用的分压网络可以是提供零延时的电阻分压网络。
具体而言,当所述关联电压SWT和所述开关节点SW的电压不等时,所述检测模块20还可以包括分压网络(图中未标示),其第一输入端耦接所述开关节点SW,其第二输入端耦接参考端,其分压输出端输出所述关联电压SWT。所述参考端可以为地,也即电压为零的端口,但不限于此,所述参考端也可以为地以外的端口。所述分压网络可以包括第一电阻R1和第二电阻R2。所述第一电阻R1的阻值与二者阻值的比为所述分压网络的分压比。
在具体实施中,所述相位滞后网络201可以为电阻(Resister,简称R)电容(Capacity,简称C)滤波器(图中未标示),所述RC滤波器可以包括第三电阻R3和第二电容C2。需要说明的是,所述相位滞后网络201并不限定于RC滤波器,只要能够提供延时即可,例如还可以是延时链,具体地,所述延时链可以是数量为一个或者多个的缓冲器,或者可以是偶数个串联的反相器。
所述比较器202的第一输入端接入所述关联电压SWT,所述比较器202的第二输入端连接所述相位滞后网络201的输出端,其输出端输出所述检测结果Vcmp。
所述控制子模块203耦接所述相位滞后网络201,适于将所述相位滞后网络201短路或解除短路。其中,在所述主开关M1受控导通期间,所述控制子模块203将所述相位滞后网络201短路,以使得所述关联电压SWT传输至所述比较器202的第二输入端,以使得在该期间所述检测模块20不执行对振铃现象的检测;在所述主开关M1受控关断期间的至少一部分,对所述相位滞后网络201解除短路,以使得所述滞后电压VP传输至所述比较器202的第二输入端。其中,所述主开关M1受控关断期间的至少一部分指的是其受控关断期间的全部;或者其受控关断后延时预设时间。也即在所述主开关M1受控关断的同时解除对所述相位滞后网络201的短路;或者在所述主开关M1受控关断后预设时间再解除断路,以提高对振铃现象检测的可靠性。
当所述主开关M1受控关断期间的至少一部分指的是其受控关断期间的全部时,所述控制子模块203可以包括第二开关M2(图中直接以NMOS管示出)。其中,所述第二开关M2的第一端耦接所述相位滞后网络201的输入端,所述第二开关M2的第二端耦接所述相位滞后网络201的输出端,所述第二开关M2适于在所述主开关M1受控导通时导通,在所述主开关M1受控关断时关断。在具体实施中,所述第二开关M2的控制端可以接入控制信号S2,所述控制信号S2可以为所述主开关M1的控制信号PWM,或者与其关联。
当所述主开关M1受控关断期间的至少一部分指的是其受控关断后延时预设时间时,所述控制子模块203可以包括第二开关M2和逻辑子模块(图未示)。
其中,所述第二开关M2的第一端耦接所述相位滞后网络201的输入端,第二端耦接所述相位滞后网络201的输出端;所述逻辑子模块适于在所述主开关M1受控导通期间控制所述第二开关M2导通,以及在所述主开关M1受控关断期间,在所述主开关M1受控关断且延时预设时间后控制所述第二开关M2关断。在具体实施中,所述第二开关M2的控制端可以接入控制信号S2,所述控制信号S2可以是所述逻辑子模块产生的。当所述逻辑子模块识别到所述主开关M1的控制信号PWM的下降沿时,会将所述控制信号S2的逻辑电平维持预设时间,再控制其翻转。
在具体实施中,所述第一开关S1和第二开关M2可以为MOS管、三极管等半导体开关器件,也可以为任何其他开关器件或开关芯片,本实施例不进行特殊限制。优选地,二者为NMOS管,使得所述开关电源200具有更好的集成度,且便于控制。
由于所述分压网络、RC滤波器以及比较器202为本领域技术人员公知的电路结构,为了简化,此处不再一一展开描述。
当所述相位滞后网络201被短路时,为了稳定所述比较器202输出的检测结果Vcmp,使其不会因噪声而不断翻转而干扰对振铃现象的检测,同时也需要将所述阈值电压为相对较大的值时才能证明发生了振铃现象,在本发明一优选实施例中,所述比较器202具有失调电压。
所述失调电压使得:当所述比较器202第二输入端接入的电压VP小于等于其第一输入端接入的电压与所述失调电压之和时,所述检测结果Vcmp为第一逻辑电平(例如逻辑高电平),当其第二输入端接入的电压大于其第一输入端接入的电压与所述失调电压之和时,所述检测结果Vcmp为不同于所述第一逻辑电平的第二逻辑电平(例如逻辑低电平)。一般而言,比较器本身具有大小可忽略的失调电压。在误差允许的范围内,所述阈值电压与所述失调电压相等,或者等于所述失调电压与所述分压网络的分压比的乘积。
由于所述比较器202具有失调电压,当所述相位滞后网络201被短路时,所述检测结果Vcmp保持为所述第一逻辑电平,当解除短路时,当且仅当所述滞后电压VP大于所述关联电压SWT与所述失调电压之和,也即产生了振铃现象时,所述检测结果Vcmp翻转为第二逻辑电平。
参见图4,在具体实施中,所述比较器202可以由所述输入电压VIN供电,具体可以包括第一放大MOS管PM1和第二放大MOS管PM2、由NMOS管NM1和NM2形成的电流镜负载、NMOS管NM3、PMOS管PM3和PM4以及第四电阻R4。其中,所述第一放大MOS管PM1的栅极耦接所述比较器202的第一输入端,所述第二放大MOS管PM2的栅极耦接所述比较器202的第二输入端。图4所示出的比较器结构为常规结构,此处不再展开介绍。
假设所述第一放大MOS管PM1和第二放大MOS管PM2的宽长比之比为1:n,所述NMOS管NM1和NM2的宽长比之比为1:m,m和n大于等于1,所述第四电阻R4的阻值(设为R4)≥0Ω。
为形成所述失调电压,例如,可实施以下几种技术方案:
方案一,R4=0Ω,m=1,n>1,也即第一放大MOS管PM1和第二放大MOS管PM2的宽长比不相等,例如,所述第二放大MOS管PM2可以采用数量大于1的宽长比相等的PMOS管并联,该PMOS管的宽长比与所述第一放大MOS管PM1相等。
方案二,R4=0Ω,n=1,m>1,也即电流镜负载中的两个NMOS管的宽长比不相等,例如,所述NMOS管NM1可以采用数量大于1的宽长比相等的NMOS管并联,该NMOS管的宽长比与所述NMOS管NM2相等。
方案三,m=n=1,R4>0Ω。
方案四,可以为方案一至三的任意组合。
在另外一可选实施例中,所述比较器202可以不具有失调电压,而是在所述比较器202的第一输入端和所述相位滞后网络201的输入端之间串入一电压源(图未示)。所述电压源的额定输出等于所述失调电压,且其正输出端连接所述比较器202的第一输入端,其负输出端连接所述相位滞后网络201的输入端之间。
在本发明实施例中,所述逻辑模块30可以包括D触发器301。其复位端R耦接所述主开关M1的控制端,也即接入所述控制信号PWM,可选地,所述控制信号PWM可以经由缓冲器B2接入所述复位端R;其数据输入端D接入第一控制电压V1;其数据输出端Q耦接所述第一开关S1的控制端,其时钟端CLK耦接所述检测模块20的输出端,优选地,所述检测结果Vcmp经由缓冲器B1接入所述时钟端CLK。
其中,在所述主开关M1受控导通时,所述D触发器301复位,以使得所述第一开关S1受控关断;在所述主开关M1受控关断且所述检测结果Vcmp指示所述开关节点SW的电压在预设时间内的下降幅度超过所述阈值电压时,所述D触发器301的数据输出端Q输出所述第一控制电压V1,以使得所述第一开关S1受控导通直至所述主开关M1受控导通。在具体实施中,所述D触发器301可以是上升沿触发也可以是下降沿触发,可以根据所述检测结果Vcmp的逻辑电平进行电路调整。
当所述第一开关S1适于在其控制端为高电平时受控导通时,优选地,所述第一控制电压V1为所述开关电源200的输入电压VIN,所述输入电压VIN可以被识别为逻辑高电平。
本领域技术人员理解的是,数字电路中的逻辑实现可以有多种配置方案,可以根据输入和输出的真值表进行配置,因此,所述逻辑模块30可以采用所述D触发器301以外的其他逻辑模块实现。
图5示出了所述开关电源200的工作波形图。
一并参见图3和图5,将所述开关节点SW的电压继续用SW表示,所述第一开关S1的控制端的电压用Q表示。用“1”和“0”分别表示逻辑高电平和逻辑低电平。假设所述第一开关S1和第二开关M2均在逻辑高电平时导通,所述D触发器301是受下降沿触发的,且在逻辑高电平时复位。
所述控制信号PWM为周期信号,其周期为T,也即所述开关电源200的开关周期为T。T由T1和T2组成,其中,T1对应于PWM=“1”,所述开关管M1导通,T2对应于PWM=“0”,所述开关管M1关断。
在开关周期为T内,在PWM=“1”期间以及PWM=“0”后的预设时间Δt1之内,S2=“1”,所述第二开关M2导通,虽然SWT=VP,但由于Vos的存在,此时Vcmp=“1”;在PWM=“0”期间,在①时刻,S2=“0”,所述第二开关M2关断,在RC滤波器的作用下,SWT开始小于VP,同样由于Vos的存在,Vcmp保持为“1”;当所述电感L1储存的电能完全释放,SW开始振荡,也即发生振铃现象,由于SWT迅速下降,在②时刻,SWT+Vos<VP,也即在预设时间Δt2内的下降幅度超过Vos×Ratio,其中,Vos表示所述失调电压,Ratio表示所述分压网络的分压比,导致Vcmp=“0”,所述D触发器301在下降沿的作用下更新数据,进而将Q置为“1”,所述第一开关S1导通,所述电感L1储存的电荷通过振铃抑制电阻Ring快速泄放,从而避免了LC振荡;在③时刻,当PWM变为“1”,Q被置为“0”,所述第一开关S1关断,从而使得所述开关电源200周而复始地工作。
需要说明的是,本文中的“逻辑高电平”指的是可被识别为数字信号“1”的电平范围,“逻辑低电平”指的是可被识别为数字信号“0”的电平范围,二者是相对的概念,其具体电平范围并不做具体限制。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种开关电源,包括电感和主开关,所述主开关受控导通或关断,以使所述开关电源的输出端输出有输出电压;其特征在于,还包括:
与所述电感并联的第一支路,所述第一支路包括串联的第一开关和振铃抑制电阻,所述电感和主开关的连接节点记为开关节点;
检测模块,其输入端直接或者间接地耦接所述开关节点,适于检测所述开关节点的电压在预设时间内的下降幅度是否超过阈值电压,其输出端输出检测结果;
逻辑模块,其第一输入端耦接所述检测模块的输出端,其第二输入端耦接所述主开关的控制端,当所述主开关受控关断且所述检测结果指示所述开关节点的电压在预设时间内的下降幅度超过所述阈值电压时,所述逻辑模块控制所述第一开关导通直至所述主开关受控导通,否则,所述逻辑模块控制所述第一开关关断。
2.根据权利要求1所述的开关电源,其特征在于,所述检测模块包括:
相位滞后网络,适于对关联电压进行延时,延时的时间等于所述预设时间,以得到滞后电压,所述关联电压相对于所述开关节点的电压的延时的时间为零且二者的幅度相关联;
比较器,其第一输入端接入所述关联电压,其第二输入端连接所述相位滞后网络的输出端,其输出端输出所述检测结果;
控制子模块,耦接所述相位滞后网络,适于将所述相位滞后网络短路或解除短路;
其中,在所述主开关受控导通期间,所述控制子模块将所述相位滞后网络短路,以使得所述关联电压传输至所述比较器的第二输入端;在所述主开关受控关断期间的至少一部分,对所述相位滞后网络解除短路,以使得所述滞后电压传输至所述比较器的第二输入端。
3.根据权利要求2所述的开关电源,其特征在于,所述相位滞后网络为RC滤波器。
4.根据权利要求2所述的开关电源,其特征在于,所述控制子模块包括:
第二开关,其第一端耦接所述相位滞后网络的输入端,其第二端耦接所述相位滞后网络的输出端,所述第二开关适于在所述主开关受控导通时导通,在所述主开关受控关断时关断。
5.根据权利要求2所述的开关电源,其特征在于,所述控制子模块包括:
第二开关,其第一端耦接所述相位滞后网络的输入端,其第二端耦接所述相位滞后网络的输出端;
逻辑子模块,适于在所述主开关受控导通期间控制所述第二开关导通,以及在所述主开关受控关断期间,在所述主开关受控关断且延时预设时间后控制所述第二开关关断。
6.根据权利要求2至5中任一项所述的开关电源,其特征在于,所述比较器具有失调电压,当其第二输入端接入的电压小于等于其第一输入端接入的电压与所述失调电压之和时,所述检测结果为第一逻辑电平,当其第二输入端接入的电压大于其第一输入端接入的电压与所述失调电压之和时,所述检测结果为不同于所述第一逻辑电平的第二逻辑电平。
7.根据权利要求6所述的开关电源,其特征在于,所述比较器包括宽长比不相等的第一放大MOS管和第二放大MOS管,其中,所述第一放大MOS管的栅极耦接所述比较器的第一输入端,所述第二放大MOS管的栅极耦接所述比较器的第二输入端。
8.根据权利要求2所述的开关电源,其特征在于,所述检测模块还包括:分压网络,其第一输入端耦接所述开关节点,其第二输入端耦接参考端,其分压输出端输出所述关联电压。
9.根据权利要求1至5中任一项所述的开关电源,其特征在于,所述逻辑模块包括:
D触发器,其复位端耦接所述主开关的控制端,其数据输入端接入第一控制电压,其数据输出端耦接所述第一开关的控制端,其时钟端耦接所述检测模块的输出端;
其中,在所述主开关受控导通时,所述D触发器复位,以使得所述第一开关受控关断;在所述主开关受控关断且所述检测结果指示所述开关节点的电压在预设时间内的下降幅度超过所述阈值电压时,所述D触发器的数据输出端输出所述第一控制电压,以使得所述第一开关受控导通直至所述主开关受控导通。
10.根据权利要求9所述的开关电源,其特征在于,所述第一开关适于在其控制端为高电平时受控导通,所述第一控制电压为所述开关电源的输入电压。
CN201710497418.1A 2017-06-26 2017-06-26 一种开关电源 Active CN107294383B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710497418.1A CN107294383B (zh) 2017-06-26 2017-06-26 一种开关电源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710497418.1A CN107294383B (zh) 2017-06-26 2017-06-26 一种开关电源

Publications (2)

Publication Number Publication Date
CN107294383A true CN107294383A (zh) 2017-10-24
CN107294383B CN107294383B (zh) 2019-05-24

Family

ID=60098743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710497418.1A Active CN107294383B (zh) 2017-06-26 2017-06-26 一种开关电源

Country Status (1)

Country Link
CN (1) CN107294383B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109194296A (zh) * 2018-09-20 2019-01-11 上海艾为电子技术股份有限公司 一种音频功率放大器
CN110992863A (zh) * 2019-11-25 2020-04-10 京东方科技集团股份有限公司 电磁干扰抑制电路及其驱动方法、电子设备
CN114337270A (zh) * 2022-01-04 2022-04-12 上海南芯半导体科技股份有限公司 一种用于变换器的异常多脉冲消除电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051963A (en) * 1998-10-09 2000-04-18 Linear Technology Corporation Methods and apparatus for actively snubbing waveforms in switching regulators
US6271651B1 (en) * 2000-04-20 2001-08-07 Volterra Semiconductor Corporation Inductor shorting switch for a switching voltage regulator
CN101414790A (zh) * 2007-10-18 2009-04-22 雅马哈株式会社 Dc/dc转换器
CN101924463A (zh) * 2010-09-10 2010-12-22 复旦大学 一种开关电源变换器的pfm控制方法及其实现装置
US8319529B2 (en) * 2010-03-10 2012-11-27 Kabushiki Kaisha Toshiba Drive circuit for a voltage control transistor
CN103078498A (zh) * 2012-12-27 2013-05-01 华为技术有限公司 一种电压转换电路及其使用方法
CN103427643A (zh) * 2013-09-07 2013-12-04 郑儒富 一种升降压型驱动电路的控制电路及控制方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051963A (en) * 1998-10-09 2000-04-18 Linear Technology Corporation Methods and apparatus for actively snubbing waveforms in switching regulators
US6271651B1 (en) * 2000-04-20 2001-08-07 Volterra Semiconductor Corporation Inductor shorting switch for a switching voltage regulator
CN101414790A (zh) * 2007-10-18 2009-04-22 雅马哈株式会社 Dc/dc转换器
US8319529B2 (en) * 2010-03-10 2012-11-27 Kabushiki Kaisha Toshiba Drive circuit for a voltage control transistor
CN101924463A (zh) * 2010-09-10 2010-12-22 复旦大学 一种开关电源变换器的pfm控制方法及其实现装置
CN103078498A (zh) * 2012-12-27 2013-05-01 华为技术有限公司 一种电压转换电路及其使用方法
CN103427643A (zh) * 2013-09-07 2013-12-04 郑儒富 一种升降压型驱动电路的控制电路及控制方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109194296A (zh) * 2018-09-20 2019-01-11 上海艾为电子技术股份有限公司 一种音频功率放大器
CN110992863A (zh) * 2019-11-25 2020-04-10 京东方科技集团股份有限公司 电磁干扰抑制电路及其驱动方法、电子设备
CN114337270A (zh) * 2022-01-04 2022-04-12 上海南芯半导体科技股份有限公司 一种用于变换器的异常多脉冲消除电路

Also Published As

Publication number Publication date
CN107294383B (zh) 2019-05-24

Similar Documents

Publication Publication Date Title
CN103795260B (zh) 一种非互补反激有源钳位变换器
CN203661377U (zh) 双绕组单级原边反馈的led灯驱动电路
CN205901595U (zh) Dc‑dc降压转换器
JP2016533147A (ja) トーテムポールブリッジレス力率補正ソフトスイッチ制御装置及び方法
TWI325676B (en) Method and circuit for reducing switching ringing in switching regulator
CN103633627A (zh) 一种四开关Buck-Boost变换器的过压保护控制方法及控制电路
CN106130335B (zh) 应用于boost拓扑开关电源的自适应软启动电路
CN101753022A (zh) 用于电压变换器的负载瞬态变化检测电路及其应用电路
CN107959421A (zh) Buck-boost型直流转换器及其控制方法
CN103312139A (zh) 一种并网逆变器的启动装置及其控制方法
CN110506382A (zh) 功率转换器中的高侧信号接口
CN107294383B (zh) 一种开关电源
CN105099184B (zh) 一种轻载开关电源芯片
CN108365750A (zh) 具有抗振铃模块电路的Buck型DC/DC转换器电路
CN106787702B (zh) 开关电源及其音频噪声抑制方法
CN102957383A (zh) D类放大器和控制方法
CN103427624B (zh) 用于集成式降压型dc/dc开关变换器的抗振铃电路
CN104578774B (zh) 基于输出电压纹波控制的降压型变换器
CN105305798A (zh) 应用于降压变换器的限流保护电路及限流保护方法
CN107147286A (zh) 开关电源电感的电流过零检测方法、电路及控制方法
CN107508349A (zh) 一种充放电专用线束的状态检测及控制系统
CN206948183U (zh) 开关电源电感的电流过零检测电路
CN103986362B (zh) 一种z源逆变电路
CN101599692B (zh) 切换式电源转换器的快速响应装置及方法
CN107302306B (zh) 一种开关电源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 201199 Room 1201, Lane 908, Xiuwen Road, Minhang District, Shanghai

Patentee after: SHANGHAI AWINIC ELECTRONIC TECHNOLOGY CO., LTD.

Address before: Room 303-39, 33 Block 680 Guiping Road, Xuhui District, Shanghai, 2003

Patentee before: SHANGHAI AWINIC ELECTRONIC TECHNOLOGY CO., LTD.