CN103424619A - 定时计数器测频系统及方法 - Google Patents

Abstract

本发明涉及定时计数器测频系统及方法，包括通过总线互联的上位机和逻辑电路模块，上位机用于配置基准信号的频率、测量时长T和被测量信号的输入通道，读取测量结果，并向逻辑电路模块发送指令；逻辑电路模块包括定时模块、时基源模块、主计数器、辅计数器、寄存器一以及寄存器二；时基源模块用于根据上位机的配置产生基准时钟信号；主计数器用于对基准时钟信号进行计数；辅计数器用于对测量信号进行计数；寄存器一用于存储主计数器的计数值，并供上位机读取；寄存器二用于存储辅计数器的计数值，并供上位机读取。解决了现有定时计数器单周期测频方法存在测量误差较大的问题，本发明通过改进测量方法，提高定时计数器对信号频率或周期测量的精度。

Description

定时计数器测频系统及方法

技术领域

本发明涉及数字测试测量领域，是一种可基于多种总线标准实现的软件操控化的测频技术，可在一定范围内方便地对外部输入的信号或设备内部信号进行频率测量。

背景技术

信号频率测量是测试测量领域的常见内容。随着用户需求和应用场合的不同，测频所采用的技术、方法以及获得的测试精度也会有所不同。在定时计数器测频时，一般采用对被测信号的相邻脉冲间隔进行计数的原理，即单周期计数测频法，其原理示意图如图1所示。由于被测信号和基准时钟信号之间的对应关系不确定，这种方法存在着测量误差较大的缺点。从图1中可以看出，单周期计数测频对输入信号脉冲间隔测量的最大误差将是一个基准时钟周期。当然，若基准时钟的频率越高，测量的误差将会减小。但无休止的依靠提高基准时钟频率来换取测量的精度是不可取的，现实中也是不允许的。

发明内容

为了解决现有定时计数器单周期测频方法存在测量误差较大的问题，本发明提供一种定时计数器测频系统及方法，通过改进测量方法，提高定时计数器对信号频率或周期测量的精度。

本发明的技术解决方案：

定时计数器测频系统，其特殊之处在于：包括上位机和逻辑电路模块，上位机与逻辑电路模块之间通过总线互联，

所述上位机用于配置基准信号的频率、测量时长T和被测量信号的输入通道，读取测量结果，并向逻辑电路模块发送指令；所述逻辑电路模块包括定时模块、时基源模块、主计数器、辅计数器、寄存器一以及寄存器二；

所述时基源模块用于根据上位机的配置产生基准时钟信号；

所述主计数器用于对基准时钟信号进行计数；

所述辅计数器用于对测量信号进行计数；

所述寄存器一用于存储主计数器的计数值，并供上位机读取；

所述寄存器二用于存储辅计数器的计数值，并供上位机读取。

定时计数器测频方法，其特殊之处在于：包括以下步骤：

1】上位机通过总线配置参数：

指定时基源模块生成基准时钟信号的频率f_基准；

指定定时模块的测量时长T；

指定被测量信号的输入通道；

2】信号源接入，将被测量信号通过指定的输入通道接入辅计数器的输入端；

3】上位机发送测量启动指令：

定时模块开始计时，同时触发时基源模块按照配置参数产生基准时钟信号，主计数器和辅计数器同时进入计数等待状态；

4】当辅助计数器检测到被测量信号的第一个上升沿时开始计数，触发主计数器开始工作；并在被测量信号每个上升沿到来时，将辅计数器的当前计数值存储到寄存器二中，同时将主计数器的当前计数值存储到寄存器一中；

5】当定时模块运行到定时结束时，主计数器和辅计数器均停止计数；同时上位机读取寄存器一的当前存储值M和寄存器二的当前存储值N；

6】上位机通过计算，得出被测信号的频率f_测量=f_基准×N/M。

上述测量时长T为0.1-10s，f_基准至少为f_测量的2倍。

本发明所具有的优点：

1、本发明系统中，上位机和逻辑电路模块之间的互联可基于多种总线平台实现；例如可由上位机通过PXIe总线控制虚拟仪器类板卡的FPGA器件来实现。

2、参数配置，测量启动以及测量结果的获取、计算，均可通过上位机操作控制，灵活方便。

3、定时计数器测频是对输入信号的周期进行计数，从而确定频率的；本发明将传统的单周期计数测频改进为在指定时间长度内对输入信号进行多周期计数测量，从而减小了测量所引入的误差，提高了频率测量的精度；

4、本发明系统可用于各种模块化仪器设计中，可在一定范围内方便测量出输入信号的频率，简单实用、灵活方便，且具有很高的精度。

与传统的频域变换法相比，定时计数器测频不需要傅里叶变换带来的复杂计算，只需对信号周期进行简单计数即可获得信号频率。本发明在单周期计数测频基础上，通过改进测量方法有效降低了测量误差，在测试测量领域中具有一定的工程实用价值。

5、本发明将测量时长T设定为0.1-10s，f_基准至少为f_测量的2倍，缩短整个测量时间。

附图说明

图1为现有定时计数器单周期计数测频原理示意图；

图2为本发明定时计数器测频系统结构示意图；

图3为本发明定时计数器多周期计数测频原理示意图。

具体实施方式

如图2所示本发明改进的定时计数器测频系统的结构示意图，包括上位机和逻辑电路模块，上位机与计数测频模块通过总线互联，逻辑电路模块包括定时模块、时基源模块、主计数器、辅计数器、寄存器一和寄存器二；时基源模块用于根据上位机配置的参数产生基准时钟信号；主计数器用于对基准时钟信号进行计数；辅计数器用于对被测信号进行计数；寄存器一用于存储主计数器的当前计数值供上位机读取；寄存器二用于存储辅计数器的当前计数值供上位机读取；上位机用于配置时基源模块生成基准时钟信号的参数、定时模块的测量时长及被测量信号的输入通道，读取测量结果，并启动测量。

基于定时计数器测频系统所提出的测频方法：

1】上位机配置参数：

指定时基源模块生成基准时钟信号的频率f_基准；

指定定时模块的测量时长T；

指定被测量信号的输入通道；

2】接入信号源，将被测信号通过指定的输入通道进入辅计数器；

3】上位机启动测量：

定时模块开始计时，时基源模块按照配置参数产生基准时钟信号；主计数器、辅计数器同时进入计数等待状态；

4】当辅计数器检测到被测信号的第一个上升沿时开始计数，同时触发主计数器开始对基准时钟信号计数；

5】当定时模块运行结束时，主计数器和辅计数器均停止计数，上位机读取寄存器一的当前计数值M和寄存器二的当前计数值N；

6】上位机通过计算得到被测信号的频率f_测量=f_基准×N/M。

图3为本发明定时计数器多周期计数测频原理的示意图，从图中可以看出，这种测量方法总的最大误差仍然是一个基准时钟周期，但是上位机在计算时通过对N个测量周期误差平均后，单周期的实际测量误差的最大仅为基准时钟周期的N分之一。被测信号的频率越高，在上位机指定时长内测量的周期数就越多，在指定的基准时钟下所获得的精度就越高，因此改进后的多周期计数测频更适合测量频率相对较高的信号。

实施例：

下面是一个用例描述：实测频率为27.3591MHz，占空比为50%的方波信号；

第一步：上位机通过软件来配置参数：指定时钟产生模块生成80MHz的固定时钟作为测量时基源；定时模块的测量时长设定为0.5秒；

第二步：将被测信号通过指定路径输入到辅助计数器；

第三部：上位机启动定时开始测量：当被测信号上升沿到来后，主计数器开始对基准时钟信号计数，辅计数器开始对输入的被测信号计数；并在被测信号的每个上升沿时刻将当前计数值存储到各自的寄存器中；

第四步：定时停止后测量结束，软件读取寄存器中的测量值：

其中，寄存器一的值为13679549；寄存器二的值为39999998；

通过上位机计算，被测信号的频率为：27.359099367MHz；周期为：3.655091e-8s；相反，该用例若采用单周期测量方法，得到被测信号的频率为26.666667MHz；由此可见，本发明定时计数器多周期计数测频在固定时长内对被测信号进行多周期测量的方法，可以在一定程度内大大提高定时计数器测频的精度。

Claims (3)

1.定时计数器测频系统，其特征在于：包括上位机和逻辑电路模块，上位机与逻辑电路模块之间通过总线互联，

所述上位机用于配置基准信号的频率、测量时长T和被测量信号的输入通道，读取测量结果，并向逻辑电路模块发送指令；所述逻辑电路模块包括定时模块、时基源模块、主计数器、辅计数器、寄存器一以及寄存器二；

所述时基源模块用于根据上位机的配置产生基准时钟信号；

所述主计数器用于对基准时钟信号进行计数；

所述辅计数器用于对测量信号进行计数；

所述寄存器一用于存储主计数器的计数值，并供上位机读取；

所述寄存器二用于存储辅计数器的计数值，并供上位机读取。

2.基于权利要求1所述系统的定时计数器测频方法，其特征在于：包括以下步骤：

1】上位机通过总线配置参数：

指定时基源模块生成基准时钟信号的频率f_基准；

指定定时模块的测量时长T；

指定被测量信号的输入通道；

2】信号源接入，将被测量信号通过指定的输入通道接入辅计数器的输入端；

3】上位机发送测量启动指令：

定时模块开始计时，同时触发时基源模块按照配置参数产生基准时钟信号，主计数器和辅计数器同时进入计数等待状态；

4】当辅助计数器检测到被测量信号的第一个上升沿时开始计数，触发主计数器开始工作；并在被测量信号每个上升沿到来时，将辅计数器的当前计数值存储到寄存器二中，同时将主计数器的当前计数值存储到寄存器一中；

5】当定时模块运行到定时结束时，主计数器和辅计数器均停止计数；同时上位机读取寄存器一的当前存储值M和寄存器二的当前存储值N；

6】上位机通过计算，得出被测信号的频率f_测量=f_基准×N/M。

3.根据权利要求2所述的定时计数器测频方法，其特征在于：所述测量时长T为0.1-10s，f_基准至少为f_测量的2倍。

Images