CN103390785A

CN103390785A - 无终止件的功率分离器/组合器

Info

Publication number: CN103390785A
Application number: CN2013101638509A
Authority: CN
Inventors: S·桑卡兰; N·C·沃克; H·阿里; B·克雷默
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 2012-05-08
Filing date: 2013-05-07
Publication date: 2013-11-13
Anticipated expiration: 2033-05-07
Also published as: CN103390785B; US9030369B2; US20150222004A1; US20130300627A1

Abstract

本发明涉及无终止件的功率分离器/组合器。本发明提供一种装置。提供了第一和第二混合耦合器，其中每个混合耦合器具有第一端口、第二端口、第三端口和第四端口，并且其中每个混合耦合器是充分曲线型的。第一和第二混合耦合器的第四端口是互相耦合的第一和第二隔离端口。第一混合耦合器的第一端口被配置为传送差分信号的第一部分，并且第二混合耦合器的第一端口被配置为传送差分信号的第二部分。

Description

无终止件的功率分离器/组合器

技术领域

本发明整体涉及功率分离器或组合器，并且更具体地涉及无终止件的功率分离器或组合器。

背景技术

在射频（RF）应用中，分离和/或组合信号很常见，并且存在多种方式实现分离和/或组合信号。一个示例是Wilkinson（威尔金森）分离器/组合器100，可以参考图1所示。通常，Wilkinson分离器（或组合器）100是具有输入端口WIN以及输出端口WOUT1和WOUT2的2-1分离器（或组合器）。沿着分离器100的外直径的距离D2和D3大约是感兴趣频率的四分之一波长，沿着分离器100的内直径的距离D1大约是感兴趣频率的二分之一波长。此外，阻抗元件（例如电阻器）102被耦合在端口WOUT1和WOUT2之间，以允许隔离和合适的阻抗匹配。

在另一个可替换方法中，可以使用混合耦合器或商业竞争产品（rat-race）200（如图2中所示）。如图所示，该耦合器200一般是具有内直径（其可以是例如感兴趣频率的一倍半波长）的曲线型（例如，圆形的）。该耦合器200具有输入端口RIN以及输出端口ROUT1和ROUT2（能够以大约一半的输入功率输出信号）。此外，存在以阻抗元件202（例如，电阻器）终止的隔离端口RISO。

这些不同方法中的每个方法在合适的条件下（例如，<10GHz）可能是足够的；然而，对于高速应用（例如，百万兆赫兹波或毫米波）来说，这些方法可能是不够的。特别地，在成本和尺寸方面，物理终止件（例如，阻抗元件102和202）可能是禁止的。因此，需要一种改进的组合器/分离器。

传统系统的某些示例是：美国专利号4,254,386；美国专利号4,956,621；美国专利号6,674,410；和欧洲专利号EP1042843。

发明内容

因此，本发明提供一种装置。该装置包括具有第一端口、第二端口、第三端口和第四端口的第一混合耦合器，其中第一混合耦合器的第四端口是第一隔离端口，并且其中第一混合耦合器的第一端口被配置为传送差分信号的第一部分，并且其中第一混合耦合器是充分曲线型的；以及具有第一端口、第二端口、第三端口和第四端口的第二混合耦合器，其中第二混合耦合器的第四端口是第二隔离端口，并且其中第二混合耦合器的第一端口被配置为传送所述差分信号的第二部分，并且其中第二混合耦合器是充分曲线型的，并且其中第一和第二隔离端口是相互耦合的。

根据本发明，该装置进一步包括：具有第一端口、第二端口、第三端口和第四端口的第三混合耦合器，其中第三混合耦合器的第四端口是第三隔离端口，并且其中第三混合耦合器的第一端口被配置为传送所述差分信号的第一部分，并且其中第三混合耦合器是充分曲线型的；以及具有第一端口、第二端口、第三端口和第四端口的第四混合耦合器，并且其中第四混合耦合器的第一端口被配置为传送所述差分信号的第二部分，并且其中第四混合耦合器是充分曲线型的，并且其中第三和第四隔离端口是互相耦合的。

根据本发明，第一、第二、第三和第四耦合器被对称地布置。

根据本发明，该装置进一步包括：衬底；以及在衬底上方形成的金属化层，其中所述金属化层被图案化以形成第一、第二、第三和第四混合耦合器。

根据本发明，第一混合耦合器的第三和第四端口被耦合到第一天线，并且其中第二混合耦合器的第三和第四端口被耦合到第二天线，并且其中第三混合耦合器的第三和第四端口被耦合到第三天线，并且其中第四混合耦合器的第三和第四端口被耦合到第四天线。

根据本发明，所述金属化层进一步包括第一金属化层，并且其中第一、第二、第三和第四天线进一步包括：在第一金属化层上方形成的第一组通孔，其中来自第一组通孔的每个通孔被电耦合到来自第一、第二、第三和第四混合耦合器的第二端口中的至少一个端口；在第一金属化层上方形成的第二组通孔，其中来自第二组通孔的每个通孔被电耦合到来自第一、第二、第三和第四混合耦合器的第三端口中的至少一个端口；以及在第一和第二组通孔上方形成的第二金属化层，所述第二金属化层被图案化以形成第一、第二、第三和第四天线的部分。

根据本发明，该装置进一步包括：在第一金属化层和衬底之间形成的第三组通孔，其中来自第三组通孔的每个通孔被电耦合到来自第一、第二、第三和第四的第四端口中的至少一个端口；以及在衬底和第一金属化层之间形成的第三金属化层，其中第三金属化层被图案化以使得第一和第二混合耦合之间的互耦以及第三和第四混合耦合器之间的互耦都是电耦合。

根据本发明，该装置进一步包括在第一金属化层和衬底之间形成的第三金属化层。

根据本发明的实施例，提供一种方法。该方法包括在衬底上形成金属化层；以及图案化所述金属化层以形成：具有第一端口、第二端口、第三端口和第四端口的第一混合耦合器，其中第一混合耦合器的第四端口是第一隔离端口，并且其中第一混合耦合器的第一端口被配置为传送差分信号的第一部分，并且其中第一混合耦合器是充分曲线型的；具有第一端口、第二端口、第三端口和第四端口的第二混合耦合器，其中第二混合耦合器的第四端口是第二隔离端口，并且其中第二混合耦合器的第一端口被配置为传送所述差分信号的第二部分，并且其中第二混合耦合器是充分曲线型的，并且其中第一和第二隔离端口是互相耦合的；具有第一端口、第二端口、第三端口和第四端口的第三混合耦合器，其中第三混合耦合器的第四端口是第三隔离端口，并且其中第三混合耦合器的第一端口被配置为传送所述差分信号的第一部分，并且其中第三混合耦合器是充分曲线型的；以及具有第一端口、第二端口、第三端口和第四端口的第四混合耦合器，其中第四混合耦合器的第四端口是第四隔离端口，并且其中第四混合耦合器的第一端口被配置为传送所述差分信号的第二部分，并且其中第四混合耦合器是充分曲线型的，并且其中第三和第四隔离端口是互相耦合的。

根据本发明，所述金属化层进一步包括第一金属化层，并且其中该方法进一步包括通过以下方式形成第一、第二、第三和第四天线：在第一金属化层上方形成第一组通孔，其中来自第一组通孔的每个通孔被电耦合到来自第一、第二、第三和第四混合耦合器的第二端口中的至少一个端口；在第一金属化层上方形成第二组通孔，其中来自第二组通孔的每个通孔被电耦合到来自第一、第二、第三和第四混合耦合器的第三端口中的至少一个端口；以及在第一和第二组通孔上方形成第二金属化层，所述第二金属化层被图案化以形成第一、第二、第三和第四天线的部分。

根据本发明，该方法进一步包括：在第一金属化层和衬底之间形成第三组通孔，其中来自第三组通孔的每个通孔被电耦合到来自第一、第二、第三和第四混合耦合器的第四端口中的至少一个端口；以及在衬底和第一金属化层之间形成第三金属化层，其中第三金属化层被图案化以使得第一和第二混合耦合之间的互耦以及第三和第四混合耦合器之间的互耦都是电耦合。

根据本发明，该方法进一步包括在第一金属化层和衬底之间形成第三金属化层。

根据本发明，一种装置包括：集成电路（IC）；以及固定到IC的天线封装件，其中该天线封装件包括：具有第一端口、第二端口、第三端口和第四端口的第一混合耦合器，其中第一混合耦合器的第四端口是第一隔离端口，并且其中第一混合耦合器的第一端口被配置为传送差分信号的第一部分，并且其中第一耦合器是充分曲线型的，并且其中第一混合耦合器的第一端口被耦合到IC；具有第一端口、第二端口、第三端口和第四端口的第二混合耦合器，其中第二混合耦合器的第四端口是第二隔离端口，并且其中第二混合耦合器的第一端口被配置为传送所述差分信号的第二部分，并且其中第二混合耦合器是充分曲线型的，并且其中第一和第二隔离端口是互相耦合的，并且其中第二混合耦合器的第一端口被耦合到IC；具有第一端口、第二端口、第三端口和第四端口的第三混合耦合器，其中第三混合耦合器的第四端口是第三隔离端口，并且其中第三混合耦合器的第一端口被配置为传送所述差分信号的第一部分，并且其中第三混合耦合器是充分曲线型的，并且其中第三混合耦合器的第一端口被耦合到IC；具有第一端口、第二端口、第三端口和第四端口的第四混合耦合器，其中第四混合耦合器的第四端口是第四隔离端口，并且其中第四混合耦合器的第一端口被配置为传送所述差分信号的第二部分，并且其中第四混合耦合器是充分曲线型的，并且其中第三和第四隔离端口是互相耦合的，并且其中第四混合耦合器的第一端口被耦合到IC；被耦合到第一混合耦合器的第三和第四端口的第一天线；被耦合到第二混合耦合器的第三和第四端口的第二天线；被耦合到第三混合耦合器的第三和第四端口的第三天线；以及被耦合到第四混合耦合器的第三和第四端口的第四天线。

根据本发明，该天线封装件进一步包括：衬底；在衬底上方形成的第一金属化层；在第一金属化层上方形成的第二金属化层，其中第二金属化层被图案化以形成第一、第二、第三和第四混合耦合器；在第二金属化层上方形成的第一组通孔，其中来自第一组通孔的每个通孔被电耦合到第一、第二、第三和第四混合耦合器的第二端口中的至少一个端口；在第二金属化层上方形成的第二组通孔，其中来自第二组通孔的每个通孔被电耦合到第一、第二、第三和第四混合耦合器的第三端口中的至少一个端口；以及在第一和第二组通孔上方形成的第三金属化层，所述第三金属化层被图案化以形成第一、第二、第三和第四天线的部分。

根据本发明，该天线封装件进一步包括充分包围第一、第二、第三和第四天线的高阻抗表面（HIS）。

根据本发明，该天线封装件进一步包括：衬底；在衬底上方形成的第一金属化层；在第一金属化层上方形成的第一组通孔；在第一组通孔上方形成的第二组通孔，其中第二金属化层被图案化以形成第一、第二、第三和第四混合耦合器，并且其中第一金属化层被图案化以形成第一和第二隔离端口之间的电耦合以及第三和第四隔离端口之间的电耦合，并且其中来自第一组通孔的每个通孔被电耦合到第一、第二、第三和第四隔离端口中的至少一个端口；在第二金属化层上方形成的第二组通孔，其中来自第二组通孔的每个通孔被电耦合到来自第一、第二、第三和第四混合耦合器的第二端口中的至少一个端口；在第二金属化层上方形成的第三组通孔，其中来自第三组通孔的每个通孔被电耦合到来自第一、第二、第三和第四混合耦合器的第三端口中的至少一个端口；以及在第二和第三组通孔上方形成的第三金属化层，第三金属化层被图案化以形成第一、第二、第三和第四天线的部分。

前述已经相当广泛地概述本发明的特征和技术优势，以便于更好地理解随后的本发明的详细说明。下文中将描述本发明的额外特征和优势，其构成本发明的权利要求的主题。本领域的技术人员将理解，所公开的概念和具体实施例可以容易地用作修改和设计用于执行本发明的相同目的的其他结构的基础。本领域的技术人员还应当意识到，这些等价结构不偏离相关权利要求中所阐述的本发明的精神和保护范围。

附图说明

为了更全面地理解本发明及其优势，现在结合附图参考下面的说明书，在附图中：

图1是传统Wilkinson分离器/组合器的示例图；

图2是传统混合耦合器的示例图；

图3是根据本发明的混合耦合器的示例图；

图4是实施图2的混合耦合器的系统的示例图；

图5是图4的天线封装件的示例的平面视图；

图6和图16是图4的天线封装件的金属化层的示例的平面视图；

图7是沿着剖面线I-I的天线封装件的剖视图；

图8是图4的天线封装件的金属化层的示例的平面视图；

图9-11分别是沿着剖面线II-II、III-III和IV-IV的天线封装件的剖视图；

图12是图4的天线封装件的金属化层的示例的平面视图；

图13是沿着剖面线V-V的天线封装件的剖视图；

图14是图4的天线封装件的金属化层的示例的平面视图；和

图15是沿着剖面线VI-VI的天线封装件的剖视图。

具体实施方式

现在参考附图，其中为了简洁起见，所描述的元件不一定按比例绘制，其中贯穿附图的相似元件由相同的参考数字指定。

转向图3，可以看到根据本发明的差分耦合器300的示例。如图所示，该差分耦合器300一般包括混合耦合器302和304，其中其相应隔离端口之间互耦。该互耦可以通过电耦合隔离端口（例如，通过电线或迹线）或借助于对称布局来实现。通过具有互耦，终止是通过混合耦合器302和304中的每个混合耦合器彼此互相终止的“零行为”来实现的。这允许端子INM和INP承载全功率差分（例如，如果耦合器是分离器则为输入并且如果耦合器300是组合器则为输出），和端子OUTM1、OUTM2、OUTP1和OUTP2承载一半功率信号。

在图4和图5中，可以看到耦合器300的示例性实施方式。在该实施方式中，耦合器300被用作百万兆赫兹或毫米发射器（其可以发射或接收在0.1THz到10THz范围内的RF信号）的天线封装件404的一部分。天线封装件202（如图所示）通过焊锡球（例如，408）被耦合到印刷电路板或PCB402，以允许固定到PCB402的其他集成电路（IC）与IC406进行通信。IC406（固定到天线封装件406）包括芯片上的百万兆赫兹波或毫米波发射器，其电耦合到馈电网络（耦合器300是其一部分）和天线。百万兆赫兹发射器的示例可以参考标题为“Terahertz Phased Array System”的美国专利申请序列号12/878,484，其通过引用合并于此以用于各种目的。

通常，天线封装件404本身是多层PCB或IC，其中馈电网络和天线是内建层。如图5所示，例如天线阵列504可以充分定位在天线封装件404的中心。该天线阵列504可以由高阻抗表面（HIS）包围，从而提高发射和接收特性，并且HIS的示例可以参考标题为“High Impedance Surface”的美国专利申请序列号13/116,885，其通过引用合并于此以用于各种目的。如图所示，天线阵列504包括以2×2布置的四个天线506-1到506-4；还可以使用其他阵列密度（即天线数量）。

现在，转向图4到图15，可以更详细地看到天线阵列404的示例。在该示例中，使用4-1耦合器来将差分馈电端子（一般被耦合到IC406）耦合到天线506-1至506-2。如图所示，在衬底602上方形成金属化层604（其可以例如由铝或铜形成），该金属化层604被图案化以形成部分606-1和606-2，这些部分能够在两个耦合器（例如，300）的隔离端口之间形成电耦合的迹线。部分606-1和606-2可以通过能够在介电层612（可以是例如二氧化硅）的开口中形成的通孔610-1至610-4（其可以例如由钨形成）被耦合到隔离端口。在介电层612（和通孔610-1和610-2）上方，可以形成另一个金属化层614（其可以例如由铝或铜形成）。该金属化层614可以被图案化以形成对称布置的混合耦合器611-1至611-4，其中差分馈电端子INM和INP彼此相对。如该示例中所示，在耦合器611-1和611-3的隔离端口之间以及耦合器611-2和611-4的隔离端口之间存在互耦。同样如图所示，每个混合耦合器611-1和611-2的一个端口可以传送差分输入信号的一部分，而差分输入信号的另一部分则由每个耦合器611-3和611-4的一个端口传送。

然后，这些混合耦合器611-1至611-4可以分别被耦合到天线506-1至506-4。天线506-1至506-4可以通过将通孔616-1至616-8电耦合到混合耦合器611-1至611-4的端子来形成。与其他通孔（例如，610-3）相似，这些通孔616-1至616-8可以在介电层617（其可以是例如二氧化硅）的开口内由钨形成。在介电层617上方形成的可以是金属化层622，该金属化层622可以被图案化以形成与通孔616-1至616-8充分共轴的圆盘。另一组通孔624-1至624-8可以在介电层626中形成，并且可以与通孔616-1至616-8充分共轴。然后，另一个金属化层628（可以由铝或铜形成）可以在介电层626上方形成，该金属化层628被图案化以形成与624-1至624-8偏心对齐的圆盘。与金属化层628的那些圆盘相反，这些圆盘具有充分对齐（例如，沿着两个平行线对齐）的小块或指状物。作为替代，如图16中所示，金属化层604可以包括未图案化的薄片并且可以省略通孔610-1至610-4。

已经通过参考某些优选实施例描述了本发明，但是应当注意，所公开的实施例本质上是示例性的而非限制性的，并且前述公开内容预期各种变体、修改、变化和替代，在某些情况中，在不使用相对应的其他特征的情况下可以使用本发明的某些特征。因此，以与本发明的保护范围相一致的方式概括地解释相关权利要求是合适的。

Claims

1.一种装置，其包括：

具有第一端口、第二端口、第三端口和第四端口的第一混合耦合器，其中所述第一混合耦合器的第四端口是第一隔离端口，并且其中所述第一混合耦合器的第一端口被配置为传送差分信号的第一部分，并且其中所述第一混合耦合器是充分曲线型的；和

具有第一端口、第二端口、第三端口和第四端口的第二混合耦合器，其中所述第二混合耦合器的第四端口是第二隔离端口，并且其中所述第二混合耦合器的第一端口被配置为传送所述差分信号的第二部分，并且其中所述第二混合耦合器是充分曲线型的，并且其中所述第一和第二隔离端口是互相耦合的。

2.根据权利要求1所述的装置，其中所述装置进一步包括：

具有第一端口、第二端口、第三端口和第四端口的第三混合耦合器，其中所述第三混合耦合器的第四端口是第三隔离端口，并且其中所述第三混合耦合器的第一端口被配置为传送所述差分信号的第一部分，并且其中所述第三混合耦合器是充分曲线型的；和

具有第一端口、第二端口、第三端口和第四端口的第四混合耦合器，其中所述第四混合耦合器的第四端口是第四隔离端口，并且其中所述第四混合耦合器的第一端口被配置为传送所述差分信号的第二部分，并且其中所述第四混合耦合器是充分曲线型的，并且其中所述第三和第四隔离端口是互相耦合的。

3.根据权利要求2所述的装置，其中所述第一、第二、第三和第四耦合器是对称布置的。

4.根据权利要求3所述的装置，其中所述装置进一步包括：

衬底；和

在所述衬底上方形成的金属化层，其中所述金属化层被图案化以形成所述第一、第二、第三和第四混合耦合器。

5.根据权利要求5所述的装置，其中所述第一混合耦合器的第三端口和第四端口被耦合到第一天线，并且其中所述第二混合耦合器的第三端口和第四端口被耦合到第二天线，并且其中所述第三混合耦合器的第三端口和第四端口被耦合到第三天线，并且其中所述第四混合耦合器的第三端口和第四端口被耦合到第四天线。

6.根据权利要求5所述的装置，其中所述金属化层进一步包括第一金属化层，并且其中所述第一、第二、第三和第四天线进一步包括：

在所述第一金属化层上方形成的第一组通孔，其中来自所述第一组通孔的每个通孔被电耦合到来自所述第一、第二、第三和第四混合耦合器的第二端口中的至少一个端口；

在所述第一金属化层上方形成的第二组通孔，其中来自所述第二组通孔的每个通孔被电耦合到来自所述第一、第二、第三和第四混合耦合器的第三端口中的至少一个端口；和

在所述第一和第二组通孔上方形成的第二金属化层，所述第二金属化层被图案化以形成所述第一、第二、第三和第四天线的部分。

7.根据权利要求6所述的装置，其中所述装置进一步包括：

在所述第一金属化层和所述衬底之间形成的第三组通孔，其中来自所述第三组通孔的每个通孔被电耦合到所述第一、第二、第三和第四混合耦合器的第四端口中的至少一个端口；和

在所述衬底和所述第一金属化层之间形成的第三金属化层，其中所述第三金属化层被图案化以使得在所述第一和第二混合耦合器之间的互耦与在所述第三和第四混合耦合器之间的互耦是电耦合。

8.根据权利要求6所述的装置，其中所述装置进一步包括在所述第一金属化层和所述衬底之间形成的第三金属化层。

9.一种方法，其包括：

在衬底上方形成金属化层；和

图案化所述金属化层以形成：

具有第一端口、第二端口、第三端口和第四端口的第一混合耦合器，其中所述第一混合耦合器的第四端口是第一隔离端口，并且其中所述第一混合耦合器的第一端口被配置为传送差分信号的第一部分，并且其中所述第一混合耦合器是充分曲线型的；

具有第一端口、第二端口、第三端口和第四端口的第二混合耦合器，其中所述第二混合耦合器的第四端口是第二隔离端口，并且其中所述第二混合耦合器的第一端口被配置为传送所述差分信号的第二部分，并且其中所述第二混合耦合器是充分曲线型的，并且其中所述第一和第二隔离端口是互相耦合的；

10.根据权利要求9所述的装置，其中所述第一、第二、第三和第四耦合器是对称布置的。

11.根据权利要求10所述的装置，其中所述金属化层进一步包括第一金属化层，并且其中所述方法进一步包括通过以下方式形成第一、第二、第三和第四天线：

在所述第一金属化层上方形成第一组通孔，其中来自所述第一组通孔的每个通孔被电耦合到来自所述第一、第二、第三和第四混合耦合器的第二端口中的至少一个端口；

在所述第一金属化层上方形成第二组通孔，其中来自所述第二组通孔的每个通孔被电耦合到来自所述第一、第二、第三和第四混合耦合器的第三端口中的至少一个端口；和

在所述第一和第二组通孔上方形成第二金属化层，所述第二金属化层被图案化以形成所述第一、第二、第三和第四天线的部分。

12.根据权利要求11所述的装置，其中所述方法进一步包括：

在所述第一金属化层和所述衬底之间形成第三组通孔，其中来自所述第三组通孔的每个通孔被电耦合到来自所述第一、第二、第三和第四混合耦合器的第四端口中的至少一个端口；和

在所述衬底和所述第一金属化层之间形成第三金属化层，其中所述第三金属化层被图案化以使得在所述第一和第二混合耦合器之间的互耦与在所述第三和第四混合耦合器之间的互耦是电耦合。

13.根据权利要求11所述的装置，其中所述方法进一步包括在所述第一金属化层和所述衬底之间形成第三金属化层。

14.一种装置，其包括：

集成电路即IC；和

固定到所述IC的天线封装件，其中所述天线封装件包括：

具有第一端口、第二端口、第三端口和第四端口的第一混合耦合器，其中所述第一混合耦合器的第四端口是第一隔离端口，并且其中所述第一混合耦合器的第一端口被配置为传送差分信号的第一部分，并且其中所述第一混合耦合器是充分曲线型的，并且其中所述第一混合耦合器的第一端口被耦合到所述IC；

具有第一端口、第二端口、第三端口和第四端口的第二混合耦合器，其中所述第二混合耦合器的第四端口是第二隔离端口，并且其中所述第二混合耦合器的第一端口被配置为传送所述差分信号的第二部分，并且其中所述第二混合耦合器是充分曲线型的，并且其中所述第一和第二隔离端口是互相耦合的，并且其中所述第二混合耦合器的第一端口被耦合到所述IC；

具有第一端口、第二端口、第三端口和第四端口的第三混合耦合器，其中所述第三混合耦合器的第四端口是第三隔离端口，并且其中所述第三混合耦合器的第一端口被配置为传送所述差分信号的第一部分，并且其中所述第三混合耦合器是充分曲线型的，并且其中所述第三混合耦合器的第一端口被耦合到所述IC；

具有第一端口、第二端口、第三端口和第四端口的第四混合耦合器，其中所述第四混合耦合器的第四端口是第四隔离端口，并且其中所述第四混合耦合器的第一端口被配置为传送所述差分信号的第二部分，并且其中所述第四混合耦合器是充分曲线型的，并且其中所述第三和第四隔离端口是互相耦合的，并且其中所述第四混合耦合器的第一端口被耦合到所述IC；

第一天线，其被耦合到所述第一混合耦合器的第三和第四端口；

第二天线，其被耦合到所述第二混合耦合器的第三和第四端口；

第三天线，其被耦合到所述第三混合耦合器的第三和第四端口；和

第四天线，其被耦合到所述第四混合耦合器的第三和第四端口。

15.根据权利要求14所述的装置，其中所述第一、第二、第三和第四耦合器是对称布置的。

16.根据权利要求15所述的装置，其中所述天线封装件进一步包括：

衬底；

在所述衬底上方形成的第一金属化层；

在所述第一金属化层上方形成的第二金属化层，其中所述第二金属化层被图案化以形成所述第一、第二、第三和第四混合耦合器；

在所述第二金属化层上方形成的第一组通孔，其中来自所述第一组通孔的每个通孔被电耦合到来自所述第一、第二、第三和第四混合耦合器的第二端口中的至少一个端口；

在所述第二金属化层上方形成的第二组通孔，其中来自所述第二组通孔的每个通孔被电耦合到来自所述第一、第二、第三和第四混合耦合器的第三端口中的至少一个端口；和

在所述第一和第二组通孔上方形成的第三金属化层，所述第三金属化层被图案化以形成所述第一、第二、第三和第四天线的部分。

17.根据权利要求16所述的装置，其中所述天线封装件进一步包括充分包围所述第一、第二、第三和第四天线的高阻抗表面HIS。

18.根据权利要求15所述的装置，其中所述天线封装件进一步包括：

衬底；

在所述衬底上方形成的第一金属化层；

在所述第一金属化层上方形成的第一组通孔；

在所述第一组通孔上方形成的第二金属化层，其中所述第二金属化层被图案化以形成所述第一、第二、第三和第四混合耦合器，并且其中所述第一金属化层被图案化以形成在第一与第二隔离端口之间以及第三与第四隔离端口之间的电耦合，并且其中来自所述第一组通孔的每个通孔被电耦合到所述第一、第二、第三和第四隔离端口中的至少一个隔离端口；

在所述第二金属化层上方形成的第二组通孔，其中来自所述第二组通孔的每个通孔被电耦合到所述第一、第二、第三和第四混合耦合器的第二端口中的至少一个端口；

在所述第二金属化层上方形成的第三组通孔，其中来自所述第三组通孔的每个通孔被电耦合到所述第一、第二、第三和第四混合耦合器的第三端口中的至少一个端口；和

在所述第二和第三组通孔上方形成的第三金属化层，所述第三金属化层被图案化以形成所述第一、第二、第三和第四天线的部分。

19.根据权利要求18所述的装置，其中所述天线封装件进一步包括充分包围所述第一、第二、第三和第四天线的高阻抗表面HIS。