CN103370789A - 用于保护在高应力条件下操作的电子电路的装置和方法 - Google Patents

用于保护在高应力条件下操作的电子电路的装置和方法 Download PDF

Info

Publication number
CN103370789A
CN103370789A CN2012800082778A CN201280008277A CN103370789A CN 103370789 A CN103370789 A CN 103370789A CN 2012800082778 A CN2012800082778 A CN 2012800082778A CN 201280008277 A CN201280008277 A CN 201280008277A CN 103370789 A CN103370789 A CN 103370789A
Authority
CN
China
Prior art keywords
trap
equipment
hrbv
voltage
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800082778A
Other languages
English (en)
Other versions
CN103370789B (zh
Inventor
J·A·萨尔塞多
D·H·惠特尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN103370789A publication Critical patent/CN103370789A/zh
Application granted granted Critical
Publication of CN103370789B publication Critical patent/CN103370789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供在高应力操作条件下电子电路保护的装置和方法。在一个实施方案中，一种装置包括衬底(47)，其具有第一p阱(44c)、邻近第一p阱的第二p阱(44b)，以及使第一p阱与第二p阱分离的n型区(46)。n型有源区(43b)在第一p阱上面并且p型有源区(42b)在第二p阱上面。n型有源区和p型有源区分别电连接到高反向阻断电压(HRBV)设备(40)的阴极和阳极。n型有源区、第一p阱和n型区操作为NPN双极晶体管(58a)，并且第二p阱、n型区和第一p阱操作为PNP双极晶体管(53a)。NPN双极晶体管定义HRBV设备的相对较低的正向触发电压，并且PNP双极晶体管定义HRBV设备的相对较高的反向击穿电压。

Description

用于保护在高应力条件下操作的电子电路的装置和方法
技术领域
本发明的实施方案涉及电子系统，并且更具体来说，涉及集成电子系统的保护电路。
背景技术
某些电子系统可能遭受具有快速变化的电压和高功率的相对较短的持续时间的瞬态电事件或电信号。例如，瞬态电事件可以包括起因于从物体或人突然释放电荷到电子系统的静电放电(ESD)事件。例如，瞬态电事件也可以包括产生于将变化的电流递送到电感负载的电压尖峰、通过电磁电感耦合接收的信号，或起因于启动电机的瞬态电事件（例如，产生于启动汽车发动机的负载突降瞬态电事件）。
由于在相对较小区域的IC上的过电压状态和/或高电平的功耗，瞬态电事件可能损坏电子系统内的集成电路(IC)。高功耗可能增加IC温度，并且可能导致众多问题，例如，栅氧化层穿通现象、结损害、金属损伤和表面电荷积累。此外，瞬态电事件可能引起闭锁（换句话说，无意形成低阻抗路径），由此干扰IC的运行并且可能由于在闭锁电流路径中自加热而导致对IC的永久性损伤。
需要某些集成电路（例如，用于汽车信号调节和传感应用的集成电路）来容许相对较高水平的过电压应力，以及在输入引脚和/或输出引脚处的假条件（例如，电池短路条件）。因此，需要为IC提供防御此类瞬态电事件的保护。此外，需要一种保护组件，其提供非对称电流相对于电压特性并且能够安全地承受在相对严厉的汽车环境应用中遇到的过电压应力和假条件。
发明内容
在一个实施方案中，一种装置包括半导体衬底，其包括第一p阱和邻近第一p阱的第二p阱。第一p阱与第二p阱由n型区分离。第一n型有源区安置在第一p阱上面并且电连接到第一高反向阻断电压(HRBV)设备的阴极。第一p型有源区安置在第二p阱上面并且电连接到第一HRBV设备的阳极。第一n型有源区、第一p阱和n型区被配置成分别操作为NPN双极晶体管的发射极、基极和集电极，并且第二p阱、n型区和第一p阱被配置成分别操作为PNP双极晶体管的发射极、基极和集电极。NPN双极晶体管定义第一HRBV设备的正向触发电压，并且PNP双极晶体管定义第一HRBV设备的反向击穿电压。装置被配置成提供防御瞬态电事件的保护。
在另一实施方案中，一种用于提供防御瞬态电事件的保护的方法包括：提供半导体衬底，在衬底中形成第一p阱，在衬底中形成邻近第一p阱的第二p阱以使得第一p阱与第二p阱由n型区分离，在第一p阱上面形成第一n型有源区，以及在第二p阱上面形成第一p型有源区。第一n型有源区电连接到第一高反向阻断电压(HRBV)设备的阴极，并且第一p型有源区电连接到第一HRBV设备的阳极。第一n型有源区、第一p阱和n型区被配置成分别操作为NPN双极晶体管的发射极、基极和集电极，并且第二p阱、n型区和第一p阱被配置成分别操作为PNP双极晶体管的发射极、基极和集电极。NPN双极晶体管定义第一HRBV设备的正向触发电压，并且PNP双极晶体管定义第一HRBV设备的反向击穿电压。
在另一实施方案中，一种装置包括半导体衬底，其包括第一阱和邻近第一阱的第二阱。第一阱和第二阱具有第一类型的掺杂并且由具有与第一类型相反的第二类型的掺杂的掺杂区分离。第一有源区在第一阱上面，并且具有第二类型的掺杂。第一有源区电连接到第一高反向阻断电压(HRBV)设备的第一端子。第二有源区在第二阱上面，并且具有第一类型的掺杂。第二有源区电连接到第一HRBV设备的第二端子。第一有源区、第一阱和掺杂区被配置成分别操作为第一双极晶体管的发射极、基极和集电极，并且第二阱、掺杂区和第一阱被配置成分别操作为第二双极晶体管的发射极、基极和集电极。第一双极晶体管定义第一HRBV设备的正向触发电压，并且第二双极晶体管定义第一HRBV设备的反向击穿电压。装置被配置成提供防御瞬态电事件的保护。
在另一实施方案中，一种用于提供防御瞬态电事件的保护的方法包括：提供半导体衬底，在衬底中形成第一阱，以及在衬底中形成邻近第一阱的第二阱以使得第一阱与第二阱由掺杂区分离。第一阱和第二阱具有第一类型的掺杂，并且掺杂区具有与第一类型相反的第二类型的掺杂。方法进一步包括在第一阱上面形成第一有源区，第一有源区具有第二类型的掺杂并且电连接到第一高反向阻断电压(HRBV)设备的第一端子。方法进一步包括在第二阱上面形成第二有源区，第二有源区具有第一类型的掺杂并且电连接到第一HRBV设备的第二端子。第一有源区、第一阱和掺杂区被配置成分别操作为第一双极晶体管的发射极、基极和集电极，并且第二阱、掺杂区和第一阱被配置成分别操作为第二双极晶体管的发射极、基极和集电极。第一双极晶体管定义第一HRBV设备的正向触发电压，并且第二双极晶体管定义第一HRBV设备的反向击穿电压。
附图说明
图1为包括集成电路(IC)和保护系统的电子系统的一个实例的示意性方框图。
图2为根据一个实施方案的IC保护电路电流相对于瞬态电事件电压的曲线图。
图3为根据一个实施方案的衬垫保护电路的示意性方框图。
图4A为根据另一实施方案的IC保护电路电流相对于瞬态电事件电压的曲线图。
图4B为根据又一实施方案的IC保护电路电流相对于瞬态电事件电压的曲线图。
图5为高反向阻断电压(HRBV)设备的一个实施方案的带注释的截面。
图6为图5的HRBV设备的等效电路图。
图7为HRBV设备的另一实施方案的截面。
图8为HRBV设备的另一实施方案的带注释的截面。
图9为图8的HRBV设备的等效电路图。
图10为HRBV设备的另一实施方案的截面。
图11A为根据一个实施方案的使用保护电路的输入驱动器的示意图。
图11B为用于图11A的输入驱动器的保护电路的一个实例的示意图。
图11C为图11B的保护电路的一个实例的传输线脉冲(TLP)实验数据的曲线图。
图12为用于图11B的保护电路的MOS PNP设备的实例的截面。
图13A为根据一个实施方案的使用保护电路的输出驱动器的示意图。
图13B为用于图13A的输出驱动器的保护电路的一个实例的示意图。
图13C为图13B的保护电路的一个实例的传输线脉冲(TLP)实验数据的曲线图。
图13D为图13A的保护电路的另一实例的示意图。
图13E为图13D的保护电路的一个实例的传输线脉冲(TLP)实验数据的曲线图。
图14为用于图13D的保护电路的P-MOS可控硅整流器(SCR)设备的带注释的截面。
图15为图14的P-MOS SCR设备的等效电路图。
具体实施方式
某些实施方案的以下详细描述提供本发明的具体实施方案的各种描述。然而，本发明可以用由权利要求书定义和覆盖的多种不同的方法来实施。在这个描述中，参考附图，其中相似的参考数字指示相同或功能类似的元件。
某些电子系统被配置成保护其中的电路或组件不受瞬态电事件。此外，为了帮助保证电子系统为可靠的，制造商可以在规定的应力条件下测试电子系统，这些应力条件可以由各种组织设置的标准来描述，例如，联合电子设备工程委员会(JEDEC)、国际电工委员会(IEC)和汽车工程委员会(AEC)。标准可以覆盖如上所述的大量瞬态电事件，包括ESD事件。
可以通过将衬垫保护电路提供到IC的衬垫（pad）来提高电子电路可靠性。在本文件中此衬垫保护电路也可以一般称为“IC保护电路”。衬垫保护电路可以将衬垫处的电压电平保持在预定义的安全范围内。
在某些应用中，可能期望衬垫保护电路呈现双向操作以使得在瞬态电事件的电压超过在正向上的正向触发电压或低于在逆向上的反向触发电压时，衬垫保护电路从高阻抗状态转变为低阻抗状态。衬垫保护电路可以被配置成在处于低阻抗状态时分路与瞬态电事件相关联的一部分电流，以便防止瞬态电事件的电压到达与损坏IC相关联的正向或反向破坏电压。如后面参照图2详细地描述，对于具有正电压的瞬态电事件，只要瞬态电事件电压保持高于正向保持电压，衬垫保护电路就可以保持处于低阻抗状态。同样地，对于负瞬态信号事件，只要瞬态电事件电压保持低于反向保持电压，衬垫保护电路就可以保持低阻抗状态。
需要一种衬垫保护电路，其可以用于提供防御负瞬态信号和正瞬态信号的瞬态电事件保护，并且可以具有快速操作性能、低静态功耗和小的电路面积。此外，需要一种衬垫保护电路，其可以提供非对称双向瞬态电事件保护。例如，这些特性在IC中可以是可取的以用于具有零缺陷的目标并且通过严厉的测试条件（例如，输入和/或输出电池短路条件）所需的某些汽车、医疗和工业过程，以便最小化可能由IC失效引起的对人类健康或生命的风险。
具有保护系统的电子系统的概述
图1为电子系统10的示意性方框图，电子系统10可以包括根据一些实施方案的一个或多个衬垫保护电路。说明性电子系统10包括集成电路(IC)1，其包括保护系统2、内部电路3和引脚或衬垫4-7。内部电路3可以电连接到衬垫4-7中的一个或多个。例如，衬垫4-7中的每个可以是电源衬垫、接地衬垫、输入衬垫、输出衬垫或双向衬垫中的一个。
IC1可能遭受瞬态电事件（例如，ESD事件），其可能导致IC损坏并且引起闭锁。例如，衬垫5可以接收瞬态电事件14，其可以沿着IC1的电连接行进并且到达内部电路3。瞬态电事件14可能产生过电压状态并且可能耗散高电平的功率，这可能干扰内部电路3的运行并且可能导致永久性损伤。
在一些实施方案中，通过将IC1的衬垫处的电压电平保持在特定范围的电压（这个电压可以在不同衬垫中变化）内，可以提供保护系统2以确保IC1的可靠性。保护系统2可以包括一个或多个衬垫保护电路，例如，衬垫保护电路15a-15c。衬垫保护电路15a-15c可以被配置成将与在IC的衬垫上接收的瞬态电事件相关联的电流转移到其他节点或IC的衬垫，由此提供瞬态电事件保护，如下文进一步详细地描述。
例如，衬垫保护电路可以放置在电源衬垫与输入衬垫之间、电源衬垫与输出衬垫之间、电源衬垫与双向衬垫之间、接地衬垫与输入衬垫之间、接地衬垫与输出衬垫之间、接地衬垫与双向衬垫之间，和/或电源衬垫与接地衬垫之间。当不存在瞬态电事件时，衬垫保护电路可以保持处于高阻抗/低漏电状态，由此减少由漏电流引起的静态功耗。
保护系统2可以与IC1片上集成。然而，在其他实施方案中，保护系统2可以布置在单独的IC中。例如，保护系统2可以包括在单独封装的IC中，或保护系统2可以密封在与IC1的公共封装中。在此类实施方案中，一个或多个衬垫保护电路可以放置在独立的IC中、系统级封装应用的公共封装中，或与系统级芯片应用的公共半导体衬底中的IC集成在一起。
例如，IC1可以用于车载信息娱乐的视频放大器系统、传输线系统、工业控制系统、电源管理系统、微机电系统(MEMS)传感器、换能器、汽车本地互连网络(LIN)和控制器接口网络(CAN)接口系统，或多种其他系统。IC1可以用于电子系统，其中IC的引脚通过低阻抗连接暴露至用户接触。
衬垫保护电路
图2为根据一个实施方案的IC保护电路电流相对于瞬态电事件电压的曲线图18。如上所述，衬垫保护电路可以被配置成将衬垫处的电压电平保持在预定义的安全范围内。因此，对于具有正电压的瞬态电事件，在瞬态信号的电压VTRANSIENT达到原本可能导致损坏IC1的正向破坏电压VFAIL-F之前，衬垫保护电路可以分路与瞬态信号事件相关联的一大部分的电流。另外，对于具有负电压的瞬态电事件，在瞬态信号的电压VTRANSIENT低于原本可能导致损坏IC1的反向破坏电压VFAIL-R之前，衬垫保护电路可以分路与瞬态信号事件相关联的一大部分的电流。此外，以下情形会是期望的：衬垫保护电路在正常操作电压VOPERATING下传导相对较低的电流，由此使用衬垫保护电路减少或最小化由漏电流ILEAKAGE引起的静态功耗并且增强IC的能量效率。
如曲线图18中所示，对于具有正电压的瞬态电事件，在瞬态信号的电压VTRANSIENT达到正向触发电压VT-F时，衬垫保护电路可以从高阻抗状态转变为低阻抗状态。此后，衬垫保护电路可以在大范围的瞬态电事件电压电平内分路大电流。只要瞬态信号电压电平保持高于预选的正向保持电压VH-F，衬垫保护电路就可以保持处于低阻抗状态。
对于具有负电压的瞬态电事件，衬垫保护电路也可以分路大电流，以使得保护电路可以通过为具有正电压信号电平和/或负电压信号电平的瞬态电事件提供保护电流而提供双向瞬态电事件保护。因此，在瞬态信号的电压VTRANSIENT达到反向触发电压VT-R时，衬垫保护电路可以提供电流路径。此后，衬垫保护电路可以在大范围的瞬态电事件电压电平内分路大电流。只要瞬态信号的电压低于保持电压VH-R以使得瞬态信号能够递送足以保持衬垫保护电路在低阻抗状态中被激活的能量，衬垫保护电路就可以保持处于低阻抗状态。
通过配置衬垫保护电路具有正向触发电压VT-F、正向保持电压VH-F、反向触发电压VT-F、反向保持电压VH-R和反向触发电压VT-R，衬垫保护电路可以呈现双向操作，同时具有防止意外激活的增强稳定性和/或每一单位面积改善的性能。另外，如图2中所示，衬垫保护电路可以呈现防御相反极性的瞬态电事件的非对称操作。
如本文中将描述，提供具有双向操作的衬垫保护电路，其中正向触发电压、正向保持电压、反向触发电压和反向保持电压可以被独立选择以实现所需的衬垫保护电路保护响应。
图3为根据一个实施方案的衬垫保护电路15的示意性方框图。衬垫保护电路15包括正向衬垫保护电路23a和反向衬垫保护电路23b，这些衬垫保护电路中的每个电连接在衬垫27与节点28之间。衬垫27可以是集成电路的衬垫，例如，图1的衬垫4。例如，节点28可以是被配置成处理相对较大的分路电流的集成电路的低阻抗节点或衬垫。
正向衬垫保护电路23a和反向衬垫保护电路23b可以分别用于保护衬垫27不受正瞬态电事件和负瞬态电事件。正向衬垫保护电路23a包括第一高反向阻断电压(HRBV)设备25a，并且反向衬垫保护电路23b包括第二HRBV设备25b。
第一HRBV设备25a和第二HRBV设备25b各自包括阳极和阴极。HRBV设备25a的阳极电连接到衬垫27，并且HRBV设备25a的阴极电连接到节点28。相反，HRBV设备25b的阳极电连接到节点28，并且HRBV设备25b的阴极电连接到衬垫27。
第一HRBV设备25a和第二HRBV设备25b可以各自具有相对较大的反向击穿电压和相对较低的正向触发电压，这可以帮助将不对称的双向瞬态电事件保护提供到衬垫27。例如，正向衬垫保护电路23a可以包括单独的第一HRBV设备25a或结合与第一HRBV设备25a端到端串联电连接的一个或多个其他衬垫保护设备以帮助调整正向响应。由于第一HRBV设备25a可以具有相对较低的正向触发电压，故正向衬垫保护电路23a可以包括被调整以实现所需的正向保护性能（包括特定所需的正向保持电压VH-F和正向触发电压VT-F）的设备的级联。此外，由于第一HRBV设备25a可以具有相对较大的反向击穿电压，故在级联中包括第一HRBV设备25a可以防止正向衬垫保护电路23a激活具有负信号电压的瞬态信号事件，由此允许由单独的电路提供反向保护。
类似地，反向衬垫保护电路23b可以包括单独的第二HRBV设备25b或结合端到端级联电连接的一个或多个其他衬垫保护设备以实现所需的反向响应。第二HRBV设备25b的相对较低的正向触发电压可以允许调整电路的所需的反向保持电压VH-R和反向触发电压VT-R，同时第二HRBV设备25b的相对较高的反向击穿电压可以帮助防止反向衬垫保护电路23b意外激活具有正信号电压的瞬态信号事件。因此，包括第一HRBV设备25a和第二HRBV设备25b可以帮助允许单独调整正向衬垫保护电路23a和反向衬垫保护电路23b，由此实现特定应用（例如，包括新兴的车载信息娱乐应用）所需的衬垫保护电路响应。
尽管图3图示在正向衬垫保护电路23a和反向衬垫保护电路23b的每个中包括HRBV设备的情况，但是在某些实施方案中，不需要在正向衬垫保护电路和反向衬垫保护电路二者中均包括HRBV设备。例如，在所需的反向保持电压和触发电压为相对较低的并且高反向击穿电压不为正向衬垫保护电路所需的实施中，可以从正向衬垫保护电路中省略HRBV设备。类似地，当所需的正向保持电压和触发电压为相对较低的并且在反向衬垫保护电路中不需要高反向击穿电压时，可以从反向衬垫保护电路23b中省略HRBV设备。
图4A为根据另一实施方案的IC保护电路电流相对于瞬态电事件电压的曲线图20。曲线图20以实线图示具有HRBV设备（例如，图3的第一HRBV设备25a）的正向衬垫保护电路的衬垫保护电流的实例。如曲线图20中所示，衬垫保护电路的反向击穿电压VB可以具有实质上大于目标反向触发电压VT-R和反向保持电压VH-R的量值。因此，包括HRBV设备允许由单独的电路提供防御具有负信号电压的瞬态电事件（例如，在图表中示出为虚线的电流-电压特性）的保护。
图4B为根据又一实施方案的IC保护电路电流相对于瞬态电事件电压的曲线图。曲线图22以实线图示具有HRBV设备（例如，图3的第二HRBV设备25b）的反向衬垫保护电路的衬垫保护电流的实例。如曲线图22中所示，在衬垫保护电路的正侧上的击穿电压VB可以具有大于目标正向触发电压VT-F和正向保持电压VH-F的相对较大的量值。因此，包括HRBV设备允许由单独的电路（例如，具有图4A中所示的电流相对于电压响应的电路）提供防御具有正信号电压的瞬态电事件（例如，在图表中示出为虚线的电流-电压特性）的保护。
可以并联电连接对应于曲线图20、曲线图22的正向衬垫保护电路和反向衬垫保护电路以提供具有类似于图2中所示的电流相对于电压响应的有效的衬垫保护电路。包括可以经受大的正瞬态电事件而不击穿的反向衬垫保护电路允许衬垫保护电路具有由正向衬垫保护电路确定的正向触发电压VT-F和正向保持电压VH-F。同样地，包括可以经受大的负瞬态电事件而不击穿的正向衬垫保护电路允许衬垫保护电路具有由反向衬垫保护电路确定的反向触发电压VT-R和反向保持电压VH-R。
如本文中将描述，提供具有相对较大的击穿电压和相对较低的正向触发电压的HRBV设备。可以单独或结合其他衬垫保护电路使用HRBV设备以实现在正向和反向的每个上的所需的保持电压和触发电压。HRBV设备具有相对较高的反向击穿电压，由此允许单独调整正向衬垫保护电路和反向衬垫保护电路以实现整体所需的衬垫保护电路响应。因此，在正向保护电路和/或反向保护电路中包括HRBV设备可以允许独立地确定衬垫保护电路的正I-V特性和负I-V特性而不由于无意的寄生设备传导路径彼此互动。
图5为HRBV设备40的一个实施方案的带注释的截面。图6为图5的HRBV设备40的等效电路图。
HRBV设备40的带注释的截面包括p型衬底47、n型有源区43a-43d、p型有源区42a-42g、n阱41a、41b、p阱44a-44e、深n阱46以及隔离区48。截面已带注释以示出由布局形成的某些电路设备，例如，第一PNP双极晶体管51a、51b、第二PNP双极晶体管52a、52b、第三PNP双极晶体管53a、53b、第四PNP双极晶体管54a、54b、NPN双极晶体管58a、58b、第一电阻器61a、61b、第二电阻器62a、62b、第三电阻器63a、63b、第四电阻器68a、68b以及第五电阻器69a、69b。说明性HRBV设备可以经受后端处理以形成触点和金属化。本领域技术人员将了解，为清楚起见已从这个图中省略这些细节。
第一PNP双极晶体管51a、51b可以由p阱44b、44d、n阱41a、41b以及衬底47形成，并且可以是横向寄生PNP设备。第一PNP双极晶体管51a可以具有由p阱44b形成的发射极、由n阱41a形成的基极，以及由衬底47形成的集电极。类似地，第一PNP双极晶体管51b可以具有由p阱44d形成的发射极、由n阱41b形成的基极，以及由衬底47形成的集电极。第二PNP双极晶体管52a、52b可以由p阱44b、44d、深n阱46和衬底47形成，并且可以是垂直寄生PNP设备。第二PNP双极晶体管52a可以具有由p阱44b形成的发射极、由深n阱46形成的基极，以及由衬底47形成的集电极。类似地，第二PNP双极晶体管52b可以具有由p阱44d形成的发射极、由深n阱46形成的基极，以及由衬底47形成的集电极。
第三PNP双极晶体管53a、53b可以由p阱44b-44d和深n阱46形成，并且可以是横向寄生PNP设备。例如，第三PNP双极晶体管53a可以具有由p阱44b形成的发射极、由深n阱46形成的基极，以及由p阱44c形成的集电极。类似地，第三PNP双极晶体管53b可以具有由p阱44d形成的发射极、由深n阱46形成的基极，以及由p阱44c形成的集电极。第四PNP双极晶体管54a、54b可以由p阱44c、深n阱46和衬底47形成，并且可以是垂直寄生PNP设备。第四PNP双极晶体管54a、54b可以各自具有由p阱44c形成的发射极、由深n阱46形成的基极，以及由衬底47形成的集电极。
NPN双极晶体管58a、58b可以由n型有源区43b、43c、p阱44c和深n阱46形成，并且可以是横向寄生NPN设备。例如，NPN双极晶体管58a可以具有由n型有源区43b形成的发射极、由p阱44c形成的基极，以及由深n阱46形成的集电极。同样地，NPN双极晶体管58b可以具有由n型有源区43c形成的发射极、由p阱44c形成的基极，以及由深n阱46形成的集电极。
第一电阻器61a、61b可以由第一PNP双极晶体管51a、51b的集电极与p型有源区42a、42g之间的电阻形成。例如，沿着横向PNP双极晶体管51a、51b的集电极与p型有源区42a、42g之间的路径的电阻可以由第一电阻器61a、61b模拟。类似地，第二电阻器62a、62b可以由第二PNP双极晶体管52a、52b的集电极与p型有源区42a、42g之间的电阻形成，并且第三电阻器63a、63b可以由第四PNP双极晶体管54a、54b的集电极与p型有源区42a、42g之间的电阻形成。另外，第四电阻器68a、68b可以由NPN双极晶体管58a、58b的基极与p型有源区42d之间的电阻形成。此外，第五电阻器69a、69b可以由PNP双极晶体管51a、51b的基极与深n阱46之间的电阻形成。
p型有源区42a、42g和p阱44a、44e可以形成在HRBV设备40周围的保护环。保护环可以用于消除形成在片上集成时HRBV设备40与周围的半导体组件之间的无意的寄生路径。另外，p型有源区42a、42g和p阱44a、44e可以进一步帮助从衬底收集移动电荷并且消除形成无意的寄生路径，由此保护HRBV设备40不受闭锁，例如，核心电路阱和/或与衬垫相关联的另一阱的闭锁。
可以使用n阱41a、41b和深n阱46使p阱44b-44d与衬底47电隔离。电隔离p阱44b-44d允许p阱操作为说明性双极设备的发射极、基极或集电极。如本文中所用，并且如本领域技术人员理解，术语“深n阱”指的是任何适合的n型埋层，例如，包括用于绝缘体上硅(SOI)技术的n型埋层。
隔离区48可以减少连接到不同电节点的有源区之间的静态电流泄漏。形成隔离区48可以涉及在衬底47中蚀刻沟槽、用电介质（例如，二氧化硅）填充沟槽，以及使用任何适合的方法（例如，化学机械平坦化）移除多余的电介质。尽管将隔离区48图示为浅沟槽隔离区，但是隔离区48可以是任何适合的隔离区，例如，包括深沟槽或硅的局部氧化(LOCOS)区。
本领域普通技术人员将了解，图5中所示的截面可以对应于图6中所示的等效电路。例如，第一PNP双极晶体管51a、51b可以由第一PNP双极晶体管51表示，第二PNP双极晶体管52a、52b可以由第二PNP双极晶体管52表示，第三PNP双极晶体管53a、53b可以由第三PNP双极晶体管53表示，并且第四PNP双极晶体管54a、54b可以由第四PNP双极晶体管54表示。类似地，NPN双极晶体管58a、58b可以由NPN双极晶体管58表示，第一电阻器61a、61b可以由第一电阻器61表示，第二电阻器62a、62b可以由第二电阻器62表示，第三电阻器63a、63b可以由第三电阻器63表示，第四电阻器68a、68b可以由第四电阻器68表示，并且第五电阻器69a、69b可以由第五电阻器69表示。
参照图6，第一PNP双极晶体管51的发射极在标示为阳极的节点处电连接到第二PNP双极晶体管52和第三PNP双极晶体管53的发射极。第一PNP双极晶体管51的基极电连接到NPN双极晶体管58的集电极、第五电阻器69的第一端，以及第二PNP双极晶体管52和第三PNP双极晶体管53的基极。第一PNP双极晶体管51的集电极电连接到第一电阻器61的第一端。第一电阻器61进一步包括电连接到参考电压V1的第二端，参考电压V1可以是任何适合的低阻抗节点，例如，接地节点或负电压电源。第二PNP双极晶体管52的集电极电连接到第二电阻器62的第一端。第二电阻器62进一步包括电连接到参考电压V1的第二端。
NPN双极晶体管58的基极电连接到第三PNP双极晶体管53的集电极以及第四电阻器68的第一端。NPN双极晶体管58的发射极在标示为阴极的节点处电连接到第四电阻器68的第二端以及第四PNP双极晶体管54的发射极。第四PNP双极晶体管54的基极电连接到第五电阻器69的第二端。第四PNP双极晶体管54的集电极电连接到第三电阻器63的第一端。第三电阻器63进一步包括电连接到参考电压V1的第二端。
HRBV设备50可以保护IC不受导致阳极的电压相对于阴极的电压增加的瞬态电事件。PNP双极晶体管51-53的发射极-基极结可以提供约等于NPN双极晶体管58的集电极的阳极电压的电压。在增加阳极电压的瞬态电事件期间，在NPN双极晶体管58的集电极处的电压可以增加直到达到NPN双极晶体管58的集电极-发射极击穿电压。NPN双极晶体管58的集电极-发射极的击穿可以刺激电流流过PNP双极晶体管53，一部分电流可以流过第四电阻器68。随着横跨第四电阻器68的电压增加，NPN双极晶体管58的基极-发射极结可以变得正向偏压，由此刺激放大的电流流过NPN双极晶体管58并且将HRBV设备50转变为定义设备的正向触发电压的低阻抗双载流子注入再生状态。
由于HRBV设备50在正向上的正向触发电压可以相对较低，故HRBV设备50可以被称为低正向触发电压(LFTV)或HRBV-LFTV设备。p阱44c与p阱44b、44d之间的距离d1可以定义NPN双极晶体管58的基极的宽度，并且可以用于调整HRBV设备50的正向触发电压。在一个实施中，距离d1被选择在约1.5μm至约6.5μm的范围中，例如，约4.5μm。
为了帮助防止其他结（例如，与横向寄生PNP晶体管51和垂直寄生PNP晶体管52、54相关联的结）定义HRBV设备50的正向触发电压，第一电阻器61、第二电阻器62和第三电阻器63可以具有被选择为相对较大的量值。
继续参照图5，在某些实施方案中，p阱44a与n阱41a之间以及p阱44e与n阱41b之间的距离d2被选择以避免在低于NPN双极晶体管58的击穿电压的电压下第一PNP双极晶体管51、第二PNP双极晶体管52和/或第四PNP双极晶体管54的击穿。在一个实施中，距离d2被选择为在约0.5μm至约2.5μm的范围中，例如，约2μm。
图5至图6中所示的HRBV设备可以在阴极与阳极之间经受相对较大的电压，同时保持相对较低的泄漏。例如，在某些实施中，对于约40V的反向电压，HRBV设备40可以具有小于约40pA的漏电流。可以基于深n阱46与p阱44b、44d中的每个之间的击穿确定相对较高的反向击穿电压。由于p阱44b、44d和深n阱46可以相对轻掺杂，故可以在相对较高的电压下发生结击穿。例如，在某些先进的CMOS、高电压CMOS和BCDMOS工序中，形成在p阱44b、44d与深n阱46之间的结可以处在最高的电压阻断结中。
如上所述，HRBV设备40可以具有相对较高的反向阻断电压和相对较低的正向触发电压。因此，当分别使用正向衬垫保护电路和反向衬垫保护电路保护衬垫以保护不受正瞬态电事件和负瞬态电事件时，正向衬垫保护电路可以包括具有电连接到衬垫的阳极的第一HRBV设备，并且反向衬垫保护电路可以包括具有电连接到衬垫的阴极的第二HRBV设备。由于第一HRBV设备可以具有相对较低的正向触发电压，故第一HRBV设备可以单独或结合其他保护元件用于正向保护电路中以实现所需的正向保护响应。另外，由于第一HRBV设备可以具有相对较大的反向阻断电压并且可以在衬垫处经受大的负瞬态电事件而不发生击穿，故第一HRBV设备可以用于防止正向保护电路激活负瞬态电事件。类似地，第二HRBV设备可以单独或结合其他保护元件用于反向保护电路中以实现所需的反向保护响应，并且可以用于防止反向保护电路激活正瞬态电事件。因此，可以在正向保护电路和/或反向保护电路中的每个中包括HRBV设备以帮助单独地调整正向保护响应和反向保护响应，由此实现特定应用所需的衬垫保护电路响应。
图7为HRBV设备60的另一实施方案的截面。图7的HRBV设备60类似于图4的HRBV设备40。然而，与图4的HRBV设备40相比，图7的HRBV设备60进一步包括n阱41c、41d。例如，已在p阱44b与p阱44c之间提供n阱41c，并且已在p阱44c与p阱44d之间提供n阱41d。
HRBV设备60可以具有由图6的电路示出的等效电路。另外，n阱41c、41d可以操作为NPN双极晶体管58的基极，并且操作为第三PNP双极晶体管53的集电极。包括n阱41c、41d可以减少NPN双极晶体管58的集电极-发射极击穿，由此允许将HRBV设备60的触发电压调整到较低的值。
图8为HRBV设备70的另一实施方案的带注释的截面。图9为图8的HRBV设备70的等效电路图。
HRBV设备70的带注释的截面包括p型衬底47、n型有源区73a-73e、p型有源区72a-72f、n阱41a、41b、p阱44a-44e、深n阱46和隔离区48。截面已带注释以示出由布局形成的某些电路设备，例如，第一PNP双极晶体管51a、51b、第二PNP双极晶体管52a、52b、第三PNP双极晶体管53a、53b、第四PNP双极晶体管54a、54b、NPN双极晶体管58a、58b、第一电阻器61a、61b、第二电阻器62a、62b、第三电阻器63a、63b以及第五电阻器69a、69b。
第一PNP双极晶体管51a、51b可以由p阱44b、44d、n阱41a、41b和衬底47形成，并且可以是横向寄生PNP设备。第一PNP双极晶体管51a可以具有由p阱44b形成的发射极、由n阱41a形成的基极，以及由衬底47形成的集电极。类似地，第一PNP双极晶体管51b可以具有由p阱44d形成的发射极、由n阱41b形成的基极，以及由衬底47形成的集电极。第二PNP双极晶体管52a、52b可以由p阱44b、44d、深n阱46和衬底47形成，并且可以是垂直寄生PNP设备。第二PNP双极晶体管52a可以具有由p阱44b形成的发射极、由深n阱46形成的基极，以及由衬底47形成的集电极。类似地，第二PNP双极晶体管52b可以具有由p阱44d形成的发射极、由深n阱46形成的基极，以及由衬底47形成的集电极。
第三PNP双极晶体管53a、53b可以由p阱44b-44d和深n阱46形成，并且可以是横向寄生PNP设备。例如，第三PNP双极晶体管53a可以具有由p阱44b形成的发射极、由深n阱46形成的基极，以及由p阱44c形成的集电极。类似地，第三PNP双极晶体管53b可以具有由p阱44d形成的发射极、由深n阱46形成的基极，以及由p阱44c形成的集电极。第四PNP双极晶体管54a、54b可以由p阱44c、深n阱46和衬底47形成，并且可以是垂直寄生PNP设备。第四PNP双极晶体管54a、54b可以各自具有由p阱44c形成的发射极、由深n阱46形成的基极，以及由衬底47形成的集电极。
NPN双极晶体管58a、58b可以由n型有源区73c、p阱44c和深n阱46形成，并且可以是横向寄生NPN设备。例如，NPN双极晶体管58a可以具有由n型有源区73c形成的发射极、由p阱44c形成的基极，以及由深n阱46形成的集电极。同样地，NPN双极晶体管58b可以具有由n型有源区73c形成的发射极、由p阱44c形成的基极，以及由深n阱46形成的集电极。
第一电阻器61a、61b可以由第一PNP双极晶体管51a、51b的集电极与p型有源区72a、72f之间的电阻形成。例如，沿着横向PNP双极晶体管51a、51b的集电极与p型有源区72a、72f之间的路径的电阻可以由第一电阻器61a、61b模拟。类似地，第二电阻器62a、62b可以由第二PNP双极晶体管52a、52b的集电极与p型有源区72a、72f之间的电阻形成，并且第三电阻器63a、63b可以由第四PNP双极晶体管54a、54b的集电极与p型有源区72a、72f之间的电阻形成。另外，第五电阻器69a、69b可以由PNP双极晶体管51a、51b的基极与深n阱46之间的电阻形成。
p型有源区72a、72f和p阱44a、44e可以形成在HRBV设备70周围的保护环。如上所述，保护环可以用于消除形成无意的寄生路径并且用于从衬底收集移动电荷，由此保护HRBV设备70不受闭锁。
本领域普通技术人员将了解，图8中所示的截面可以对应于图9中所示的等效电路。例如，第一PNP双极晶体管51a、51b可以由第一PNP双极晶体管51表示，第二PNP双极晶体管52a、52b可以由第二PNP双极晶体管52表示，第三PNP双极晶体管53a、53b可以由第三PNP双极晶体管53表示，并且第四PNP双极晶体管54a、54b可以由第四PNP双极晶体管54表示。类似地，NPN双极晶体管58a、58b可以由NPN双极晶体管58表示，第一电阻器61a、61b可以由第一电阻器61表示，第二电阻器62a、62b可以由第二电阻器62表示，第三电阻器63a、63b可以由第三电阻器63表示，并且第五电阻器69a、69b可以由第五电阻器69表示。在图8和图9中所示的实施方案中不存在第四电阻器68（图6）。
参照图9，第一PNP双极晶体管51的发射极在标示为阳极的节点处电连接到第二PNP双极晶体管52和第三PNP双极晶体管53的发射极。第一PNP双极晶体管51的基极电连接到NPN双极晶体管58的集电极、第五电阻器69的第一端，以及第二PNP双极晶体管52和第三PNP双极晶体管53的基极。第一PNP双极晶体管51的集电极电连接到第一电阻器61的第一端。第一电阻器61进一步包括电连接到参考电压V1的第二端，参考电压V1可以是任何适合的低阻抗节点，例如，接地节点或负电压电源。第二PNP双极晶体管52的集电极电连接到第二电阻器62的第一端。第二电阻器62进一步包括电连接到参考电压V1的第二端。
NPN双极晶体管58的基极电连接到第三PNP双极晶体管53的集电极以及第四PNP双极晶体管54的发射极。NPN双极晶体管58的发射极电连接到标示为阴极的节点。第四PNP双极晶体管54的基极电连接到第五电阻器69的第二端，并且第四PNP双极晶体管54的集电极电连接到第三电阻器63的第一端。第三电阻器63进一步包括电连接到参考电压V1的第二端。
HRBV设备80可以保护IC不受导致阳极的电压相对于阴极的电压增加的瞬态电事件。PNP双极晶体管51-53的发射极-基极结可以提供约等于NPN双极晶体管58的集电极的阳极电压的电压。在相对于阴极电压增加阳极电压的瞬态电事件期间，在NPN双极晶体管58的集电极处的电压可以增加直到达到开放式基极NPN双极晶体管58的相对较低的集电极-发射极击穿电压。NPN双极晶体管58的集电极-发射极的击穿可以在相对较低的电压（例如，用于某些车载信息娱乐应用的低电压）下刺激电流流过开放式基极PNP双极晶体管53。电流流过PNP双极晶体管53可以使NPN双极晶体管58的基极-发射极结变得正向偏压，由此刺激放大的电流流过NPN双极晶体管58并且将HRBV设备80转变为定义HRBV设备80的正向触发电压的低阻抗双载流子注入再生状态。
如上所述，HRBV设备80的正向触发电压可以相对较低并且可以由开放式基极NPN双极晶体管58和开放式基极PNP双极晶体管53的耦合放大效应定义。由于HRBV设备80的正向触发电压可以相对较低并且可以小于图6的HRBV-LFTV设备的电压，故图9的HRBV设备80可以被称为极低正向触发电压(VLFTV)或HRBV-VLFTV设备。
图8至图9中所示的HRBV设备可以在阴极与阳极之间经受相对较大的电压，同时保持相对较低的泄漏。可以基于深n阱46与p阱44b、44d中的每个之间的击穿确定相对较高的反向击穿电压。由于p阱44b、44d和深n阱46可以相对轻掺杂，故可以在相对较高的电压下发生结击穿。例如，在某些先进的CMOS、高电压CMOS和BCDMOS工序中（例如，在为约20V电路应用优化的工序中大于约45V），p阱44b、44d与深n阱46之间的击穿可以处在最高的电压阻断结中。
图10为HRBV设备90的另一实施方案的截面。图10的HRBV设备90类似于图8的HRBV设备70。然而，与图8的HRBV设备70相比，图10的HRBV设备90进一步包括n阱41c、41d。例如，已在p阱44b与p阱44c之间提供n阱41c，并且已在p阱44c与p阱44d之间提供n阱41d。包括n阱41c、41d可以帮助实现HRBV设备90的极低触发电压。
HRBV设备90可以具有由图9的电路示出的等效电路。另外，n阱41c、41d可以操作为NPN双极晶体管58的基极，并且操作为第三PNP双极晶体管53的集电极。包括n阱41c、41d可以减少NPN双极晶体管58的集电极-发射极击穿，由此帮助调整HRBV设备90的极低触发电压。
图11A为根据一个实施方案的使用保护电路的输入驱动器100的示意图。输入驱动器100电连接在第一参考电压V1与第二参考电压V2之间，例如，第一参考电压V1和第二参考电压V2可以分别是负电源和正电源。输入驱动器100包括通过第一电阻器102a电耦合到第一衬垫27a的反相输入，以及通过第二电阻器102b电耦合到第二衬垫27b的非反相输入。为了向输入驱动器100提供防御瞬态电事件的保护，已提供保护电路85a、85b和二次保护电路101a、101b。输入驱动器100可以用于车载信息娱乐应用的视频放大器中或用于任何其他适合的电路中。
保护电路85a包括电连接到第一衬垫27a的第一端，以及电连接到第一参考电压V1的第二端，并且保护电路85b包括电连接到第二衬垫27b的第一端，以及电连接到第一参考电压V1的第二端。如下文将参照图11B至图11C所述，衬垫保护电路85a、85b可以包括被调整以实现输入驱动器100的所需的正向保护响应和反向保护响应的HRBV设备。
如图11A中所示，除包括HRBV设备的保护电路之外，可以提供二次保护电路。例如，二次保护电路101a已电连接在第二参考电压V2与输入驱动器100的反相输入之间，并且二次保护电路101b已电连接在第二参考电压V2与输入驱动器100的非反相输入之间。包括二次保护电路（例如，二次保护电路101a、101b）可以帮助在输入驱动器的输入处直接提供防御瞬态电事件的辅助保护和钳位功能性。
图11B为用于图11A的输入驱动器的保护电路85的一个实例的示意图。保护电路85包括正向衬垫保护电路23a和反向衬垫保护电路23b，这些衬垫保护电路中的每个电连接在衬垫27与参考电压V1之间。正向衬垫保护电路23a包括第一HRBV设备50a、第一高保持电压MOS PNP双极设备105a和第二高保持电压MOS PNP双极设备105b。反向衬垫保护电路23b包括第二HRBV设备50b。保护电路85可以用于保护任何适合的衬垫（例如，图11A的衬垫27a、27b）不受瞬态电事件。
第一HRBV设备50a包括电连接到衬垫27的阳极以及电连接到第一MOS PNP设备105a的第一端的阴极。第一MOS PNP设备105a进一步包括电连接到第二MOS PNP设备105b的第一端的第二端。第二MOS PNP设备105b进一步包括电连接到参考电压V1的第二端。第二HRBV设备50b包括电连接到参考电压V1的阳极以及电连接到衬垫27的阴极。
第一HRBV设备50a和第二HRBV设备50b可以是任何适合的HRBV设备，例如包括图6中所示的HRBV-LFTV设备50。如图所示，可以单独或结合其他保护设备提供第一HRBV设备50a和第二HRBV设备50b以获得所需的正向保护响应和反向保护响应。例如，第一HRBV设备50a与第一MOS PNP设备105a和第二MOS PNP设备105b级联电连接以提供所需的正向保护响应，并且在没有额外设备的情况下提供了第二HRBV设备50b以提供所需的反向保护响应。HRBV设备50a、50b可以用于即使当被添加以实现目标操作条件的其他设备（例如，与第一HRBV设备50a串联的MOS PNP设备105a、105b）的反向击穿电压不具有相对较高的反向击穿电压时也获得所需的正向保护响应和反向保护响应。
由于第一HRBV设备25a可以具有相对较大的反向击穿电压，故在正向保护电路23a中包括第一HRBV设备50a（其中阳极电耦合到衬垫27并且阴极电耦合到参考电压V1）可以防止正向衬垫保护电路23a激活具有负信号电压的瞬态信号事件，由此允许反向衬垫保护电路23b提供防御负瞬态电事件的所需的保护。类似地，在反向保护电路23b中包括第二HRBV设备50b（其中阴极电耦合到衬垫27并且阳极电耦合到参考电压V1）可以防止反向保护电路23b激活具有正信号电压的瞬态信号事件，由此允许正向衬垫保护电路23a提供防御正瞬态电事件的所需的保护。另外，第一HRBV设备25a和第二HRBV设备25b可以具有相对较低的正向触发电压，从而允许正向保护电路23a和反向保护电路23b与其他设备级联以实现所需的正向保护响应和反向保护响应。因此，包括第一HRBV设备50a和第二HRBV设备50b可以帮助允许单独调整正向衬垫保护电路23a和反向衬垫保护电路23b，由此实现特定应用所需的衬垫保护电路响应。
MOS PNP设备105a、105b中的每个包括第一端、第二端、电阻器106以及由P-MOS晶体管形成的MOS PNP双极晶体管107。寄生MOS PNP双极晶体管107可以具有由P-MOS晶体管的源极形成的发射极、由P-MOS晶体管的漏极形成的集电极，以及由P-MOS晶体管的阱形成的基极。每个寄生P-MOS设备的第一端电连接到MOS PNP双极晶体管107的发射极、电阻器106的第一端，以及P-MOS晶体管的栅极。每个寄生MOS PNP设备的第二端电连接到MOS PNP双极晶体管107的集电极。电阻器106进一步包括电连接到MOS PNP双极晶体管107的基极的第二端。MOS PNP设备105a、105b的额外细节可以如下文参照图12所述。
尽管第一HRBV设备50a因与发射极-集电极应力条件的高保持电压性质有关而图示为与MOS PNP双极设备105a、105b级联，但是本领域普通技术人员将了解，MOS PNP双极设备105a、105b仅为可以与本文所述的HRBV设备级联的保护设备的一个实例。例如，在某些实施中，任何适合的保护设备（例如包括P-MOS晶体管、N-MOS晶体管、PNP晶体管、NPN晶体管、可控硅整流器结构和/或二极管）可以与HRBV设备级联。例如，第一HRBV设备50a可以与以下元件级联：N-MOS、两个N-MOS、N-MOS和P-MOS、N-MOS和可控硅整流器、P-MOS和可控硅整流器、两个可控硅整流器设备、PNP晶体管、两个PNP晶体管、NPN晶体管、两个NPN晶体管、NPN和PNP晶体管，和/或被设定大小和选择以使用相对较小的单元覆盖区维持相对较大的电流的保护设备的任何适合的组合。
图11C为图11B的保护电路85的一个实例的传输线脉冲(TLP)实验数据的曲线图110。说明性曲线图110示出对于保护电路85的一个实施，TLP电压与TLP电流的关系曲线以及TLP电流与漏电流的关系曲线。
曲线图110图示衬垫保护电路85可以呈现非对称双向保护响应。例如，根据准静态的电流-电压TLP实验室测量，衬垫保护电路可以具有约29.5V的正向触发电压VT-F、约18.5V的正向保持电压VH-F、约-12.5V的反向触发电压VT-F以及约-2.4V的反向保持电压VH-R。另外，在这个配置的情况下，对于在约10V与约18V之间操作并且在正向上约25V至约30V的范围中以及在逆向上约-12V至约-15V的范围中触发所需的应用，衬垫保护电路在正常操作电压下在正常操作条件下具有小于约500pA的相对较低的泄漏。上文所述的相对严格的操作条件为零缺陷汽车IC应用中新兴信号调节电路的需求的一个实例，新兴信号调节电路也需要维持在特定输入/输出引脚处可以经受超过8000V HBM（人体模型）的相对较高的应力条件下。
尽管曲线图110示出正向保护响应和反向保护响应的一个实例，但是本领域普通技术人员将了解，可以在保护电路85中级联保护设备的不同布置以实现所需的保护响应。例如，第一HRBV设备50a可以与以下元件级联：N-MOS、两个N-MOS、N-MOS和P-MOS、N-MOS和可控硅整流器、P-MOS和可控硅整流器、两个可控硅整流器设备、PNP晶体管、两个PNP晶体管、NPN晶体管、两个NPN晶体管、NPN和PNP晶体管，和/或被设定大小和选择以使用相对较小的单元覆盖区维持相对较大的电流的保护设备的任何适合的组合。
图12为用于图11B的保护电路的MOS PNP设备105的实例的截面。MOS PNP设备105图示图11B的MOS PNP设备105a、105b的一个实施。MOS PNP设备105包括p型衬底47、n型有源区113a、113b、p型有源区112a-112f、n阱111、p阱114a、114b、深n阱46、隔离区48、栅氧化层115a、115b以及栅极116a、116b。
MOS PNP双极晶体管可以由说明性截面形成。例如，p型有源区112c、112d可以操作为PNP双极晶体管的集电极，p型有源区112b、112e可以操作为PNP双极晶体管的发射极，并且n阱111和n型有源区113a、113b可以操作为PNP双极晶体管的基极。尽管说明性截面也包括与p型有源区112b-112e、栅极116a、116b、栅氧化层115a、115b和n阱111相关联的P-MOS结构，但是说明性P-MOS结构在提供瞬态电事件保护方面发挥相对较小的作用。实情为，P-MOS结构已用于建立寄生MOS PNP双极设备。由P-MOS结构形成MOSPNP双极晶体管由于种种原因可以是有用的，例如，在缺乏专用双极晶体管掩模的工序中为PNP双极设备提供瞬态电事件保护。
p型有源区112a、112f和p阱114a、114b可以形成在MOS PNP设备105周围的保护环。保护环可以用于消除形成无意的寄生路径并且用于从衬底收集移动电荷，由此保护设备不受闭锁。如图所示，p阱114a、114b可以与n阱111隔开以帮助防止无意激活具有分别由p阱114a、n阱111和p型有源区112b-112e形成的发射极、基极和集电极结的PNP设备。
图13A为根据一个实施方案的使用保护电路的输出驱动器120的示意图。输出驱动器120电连接在第一参考电压V1与第二参考电压V2之间，例如，第一参考电压V1和第二参考电压V2可以分别是负电源和正电源。输出驱动器120包括非反相输入、反相输入和输出。说明性示意图也包括衬垫27、第一电阻器126、第二电阻器127、n型场效应晶体管122、p型场效应晶体管123、输出控制块121以及保护电路125。输出驱动器120可以用于车载信息娱乐应用的视频放大器或用于任何其他适合的电路。
输出驱动器120的输出电连接到n型场效应晶体管122和p型场效应晶体管123的源极和体。n型场效应晶体管122和p型场效应晶体管123的漏极电连接到衬垫27，并且n型场效应晶体管122和p型场效应晶体管123的栅极电连接到输出控制块121。输出控制块121可以用于改变n型场效应晶体管122和p型场效应晶体管123的沟道阻抗，由此允许输出驱动器120驱动衬垫27。
第一电阻器126包括电连接到衬垫27的第一端，以及电连接到第二电阻器127的第一端和输出驱动器120的反相输入的第二端。第二电阻器127进一步包括电连接到第一参考电压V1的第二端。第一电阻器126和第二电阻器127可以用于将指示衬垫27的电压电平的信号提供到输出驱动器120的反相输入。
衬垫保护电路125包括电连接到衬垫27的第一端，以及电连接到第一参考电压V1的第二端。衬垫保护电路125可以包括被调整以实现所需的正向保护响应和反向保护响应（包括输出驱动器120的非对称正向保护响应和反向保护响应）的一个或多个HRBV设备，如下文参照图13B至图13E所述。
图13B为用于图13A的输出驱动器120的保护电路125的一个实例的示意图。保护电路125包括正向衬垫保护电路23a和反向衬垫保护电路23b，这些衬垫保护电路中的每个电连接在衬垫27与参考电压V1之间。正向衬垫保护电路23a包括第一HRBV设备50、第一MOS PNP双极设备105a以及第二MOS PNP双极设备105b。反向衬垫保护电路23b包括第二HRBV设备80。保护电路125可以用于保护任何适合的衬垫不受瞬态电事件，例如，图13A的衬垫27。
第一HRBV设备50包括电连接到衬垫27的阳极，以及电连接到第一MOS PNP设备105a的第一端的阴极。第一MOS PNP设备105a进一步包括电连接到第二MOS PNP设备105b的第一端的第二端。第二MOS PNP设备105b进一步包括电连接到参考电压V1的第二端。第二HRBV设备80包括电连接到参考电压V1的阳极以及电连接到衬垫27的阴极。
第一HRBV设备50和第二HRBV设备80可以是任何适合的HRBV设备。例如，第一HRBV设备50可以是图6中所示的HRBV-LFTV设备50，并且第二HRBV设备80可以是图9中所示的HRBV-VLFTV设备80。如图所示，可以单独或结合其他保护设备提供第一HRBV设备50和第二HRBV设备80以获得所需的正向保护响应和反向保护响应。例如，第一HRBV设备50与第一MOS PNP设备105a和第二MOS PNP设备105b级联以提供所需的正向保护响应，并且在没有额外设备的情况下提供第二HRBV设备80以提供所需的反向保护响应。第一MOS PNP设备105a和第二MOS PNP设备105b的额外细节可以如前所述。
尽管将第一HRBV设备50图示为与寄生PNP双极设备105a、105b级联，但是本领域普通技术人员将了解，MOS PNP双极设备105a、105b仅为可以与本文所述的HRBV设备级联的保护设备的一个实例。例如，在某些实施中，任何适合的设备（例如，包括P-MOS晶体管、N-MOS晶体管、PNP晶体管、NPN晶体管、可控硅整流器结构或/或二极管）可以与HRBV设备级联。另外，尽管第二HRBV设备80为反向保护电路23b中所示的唯一保护设备，但是可以在反向保护电路23b中包括其他保护设备以实现所需的操作响应。例如，如由本领域普通技术人员所了解，HRBV设备80可以与被适当设定大小和优化以维持相对较大的电流的一个或多个其他设备级联，例如，N-MOS晶体管、P-MOS晶体管、可控硅整流器、PNP晶体管、NPN晶体管，和/或可以用于使用相对较小的保护单元覆盖区实现某些操作条件的上述任何适合的组合。
图13C为对负应力条件和正应力条件测试的图13B的保护电路125的一个实例的传输线脉冲(TLP)实验数据的曲线图129。说明性曲线图129示出在预定泄漏测试电压下TLP电压与TLP电流的关系曲线以及TLP电流与漏电流的关系曲线。
曲线图129图示衬垫保护电路125可以呈现非对称双向保护响应。例如，衬垫保护电路具有约29.5V的正向触发电压VT-F、约18.5V的正向保持电压VH-F、约-3.2V的反向触发电压VT-F以及约-1.3V的反向保持电压VH-R。另外，在这个配置的情况下，对于在约-0.7V与约18V之间操作并且被调整以在正向上约25V至约30V的范围中以及在逆向上低于约-5V触发所需的应用，衬垫保护电路在操作条件下具有小于500pA的相对较低的泄漏。
图13D为图13A的保护电路125的另一示例性实施的示意图。例如，说明性保护电路可以用于具有低正向操作和保持电压（例如，高于约15V但小于约18V的保持电压）并且具有极低反向触发电压的应用。保护电路125包括正向衬垫保护电路23a和反向衬垫保护电路23b，这些衬垫保护电路中的每个电连接在衬垫27与参考电压V1之间。正向衬垫保护电路23a包括第一MOS PNP双极设备105a、第二MOS PNP双极设备105b以及P-MOS可控硅整流器(SCR)设备140。反向衬垫保护电路23b包括HRBV设备50。保护电路125可以用于保护任何适合的衬垫不受瞬态电事件，例如，图13A的衬垫27。
第一MOS PNP设备105a包括电连接到衬垫27的第一端，以及电连接到第二MOS PNP设备105b的第一端的第二端。第二MOS PNP设备105b进一步包括电连接到P-MOS SCR设备140的阳极的第二端。P-MOS SCR设备140进一步包括电连接到参考电压V1的阴极。HRBV设备50包括电连接到参考电压V1的阳极以及电连接到衬垫27的阴极。
HRBV设备80可以是适合的HRBV设备，例如，图9中所示的HRBV-VLFTV设备80。如上所述，可以单独或结合其他保护设备提供HRBV设备80以获得所需的反向保护响应。
与反向保护设备23b相比，正向保护设备23a不包括HRBV设备。在某些实施方案中，不需要在正向衬垫保护电路23a和反向衬垫保护电路23b二者中均包括HRBV设备。例如，在所需的反向保持电压和反向触发电压相对较低（例如，小于约10V）的实施中，可以从正向衬垫保护电路23a中省略HRBV设备。类似地，当所需的正向保持电压和正向触发电压相对较低时，可以从反向衬垫保护电路23b中省略HRBV设备。
正向衬垫保护电路23a包括第一MOS PNP设备105a、第二MOSPNP设备105b以及P-MOS SCR设备140。第一MOS PNP设备105a和第二MOS PNP设备105b可以如前所述并且可以包括例如具有大于约1M-Ohm的电阻的高值电阻器106。P-MOS SCR设备140可以如下文参照图14至图15所述。
图13E为图13D的保护电路125的一个实例的传输线脉冲(TLP)实验数据的曲线图139。说明性曲线图139示出TLP电压与TLP电流的关系曲线以及TLP电流与漏电流的关系曲线。
曲线图139示出衬垫保护电路125可以呈现非对称双向保护响应和极低反向传导。例如，衬垫保护电路具有约23.5V的正向触发电压VT-F、约17V的正向保持电压VH-F、约-3.2V的反向触发电压VT-F以及约-1.3V的反向保持电压VH-R。另外，在这个配置的情况下，对于在约-0.7V与约15V之间操作并且被调整以在正向上约20V至约25V的范围中以及在逆向上低于约-5V触发所需的应用，衬垫保护电路在操作电压下具有小于约500pA的相对较低的泄漏。
图14为用于图13D的保护电路125的P-MOS可控硅整流器(SCR)设备140的带注释的截面。图15为图14的P-MOS SCR设备140的等效电路图。
P-MOS SCR设备140的带注释的截面包括p型衬底147、n型有源区143a-143c、p型有源区142a-142h、n阱141a-141c、p阱144a-144d、深n阱146、隔离区148、栅极150a、150b以及栅氧化层151a、151b。截面已带注释以示出由布局形成的某些电路设备，例如，第一PNP双极晶体管170a、170b、第二PNP双极晶体管171a、171b、第三PNP双极晶体管172a、172b、第四PNP双极晶体管173a、173b、第五PNP双极晶体管174a、174b、NPN双极晶体管177a、177b、P-MOS晶体管178a、178b、第一电阻器179a、179b、第二电阻器180a、180b、
第三电阻器181a、181b、第四电阻器182a、182b、第五电阻器183a、183b、第六电阻器184a、184b以及第七电阻器185a、185b。说明性P-MOS SCR设备140可以经受后端处理以形成触点和金属化。本领域技术人员将了解，为清楚起见已从这个图中省略这些细节。
第一PNP双极晶体管170a、170b可以由p阱144b、144c、n阱141a、141c和衬底147形成，并且可以是横向寄生PNP设备。第一PNP双极晶体管170a可以具有由p阱144b形成的发射极、由n阱141a形成的基极，以及由衬底147形成的集电极。类似地，第一PNP双极晶体管170b可以具有由p阱144c形成的发射极、由n阱141c形成的基极，以及由衬底147形成的集电极。第二PNP双极晶体管171a、171b可以由p阱144b、144c、深n阱146和衬底147形成，并且可以是垂直寄生PNP设备。第二PNP双极晶体管171a可以具有由p阱144b形成的发射极、由深n阱146形成的基极，以及由衬底147形成的集电极。类似地，第二PNP双极晶体管171b可以具有由p阱144c形成的发射极、由深n阱146形成的基极，以及由衬底147形成的集电极。
第三PNP双极晶体管172a、172b可以由p型有源区142d、142e、n阱141b、p阱144b、144c和p型有源区142b、142c、142f、142g形成，并且可以是横向寄生PNP设备。例如，第三PNP双极晶体管172a可以具有由p型有源区142d形成的发射极、由n阱141b形成的基极，以及由p型有源区142c、p阱144b形成并且通过电阻器179a连接到p型有源区142b的集电极。类似地，第三PNP双极晶体管172b可以具有由p型有源区142e形成的发射极、由n阱141b形成的基极，以及由p型有源区142f、p阱144c形成并且通过电阻器179b连接到p型有源区142g的集电极。
第四PNP双极晶体管173a、173b可以由p型有源区142d、142e、n阱141b、深n阱146和衬底147形成，并且可以是横向寄生PNP双极设备。例如，第四PNP双极晶体管173a可以具有由p型有源区142d形成的发射极、由n阱141b和深n阱146形成的基极，以及由衬底147形成的集电极。类似地，第四PNP双极晶体管173b可以具有由p型有源区142e形成的发射极、由n阱141b和深n阱146形成的基极，以及由衬底147形成的集电极。第五PNP双极晶体管174a、174b可以由p型有源区142d、142e、n阱141b、深n阱146和衬底147形成，并且可以是垂直寄生PNP双极设备。例如，第五PNP双极晶体管174a可以具有由p型有源区142d形成的发射极、由n阱141b和深n阱146形成的基极，以及由衬底147形成的集电极。类似地，第五PNP双极晶体管174b可以具有由p型有源区142e形成的发射极、由n阱141b和深n阱146形成的基极，以及由衬底147形成的集电极。
NPN双极晶体管177a、177b可以由n型有源区143a、143b、p阱144b、144c和n阱141b形成，并且可以是横向寄生NPN设备。例如，NPN双极晶体管177a可以具有由n型有源区143a形成的发射极、由p阱144b形成的基极，以及由n阱141b形成的集电极。类似地，NPN双极晶体管177b可以具有由n型有源区143b形成的发射极、由p阱144b形成的基极，以及由n阱141b形成的集电极。
P-MOS晶体管178a、178b可以由p型有源区142c-142f、栅极150a、150b、栅氧化层151a、151b和n阱141b形成。例如，第一P-MOS晶体管178a可以具有由p型有源区142d形成的源极、由p型有源区142c形成的漏极、由栅极150a和栅氧化层151a形成的栅极，以及由n阱141b形成的体。类似地，第二P-MOS晶体管178b可以具有由p型有源区142e形成的源极、由p型有源区142f形成的漏极、由栅极150b和栅氧化层151b形成的栅极，以及由n阱141b形成的体。
p型有源区142a、142h和p阱144a、144d可以形成在P-MOS SCR设备140周围的保护环。保护环可以用于消除形成在片上集成时P-MOS SCR设备140与周围的半导体组件之间的无意的寄生路径。
可以使用n阱141a、141c和深n阱146使p阱144b、144c与衬底147电隔离。电隔离p阱144b、144c允许p阱操作为说明性双极设备的发射极、基极或集电极。
隔离区148可以减少连接到不同电节点的有源区之间的静态电流泄漏并且可以建立有源区之间的电阻阱路径。形成隔离区148可以涉及在衬底147中蚀刻沟槽、用电介质（例如，二氧化硅）填充沟槽，以及使用任何适合的方法（例如，化学机械平坦化）移除多余的电介质。隔离区148的额外细节可以如上所述。
本领域普通技术人员将了解，图14中所示的截面可以对应于图15中所示的等效电路。例如，第一PNP双极晶体管170a、170b可以由第一PNP双极晶体管170表示，第二PNP双极晶体管171a、171b可以由第二PNP双极晶体管171表示，第三PNP双极晶体管172a、172b可以由第三PNP双极晶体管172表示，第四PNP双极晶体管173a、173b可以由第四PNP双极晶体管173表示，并且第五PNP双极晶体管174a、174b可以由第五PNP双极晶体管174表示。类似地，NPN双极晶体管177a、177b可以由NPN双极晶体管177表示，第一电阻器179a、179b可以由第一电阻器179表示，第二电阻器180a、180b可以由第二电阻器180表示，第三电阻器181a、181b可以由第三电阻器181表示，第四电阻器182a、182b可以由第四电阻器182表示，第五电阻器183a、183b可以由第五电阻器183表示，第六电阻器184a、184b可以由第六电阻器184表示，并且第七电阻器185a、185b可以由第七电阻器185表示。此外，P-MOS晶体管178a、178b可以由P-MOS晶体管178表示。
参照图15，第一PNP双极晶体管170的发射极电连接到第一电阻器179的第一端、第二PNP双极晶体管171的发射极以及NPN双极晶体管177的发射极。第一PNP双极晶体管170的集电极电连接到第二电阻器180的第一端。第二电阻器180进一步包括电连接到参考电压V1的第二端。第一PNP双极晶体管170的基极电连接到第二PNP双极晶体管171的基极以及第四电阻器182的第一端。第二PNP双极晶体管171的集电极电连接到第三电阻器181的第一端。第三电阻器181进一步包括电连接到参考电压V1的第二端。
第四电阻器182进一步包括第二端，其电连接到NPN双极晶体管177的集电极、第三PNP双极晶体管172的基极、P-MOS晶体管178的体、第七电阻器185的第一端以及第四PNP晶体管173和第五PNP晶体管174的基极。第三PNP双极晶体管172的集电极电连接到P-MOS晶体管178的漏极、第一电阻器179的第二端，以及NPN晶体管177的基极。第三PNP双极晶体管172的发射极在标示为阳极的节点处电连接到P-MOS晶体管178的源极和栅极、第七电阻器185的第二端，以及第四PNP晶体管173和第五PNP晶体管174的发射极。
第四PNP晶体管173的集电极电连接到第五电阻器183的第一端。第五电阻器183进一步包括电连接到参考电压V1的第二端。第五PNP晶体管174的集电极电连接到第六电阻器184的第一端。第六电阻器184进一步包括电连接到参考电压V1的第二端。
尽管将P-MOS SCR设备图示为包括第七电阻器185，但是在替代实施方案中，第七电阻器185可以是非常大的（例如，大于约1M-Ohm），或被省略。例如，图14的n型有源区143b不需要电连接到阳极。本领域普通技术人员将了解，可以选择性地调整和/或包括第七电阻器185以帮助控制说明性SCR设备的反向击穿电压、触发电压和/或保持电压。
P-MOS SCR设备140可以保护IC不受具有相对于阴极而言施加到阳极的正电压的瞬态电事件。例如，瞬态电事件可以使阳极电压相对于阴极增加直到达到NPN双极晶体管177的集电极-发射极击穿电压。对于相对于阴极电压减少阳极电压的瞬态电事件，P-MOS SCR设备140可以具有基于n阱141b与p阱144a、144c中的每个之间的击穿而确定的击穿电压。然而，与前面所描述的HRBV设备相比，在相对较低的电压下发生反向结击穿。因此，可以与HRBV设备级联组合P-MOS SCR设备140，例如，在某些高反向击穿电压应用中。
尽管在p型半导体衬底的情况下加以说明，但是本文所述的原理和优势也适用于掺杂极性相反的n型配置。例如，可以提供n型衬底而不是p型衬底，并且可以在n型衬底中提供相反的掺杂类型的阱和有源区。本领域普通技术人员将了解，在此类配置中阳极与阴极的操作可以是相反的。此外，本文所述的某些实施可以适用于无掺杂的衬底，例如，用于某些绝缘体上硅(SOI)技术的衬底。
上述描述和权利要求书可以指的是“连接”或“耦合”在一起的元件或特征。如本文所用，除非另有明确说明，否则“连接”指的是一个元件/特征直接或间接连接到另一元件/特征，并且未必是机械连接的。同样地，除非另有明确说明，否则“耦合”指的是一个元件/特征直接或间接耦合到另一元件/特征，并且未必是机械耦合的。因此，尽管图中所示的各种示意图描绘元件和组件的示例性布置，但是额外的介入元件、设备、特征或组件可以存在于实际的实施方案中（假定所述电路的功能性没有受到不利影响）。
应用
使用上述方案的设备可以实施成各种电子设备。电子设备的实例可以包括（但不限于）消费性电子产品、消费性电子产品的零件、电子测试装备等。电子设备的实例也可以包括存储芯片、存储器模块、光学网络或其他通信网络的电路以及磁盘驱动器电路。消费性电子产品可以包括（但不限于）移动电话、电话、电视、计算机显示器、计算机、手持式计算机、个人数字助理(PDA)、微波炉、冰箱、汽车、立体音响系统、盒式录音机或播放器、DVD播放器、CD播放器、VCR、MP3播放器、收音机、摄像录像机、相机、数码相机、便携式存储芯片、洗衣机、烘干机、洗衣机/烘干机、复印机、传真机、扫描器、多功能外围设备、手表、时钟等。此外，电子设备可以包括未成品，包括用于工业、医疗和汽车应用的产品。
尽管已用某些实施方案来描述本发明，但是本领域普通技术人员显而易见的其他实施方案（包括不提供本文陈述的所有特征和优势的实施方案）也在本发明的范围内。此外，可以组合上述各种实施方案以提供其他实施方案。另外，在一个实施方案的情况下示出的某些特征也可以并入其他实施方案中。因此，仅通过参考附加权利要求书来定义本发明的范围。

Claims (38)

1.一种装置，其包括：
半导体衬底，其包括第一p阱和邻近所述第一p阱的第二p阱，其中所述第一p阱与所述第二p阱由n型区分离；
在所述第一p阱上面的第一n型有源区，所述第一n型有源区电连接到第一高反向阻断电压(HRBV)设备的阴极；以及
在所述第二p阱上面的第一p型有源区，所述第一p型有源区电连接到所述第一HRBV设备的阳极，其中所述第一n型有源区、所述第一p阱和所述n型区被配置成分别操作为NPN双极晶体管的发射极、基极和集电极，并且其中所述第二p阱、所述n型区和所述第一p阱被配置成分别操作为PNP双极晶体管的发射极、基极和集电极，所述NPN双极晶体管定义所述第一HRBV设备的正向触发电压，并且所述PNP双极晶体管定义所述第一HRBV设备的反向击穿电压；
其中所述装置被配置成提供防御瞬态电事件的保护。
2.如权利要求1所述的装置，其中所述半导体衬底为p型并且进一步包括位于所述第一p阱、所述第二p阱和所述n型区下面的深n阱。
3.如权利要求2所述的装置，其中所述深n阱定义所述n型区的掺杂。
4.如权利要求2所述的装置，其中所述n型区包括安置在所述第一p阱与所述第二p阱之间的n阱。
5.如权利要求2所述的装置，其中所述p型半导体衬底进一步包括：第三p阱，其位置在与所述第二p阱相反的所述第一p阱的一侧上与所述第一p阱邻近，其中所述第一p阱与所述第三p阱由另一n型区分离，并且其中所述深n阱进一步位于所述第三p阱和所述另一n型区下面。
6.如权利要求5所述的装置，其中所述p型半导体衬底进一步包括：包围所述第一p阱、所述第二p阱和所述第三p阱的n阱，其中所述n阱和深n阱使所述第一p阱、所述第二p阱和所述第三p阱与所述p型半导体衬底电隔离。
7.如权利要求6所述的装置，其中所述p型半导体衬底进一步包括：第四p阱，其包围所述n阱以操作为所述第一HRBV设备的保护环的部分，其中所述第二p阱、所述n阱和所述衬底分别操作为横向寄生双极晶体管的发射极、基极和集电极，并且其中所述第四p阱与所述n阱以足够的距离隔开以使得所述横向寄生双极晶体管的击穿电压高于所述PNP双极晶体管的击穿电压。
8.如权利要求7所述的装置，其中所述n阱与所述第四p阱由在约0.5μm至约2.5μm之间变化的距离隔离。
9.如权利要求2所述的装置，其中所述第一p阱与所述第二p阱由在约1.5μm至约6.5μm之间变化的距离隔离。
10.如权利要求2所述的装置，其进一步包括在所述第一p阱上面的第二p型有源区，所述第二p型有源区位于所述n型区与所述第一n型有源区之间。
11.如权利要求10所述的装置，其进一步包括在所述第一p阱和所述n型区上面的第二n型有源区，所述第二n型有源区包括安置在所述第一p阱上面的第一部分和安置在所述n型区上面的第二部分。
12.如权利要求11所述的装置，其中所述n型区包括安置在所述第一p阱与所述第二p阱之间的n阱。
13.如权利要求2所述的装置，其进一步包括在所述第一p阱和所述n型区上面的第二p型有源区，所述第二p型有源区包括安置在所述第一p阱上面的第一部分和安置在所述n型区上面的第二部分。
14.如权利要求1所述的装置，其中所述装置进一步包括接合衬垫、正向衬垫保护电路和反向衬垫保护电路，其中在所述瞬态电事件具有大于所述参考电压的电压时，所述正向衬垫保护电路电连接在所述接合衬垫与参考电压之间并且定义防御所述瞬态电事件的保护响应，并且其中在所述瞬态电事件具有小于所述参考电压的电压时，所述反向衬垫保护电路电连接在所述接合衬垫与所述参考电压之间并且定义防御所述瞬态电事件的保护响应。
15.如权利要求14所述的装置，其中所述正向保护电路包括所述第一HRBV设备，其中所述第一HRBV设备的所述阳极电连接到所述接合衬垫，并且所述第一HRBV设备的所述阴极电连接到所述参考电压，其中所述第一HRBV设备的所述反向击穿电压为在所述瞬态电事件具有小于所述参考电压的电压时防止所述正向保护电路激活的高反向击穿电压。
16.如权利要求14所述的装置，其中所述反向保护电路包括所述第一HRBV设备，其中所述第一HRBV设备的所述阴极电连接到所述接合衬垫，并且所述第一HRBV设备的所述阳极电连接到所述参考电压，其中所述第一HRBV设备的所述反向击穿电压为在所述瞬态电事件具有大于所述参考电压的电压时防止所述反向保护电路激活的高反向击穿电压。
17.如权利要求16所述的装置，其中所述正向保护电路进一步包括第二HRBV设备，所述第二HRBV设备具有阳极和阴极，并且其中所述第二HRBV设备的所述阳极电连接到所述衬垫，并且其中所述第一HRBV设备的所述阴极电连接到所述接合衬垫，并且其中所述第二HRBV设备的高反向击穿电压在所述瞬态电事件具有小于所述参考电压的电压时防止所述正向保护电路激活。
18.如权利要求17所述的装置，其中所述正向保护电路进一步包括第一PNP保护设备和第二PNP保护设备，其中所述第一PNP保护设备包括电连接到所述第二HRBV设备的阴极的发射极和基极，并且其中所述第二PNP保护设备包括电连接到所述第一PNP保护设备的集电极的发射极和基极，并且其中所述第二PNP保护设备进一步包括电连接到所述参考电压的集电极。
19.如权利要求18所述的装置，其中所述第一PNP保护设备包括第一P-MOS晶体管的寄生设备，并且其中所述第二PNP保护设备包括第二P-MOS晶体管的寄生设备。
20.如权利要求16所述的装置，其进一步包括与所述第一HRBV设备或所述第二HRBV设备串联电连接的保护设备。
21.如权利要求16所述的装置，其进一步包括与所述第二HRBV设备串联电连接的多个保护设备。
22.如权利要求16所述的装置，其进一步包括所述正向保护电路中的可控硅整流器(SCR)设备。
23.一种用于提供防御瞬态电事件的保护的方法，所述方法包括：
提供半导体衬底；
在所述衬底中形成第一p阱；
在所述衬底中形成邻近所述第一p阱的第二p阱以使得所述第一p阱与所述第二p阱由n型区分离；
在所述第一p阱上面形成第一n型有源区，所述第一n型有源区电连接到第一高反向阻断电压(HRBV)设备的阴极；以及
在所述第二p阱上面形成第一p型有源区，所述第一p型有源区电连接到所述第一HRBV设备的阳极，其中所述第一n型有源区、所述第一p阱和所述n型区被配置成分别操作为NPN双极晶体管的发射极、基极和集电极，并且其中所述第二p阱、所述n型区和所述第一p阱被配置成分别操作为PNP双极晶体管的发射极、基极和集电极，所述NPN双极晶体管定义所述第一HRBV设备的正向触发电压，并且所述PNP双极晶体管定义所述第一HRBV设备的反向击穿电压。
24.如权利要求23所述的方法，其中所述方法进一步包括提供接合衬垫、正向衬垫保护电路和反向衬垫保护电路，其中在所述瞬态电事件具有大于所述参考电压的电压时，所述正向衬垫保护电路电连接在所述接合衬垫与参考电压之间并且定义防御所述瞬态电事件的保护响应，并且其中在所述瞬态电事件具有小于所述参考电压的电压时，所述反向衬垫保护电路电连接在所述接合衬垫与所述参考电压之间并且定义防御所述瞬态电事件的保护响应。
25.如权利要求24所述的方法，其中所述正向保护电路包括所述第一HRBV设备，其中所述第一HRBV设备的所述阳极电连接到所述接合衬垫，并且所述第一HRBV设备的所述阴极电连接到所述参考电压，其中所述第一HRBV设备的所述反向击穿电压为在所述瞬态电事件具有小于所述参考电压的电压时防止所述正向保护电路激活的高反向击穿电压。
26.如权利要求24所述的方法，其中所述反向保护电路包括所述第一HRBV设备，其中所述第一HRBV设备的所述阴极电连接到所述接合衬垫，并且所述第一HRBV设备的所述阳极电连接到所述参考电压，其中所述第一HRBV设备的所述反向击穿电压为在所述瞬态电事件具有大于所述参考电压的电压时防止所述反向保护电路激活的高反向击穿电压。
27.如权利要求26所述的方法，其进一步包括所述正向保护电路中的第二HRBV设备，所述第二HRBV设备具有阳极和阴极，其中所述第二HRBV设备的所述阳极电连接到所述衬垫，并且其中所述第一HRBV设备的所述阴极电连接到所述接合衬垫，并且其中所述第二HRBV设备的高反向击穿电压在所述瞬态电事件具有小于所述参考电压的电压时防止所述正向保护电路激活。
28.如权利要求27所述的方法，其进一步包括选择所述正向保护电路的保护设备的第一级联的多个设备以定义处理装置的能力的正向触发电压、正向保持电压和正向瞬态电流。
29.如权利要求28所述的方法，其进一步包括选择所述反向保护电路的保护设备的第二级联的多个设备以定义处理所述装置的能力的反向触发电压、反向保持电压和反向瞬态电流。
30.如权利要求23所述的方法，其进一步包括：在所述衬底中形成第三p阱，所述第三p阱在与所述第二p阱相反的所述第一p阱的一侧上与所述第一p阱邻近，所述第一p阱与所述第三p阱由另一n型区分离。
31.如权利要求30所述的方法，其进一步包括在所述第一p阱、所述第二p阱、所述第三p阱和所述n型区下面形成深n阱。
32.一种装置，其包括：
半导体衬底，其包括第一阱和邻近所述第一阱的第二阱，其中所述第一阱和所述第二阱具有第一类型的掺杂并且由具有与所述第一类型相反的第二类型的掺杂的掺杂区分离；
在所述第一阱上面的第一有源区，所述第一有源区具有所述第二类型的掺杂并且电连接到第一高反向阻断电压(HRBV)设备的第一端子；以及
在所述第二阱上面的第二有源区，所述第二有源区具有所述第一类型的掺杂并且电连接到所述第一HRBV设备的第二端子，其中所述第一有源区、所述第一阱和所述掺杂区被配置成分别操作为第一双极晶体管的发射极、基极和集电极，并且其中所述第二阱、所述掺杂区和所述第一阱被配置成分别操作为第二双极晶体管的发射极、基极和集电极，所述第一双极晶体管定义所述第一HRBV设备的正向触发电压，并且所述第二双极晶体管定义所述第一HRBV设备的反向击穿电压；
其中所述装置被配置成提供防御瞬态电事件的保护。
33.如权利要求32所述的装置，其中所述第一类型为p型，所述第一HRBV设备的所述第一端子为阴极，并且所述第一HRBV设备的所述第二端子为阳极。
34.如权利要求33所述的装置，其进一步包括位于所述第一阱、所述第二阱和所述掺杂区下面的深n阱。
35.一种用于提供防御瞬态电事件的保护的方法，所述方法包括：
提供半导体衬底；
在所述衬底中形成第一阱，所述第一阱具有第一类型的掺杂；
在所述衬底中形成邻近所述第一阱的第二阱以使得所述第一阱与所述第二阱由掺杂区分离，其中所述第二阱具有所述第一类型的掺杂，并且所述掺杂区具有与所述第一类型相反的第二类型的掺杂；
在所述第一阱上面形成第一有源区，所述第一有源区具有所述第二类型的掺杂并且电连接到第一高反向阻断电压(HRBV)设备的第一端子；以及
在所述第二阱上面形成第二有源区，所述第二有源区具有所述第一类型的掺杂并且电连接到所述第一HRBV设备的第二端子，其中所述第一有源区、所述第一阱和所述掺杂区被配置成分别操作为第一双极晶体管的发射极、基极和集电极，并且其中所述第二阱、所述掺杂区和所述第一阱被配置成分别操作为第二双极晶体管的发射极、基极和集电极，所述第一双极晶体管定义所述第一HRBV设备的正向触发电压，并且所述第二双极晶体管定义所述第一HRBV设备的反向击穿电压。
36.如权利要求35所述的方法，其中所述第一类型为p型，所述第一HRBV设备的所述第一端子为阴极，并且所述第一HRBV设备的所述第二端子为阳极。
37.如权利要求35所述的方法，其中所述方法进一步包括提供接合衬垫、正向衬垫保护电路和反向衬垫保护电路，其中在所述瞬态电事件具有大于参考电压的电压时，所述正向衬垫保护电路电连接在所述接合衬垫与所述参考电压之间并且定义防御所述瞬态电事件的保护响应，并且其中在所述瞬态电事件具有小于所述参考电压的电压时，所述反向衬垫保护电路电连接在所述接合衬垫与所述参考电压之间并且定义防御所述瞬态电事件的保护响应。
38.如权利要求37所述的方法，其中所述正向保护电路包括所述第一HRBV设备，其中所述第一HRBV设备的所述反向击穿电压为在所述瞬态电事件具有小于所述参考电压的电压时防止所述正向保护电路激活的高反向击穿电压。
CN201280008277.8A 2011-02-11 2012-01-30 用于保护在高应力条件下操作的电子电路的装置和方法 Active CN103370789B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/025,985 2011-02-11
US13/025,985 US8592860B2 (en) 2011-02-11 2011-02-11 Apparatus and method for protection of electronic circuits operating under high stress conditions
PCT/US2012/023170 WO2012109043A1 (en) 2011-02-11 2012-01-30 Apparatus and method for protection of electronic circuits operating under high stress conditions

Publications (2)

Publication Number Publication Date
CN103370789A true CN103370789A (zh) 2013-10-23
CN103370789B CN103370789B (zh) 2016-11-30

Family

ID=

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105553454A (zh) * 2014-10-28 2016-05-04 英飞凌科技股份有限公司 用于在重复热应力下操作的功率器件的改善的可靠性的方法和电路
CN105633074A (zh) * 2016-03-10 2016-06-01 湖南静芯微电子技术有限公司 一种由反偏二极管触发的双向可控硅器件
CN108346656A (zh) * 2017-01-24 2018-07-31 美国亚德诺半导体公司 用于电气过载保护的漏极扩展金属氧化物半导体双极开关
CN110556373A (zh) * 2018-06-01 2019-12-10 英飞凌科技股份有限公司 整流器器件
US10581423B1 (en) 2018-08-17 2020-03-03 Analog Devices Global Unlimited Company Fault tolerant low leakage switch
CN110890359A (zh) * 2018-09-07 2020-03-17 美国亚德诺半导体公司 用于机动车和通信系统收发器接口的设备
CN111799256A (zh) * 2020-07-17 2020-10-20 上海华力微电子有限公司 提升高压集成电路防负电流闩锁能力的保护环及实现方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020122280A1 (en) * 2001-03-05 2002-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. SCR devices with deep-N-well structure for on-chip ESD protection circuits
US6960792B1 (en) * 2003-09-30 2005-11-01 National Semiconductor Corporation Bi-directional silicon controlled rectifier structure with high holding voltage for latchup prevention
US20090032838A1 (en) * 2007-07-31 2009-02-05 Tseng Tang-Kuei Symmetric bidirectional silicon-controlled rectifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020122280A1 (en) * 2001-03-05 2002-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. SCR devices with deep-N-well structure for on-chip ESD protection circuits
US6960792B1 (en) * 2003-09-30 2005-11-01 National Semiconductor Corporation Bi-directional silicon controlled rectifier structure with high holding voltage for latchup prevention
US20090032838A1 (en) * 2007-07-31 2009-02-05 Tseng Tang-Kuei Symmetric bidirectional silicon-controlled rectifier

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105553454A (zh) * 2014-10-28 2016-05-04 英飞凌科技股份有限公司 用于在重复热应力下操作的功率器件的改善的可靠性的方法和电路
CN105553454B (zh) * 2014-10-28 2019-02-12 英飞凌科技股份有限公司 用于在重复热应力下操作的功率器件的改善的可靠性的方法和电路
CN105633074A (zh) * 2016-03-10 2016-06-01 湖南静芯微电子技术有限公司 一种由反偏二极管触发的双向可控硅器件
CN105633074B (zh) * 2016-03-10 2019-01-22 湖南静芯微电子技术有限公司 一种由反偏二极管触发的双向可控硅器件
CN108346656A (zh) * 2017-01-24 2018-07-31 美国亚德诺半导体公司 用于电气过载保护的漏极扩展金属氧化物半导体双极开关
CN108346656B (zh) * 2017-01-24 2023-09-29 美国亚德诺半导体公司 用于电气过载保护的漏极扩展金属氧化物半导体双极开关
CN110556373A (zh) * 2018-06-01 2019-12-10 英飞凌科技股份有限公司 整流器器件
US10581423B1 (en) 2018-08-17 2020-03-03 Analog Devices Global Unlimited Company Fault tolerant low leakage switch
CN110890359A (zh) * 2018-09-07 2020-03-17 美国亚德诺半导体公司 用于机动车和通信系统收发器接口的设备
CN110890359B (zh) * 2018-09-07 2023-09-12 美国亚德诺半导体公司 用于机动车和通信系统收发器接口的设备
CN111799256A (zh) * 2020-07-17 2020-10-20 上海华力微电子有限公司 提升高压集成电路防负电流闩锁能力的保护环及实现方法

Also Published As

Publication number Publication date
DE112012000746B4 (de) 2020-09-24
DE112012000746T5 (de) 2013-11-14
US8592860B2 (en) 2013-11-26
US20120205714A1 (en) 2012-08-16
WO2012109043A1 (en) 2012-08-16
US8772091B2 (en) 2014-07-08
US20130330884A1 (en) 2013-12-12

Similar Documents

Publication Publication Date Title
US8680620B2 (en) Bi-directional blocking voltage protection devices and methods of forming the same
CN103456731B (zh) 精密收发器的低电压保护设备及其形成方法
US8772091B2 (en) Methods for protecting electronic circuits operating under high stress conditions
US8564065B2 (en) Circuit architecture for metal oxide semiconductor (MOS) output driver electrical overstress self-protection
US8947841B2 (en) Protection systems for integrated circuits and methods of forming the same
US8686510B2 (en) ESD protection element and ESD protection device for use in an electrical circuit
US9356011B2 (en) Junction-isolated blocking voltage structures with integrated protection structures
CN103489861B (zh) 用于保护低压通信接口端子并对其进行高压隔离的方法和设备
US6750515B2 (en) SCR devices in silicon-on-insulator CMOS process for on-chip ESD protection
US9478608B2 (en) Apparatus and methods for transceiver interface overvoltage clamping
US8946822B2 (en) Apparatus and method for protection of precision mixed-signal electronic circuits
US20020084490A1 (en) ESD protection networks with NMOS-bound or PMOS-bound diode structures in a shallow-trench-isolation (STI) CMOS process
CN103579224B (zh) Esd保护
CN104576638B (zh) Esd保护器件
US8963288B2 (en) ESD protection circuit
EP3451379A1 (en) Electrostatic discharge protection circuit with a bi-directional silicon controlled rectifier (scr)
CN108878416A (zh) 静电放电保护电路
KR100702786B1 (ko) 정전기 방전 보호 소자 및 그 회로
CN102208412B (zh) 一种用于集成电路输出级esd保护的scr结构
KR20130135093A (ko) 래치-업 로버스트 scr-기반 디바이스
CN101364596A (zh) 半导体器件
CN103370789B (zh) 用于保护在高应力条件下操作的电子电路的装置和方法
US6633068B2 (en) Low-noise silicon controlled rectifier for electrostatic discharge protection

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant