CN103369260A - 光电转换装置和图像拾取系统 - Google Patents

光电转换装置和图像拾取系统 Download PDF

Info

Publication number
CN103369260A
CN103369260A CN2013100979845A CN201310097984A CN103369260A CN 103369260 A CN103369260 A CN 103369260A CN 2013100979845 A CN2013100979845 A CN 2013100979845A CN 201310097984 A CN201310097984 A CN 201310097984A CN 103369260 A CN103369260 A CN 103369260A
Authority
CN
China
Prior art keywords
signal
circuit
unit
ramp
ramp signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100979845A
Other languages
English (en)
Other versions
CN103369260B (zh
Inventor
桥本诚二
铃木建
松野靖司
武藤隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN103369260A publication Critical patent/CN103369260A/zh
Application granted granted Critical
Publication of CN103369260B publication Critical patent/CN103369260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/18Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/186Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • H03M1/123Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种光电转换装置和图像拾取系统,该光电转换装置包括:多个像素,被提供在多列中;多个模数转换单元,每一个模数转换单元针对所述多列中的对应一列而提供;以及校正单元。所述多个模数转换单元中的每一个被配置为以与所述多个像素中的对应一个像素的信号的量值对应的分辨率来将所述信号转换为数字信号。所述校正单元被配置为校正所述分辨率的差异。

Description

光电转换装置和图像拾取系统
技术领域
实施例的一个公开的方面涉及光电转换装置和图像拾取系统,更具体地说,涉及包括模数(AD)转换器的光电转换装置以及包括AD转换器的图像拾取系统。
背景技术
包括AD转换器的图像拾取装置是已知的。在这些图像拾取装置当中,在日本专利公开No.2007-281987中描述了一种固态图像拾取装置,其使用多个比较器来对从每个像素所获得的图像信号与随着时间而不同地改变的基准信号进行比较并最终获得数字信号。以此方式,在所需范围中获得具有高比特精度的输出。
在日本专利公开No.2007-281987中描述的技术中,并未充分地讨论模拟信号与从模拟信号获得的数字信号之间的线性度。具体地说,在日本专利公开No.2007-281987中,将分别提供给两个比较器的基准信号RAMP1和RAMP2的斜率(即相对于时间的改变率)之间的差值设置为等于2的指数倍。然而,该差值可能因为例如生成基准信号的数模转换器(DAC)的特性变化而变得不等于2的指数倍。
发明内容
实施例的一个公开的方面提供一种光电转换装置,包括:多个像素,被提供在多列中;多个模数转换单元,每个模数转换单元针对所述多列中的对应一列而被提供;以及校正单元。多个模数转换单元中的每一个被配置为以与多个像素中的对应一个像素的信号的量值相对应的分辨率来将信号转换为数字信号。校正单元被配置为校正分辨率的差异。
根据参照附图对示例性实施例的以下描述,本公开的其它特征将变得清楚。
附图说明
图1是示出根据第一示例性实施例的图像拾取元件的配置的图。
图2A和图2B是示出根据第一示例性实施例的操作的定时图。
图3A至图3C是描述对从AD转换获得的数据执行的比特移位的概念图。
图4是示出根据第一示例性实施例的基准信号的图。
图5A和图5B是描述实施例的原理的图。
图6是示出根据第一示例性实施例的输出电路的配置的图。
图7是描述斜率之间的误差的图。
图8是示出根据第一示例性实施例的图像拾取元件的配置的图。
图9是示出根据第一示例性实施例的操作的图。
图10是示出根据第二示例性实施例的图像拾取系统的配置的图。
具体实施方式
实施例的一个公开方面旨在改进模拟信号与数字信号之间的线性度。
第一示例性实施例
图1是示出根据第一示例性实施例的图像拾取元件100的示意性配置的图。充当光电转换装置的图像拾取元件100对接收到的物体的光学图像执行光电转换,并且将所得电信号作为数字信号而输出。图像拾取元件100包括像素单元10、垂直扫描电路15、放大器单元20、斜坡信号生成电路(基准信号生成单元)25、比较器单元30、计数器单元40、存储器单元50、输出电路60、水平扫描电路65和具有控制单元的功能的定时生成电路(TG)70。比较器单元30和计数器单元40构成AD转换单元。像素单元10包括按二维矩阵形状而布置的多个像素10-1。每个像素10-1通过光电转换来生成像素信号。垂直扫描电路15将驱动脉冲X-1、X-2等输出到像素单元10。放大器单元20对从像素单元10所提供的像素信号进行放大。斜坡信号生成电路25生成随着时间而改变的斜坡信号(基准信号)作为待与像素信号进行比较的比较信号。比较器单元30对放大器单元20所放大的每个像素信号与斜坡信号进行比较。计数器单元40执行计数,直到比较器单元30输出比较结果。存储器单元(校正单元)50在其中保持计数器单元40所获得的计数数据,并且对其中所保持的数据执行比特移位和其它计算。水平扫描电路65执行水平扫描,以使得将数据从存储器单元50传递到输出电路60。定时生成电路70控制上述各电路块的定时。
多个像素10-1被布置在像素单元10中,但图1为了简明仅示出四个像素。根据从垂直扫描电路15提供的驱动脉冲X-1、X-2等来顺次驱动像素10-1的各行。经由垂直输出线路V-1至V-n中的对应线路把当像素10-1处于重置状态时所获得的每个像素10-1的基本信号(重置信号)和当像素10-1处于非重置状态时所获得的像素10-1的有效信号(光电转换信号)引导到放大器单元20。在放大器单元20、比较器单元30、计数器单元40和存储器单元50中,针对垂直输出线路V-1至V-n中的每一个提供电路。放大器单元20包括放大器电路20-1,其中的每一个可以具有单独对从像素10-1输出的信号进行放大的功能,或可以具有这种放大功能和用于通过从有效信号减去基本信号来减少噪声的相关双采样(CDS)功能。可以通过在放大器单元20中执行放大来减少比较器单元30中所生成的噪声的影响。在放大器单元20没有CDS功能的情况下,可以在比较器单元30的输入级处执行CDS。
比较器单元30包括针对从放大器单元20延伸的单个像素列而提供的比较器电路30-1以及分别从多个斜坡信号当中选择一个斜坡信号的选择器电路30-2。比较器单元30对从放大器电路20-1提供的基本信号与具有小的相对于时间的改变率的斜坡信号进行比较,然后确定有效信号的电平是否高于与比较电平对应的比较电压。根据确定结果,比较器单元30选择待与有效信号进行比较的斜坡信号,并且执行比较。在考虑有效信号的信噪(SN)比的同时设置上述比较电压。计数器单元40对于每个像素执行转换操作两次。在第一次转换操作中,比较器单元30对基本信号与具有小的相对于时间的改变率的斜坡信号进行比较,计数器单元40进行向下计数达到从斜坡信号的上升直到比较器单元30的输出信号的反转的时段。基本信号是例如当放大器单元20的输入被重置时所输出的信号或当如果省略放大器单元20则像素10-1的输出被重置时所输出的信号。在第二次转换操作中,如果有效信号的电平高于比较电压,则比较器单元30对有效信号与具有大的相对于时间的改变率的斜坡信号进行比较,计数器单元40校正由具有小的和大的相对于时间的改变率的斜坡信号所实现的分辨率之间的比率并且向上计数。所得的多比特AD转换数据保持在存储器单元50中所包括的存储器电路50-1中的对应的一个存储器电路中。有效信号是例如作为放大器单元20对由像素10-1通过光电转换而获得的信号进行放大的结果所获得的信号,或当省略放大器单元20时从像素10-1输出的信号。在对于基本信号向下计数之后,如果有效信号的电平低于比较电压,则比较器单元30对有效信号与具有小的相对于时间的改变率的斜坡信号进行比较并且计数器单元40向上计数。结果作为AD转换数据而保持在存储器单元50的存储器电路50-1中。根据从水平扫描电路65提供的扫描脉冲而将存储器电路50-1中所保持的AD转换数据传递到输出电路60。存储器电路50-1可以包括保持标记信号的标记存储器。此外,输出电路60可以具有对从存储器电路50-1传递的信号执行校正的功能。
如上所述,无论有效信号的电平如何,图像拾取元件100都对基本信号与具有小的相对于时间的改变率的斜坡信号进行比较。因此,图像拾取元件100可以获取基本信号的高分辨率AD转换数据。由于基本信号的AD转换数据被从有效信号的AD转换数据中减去,因此获得包括大比特数量的高精度AD转换数据。此外,每个比较器电路30-1对有效信号与根据有效信号的电平而选择的斜坡信号进行比较。这使得能够进行使用较少比特数量的AD转换,因此使得AD转换加速。
图2A是示出根据第一示例性实施例的图像拾取元件100的驱动方法的定时图。
参照图2A,时段Tad是AD转换时段,其中,对输入到比较器电路30-1的模拟信号Va的基本信号和有效信号执行AD转换。时段Tdata是传递AD转换数据的传递时段。在时段Tad中,时段Td是对从像素10-1提供的基本信号执行AD转换的AD转换时段。该AD转换中所使用的比较信号是用于基本信号的斜坡信号(下文中,被称为基本信号斜坡信号,并且与基本信号基准信号对应)VR。在时段Tad中,时段Tj是确定有效信号的电平的信号电平确定时段。信号电平确定中所使用的比较信号是比较电压VREF。此外,时段Tu是对有效信号执行AD转换的AD转换时段。AD转换中所使用的比较信号是用于有效信号的斜坡信号(下文中,被称为有效信号斜坡信号,并且与有效信号基准信号对应)VH或VL。把充当如图2A所示的基本信号和有效信号的从放大器电路20-1输出的信号Va引导到比较器电路30-1的输入端子。作为信号Va的比较信号的斜坡信号VRAMP被输入到比较器电路30-1的另一输入端子。这里,基本信号是例如作为当在比较器单元30的上游侧提供CDS电路时重置放大器电路20-1的输入的结果而输出的信号。另一方面,当不提供CDS电路时,基本信号是例如响应于重置浮置扩散部分而输出到垂直信号线路的信号。相似地,有效信号是例如当在比较器单元30的上游侧提供CDS电路时已经历噪声减少的信号。另一方面,当不提供CDS电路时,有效信号是例如作为将光电二极管所生成的信号电荷传递到浮置扩散部分的结果而输出到垂直信号线路的信号。斜坡信号生成电路25根据从定时生成电路70输出的控制信号CNT2而受控,以生成斜坡信号VH/比较电压VREF和斜坡信号VL/斜坡信号VR。斜坡信号VH是用于较高有效比特并且具有大斜率的斜坡信号,而斜坡信号VL是用于较低有效比特并且具有小斜率的斜坡信号。此外,比较电压VREF是对于确定有效信号的电平所使用的比较基准信号,而基本信号斜坡信号VR是待与基本信号进行比较的斜坡信号。这四个斜坡信号被选择器电路30-2所选择,选择器电路30-2根据从定时生成电路70输出的控制信号CNT1而受控,所选择的斜坡信号被输入到比较器电路30-1。定时生成电路70通过使用控制信号CNT2来控制斜坡信号生成电路25。
接下来将描述比较电压VREF。可以在另一电源电路中或在斜坡信号生成电路25中生成比较电压VREF。斜坡信号生成电路25可以通过如形成斜坡信号VH那样使在生成过程中(例如在近似60mV)的充电电流停止来生成比较电压VREF。生成比较电压VREF耗费生成斜坡信号VH所耗费的时段的1/16的时段。为了进一步缩短该时段,可以增大充电电流。此外,比较电压VREF需要低于67mV(这是斜坡信号VL最终达到的电压VL(H))。通过以此方式保持比较电压VREF较低,有效信号可以与斜坡信号VH或斜坡信号VL进行比较。
比较器电路30-1在基本信号的AD转换时段Td期间对基本信号与基本信号斜坡信号VR进行比较。这里,设Tr表示从基本信号斜坡信号VR开始改变到基本信号斜坡信号VR和基本信号的量值之间的关系反转的时段。计数器电路40-1在该时段Tr期间向下计数。存储器电路50-1在其中将向下计数的值(第一计数值)保持为基本信号数字数据。基本信号斜坡信号VR具有与斜坡信号VL基本上相同的斜率。通过使得基本信号斜坡信号VR和斜坡信号VL具有基本上相同的斜率,可以获得具有高分辨率的基本信号数字数据。随后,在信号电平确定时段Tj期间,比较器电路30-1对有效信号与比较电压VREF进行比较。在图2A所示的示例中,在信号电平确定时段Tj中,比较器电路30-1将高电平(这指示有效信号高于比较电压VREF)的选择信号SEL输出到选择器电路30-2。结果,在有效信号的AD转换时段Tu期间,选择器电路30-2选择具有大斜率的斜坡信号VH,并且将斜坡信号VH输出到比较器电路30-1。比较器电路30-1对有效信号与斜坡信号VH进行比较。这里,设Ts表示到有效信号和斜坡信号VH的量值之间的关系反转的时段。在该时段Ts期间,在对于基本信号向下计数之后,计数器电路40-1向上计数。存储器电路50-1在其中将向上计数的值(第二计数值)保持为有效信号数字数据。如果比较器电路30-1的输出在信号电平确定时段Tj内没有反转,则选择信号SEL保持低,这指示有效信号的电平低于比较电压VREF。相应地,选择器电路30-2选择具有小斜率的斜坡信号VL。在此情况下,比较器电路30-1对有效信号与斜坡信号VL进行比较。基于放大器单元20所放大的有效信号的电平,选择器电路30-2选择具有不同斜率的斜坡信号VH和VL之一。也就是说,基于从像素10-1所获得的有效信号的电平,选择器电路30-2设置斜坡信号相对于时间的改变率。比较器电路30-1对选择器电路30-2所选择的斜坡信号与放大器单元20所放大的有效信号进行比较。计数器电路40-1向上计数达到从斜坡信号开始改变到比较器电路30-1输出指示有效信号和斜坡信号的量值之间的关系已经反转的信号的时段。
参照图2A,基本信号斜坡信号VR和斜坡信号VL具有基本上相同的斜率,如前所述。基本信号斜坡信号VR与基本信号进行比较。因为基本信号充当用于有效信号的基本信号,所以期望基本信号具有高精度。基本信号斜坡信号VR具有与生成较低有效比特的斜坡信号VL基本上相同的斜率。这有益地允许使用同一斜坡信号生成电路25。稍后将参照图3A至图3C来描述在向下计数模式和在向上计数模式下的计数器电路40-1的功能。
可以根据图像拾取环境来设置放大器电路20-1的增益。例如,在感光速率设置(speed rating setting)是×16的情况下,62.5mV的信号电平被放大到1V并且放大的信号被输入到比较器电路30-1。通过把高幅度信号与斜坡信号VH进行比较的10比特AD转换的分辨率足以实现此时AD转换中所需的信噪比(SN ratio)。相应地,当感光速率设置是×16或更高时,选择器电路30-2可以根据从定时生成电路70提供的控制信号CNT1而受控,以选择斜坡信号VH并且将斜坡信号VH输出到比较器电路30-1。因为像素单元10的信噪比被像素单元10的开口(opening)的面积极大地影响,所以斜坡信号VH和斜坡信号VL的斜率之间的比率以及用于选择斜坡信号VH的感光速率设置取决于开口的面积而改变。
接下来将描述如何确定斜坡信号VR的幅度和比较电压VREF的值的示例。图2B示出对于图2A所示的时段Tad期间的斜坡信号VRAMP和放大器电路20-1的输出信号Va,以使得斜坡信号VRAMP和输出信号Va彼此交叠。假设斜坡信号VH的最大值(即其幅度)是1000mV。在此情况下,具有1000mV或更低的信号电平的模拟信号可以转换为数字值。
需要将斜坡信号VR的幅度设置为大于输入到比较器电路30-1的基本信号的最大幅度的值。在此,将斜坡信号VR的幅度设置为50mV。
在斜坡信号VH的斜率是斜坡信号VL的斜率的16倍的情况下,斜坡信号VL在时段Tu-H结束的时间达到62.5mV。相应地,可以理想地将比较电压VREF设置为62.5mV,以便使用斜坡信号VL来转换具有低于62.5mV的信号电平的模拟信号。然而,实际上,因为比较器电路具有充当偏移的特征误差(变化),所以如果将比较电压VREF设置为62.5mV,则可能产生不便。例如,在比较器电路30-1具有50mV的偏移的情况下,如果有效信号的电平高于12.5mV,则使用斜坡信号VH来执行AD转换。也就是说,虽然应当使用斜坡信号VL来转换具有低于62.5mV的电平的有效信号,但实际上因为添加的比较器电路30-1的偏移而使用斜坡信号VH执行了AD转换。因此,并未实现期望的精度。
相应地,将比较电压VREF设置为112.5mV或更低,以便在通过将比较器电路30-1的偏移50mV与待使用斜坡信号VL转换的最大信号幅度62.5mV相加所获得的具有低于112.5mV的电平的信号被输入到比较器电路30-1作为有效信号时通过使用斜坡信号VL来执行AD转换。图2B示出在考虑斜坡信号生成电路25也具有变化的同时将比较电压VREF设置为110mV的情况。
将斜坡信号VL的幅度设置为大于比较电压VREF的值,以使得可以对具有等于比较电压VREF或更低的电平的模拟信号执行AD转换。在此,示出比较电压VREF是110mV并且斜坡信号VL的幅度是115mV的情况。因为幅度115mV大于斜坡信号VH的幅度1000mV的1/16,所以使用斜坡信号VL的AD转换时段Tu-L长于使用斜坡信号VH的AD转换时段Tu-H。通过设置长于AD转换时段Tu-H的AD转换时段Tu-L,即使比较器电路30-1具有偏移,也可以使用斜坡信号VL来精确地执行AD转换。
图3A至图3C是示出计数器电路(校正单元)40-1的示例性配置的图。计数器电路40-1进行计数,直到比较器电路30-1对于基本信号与基本信号斜坡信号VR之间的比较或有效信号与有效信号斜坡信号VH或VL之间的比较的输出反转。当比较器电路30-1对基本信号执行比较时,计数器电路40-1向下计数。反之,当比较器电路30-1对有效信号执行比较时,计数器电路40-1向上计数。存储器单元(校正单元)50对计数数据执行比特移位,以校正分辨率之间的比率。
图3A是示出计数器电路40-1的示例性配置的图。图3B和图3C是描述存储器单元(校正单元)50所执行的处理的图。具体地说,图3B是示出当基本信号与基本信号斜坡信号VR进行比较时并且此后在有效信号的电平高于比较电压VREF的情况下有效信号与斜坡信号VH进行比较所获得的计数数据的图。图3C是示出当基本信号与基本信号斜坡信号VR进行比较时并且此后在有效信号的电平低于比较电压VREF的情况下有效信号与斜坡信号VL进行比较时所获得的计数数据的图。
计数器电路40-1包括反相器601、4比特向上/向下计数器602、10比特向上/向下计数器603、开关SW1和开关SW2。计数器时钟信号CLK输入到开关SW1和SW2。反相器601输出选择信号SEL的逻辑反相信号。开关SW1根据反相器601的输出信号而受控,而开关SW2根据选择信号SEL而受控。计数器时钟信号CLK根据选择信号SEL而被输入到4比特向上/向下计数器602或10比特向上/向下计数器603的时钟端子。
参照图3B,将描述有效信号的电平高于比较电压VREF的情况,即选择信号SEL指示高电平并且比较器电路30-1对有效信号与斜坡信号VH进行比较的情况。在时段Tr中,选择信号SEL指示低电平。然后,计数器时钟信号CLK经由开关SW1输入到4比特向上/向下计数器602的时钟端子。4比特向上/向下计数器602的进位输出co经由开关SW2输出到10比特向上/向下计数器603的时钟端子。4比特向上/向下计数器602与计数器时钟信号CLK同步而向下计数,并且输出数据比特D0至D3。10比特向上/向下计数器603与4比特向上/向下计数器602的进位输出co同步而向下计数,并且输出数据比特D4至D6。数据比特D0至D6构成基本信号的向下计数的值(第一计数值)。接下来,在时段Ts中,选择信号SEL改变为高电平。然后,计数器时钟信号CLK不再经由开关SW1输入到4比特向上/向下计数器602的时钟端子。反之,计数器时钟信号CLK经由开关SW2输出到10比特向上/向下计数器603的时钟端子。10比特向上/向下计数器603与计数器时钟信号CLK同步而向上计数,并且将向上计数的值输出到存储器单元50。存储器单元50将向上计数的值移位四个比特,并且将所得的10个数据比特D4至D13存储为数据比特Da4至Da13。存储器单元50还存储从4比特向上/向下计数器602输出的四个数据比特D0至D3,作为数据比特Da0至Da3。所得的数据比特Da0至Da13表示通过从4比特向上/向下计数器602和10比特向上/向下计数器603中的有效信号减去基本信号所获得的数据。14个数据比特Da0至Da13分别与数据比特D0至D13对应并被存储在存储器电路50-1中。如上所述,从对有效信号与斜坡信号VH进行比较所获得的AD转换数据比特D4至D13相对于从对基本信号与基本信号斜坡信号VR进行比较所获得的数据比特D0至D6移位四个比特,然后对其执行减法。以此方式,获得由数据比特Da0至Da13所表示的14比特高精度AD转换数据。
参照图3C,将描述有效信号的电平低于比较电压VREF的情况,即选择信号SEL指示低电平并且比较器电路30-1对有效信号与斜坡信号VL进行比较的情况。如图3B,在时段Tr期间,计数器电路40-1对于基本信号进行向下计数。数据比特D0至D6表示向下计数的值(第一计数值)。随后,在时段Ts中,选择信号SEL指示低电平。然后,计数器时钟信号CLK经由开关SW1输入到4比特向上/向下计数器602的时钟端子。4比特向上/向下计数器602的进位输出co经由开关SW2输出到10比特向上/向下计数器603的时钟端子。4比特向上/向下计数器602与计数器时钟信号CLK同步而向上计数。10比特向上/向下计数器603与4比特向上/向下计数器602的进位输出co同步而向上计数,并且将10个数据比特D0至D9输出到存储器单元50。哑元(dummy)数据比特D10至D13是“0”。数据比特D0至D9和哑元数据比特D10至D13分别存储在存储器单元50中作为数据比特Da0至Da9和数据比特Da10至Da13。以此方式,在存储器单元50中存储14个数据比特Da0至Da13。所得的数据比特Da0至Da10表示通过从4比特向上/向下计数器602和10比特向上/向下计数器603中的有效信号减去基本信号所获得的数据。哑元数据比特D11至D13作为数据比特Da11至Da13而相加。在存储器电路50-1中存储14个数据比特Da0至Da13。因为有效信号是低幅度数据,所以哑元数据比特D10至D13指示较高有效比特为零。在图3B的情况下,AD转换所获得的数据由10比特(即数据比特D4至D13)构成,而在图3C的情况下由11比特(即数据比特D0至D10)构成。这是因为,AD转换时段Tu-L长于AD转换时段Tu-H(如图2B所示),并且AD转换时段之间的差显现为一个数据比特的差异。
如上所述,当从有效信号减去基本信号时,无论有效信号是高幅度信号还是低幅度信号,都使用从使用基本信号斜坡信号VR以高分辨率执行的比较而得到的基本信号的计数数据。这可以提供减少量化噪声的影响的高精度AD转换数据。此外,在图3B中,可以通过使用从四个比特移位而得到的10个数据比特D4至D13来获得数据比特Da0至Da13所构成的14比特AD转换数据。
比较器电路30-1在时段Td期间对像素10-1的基本信号与基本信号斜坡信号VR进行比较,计数器电路40-1在到像素10-1的基本信号和基本信号斜坡信号VR的量值之间的关系反转的时段Tr期间进行计数,以便获得第一计数值。此后,比较器电路30-1在时段Tu期间对像素10-1的有效信号与有效信号斜坡信号VH或VL进行比较,计数器电路40-1在到像素10-1的有效信号和有效信号斜坡信号VH或VL的量级之间的关系反转的时段Ts期间进行计数,以便获得第二计数值。计数器电路40-1和存储器单元50所构成的校正单元校正第一计数值和第二计数值的分辨率之间的差,其与基本信号斜坡信号VR和有效信号斜坡信号VH或VL相对于时间的改变率之间的差对应。然后,存储器单元(校正单元)50输出表示校正后的第一计数值与第二计数值之间的差的数据比特Da0至Da13。具体地说,存储器单元(校正单元)50在图3B的情况下通过对第二计数值执行比特移位来校正分辨率之间的差。
以上已经描述了在时段Tr期间执行向下计数以获得第一计数值并且在时段Ts期间执行向上计数以获得第二计数值的示例,但可以通过相反的方式来执行计数。具体地说,计数器电路40-1可以在时段Tr期间进行向上计数以获得第一计数值,并且可以在时段Ts期间进行向下计数以获得第二计数值,由此可以输出表示第一计数值与第二计数值之间的差的数据比特Da0至Da13。也就是说,计数器电路40-1进行向下计数或向上计数以获得第一计数值,并且在与第一计数值的计数方向相反的方向上进行计数以获得第二计数值。因此,存储器单元(校正单元)50输出表示校正后的第一计数值与第二计数值之间的差的数据比特Da0至Da13。
以上已经描述了通过具有在向下计数模式和向上计数模式下进行计数的功能的计数器电路40-1来执行减法的示例,但减法不限于此。基本信号和有效信号的计数结果可以存储在存储器单元50中。当计数结果从存储器单元50传递到输出电路60时,当计数结果从输出电路60输出到图像拾取元件100的外部或在外部电路(例如图10所示的图像信号处理电路单元830)中时,可以对有效信号和基本信号执行减法。此时,指示相对于比较电压VREF所确定的信号电平的标记数据(选择信号SEL)与AD转换数据相加。这使得更容易地运用任何比特移位方法。计数器单元40将AD转换数据连同指示有效信号的电平的标记数据一起输出。
接下来,将详细描述充当基准信号的斜坡信号VH和VL。图4示出在图2A和图2B的时段Tu上的斜坡信号VL和VH的改变。假设在使用斜坡信号VL来执行转换的情况与使用斜坡信号VH来执行转换的情况之间存在相当于三个比特的差异。因此,将斜坡信号VL的斜率设置为等于斜坡信号VH的斜率的1/(2^3)=1/8。因为使用斜坡信号VL转换的模拟信号具有低幅度,所以模拟信号受比较器电路的特性的变化影响相对较大。因此,在1/8Vramp左右的信号电平处,作为比较器电路30-1的偏移分量与信号电平相加的结果,信号的信号电平可能超过1/8Vramp。相应地,斜坡信号VL的信号电平在比斜坡信号VH更长的时段上改变,如图4所示。这允许在考虑比较器电路30-1的偏移分量的同时执行AD转换。斜坡信号VL的最大值此时是例如在图2A和图2B所示的比较电压VREF。
图5A和图5B是示出水平轴所表示的入射光强度与由垂直轴所表示的源自AD转换的数字数据之间的关系的图。光强度与提供给比较器电路30-1的模拟信号Va对应。此外,V(H)表示从使用斜坡信号VH执行的比较所获得的信号,而V(L)表示从使用斜坡信号VL执行的比较所获得的信号。在实线V(H)与等于零的信号电平之间的虚线是具有信号V(L)的理想斜率的线。理想地,数字数据相对于入射光强度是线性的。图5A示出当光强度低于I1时使用斜坡信号VL执行转换而当光强度超过I1时使用斜坡信号VH执行转换的情况。用于等于I1的光强度的信号电压在通过使用斜坡信号VL来执行转换所获得的数据V1与通过使用斜坡信号VH来执行转换所获得的数据V2之间是不同的。
其原因如下。斜坡信号生成电路25所生成的斜坡信号VL和VH中的每一个因为制造方面的变化所产生的斜率与理想斜率之间的误差而变化。此外,使用斜坡信号VL和VH中的每一个的像素的数量取决于信号电平而变化,并且发送信号的线路的总寄生电容值变化。结果,信号V(L)和V(H)的斜率改变。此外,当斜坡信号VL和VH的斜率之间的比率改变时,信号电压V1和V2可能彼此不同。当信号电压V1和V2以此方式而彼此不同时,像素信号电平变为不连续的。因此,在具有轻微亮度差异的图像中产生亮度差距(gap)。相应地,需要通过调整信号V(L)或V(H)的斜率来改进线性。
除了斜率误差之外,还可能产生偏移方面的误差。图5B是描述偏移误差的图。图5B示出这样的情况:在光强度低于I1的区域中显示理想特性,而在光强度高于I1的区域中产生使得信号电平相对于虚线所表示的理想特性降低的偏移。当偏移误差产生时,可以通过调整偏移的量来改进线性。
接下来将描述校正线性的方法。
图6是示出根据第一示例性实施例的输出电路60的示例性配置的图。输出电路60具有以下功能:调整斜率之间的比率,检测斜率之间的比率的误差,校正斜率之间的比率的误差,以及从有效信号数据减去基本信号数据。
存储器单元50包括存储器(标记)50-1、存储器(S)50-2和存储器(N)50-3。存储器(S)50-2在其中保持在AD转换时段Tu-H或Tu-L期间所获得的数字数据,而存储器(N)50-3在其中保持在AD转换时段Td期间所获得的数字数据。存储器(标记)50-1在其中保持指示使用斜坡信号VH和VL中的哪一个来对有效信号执行AD转换的数据。
输出电路60包括电平移位电路60-2、斜率误差检测电路60-4、斜率误差校正电路60-6和S-N减法电路60-8。电平移位电路60-2调整斜坡信号的斜率之间的比率。斜率误差检测电路60-4检测斜坡信号的斜率方面的误差。斜率误差校正电路60-6校正AD转换数据的斜率方面的误差。S-N减法电路60-8从已经历经斜率比率和斜率误差的校正的有效信号的AD转换结果(S3-AD)减去基本信号的AD转换结果(N-AD)。电平移位电路60-2和斜率误差校正电路60-6所执行的处理根据标记数据FG而切换。
图7是用于描述斜率误差的斜坡信号的波形的图。
将详细描述数字数据的斜率误差。在图7中,斜坡信号VH(实线)表示待与有效信号比较的实际信号,而斜坡信号VH’(虚线)表示理想信号。这里,设“k”表示待与基本信号比较的斜坡信号VL的斜率,设“a”表示斜坡信号VH与VL的斜率之间的比率,并且设β表示斜坡信号VH的斜率方面的误差。然后,a·k表示斜坡信号VH’的斜率,a·β·k表示斜坡信号VH的斜率。
由点划线表示的像素信号Va被与斜坡信号VRAMP进行比较。这里,T1表示基本信号的AD转换时段。关于理想斜坡信号VH’,T2’表示基本信号的AD转换时段,T3’表示有效信号的AD转换时段。关于实际斜坡信号VH,T2表示基本信号的AD转换时段,T3表示有效信号的AD转换时段。
在使用理想斜坡信号VH’的AD转换时段中,当有效信号的AD转换时段乘以“a”以调整基本信号和有效信号的斜率之间的比率时,有效信号的AD转换时段表示为a·(T2'+T3')。因为满足a·T2'=T1,所以作为对基本信号的AD转换时段T1的减法的结果,下式表示有效信号的AD转换时段。
a·T3'=a·(T2'+T3')-T1(1).
在使用实际斜坡信号VH的AD转换时段中,可以通过调整实际AD转换数据的斜率比率、将结果除以斜率误差β、并且然后减去基本信号T1来获得有效信号的正确AD转换数据。下式表示所得的AD转换数据的AD转换时段。
a·(T2+T3)/β-T1=a·T3'(2).
相应地,为了获得高精度AD转换数据,需要检测斜率误差β。图8示出充当信号源的测试基本信号生成单元的配置。测试基本信号生成单元107包括信号生成电路1071。信号生成电路1071根据信号φS1来提供电压Vs1或Vs2。信号生成电路1071经由根据信号φS2而驱动的开关连接到每条垂直信号线路。
图9是示出用于检测斜坡信号VL和VH的斜率之间的比率的定时的图。
在使得信号φS2为高之后,由测试基本信号生成单元107生成的基本信号作为测试信号VT而输入到比较器电路30-1。比较器电路30-1对测试信号VT与斜坡信号VRAMP进行比较。在时段TsL期间通过使用斜坡信号VL来执行AD转换所获得的数据SL被保持在存储器电路50-1中。然后,在时段TsH期间通过使用斜坡信号VH来执行AD转换所获得的数据SH被保持在存储器电路50-1中。存储器电路50-1中所保持的多条数据SL和SH可以同时或依次传递到外部。
为了确定比较器电路30-1的偏移电压并且最终消除或至少减少偏移电压,可以输入所示的斜坡信号VR-L和VR-H。斜坡信号VR-L和VL具有基本上相同的斜率,而斜坡信号VR-H和VH具有基本上相同的斜率。通过将每对斜坡信号设置为具有基本上相同的斜率,可以在图3A所示的向上/向下计数器中减去偏移电压。
这里,将简要描述通过使用测试信号VT来校正分辨率的示例情况。当斜率之间的比率是1/16时,通过当使用斜坡信号VL时将时钟信号CLK输入到4比特向上/向下计数器602并且当使用斜坡信号VH时将时钟信号CLK输入到10比特向上/向下计数器603来校正分辨率。在后续级处的图像信号处理电路单元830计算校正后的数据的斜率的误差,并且存储计算的结果K。参照图5A和图5B所示的信号电平,计算的结果由K=V1/V2表示。通过将信号V(L)乘以1/K来校正信号V(L)的斜率。结果,可以校正数据SL,以使得信号V(L)成直线地连接到信号V(H)。该校正处理可以将图像的亮度差距减少到低于检测界限的水平。可以对信号V(H)执行校正。并非一定在向上向下计数器中执行分辨率之间的差的校正。通过使用斜坡信号VL和斜坡信号VH来执行比较所获得的数据可以在后续级上的电路中移位四个比特。同样的情况适用于对通过使用斜坡信号VR-L和VR-H来执行转换所获得的信号执行减法的S-N减法处理。
此外,可以省略测试基本信号生成单元107,并且可以通过将均匀光辐射到图像拾取元件100来生成测试信号VT。
在使得信号φS2为高以将测试信号线路1072连接到垂直信号线路V-1之后,测试信号VT经由放大器电路从测试基本信号生成单元107输入到比较器电路30-1。当使得信号φS1为高时测试信号VT具有等于像素信号的基本信号的电压,而当使得信号φS1为低时测试信号VT具有等于有效信号的电压。
在图9所示的示例中,在时段Test1期间,通过对从测试信号VT与具有小斜率的斜坡信号VR-L之间的比较以及从测试信号VT与斜坡信号VL之间的比较而得到的多条AD转换数据执行减法来获得有效信号的AD转换数据1(TsL-Tr1)。在斜率误差检测电路60-4中保持AD转换数据1。随后,在时段Test2期间,通过对从测试信号VT与具有大斜率的斜坡信号VR-H之间的比较以及测试信号VT与斜坡信号VH之间的比较而得到的多条AD转换数据执行减法来获得有效信号的AD转换数据2(TsH-Tr2)。在斜率误差检测电路60-4中保持AD转换数据2。可以使用等式(3)从保持的AD转换数据1和AD转换数据2确定斜率误差β。
β=a·(TsH-Tr2)/(TsL-Tr1)(3)
此外,可以使用通过将均匀光辐射到图像拾取元件100、而不是提供测试基本信号生成单元107所生成的测试信号VT来确定斜率误差β。
在斜率误差检测电路60-4中存储斜率误差β。把通过当实际驱动图像拾取元件100时使用具有大斜率的斜坡信号VH来执行比较所获得的AD转换数据SH1-DATA乘以1/β。
可以例如在图像拾取系统中建造图像拾取元件100之前执行上述操作,并且可以在图像拾取系统的存储器中存储校正数据。此外,通过在图像拾取操作之前执行操作,也可以减少环境条件(如温度)的影响。
第二示例性实施例
图10是示出根据第二示例性实施例的图像拾取系统的示例性配置的图。图像拾取系统800包括例如光学单元810、图像拾取元件100、图像信号处理电路单元830、记录/通信单元840、定时控制电路单元850、系统控制电路单元860和再现/显示单元870。图像拾取元件100和图像信号处理电路单元830构成图像拾取装置820。作为图像拾取元件100,使用第一示例性实施例中所描述的图像拾取元件100。
包括光学系统(如透镜)的光学单元810基于从二维地布置有多个像素的图像拾取元件100的像素单元10(图1)上的从物体反射的光而形成物体的图像。图像拾取元件100在基于从定时控制电路单元850提供的信号的定时输出与像素单元10上所形成的光学图像对应的信号。从图像拾取元件100输出的信号输入到作为图像信号处理单元的图像信号处理电路单元830。图像信号处理电路单元830根据通过程序等所确定的方法来执行信号处理。图像信号处理电路单元830可以对输入信号执行信号处理,如图3A至图3C中描述的比特移位/减法。通过图像信号处理电路单元830执行的处理所获得的信号被发送到记录/通信单元840作为图像数据。记录/通信单元840将用于形成图像的信号发送到再现/显示单元870。再现/显示单元870再现并且显示影片或静止图像。记录/通信单元840在从图像信号处理电路单元830接收到信号之后还执行与系统控制电路单元860的通信,并且执行在未示出的记录介质上记录用于形成图像的信号的操作。
系统控制电路单元860以整体方式来控制图像拾取系统800的操作,并且控制驱动光学单元810、定时控制电路单元850、记录/通信单元840和再现/显示单元870的驱动。系统控制电路单元860还包括存储设备(未示出),例如记录介质。存储设备存储用于控制图像拾取系统800的操作所需的程序。此外,例如,系统控制电路单元860提供用于在图像拾取系统800内根据用户操作来切换驱动模式的信号。该信号的具体示例包括用于改变待读取的行和待重置的行的信号、用于响应于电子变焦而改变视角的信号、以及用于响应于电子图像稳定而偏移视角的信号。定时控制电路单元850在系统控制电路单元860的控制下控制驱动图像拾取元件100和图像信号处理电路单元830的定时。
如上所述,根据第一示例性实施例和第二示例性实施例,无论像素的有效信号是高幅度信号还是低幅度信号,像素的基本信号都与高分辨率基本信号斜坡信号VR进行比较。在确定有效信号的电平之后,选择适合于所确定的信号电平的斜坡信号VH或VL。通过执行其中有效信号和基本信号的分辨率之间的比率被校正了的减法来获得AD转换数据。以此方式,可以实现高精度以及比特数量的增加。
在暗图像拾取环境中,取决于曝光条件,像素信号很可能是低幅度信号,可以通过放大像素信号来增加感光速率。在第一示例性实施例中,放大器电路20-1可以放大信号以增加感光速率。当在未被放大的情况下信号从像素单元10输入到比较器电路30-1时,可以通过改变斜坡信号的斜率来增加感光速率。在第一示例性实施例和第二示例性实施例中,斜坡信号的斜率并非唯一地确定,而是斜坡信号的斜率可以根据感光速率的期望的增加而改变。例如,当感光速率加倍时,斜坡信号的斜率可以被控制为1/2。
在以上描述的第一示例性实施例和第二示例性实施例中,相对于时间连续改变的斜坡信号被用作基准信号,但可以使用另一类型的信号,如步进地改变的基准信号。
以上描述的示例性实施例中的每一个仅仅是用于执行本公开的示例,本公开的技术范围不应受限于这些示例性实施例。也就是说,可以在不脱离本公开的技术精神或主要特征的情况下以各种形式来执行本公开。例如,虽然电平相对于时间线性改变的斜坡信号被描述为基准信号,但可以使用电平步进地改变的信号。
虽然已经参照示例性实施例描述了本公开,但应理解,本公开不限于所公开的示例性实施例。所附权利要求的范围将要被赋予最宽泛的解释,从而包括所有这样的修改以及等同结构和功能。

Claims (9)

1.一种光电转换装置,包括:
多个像素,被提供在多列中;
多个模数转换单元,每个模数转换单元被针对所述多列中的对应一列而提供,所述多个模数转换单元中的每一个被配置为以与所述多个像素中的对应一个像素的信号的量值相对应的分辨率来把所述信号转换为数字信号;以及
校正单元,被配置为校正所述分辨率的差异。
2.如权利要求1所述的光电转换装置,
其中,所述多个模数转换单元中的每一个根据相对于时间而改变的基准信号来生成所述数字信号,以及
其中,根据所述基准信号相对于时间的改变率来确定所述分辨率。
3.如权利要求2所述的光电转换装置,其中,所述校正单元校正所述基准信号相对于时间的改变率。
4.如权利要求2或3所述的光电转换装置,
其中,所述像素的信号包括通过光电转换所获得的信号,以及
其中,所述多个模数转换单元中的每一个根据对通过光电转换所获得的信号的电平与比较电平进行比较的结果来确定用于通过光电转换获得的信号的基准信号的斜率。
5.如权利要求4所述的光电转换装置,
其中,所述基准信号的斜率是从两个或更多个值当中选择的,以及
其中,当从所述两个或更多个值当中选择较大斜率时,所述基准信号改变的时段较长。
6.如权利要求5所述的光电转换装置,
其中,所述像素的信号还包括基本信号,以及
其中,所述多个模数转换单元中的每一个把所述基本信号转换为数字信号,并且此后把通过光电转换获得的信号转换为数字信号。
7.如权利要求1至3和5至6中的任一项所述的光电转换装置,还包括:
基本信号生成单元,输出基本信号,
其中,所述校正单元如下这样校正所述分辨率:根据通过以与所述分辨率不同的分辨率来转换所述基本信号而获得的数字信号来校正。
8.如权利要求1至3和5至6中的任一项所述的光电转换装置,
其中,所述多个模数转换单元中的每一个包括计数器,以及
其中,所述计数器充当所述校正单元。
9.一种图像拾取系统,包括:
如权利要求1至3和5至6中的任一项所述的光电转换装置;以及
信号处理单元,处理从所述光电转换装置输出的信号。
CN201310097984.5A 2012-03-30 2013-03-26 光电转换装置和图像拾取系统 Active CN103369260B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012082374 2012-03-30
JP2012-082374 2012-03-30
JP2013-006147 2013-01-17
JP2013006147A JP5865272B2 (ja) 2012-03-30 2013-01-17 光電変換装置および撮像システム

Publications (2)

Publication Number Publication Date
CN103369260A true CN103369260A (zh) 2013-10-23
CN103369260B CN103369260B (zh) 2017-05-31

Family

ID=47826992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310097984.5A Active CN103369260B (zh) 2012-03-30 2013-03-26 光电转换装置和图像拾取系统

Country Status (4)

Country Link
US (1) US9071779B2 (zh)
EP (2) EP2645575B1 (zh)
JP (1) JP5865272B2 (zh)
CN (1) CN103369260B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103888687B (zh) * 2012-12-20 2017-05-31 佳能株式会社 图像拾取设备、驱动该设备的方法及数字信号校正方法
CN112737588A (zh) * 2020-12-15 2021-04-30 西安理工大学 一种用于多斜率时间积分型模数转换电路的线性矫正方法
CN113329214A (zh) * 2020-02-28 2021-08-31 佳能株式会社 光电转换装置、图像捕获系统和移动体

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5808162B2 (ja) 2011-06-23 2015-11-10 キヤノン株式会社 撮像素子、撮像装置及び撮像素子の駆動方法
JP2015162751A (ja) 2014-02-26 2015-09-07 キヤノン株式会社 光電変換装置および撮像システム
JP2016181736A (ja) * 2015-03-23 2016-10-13 キヤノン株式会社 撮像装置、その駆動方法及び撮像システム
WO2017076747A1 (en) 2015-11-06 2017-05-11 Cmosis Bvba Analog-to-digital conversion and method of analog-to-digital conversion
CN108352840B (zh) * 2015-11-06 2021-09-14 Ams 传感器比利时股份有限公司 模数转换和模数转换方法
JP6643919B2 (ja) * 2016-03-02 2020-02-12 キヤノン株式会社 信号処理装置及び方法、及び撮像装置
JP6649806B2 (ja) * 2016-03-02 2020-02-19 キヤノン株式会社 信号処理装置、撮像装置及び制御装置、信号処理方法及び制御方法
JP6824678B2 (ja) * 2016-09-27 2021-02-03 キヤノン株式会社 撮像素子、撮像装置、及び撮像素子の信号処理方法
JP7116599B2 (ja) * 2018-06-11 2022-08-10 キヤノン株式会社 撮像装置、半導体装置及びカメラ
JP6759387B2 (ja) * 2019-02-18 2020-09-23 キヤノン株式会社 Ad変換器、ad変換装置、光電変換装置、撮像システム、およびad変換方法
JP7286431B2 (ja) * 2019-06-20 2023-06-05 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
JP7348805B2 (ja) * 2019-10-15 2023-09-21 キヤノン株式会社 認識装置、認識方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080192127A1 (en) * 2007-02-13 2008-08-14 Sony Corporation Solid-state imaging device and imaging apparatus
CN101370073A (zh) * 2007-08-13 2009-02-18 索尼株式会社 固态图像拾取装置和照相机系统
CN101467437A (zh) * 2006-06-16 2009-06-24 佳能株式会社 图像拾取装置及其信号处理方法
CN101656539A (zh) * 2008-08-18 2010-02-24 意法半导体有限公司 模数转换器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164726A (en) * 1991-06-12 1992-11-17 Eastman Kodak Company Self calibrating dual range a/d converter
JP4744343B2 (ja) * 2006-04-10 2011-08-10 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
JP4238900B2 (ja) * 2006-08-31 2009-03-18 ソニー株式会社 固体撮像装置、撮像装置
US7378999B1 (en) * 2007-03-06 2008-05-27 Xilinx, Inc. Method and apparatus for digital calibration of an analog-to-digital converter
TWI399088B (zh) * 2007-10-12 2013-06-11 Sony Corp 資料處理器,固態成像裝置,成像裝置,及電子設備
JP2009130828A (ja) * 2007-11-27 2009-06-11 Konica Minolta Business Technologies Inc 固体撮像装置
JP5304410B2 (ja) * 2009-04-17 2013-10-02 ソニー株式会社 Ad変換装置、固体撮像素子、およびカメラシステム
JP5219962B2 (ja) * 2009-08-13 2013-06-26 キヤノン株式会社 固体撮像素子、その駆動方法、及び撮像システム
JP5591586B2 (ja) * 2010-05-19 2014-09-17 パナソニック株式会社 固体撮像装置、画像処理装置、カメラシステム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101467437A (zh) * 2006-06-16 2009-06-24 佳能株式会社 图像拾取装置及其信号处理方法
US20080192127A1 (en) * 2007-02-13 2008-08-14 Sony Corporation Solid-state imaging device and imaging apparatus
CN101370073A (zh) * 2007-08-13 2009-02-18 索尼株式会社 固态图像拾取装置和照相机系统
CN101656539A (zh) * 2008-08-18 2010-02-24 意法半导体有限公司 模数转换器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103888687B (zh) * 2012-12-20 2017-05-31 佳能株式会社 图像拾取设备、驱动该设备的方法及数字信号校正方法
CN113329214A (zh) * 2020-02-28 2021-08-31 佳能株式会社 光电转换装置、图像捕获系统和移动体
US11962925B2 (en) 2020-02-28 2024-04-16 Canon Kabushiki Kaisha Photoelectric conversion apparatus having analog-to-digital conversion based on signal charge, image capturing system, and moving body
CN112737588A (zh) * 2020-12-15 2021-04-30 西安理工大学 一种用于多斜率时间积分型模数转换电路的线性矫正方法
CN112737588B (zh) * 2020-12-15 2023-09-22 西安理工大学 一种用于多斜率时间积分型模数转换电路的线性校正方法

Also Published As

Publication number Publication date
EP3661059A1 (en) 2020-06-03
US20130258132A1 (en) 2013-10-03
CN103369260B (zh) 2017-05-31
JP5865272B2 (ja) 2016-02-17
JP2013229852A (ja) 2013-11-07
US9071779B2 (en) 2015-06-30
EP2645575B1 (en) 2020-02-05
EP2645575A2 (en) 2013-10-02
EP2645575A3 (en) 2017-04-19

Similar Documents

Publication Publication Date Title
CN103369260A (zh) 光电转换装置和图像拾取系统
CN103369259B (zh) 光电转换装置和图像拾取系统
CN102843528B (zh) 成像设备及其驱动方法
CN106454158B (zh) 成像装置和成像系统
CN103155540B (zh) 固态成像装置
CN103002232B (zh) 成像装置
US8379122B2 (en) Solid-state image-pickup device, camera system, and method for driving same
US10070088B2 (en) Image sensor and image capturing apparatus for simultaneously performing focus detection and image generation
US7911519B2 (en) Solid-state image pickup device, driving method thereof, and camera system
CN101287064A (zh) 固态成像设备及其驱动方法、信号处理方法和成像装置
KR20070099479A (ko) 물리량 분포 검출 장치 및 촬상 장치
CN102891967A (zh) 成像装置
CN104471860A (zh) 信号处理装置和方法、成像元件以及成像设备
CN103477628A (zh) 斜坡信号发生电路及包括该电路的图像传感器和摄像装置
US8072518B2 (en) Solid-state imaging device, driving control method thereof, and imaging apparatus
CN107154803A (zh) 信号处理设备、信号处理方法和摄像设备
JPH0576005A (ja) 画像入力装置
JP6184469B2 (ja) 光電変換装置および撮像システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant