CN103368536B - 基于mos管的信号延迟电路 - Google Patents

基于mos管的信号延迟电路 Download PDF

Info

Publication number
CN103368536B
CN103368536B CN201310313129.3A CN201310313129A CN103368536B CN 103368536 B CN103368536 B CN 103368536B CN 201310313129 A CN201310313129 A CN 201310313129A CN 103368536 B CN103368536 B CN 103368536B
Authority
CN
China
Prior art keywords
oxide
semiconductor
metal
type metal
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310313129.3A
Other languages
English (en)
Other versions
CN103368536A (zh
Inventor
刘俊杰
易金刚
董树荣
郭维
刘志伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU JIAGUER MICROELECTRONIC TECHNOLOGY Co Ltd
Original Assignee
SUZHOU JIAGUER MICROELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU JIAGUER MICROELECTRONIC TECHNOLOGY Co Ltd filed Critical SUZHOU JIAGUER MICROELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201310313129.3A priority Critical patent/CN103368536B/zh
Publication of CN103368536A publication Critical patent/CN103368536A/zh
Application granted granted Critical
Publication of CN103368536B publication Critical patent/CN103368536B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Pulse Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种基于MOS管的信号延迟电路，包括电流源、P型MOS管PM1、N型MOS管NM1、N型MOS管NM2和正反馈电路，MOS管NM1、NM2和MOS管PM1的栅极共同与输入信号端连接，MOS管NM1的源极外接电流源，MOS管NM1的漏极通过电容C接地；MOS管PM1的源极外接电源电压，MOS管PM1的漏极MOS管NM1、NM2的漏极共同连接，为信号延迟电路的输出反向信号端；正反馈电路的输出端为信号延迟电路的输出信号端。本发明的基于MOS管的信号延迟电路，适用于输入信号对上升沿延迟时间长，对下降沿的延迟时间很短的情况，实现方便，性能好，效果佳，具有良好的应用前景。

Description

基于MOS管的信号延迟电路
技术领域
本发明涉及集成电路技术领域，具体涉及一种基于MOS管的信号延迟电路。
背景技术
目前，在模拟电路中广泛采用延迟电路，延迟电路能够对输入信号进行延迟，大部分情况下，延迟电路对输入信号的上升沿和下降沿的延迟时间是一样的，但是在一些特殊情况下，要求对输入信号的上升沿和下降沿的延迟时间不等，比如要求对上升沿的延迟时间比较长，而对下降沿的延迟很短，现有技术中的延迟电路，并没有此种功能，从而限制了延迟电路的使用范围。
发明内容
本发明的目的是克服现有技术中的延迟电路，对输入信号的上升沿和下降沿的延迟时间是一样的，不适应与上升沿和下降沿的延迟时间不等的输入信号，限制了延迟电路的使用范围的问题。
为了解决上述技术问题，本发明所采用的技术方案是：
一种基于MOS管的信号延迟电路，其特征在于：包括电流源、P型MOS管PM1、N型MOS管NM1、N型MOS管NM2和正反馈电路，所述N型MOS管NM1、NM2和P型MOS管PM1的栅极共同与输入信号端连接，所述N型MOS管NM1的源极外接电流源，所述N型MOS管NM1的漏极通过电容C接地；所述P型MOS管PM1的源极外接电源电压，所述P型MOS管PM1的漏极与N型MOS管NM1、NM2的漏极共同连接，并为信号延迟电路的输出反向信号端；所述输出反向信号端为正反馈电路的输入端，所述正反馈电路的输出端为信号延迟电路的输出信号端。
前述的基于MOS管的信号延迟电路，其特征在于：所述电流源为电流可控的尾电流源。
前述的基于MOS管的信号延迟电路，其特征在于：所述电容为MOS电容或poly电容。
前述的基于MOS管的信号延迟电路，其特征在于：所述正反馈电路包括P型MOS管PM2、N型MOS管NM3、N型MOS管NM4，所述P型MOS管PM2的栅极为正反馈电路的输入端，与所述P型MOS管PM1的漏极与N型MOS管NM1、NM2的漏极共同连接，所述P型MOS管PM2的源极外接电源电压，所述N型MOS管NM3的漏极与所述N型MOS管NM2的源极相连接；所述N型MOS管NM3的栅极、P型MOS管PM2的漏极与N型MOS管NM4的漏极共同连接，作为正反馈电路的输出端；所述N型MOS管NM4的源极通过电容C与所述P型MOS管PM1的漏极、N型MOS管NM1、NM2的漏极共同连接，作为正反馈电路的反馈与正反馈电路的输入端相连接。
本发明的有益效果是：本发明的基于MOS管的信号延迟电路，能够满足输入信号的上升沿和下降沿的延迟时间不等的情况，尤其适用于输入信号对上升沿延迟时间长，对下降沿的延迟时间很短的情况，对输入信号的上升沿的延迟时间通过电流源对电容的放电速度来控制，对输入信号的下升沿的延迟时间通过选择合适的MOS管的导通电阻来控制，实现方便，性能好，效果佳，具有良好的应用前景。
附图说明
图1是本发明的基于MOS管的信号延迟电路的电路原理图。
图2是本发明的基于MOS管的信号延迟电路的时序图。
具体实施方式
下面将结合说明书附图，对本发明作进一步的说明。
如图1所示，基于MOS管的信号延迟电路，包括电流源、P型MOS管PM1、N型MOS管NM1、N型MOS管NM2和正反馈电路，N型MOS管NM1、NM2和P型MOS管PM1的栅极共同与输入信号端连接，N型MOS管NM1的源极外接电流源，N型MOS管NM1的漏极通过电容C接地；P型MOS管PM1的源极外接电源电压VDD，P型MOS管PM1的漏极与N型MOS管NM1、NM2的漏极共同连接，并为信号延迟电路的输出反向信号端；输出反向信号端为正反馈电路的输入端，正反馈电路的输出端为信号延迟电路的输出信号端。
所述正反馈电路包括P型MOS管PM2、N型MOS管NM3、N型MOS管NM4，P型MOS管PM2的栅极为正反馈电路的输入端，与P型MOS管PM1的漏极与N型MOS管NM1、NM2的漏极共同连接，P型MOS管PM2的源极外接电源电压VDD，N型MOS管NM3的漏极与N型MOS管NM2的源极相连接；N型MOS管NM3的栅极、P型MOS管PM2的漏极与N型MOS管NM4的漏极共同连接，作为正反馈电路的输出端；N型MOS管NM4的源极通过电容C与P型MOS管PM1的漏极、N型MOS管NM1、NM2的漏极共同连接，作为正反馈电路的反馈与正反馈电路的输入端相连接。
所述电流源为电流可控的尾电流源，电容为MOS电容或poly电容。
结合图2，本发明的基于MOS管的信号延迟电路的工作原理如下：
当输入信号D为低电平时，MOS管NM1关闭，MOS管NM2关闭，MOS管PM1打开，输出反向信号QN为高电平；MOS管PM2关闭，MOS管NM4开启，MOS管NM3关闭，输出信号Q为高电平；
当输入信号D为高电平时，MOS管PM1关闭，MOS管NM2，MOS管NM3打开，输出反向信号QN为低电平，MOS管NM4关闭，MOS管NM3打开，MOS管PM2打开，输出信号Q为高电平；
在T1时刻，输入信号D从低电平跳变到高电平，MOS管PM1关闭，MOS管NM1，MOS管NM2导通，电流源I通过MOS管NM1对输出反向信号QN放电，放电速率由电容C和电流源I的比值决定；当输出反向信号QN高于MOS管NM4的阈值时，MOS管NM4导通，输出信号Q点的电压为低电平，MOS管NM3关闭；当输出反向信号QN下降到低于MOS管NM4的阈值电压时，MOS管NM4关闭，输出信号Q点的电压开始上升；当输出信号Q点的电压高于MOS管NM3的阈值时，MOS管NM3开启，此时MOS管PM2，MOS管NM3，MOS管NM4均导通，构成一个正反馈回路，输出信号Q点的电压以很快的速度上拉到高电平，对应于图2中的T2时刻，从以上分析及图2的波形可知，对输入信号D的上升沿的延迟时间主要由电流源I对电容C线性放电的时间决定，通过改变电流源I的大小可以控制上升沿的延迟时间。
在T3时刻，输入信号D由高电平跳变到底电平，MOS管NM1，MOS管NM2关断，MOS管PM1打开，将输出反向信号QN上拉到高电平，此时MOS管PM2关断，MOS管NM4打开，在T4时刻将输出信号Q点的电压下拉到低电平，由以上分析及图2的波形可以看到，下降沿的延迟时间由MOS管PM1，MOS管NM4的导通电阻及输出反向信QN，输出信号Q点的电容C决定，选择合适的MOS管PM1，MOS管NM4的导通电阻，可以将下降沿的延迟时间做的很短。
综上所述，本发明的基于MOS管的信号延迟电路，能够满足输入信号的上升沿和下降沿的延迟时间不等的情况，尤其适用于输入信号对上升沿延迟时间长，对下降沿的延迟时间很短的情况，对输入信号的上升沿的延迟时间通过电流源对电容的放电速度来控制，对输入信号的下升沿的延迟时间通过选择合适的MOS管的导通电阻来控制，实现方便，性能好，效果佳，具有良好的应用前景。
以上显示和描述了本发明的基本原理、主要特征及优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (3)

1.一种基于MOS管的信号延迟电路，其特征在于：包括电流源、P型MOS管PM1、N型MOS管NM1、N型MOS管NM2和正反馈电路，所述N型MOS管NM1、NM2和P型MOS管PM1的栅极共同与输入信号端连接，所述N型MOS管NM1的源极外接电流源，所述N型MOS管NM1的漏极通过电容C接地；所述P型MOS管PM1的源极外接电源电压，所述P型MOS管PM1的漏极与N型MOS管NM1、NM2的漏极共同连接，并为信号延迟电路的输出反向信号端；所述输出反向信号端为正反馈电路的输入端，所述正反馈电路的输出端为信号延迟电路的输出信号端；所述正反馈电路包括P型MOS管PM2、N型MOS管NM3、N型MOS管NM4，所述P型MOS管PM2的栅极为正反馈电路的输入端，与所述P型MOS管PM1的漏极与N型MOS管NM1、NM2的漏极共同连接，所述P型MOS管PM2的源极外接电源电压，所述N型MOS管NM3的漏极与所述N型MOS管NM2的源极相连接；所述N型MOS管NM3的栅极、P型MOS管PM2的漏极与N型MOS管NM4的漏极共同连接，作为正反馈电路的输出端；所述N型MOS管NM4的源极通过电容C与所述P型MOS管PM1的漏极、N型MOS管NM1、NM2的漏极共同连接，作为正反馈电路的反馈与正反馈电路的输入端相连接。
2.根据权利要求1所述的基于MOS管的信号延迟电路，其特征在于：所述电流源为电流可控的尾电流源。
3.根据权利要求1所述的基于MOS管的信号延迟电路，其特征在于：所述电容为MOS电容或poly电容。
CN201310313129.3A 2013-07-24 2013-07-24 基于mos管的信号延迟电路 Expired - Fee Related CN103368536B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310313129.3A CN103368536B (zh) 2013-07-24 2013-07-24 基于mos管的信号延迟电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310313129.3A CN103368536B (zh) 2013-07-24 2013-07-24 基于mos管的信号延迟电路

Publications (2)

Publication Number Publication Date
CN103368536A CN103368536A (zh) 2013-10-23
CN103368536B true CN103368536B (zh) 2016-01-13

Family

ID=49369207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310313129.3A Expired - Fee Related CN103368536B (zh) 2013-07-24 2013-07-24 基于mos管的信号延迟电路

Country Status (1)

Country Link
CN (1) CN103368536B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105915040A (zh) * 2016-06-08 2016-08-31 无锡思泰迪半导体有限公司 一种漏电电路
CN110690877A (zh) * 2019-10-25 2020-01-14 深圳职业技术学院 一种真单边长延迟电路
CN110971134B (zh) * 2019-12-19 2021-06-22 南京微盟电子有限公司 一种非隔离开关电源的整流二极管压降补偿系统
CN114006605B (zh) * 2021-12-31 2022-05-10 峰岹科技(深圳)股份有限公司 单边沿延时电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923192A (en) * 1997-02-26 1999-07-13 Nippon Precision Circuits Inc. CMOS circuit
US6191630B1 (en) * 1998-06-18 2001-02-20 Fujitsu Limited Delay circuit and oscillator circuit using same
TWM260935U (en) * 2003-11-21 2005-04-01 Hsiuping Inst Technology Voltage converting buffer circuit
CN101420218A (zh) * 2007-10-26 2009-04-29 比亚迪股份有限公司 用于并联igbt动态均流的方法和电路
CN101465631A (zh) * 2007-12-21 2009-06-24 硕颉科技股份有限公司 延迟电路
CN102811041A (zh) * 2012-07-13 2012-12-05 电子科技大学 一种长延时电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923192A (en) * 1997-02-26 1999-07-13 Nippon Precision Circuits Inc. CMOS circuit
US6191630B1 (en) * 1998-06-18 2001-02-20 Fujitsu Limited Delay circuit and oscillator circuit using same
TWM260935U (en) * 2003-11-21 2005-04-01 Hsiuping Inst Technology Voltage converting buffer circuit
CN101420218A (zh) * 2007-10-26 2009-04-29 比亚迪股份有限公司 用于并联igbt动态均流的方法和电路
CN101465631A (zh) * 2007-12-21 2009-06-24 硕颉科技股份有限公司 延迟电路
CN102811041A (zh) * 2012-07-13 2012-12-05 电子科技大学 一种长延时电路

Also Published As

Publication number Publication date
CN103368536A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
CN102130666B (zh) 占空比调节电路及方法
CN103368536B (zh) 基于mos管的信号延迟电路
CN102790516B (zh) 用于电源管理的反馈箝位功率mos管驱动电路
CN204349778U (zh) Led驱动电路及其开关电源控制器
CN104467373A (zh) Led驱动电路及其开关电源控制器
CN105471243A (zh) 一种启动冲击电流限制电路
CN104113211A (zh) 一种应用于能量获取系统的低功耗迟滞电压检测电路
CN103944361A (zh) 一种大功率抗干扰的场效应管高速驱动电路
CN103166444A (zh) 一种远程关断控制信号接收电路
CN203520222U (zh) 一种低压差线性稳压器
CN203933358U (zh) 一种用于高频低压系统的场效应管驱动电路
CN101153880A (zh) 负电压检测器
CN203722596U (zh) 一种高频抗干扰的mos管负压驱动电路
CN203574623U (zh) 一种igbt驱动电路
CN104393755A (zh) 高效率升压电路
CN203840190U (zh) 一种大功率抗干扰的场效应管高速驱动电路
CN104299647A (zh) 负压转换电路
CN203800836U (zh) 一种开关电源的cs短路保护电路
CN103488226A (zh) 一种输出电压控制电路
CN204408679U (zh) 一种用于手机的光控照明控制器
CN104460796B (zh) 一种产生恒定充电时间常数的电路
CN204244200U (zh) 一种驱动电路
CN204089759U (zh) 高频功率器件开关保护电路
CN107222193B (zh) 一种双侧信号边沿延时可调的负压转正压控制电路
CN202121517U (zh) 用于移相控制电路的死区时间调节电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160113

Termination date: 20160724

CF01 Termination of patent right due to non-payment of annual fee