CN103368362A - 在半桥配置下的双功率场效应管的驱动电路 - Google Patents
在半桥配置下的双功率场效应管的驱动电路 Download PDFInfo
- Publication number
- CN103368362A CN103368362A CN2013102011839A CN201310201183A CN103368362A CN 103368362 A CN103368362 A CN 103368362A CN 2013102011839 A CN2013102011839 A CN 2013102011839A CN 201310201183 A CN201310201183 A CN 201310201183A CN 103368362 A CN103368362 A CN 103368362A
- Authority
- CN
- China
- Prior art keywords
- transistor
- signal
- circuit
- state
- mentioned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
一种在半桥配置下的双功率场效应管的驱动电路,能够交替驱动第一个和第二个功率晶体管。该驱动电路包括减少击穿电路,来监控两个功率晶体管的栅源电压以便抑制其中一个功率晶体管导通直到另外一个功率晶体管的栅源电压变为低电平,这表明另一个晶体管正处于截止状态。此外,该驱动电路包括一个电路,该电路是用来阻止来自上述功率晶体管的瞬时信号,该瞬时信号会影响驱动电路的运行。
Description
技术领域
本发明涉及一种驱动电路。更特别的是,本发明涉及到了板桥驱动电路。
背景技术
电子电路输出级使用两个功率晶体管串联放在两个电源供给线之间(即在一个所谓的“半桥”或“推拉输出电路”配置),该级需要一个驱动电路来驱动两个功率晶体管使其异相。这种输出级被普遍使用,例如,脉冲宽度在电机控制中和开关时应用程序中调节电感负荷。
上述和其他应用的驱动电路需要满足各种需求。第一,该驱动电路需要确保两个功率晶体管不在同时处于导通状态。否则,一个低阻抗路径会出现在电源供给线之间,引起不必要的“击穿”或“交叉传导”的电流。击穿电流会导致功率效率减小,因为它代表了绕过了负载的电源电流。此外,最坏的情况是因为电流过载击穿导致功率晶体管失效。因此,一个驱动电路应当合理地最小化两个晶体管同时传导的时间和电流。
第二,驱动电路需要给两个功率晶体管提供足够的偏置电压。换句话说,驱动电路需要给两个晶体管的驱动端提供足够的驱动电压,这样它们可以在他们各自的偏置条件下运行。否则在功率晶体管上的功率损耗会增加,引起全部的输出电路减小。因此,在驱动电路的功率晶体管在不适宜的偏置状态下应当花费最小的时间运行。
上述关于击穿电流和不适宜的偏置状态的问题通常会出现在同步驱动的开关电路的各种类型上,该开关电路交替地驱动两个晶体管异相,为了在电流脉冲上从电源到负载耦合功率。
鉴于上述,它最好提供一个驱动电路在没有涉及到击穿或者交叉传导电流这样的问题时能够交替地驱动两个晶体管。
它最好还在没有涉及到在不适宜的偏置状态时驱动晶体管这样的问题提供一个这样的电路。
发明内容
因此本发明的目的是提供一种驱动电路,在没有涉及到击穿或者交叉传导电流这样的问题时能够交替地驱动两个晶体管。
本发明的另一个目的是在没有涉及到在不适宜的偏置状态时驱动晶体管这样的问题提供一个这样的电路。
本发明的技术解决方案
依照这些目的和本发明的其他目的,这里提供一个驱动电路来交替地驱动两个功率晶体管。
该电路包括驱动来自单一输入端的晶体管的装置,该装置测控两个晶体管的删源电压来抑制每个晶体管导通直到另一个晶体管的栅源电压降低到一定的程度表明另一个晶体管处于截止状态。
该电路还包括一个在一些运行状态下防止瞬时信号在晶体管上被感应,使它在一些应用中影响驱动电路运行。因此,交叉传导电流在本发明的驱动电路中被削减。
对比文献,发明专利:功率放大器驱动电路,申请号:200610116555.8
附图说明
上述目的和其他目的及本发明的优点在考虑下面详细的描述,结合附图会体现地更加明显,在描述中会涉及到整个专利涉及部件的性质,其中:
图1是依照现有技术的典型的半桥驱动电路的原理框图。
图2是依照本发明原则的半桥驱动电路模型的原理框图。
图3是能够说明本发明具有减少直通电流特点的表格。
图4a到4c显示了对应图3的输入电压Vin,检测电压和相应时间的驱动条件。
图5是关于能够表现本发明的特点的自举电容的表格。
图6a到6c显示了对应图5的输入电压Vin,监测电压Vts和相对应时间的驱动条件。
图7是能够表现本发明减少直通电流和给自举电容充电特点的表格。
图8是一个依据本发明目的能够减少直通电流和给自举电容充电的半桥驱动电路模型的原理框图。
图9是一个依据图8并和图3到图7中特点相符合的且能够说明本发明驱动电路模型的逻辑概念示意图。
图10是典型半桥驱动电路的原理图框图,该电路用在同步降压开关电压调节器合并电路系统中来调节电容感应瞬时开关信号。
图11是典型半桥驱动电路详细的原理图框图,该电路用于同步降压开关电压调节器结合本发明瞬时滤波电路的第一种具体化表现。
图12是典型半桥驱动电路详细的原理图框图,该电路用于同步降压开关电压调节器结合本发明瞬时滤波电路的第二种具体化表现。
具体实施方式
图1是依照现有技术的典型的半桥驱动电路的原理框图。如图1所示,电路10被用来驱动两个串联在电源轨Vs和接地之间的两个功率场效应管21和22。电路10通常是“半桥”或则“推拉式电路”结构。场效应管21和22被用来给耦合连接到输出终端26的负载24交替提供电流。负载24可能是一个在电机控制电路中的电机或则是一个开关稳压器电路中的电感。一般情况下,功率场效应管21和22通过两个独立的驱动器交替驱动(顶部栅极驱动1和底部栅极驱动2),并由两个独立的输出信号控制(顶部输出信号6和底部输入信号7)。驱动器1和2的终端1a和2a分别用来启动驱动器。驱动器1和2的耦合连接到逆变器8和9的输出端,终端1b和2b分别用来关闭驱动器。输入信号6和7通常是有条件地使用联锁逻辑的形式,提供联锁逻辑电路5是为了防止功率场效应管21和22同时被启动。为了进一步防止同时导通开关,利用顶部延时电路11和底部延时电路12增加一些延迟。一个额外的利用现有技术的典型驱动电路通过自举电容25驱动顶部功率场效应管21。耦合连接到节点26和顶侧驱动器电源终端1c之间的电容在电源终端1c处提供一个升压电压,该电压达到一定等级后驱动顶部场效应管21。偏置电源23通常连接到10到15伏特的电源上,该电源在终端1c处的电压大于电源偏移电压时将会通过二极管20和顶侧驱动电源中断分离。为了达到最佳性能,自举电容25不允许在占空比最大时放电(例如,当场效应管21在很长时间内保持开启)。因此,顶部功率场效应管21的“关闭”时间的最小值通过在顶部功率场效应管21关闭时的联锁逻辑电路5中的自举电容25充电来产生。一个可选的充电泵电路15有时被用来允许功率场效应管21在不需要最低限度的“关闭”时间时开启。图1中电路10的一个不足点是在一定条件下功率场效应管21和22会开启并且会同时工作。上述情况可能会发生,例如,如果信号被施加到栅极驱动器1或2不够充分延迟以让其他功率晶体管关闭。当两个功率晶体管同时工作时,一个在电源轨Vs和地面之间的低阻抗路径,这将会造成不良直通和交叉传导电流。
图1是依照现有技术的电路,直通通常是通过在两个功率晶体管的驱动器和驱动信号之间引进附加的固定延迟时间来避免的(例如,图1中的顶部延迟11和底部延迟12)。尽管该技术可以再给定功率晶体管时能够充分工作,较大的功率场效应管的改变意味着需要修改延迟时间以防止直通。此外,在不提供足够安全限度时改变电源轨电压Vs或温度也可能导致直通的发生。依照现有技术的电路10的另一个缺点是顶部场效应管21的驱动器需要特殊的考虑。N-沟道功率场效应管通常在栅终端21a和22a上电压高出源终端21b和22b上电压5到15伏特时打开。因为底部功率场效应管22(即“低端”型)的源极22b是一个低电位(即图1中的地),所以底部栅极驱动电路2的栅极22a能够更方便由高电源轨供应。与此相反的是,因为顶部功率MOSFET21(即“高端”型)的源极21b为输出电势,所以必须摆到高电源轨。这意味着功率场效应管21的栅极21a必须摆动在高电源轨之上5到15伏特。高电源轨上的栅极驱动在底部功率场效应管22开启时通过自举电容25充电动态产生,然后在顶部功率场效应管21开启时给顶部栅极驱动器1充电。然而,如果输入工作周期不允许顶部功率场效应管21定期关闭很长时间,自举电容25可能会放电,从而减少栅极驱动并增加顶部功率MOSFET21的耗散功率。这些通常通过引进一个在顶部栅极驱动器1上独立的电路,它可以定期终端顶部功率场效应管21的驱动器以使自举电容25充电。如果顶部功率场效应管21需要直流电源,那么电荷泵的使用是必要的。
图2是依照本发明原则的半桥驱动电路模型的原理框图。电路30利用一个单一逻辑输入31驱动功率场效应管21和22。逻辑电路32通过主电源32a供电的逻辑电路32通过三个反馈电压终端来监测场效应管21和22。顶部栅极反馈终端33、顶部源极反馈终端34和底部栅极反馈终端35。基于对反馈终端33到35电压的检测,逻辑电路32通过顶部栅极驱动终端36和底部栅极驱动终端37控制场效应管21和22的开启和关闭。可选的网络38和39将驱动重点36和37的驱动信号连接到场效应管21和22的栅极21a和22a。例如,可选网络38和39为了控制开启和关闭时间可以使用电阻元件。逻辑电路32包括顶侧驱动电源终端32b,该终端连接到高侧自举电容(CBOOT)25以便给顶部场效应管21的栅极21a提供一个增强型驱动。逻辑电路32的电压反馈终端33到35分别监测顶部场效应管1的栅极电压(Vtg)、顶部MOSFET21的源极电压(Vts)和底部场效应管22的栅极电压(Vbg)。根据本发明的一个特征,这些监测电压是用来防止顶部场效应管21和底部场效应管22同时工作(即防止“直通”)。当输入终端31是低,底部场效应管22的栅极22a的驱动在顶部场效应管21的栅源电压(Vtg-Vts)低于预设阈值电压【(Vtg-Vts)直通】时由逻辑电路32提供,这通常是在传导在顶部MOSFET上的电流无关紧要时的电压值(大约为顶部场效应管的固有阈值电压值)。因为底部场效应管22的驱动被抑制直到顶部场效应管21被完全关闭并在漏极和源极之间产生少量电流。逻辑电路32减少或防止由于底部场效应管22开启在在顶部MOSFET21关闭之前时的直通的发生。同样,当输入终端31为高,顶部场效应管21的栅极21a驱动(通过顶部栅极驱动终端36)在底部场效应管21栅源电压(Vbg)低于第二个预设的阈值电压【(Vbg)直通】由逻辑电路32提供,这通常是在传导在底部场效应管上的电流无关紧要时的电压值(大约为底部场效应管的固有阈值电压值)。由于顶部场效应管21驱动器被抑制直到底部场效应管22被完全关闭并在漏极和源极(接地)之间产生少量电流。逻辑电路32减少或防止由于顶部场效应管21开启在在底部场效应管22关闭之前时的直通的发生。由于之前关闭的场效应管的驱动器直到其他打开着的场效应管被完全关闭前没有被启动,逻辑电路32减少或阻止由于过早的打开关闭着的场效应管产生的直通现象,上述场效应管独立地耦合连接到被发明的驱动电路。
结合图3和图4a到4c能够说明本发明具有减少直通电流的特点。图4a到4c显示了输入电压Vin、监测电压(Vbg和Vtg-Vts)和与时间相关的驱动条件(Ib和It)。图3中每一个A到F的情况和图4a到4c对应于当输入电压Vin、监测电压Vbg和Vtg-Vts取不同值时,本发明的驱动电路的一个特定运行状态。针对这些电压,本发明的驱动电路能够减少直通的特点必须在Ib和It条件下才能体现,这和在半桥配置下的底部和顶部场效应管的驱动条件相一致。从状态A工作到状态F的过程相当于底部场效应管完全开启顶部场效应管完全关闭(状态A)到顶部MOSFET完全开启底部场效应管完全关闭(状态D),再回到底部场效应管再次启动(状态F)的过程。
状态A到状态F的发生过程如下。如图3和图4a到4c所示,对应的输入Vm为低,底部场效应管22开启(即Vbg为最高限度)并且顶部场效应管21关闭(即Vtg-Vts为最低限度)。在这种情况下,底部栅极驱动开启(即Ib大于零)并且顶部栅极驱动关闭(即It约等于零)。当输入电压Vin为高时,由状态A转换到状态B。一个根据本发明具有减少直通特点的驱动电路将会使底部栅极驱动产生反向电流(即Ib为【-】),以使底部场效应管栅极开始充电(即Vbg减少)并且同时保持顶部栅极驱动关闭直到监测反馈电压达到通过【(Vbg)直通】表示的预设阈值电压值。当Vbg达到【(Vbg)直通】时,将设定一个在底部场效应管上传导的微不足道的电流值并转换到C状态。在C状态时,顶部栅极驱动电源电流(即It是【+】)以使顶部场效应管开始产生电流(即Vtg-Vts开始增加)。因为这种状态直到底部MOSFET的Vbg低于【(Vbg)直通】时才会产生,同时阻止电流传导在顶部和底部MOSFET。到D状态的转变在顶部场效应管完全开启时发生(即Vtg-Vts在最大限度)并且底部场效应管完全关闭(即Vbg为最小限度)。从D状态到E状态的转变在输入为低时发生。在这时,顶部栅极驱动反向电流(即It为【-】)以使顶部场效应管开始停止传导电流(即Vtg-Vts开始减少)。与此同时,底部栅极驱动保持关闭(即Ib近似于0)直到Vtg-Vts达到通过【(Vtg-Vts)直通】表示的预设阈值电压值。当Vtg-Vts达到上述预设阈值电压值时,底部MOSFET设定一个在顶部场效应管传导的微不足道的电流值并转变到F状态。在状态F,底部栅极驱动电源电流(即Ib为【+】)使底部场效应管传导电流(即Vbg开始增加)。因为这种状态直到顶部场效应管的Vtg-Vts低于【(Vtg-Vts)直通】时产生,同时再次阻止电流传导在顶部和底部场效应管上,这与状态C相对应。转变回A状态以完成一个周期,这将在底部场效应管完全开启(即Vbg为最大限度)并且顶部场效应管完全关闭(即Vtg-Vts为最小限度)。图3中所涉及的本发明具有能够降低直通的特点并且本发明也能在需要自举电容开启顶部场效应管之前一段时间给自举电容25充电。本发明的一个特点是第一个监测在顶部场效应管从关闭状态到完全开启之后的输出电压(与顶部场效应管21电源电压Vts相对应),然后抑制顶部场效应管的栅极驱动直到输出电压Vts下跌到确保耦合连接到输出电压的自举电容有足够的电荷使顶部场效应管重新开启。根据本发明的自举充电的特点,顶部场效应管栅极驱动被抑制直到输出电压(即顶部场效应管21在图2中的终端34电源反馈电压Vts)降低到一个预设充电电压(Vts)rc,这只是设立的偏置电压23的一小部分。因为顶部场效应管21的驱动被抑制直到达到预设电压状态,自举电容能够完全充电以便它在需要的时候有足够电量开启顶部场效应管21。图5中的表以及图6a到6c能够说明本发明中自举电容充电的特点。类似于图3,图5中I到L的每一种情况在输入电压Vin和监测电压Vts为特殊的值时对应于本发明的驱动电路的一个特定的运行状态。与本发明能够减少直通的特点相反,自举电容充电的特点不需要监测功率场效应管21和22的栅源电压【Vtg-Vts】和【Vbg】。针对Vin和Vts,依照本发明自举电容充电的特点的驱动电路将会提供图5中表格所示的驱动条件,这与在板桥配置下的底部和顶部场效应管驱动电路的驱动条件相一致。
状态I到状态L的运行过程对应于一个从顶部场效应管完全开启和底部场效应管完全关闭的状态(状态I)开始的进程,在到输入Vin短暂的为低(状态J),当顶部场效应管在Vts低于(Vts)rc时再次开启然后进入状态L。如图5所示,在状态L之后,一个包含本发明自举电容充电的特点的驱动电路恢复到状态I。状态I到状态L的变化过程就是如此。如图5和图6a到6c所示,状态I相当于顶部场效应管完全开启和底部场效应管完个关闭。在这个过程中,Vts由于顶部MOSFET的开启处于最大限度。从状态I到状态J的变化发生在输入为低时。在这一点上,顶部栅极驱动反向电流(即It为【-】)以便顶部场效应管开始停止产生电流(即Vtg-Vts开始降低)。在输入为低持续一段时间后,底部栅极驱动电源电流(即Ib为【+】)以便使底部场效应管开始产生电流(即Vbg开始增加)。监测电压Vts开始从最大限度下降但依旧处于(Vts)rc之上,在预设充电电压水平。根据本发明,状态K在Vin升高发生在Vts低于(Vts)rc之前时产生,在预设充电电压水平。因此,Vin依旧为低这将导致底部场效应管将会继续开启(即Vbg增加)。状态L在监测电压Vts最终低于(Vts)rc时产生。在这点,输入为高被允许以使底部驱动场效应管有反向电流(即Ib为【-】)并且顶部场效应管驱动有电源电流(即It为【+】)。本发明的促进自举电容25充电的特点可以使他有充足电荷给栅极21a提供驱动进一步讲场效应管21开启,该场效应管独立于耦合连接到本发明驱动电路的功率场效应管。恢复到状态I以完成整个周期,这将发生在底部场效应管完全关闭并且顶部场效应管完全开启,此时Vts最大限度。图3和图5中表格能够说明本发明直通的减少和自举电容充电的特点。然而,本发明的驱动电路可以包含这个特点。图7中的表格说明了一个电路如何合并这些特点的操作。如图7所示,在Vin开始为低并且转换到高时,状态M到状态P与图3中的状态A到状态D相一致并通过抑制顶部场效应管的开启直到Vbg低于【(Vbg)直通】来阻止直通。图7中的状态Q,Vin为低并且Vts和(Vtg-Vts)都比(Vts)rc和【(Vtg-Vts)直通】高。在状态R,Vin为高在VΔ低于(Vts)rc时并且输入为高命令被忽略这如同图5中的K状态。在状态S,Vts依旧高于(Vts)rc,(Vtg-Vts)低于【(Vtg-Vts)直通】并且底部场效应管开始开启,这与图3中状态F相一致。当Vts继续降低,状态T发生在Vts低于依旧高于(Vts)rc并且Vbg高于【(Vbg)直通】(顶部场效应管保持关闭)。当Vbg低于【(Vbg)直通】时,状态0发生,上述步骤如此重复。图8显示一个依据本发明具有减少直通和给自举电容充电的特点的更加详细的原理图。驱动电路40包含用来监测场效应管21和22和通过终端TTD和BTD控制各自驱动器45和50的逻辑电路65。当希望开启场效应管21和22时,终端TTD和BTD为高。电路40进一步包含给顶部晶体管驱动器45提供增强型电压的电荷泵电路15,该驱动器用来驱动场效应管21。根据本发明,逻辑电路65的终端TBD、BBD和BSBD分别耦合连接到顶部偏置检测器电路55,底部偏置监测电路60和自举偏置监测电路70。这些逻辑信号分别通过终端TBD、BBD和BSBD提供逻辑电路65。这也被用于体现本发明减少直通和给自举电容充电的特点。上述这些都在图2到图7中被讨论。图9是一个与图3到图7中特点相对应的典型逻辑示意图,这被应用于图8中的半桥驱动电路。底部偏置检测电路55、底部偏置检测电路60和自举偏置监测电路70分别包含比较器56、61和71。逻辑电路65由逆变器和与门67、69和72以及触发电路68。
电路50如下运行。在输入终端41的输入信号极性为高时,这会使顶部功率场效应管21开启。在输入终端41的输入信号极性为低时,这会使底部功率场效应管22开启。如果输入已经为高并将变为低时,RS触发电路68通过复位终端68a复位,Q非输出端68c会使顶部栅极驱动器45开始关闭顶部功率场效应管21。当顶部功率场效应管21的栅极21a放电,顶部偏置检测电路的比较器56监测顶部功率场效应管21的栅源电压。当栅源电压下降到1.5伏特时,比较器56能够使Q非输出终端68c上的信号通过与门栅极72以使底部功率场效应管22开启。由于顶部功率场效应管21的栅源电压在底部功率MOSFET22开启之前已经降到低于MOSFET的阈值电压,所以场效应管21是完全关闭的,直通被减少或则阻止。一旦底部功率场效应管2导通,连接到负载24的输出终端26将会下跌到2.6伏特,这将导致自举偏置检测电路70的输出比较器71确保RS触发器68的输出终端41达到下一个高电平。然而,如果一个高信号输入在输出变低前被接收,这将会被忽视直至输出电压Vo下降到低于2.6伏特。如上面所说,本发明的特点确保自举电容21将会通过栅极充电一段时间并通过顶部驱动器45以满足电路的需求。一旦顶部功率场效应管21已经被开启,它将会通过电荷泵15被无限期的保持。假设输出为低时,输入终端41上的一个从低到高的信号跃迁类似于上述由高到低的信号跃迁。在这种情况下,RS触发器68被设置并且Q输出在终端68d,这将导致底部栅极驱动器50关闭底部功率场效应管22。当底部功率场效应管22的栅源电压下降到1.5伏特时,底部偏置检测电路60的底部比较器61使在终端68d上的Q信号通过与门69到栅极驱动器45使顶部功率场效应管21和电荷泵15开启。再次,通过确保底部功率场效应管22的栅源电压在顶部功率场效应管21开启之前已经下跌低于1.5伏特减少或阻止直通。尽管本发明已经在图2到图9中被讨论,图中的功率晶体管都是N沟道场效应管,但是本发明适用于其他类型的晶体管对。例如,一对P沟道场效应管或一对互补场效应管即,一个P沟道一个N沟道)或一对绝缘栅极晶体管或一对其他类型的双极晶体管。尽管图8和图9中是对图2到图7中所说明的能够减少直通和给自举电容充电的特点一个具体表现,但是还存在许多其他的具体方式。例如,虽然图9中的输入终端41和驱动器54、50的开启和关闭以“电压”形式表现,但这些信号也可以用“电流”信号表现。此外,虽然图9中的逆变器66、与门67和RS触发器68为单独组件,但是驱动电路能够包含一个实现相同功能的组件网络。例如,这三个特定的组成部分及其相关功能能够被一个单一的不可分割的以电流信号取代电压信号作为输入信号的晶体管网络取而代之。这也将会给驱动器45、50提供等同于电压信号的电流信号,该信号由图9中的RS触发器68的Q和Q非输出端和与门69、72提供。显然还有许多其他等同图9中的方案的修改方案。
很显然,该驱动电路在考虑图2-9可以用于各种应用程序,需要一对同步开关功率信号。这些应用包括:1)电感负载的脉冲调制,2)半桥和全桥电机控制电路。3)同步减缓的,递增的或极性反转开关式稳压器,4)三相无刷电机驱动电路,5)传感驱动器,6)蓄电池驱动逻辑电平场效应管电路。在一些应用中,在下述讨论的一些驱动条件下,半桥晶体管开关易受电容感应电压或瞬态电流影响。当驱动电路被用来作为特殊的应用时,这样固有的瞬态可能不得不考虑。
例如,在一个同步降低的开关电压调节器中(比如,一个“巴克”拓扑结构),半桥电路的输出端代表性的驱动一个电容感应器网络。该半桥电路包括一个P沟道场效应管(源级与输入电压相连,漏极连接到在电路输出端电感),和一个N沟道场效应管(源级接地,漏极与P沟道场效应管的漏极相连)。在这样一个应用中,在高输出电流情况下,电压瞬时的峰值当在输出电感上的电压从零到输入电压电平迅速上升可能会在N沟道场效应管的栅极被电容感应(例如,在电感上高的电压变化率)。高的电压变化率会发生在以下每个P沟道场效应管导通时。这样高的电压变化率的影响和产生的瞬时电压,会拉动N沟道场效应管的栅极电压变高。
产生瞬时电压其中的一个原因是由于在N沟道场效应管的体二极管的反向恢复。在下述每个P沟道场效应管导通时为了使电感电压上升,P沟道场效应管必须提供流进电感加上在N沟道体二极管上需要恢复存储的电荷的总和。一旦电荷恢复,过剩电流会流进P沟道场效应管导致电感电压“突然断了”,导致在N沟道场效应管的漏极出现电压变化速率过高。高电压变化速率会导致在漏栅级的电容产生一个瞬时电压,转而,给栅极耦合一个瞬时电压。
如果探测器电路测控N沟道场效应管来确定是否该场效应管截止或不能够探测和响应这样的瞬时电压,该击穿减少电路会导致当P沟道场效应管应当导通时却截止了。这种情况会中断整体驱动电路在应用中操作,在该电路中这样的瞬时量会出现并且往往表明N沟道场效应管在其截止时会导通。
鉴于上述示例,上述效应与在N沟道场效应管的栅极的电容感应瞬时电压有关联,这不会发生在P沟道场效应管上。这是因为在上述降压开关调节器中,在N沟道场效应管导通之前电感电压从VIN变成了零。然而,将在下面进一步讨论,在其他应用中,该瞬态量在P沟道场效应管产生的影响比在N沟道场效应管产生的影响大。
因此,按照本发明击穿减压电路的另一个方面,这里提供了一个电路和调节上述瞬态信号的固有生成的方法。这个电路和方法会在图10-12有涉及。
图10是典型半桥驱动电路的原理框图,该电路用在同步降压开关电压调节器合并电路中,来调制电容感应的瞬时开关信号。
电路100驱动P沟道场效应管121和N沟道场效应管122来控制信号VSWB。场效应管121和122连接到输出电路105(包括电感L1,检测电阻RSENSE,HE输出电容COUT),当有负载(图中没表示)时来给输出电容COUT上提供稳定电压VOUT。逻辑电路132是由主电源132a驱动的,该电路通过栅极驱动器136和137分别驱动场效应管121和122。逻辑电路132也通过电压反馈端133和135分别控制场效应管121和122。逻辑电路132操作类似于上述关于图2-9的逻辑电路,用来减少通过场效应管121和122的击穿电流。另外,电路100包括瞬态滤波器电路110,用来调节上述被电容感应的瞬态开关信号。电路100的工作方式如下。
当电感L1上的电压不是突然的从零变为输入电压VIN(例如,在图3和4中除了“C”所有的状态),瞬态滤波器电路110相当于短路(例如,在输入端110a的栅极信号是直接耦合到输出端110b的)。然而,在逻辑电路132首先将P沟道场效应管121导通之后(即,在图3和4状态“C”开始的时候),电路110减弱瞬态电压峰值发生在N沟道场效应管122的栅极122a处。本发明的特征是防止如此的电压峰值出现在逻辑电路132中。否则,如果电压超过了栅漏电压,电路132通常会发觉这个情况,结果,扰乱P沟道场效应管121通过产生控制信号本应变为导通却变为截止。电路110如此的电压峰值出现在逻辑电路132中,因此,执行“过滤”功能来阻止瞬时电压影响P沟道场效应管121导通。
很显然各类电路可以用来实现上述瞬态滤波器电路的功能。比如,图11使用在同步降压开关电压调节器结合本发明瞬态滤波器电路的原理框图。
电路150包括逻辑电路165,偏置检波器电路170和175,和驱动器155,来驱动P和N沟道场效应管121和122.场效应管121和122和图10一样连在输出电路130上。电路150还包括瞬态滤波器电路180,该滤波器电路包括N沟道场效应管181,反相器182和电阻183.瞬态滤波器电路180的工作方式如下。
当输入VSWB高时并且N沟道场效应管122导通时(即处于在图3和4的状态“A”),栅极166的输出端166a也是高的(保持P沟道场效应管是截止的)。反相器182的输入182a连接在输出端166a上,场效应管181任保持截止并且看起来像开放式电路,因此,N沟道场效应管122的栅极122a上的电压时通过电阻183直接耦合到N沟道场效应管偏置检波电路170的栅极170a上的.伴随着少量的电流在场效应管栅极170a和场效应管181泄露,电阻183上的电压将会变得无关紧要。因此,栅极偏置检波电路170将会直接检测N沟道场效应管122上的栅极电压。
当Vswb一开始是低电平,N沟道场效应管122将会截止(即,就像图3和4中的“B”状态),场效应管181将会保持截止直到NAND栅极166的输出端166a电压变低(P沟道场效应管导通)。在那个阶段(即,在图3和4中状态“C”开始阶段),P沟道场效应管121开始变为导通,在结点123上的电感L1电压将会从零变为输出电压VIN。正如上述,在高输出电流情况下,大的电压变化率在N沟道场效应管122的栅极122a上产生了大的电容感应的瞬时电压。在此期间,然而,场效应管181将会导通响应P沟道场效应管121导通。因此,在场效应管122栅极122a上感应的潜在瞬间电压会变弱,因为电阻183上的节点183a将会通过场效应管181接地。因此,这样瞬间电压的值将不会耦合到N沟道场效应管栅极偏置检波器电路170上,并且导通的场效应管121将不会被影响。这样允许P沟道场效应管121完全导通(即在图3和4的状态“C”和“D”保持没有被打断)。
当Vswb变高场效应管181将会再次截止(即,在图3和4状态“E”的开始阶段)。在N沟道场效应管122完全导通后(即在图3和4状态“F”之后)上述过程会重复。
如图11所示,本发明的瞬时滤波电路被连在N沟道场效应管的栅极和用于测控N沟道场效应管的栅极电压的偏置滤波器电路之间。在本发明的第二部分,该瞬时滤波器电路在需要时被连在N沟道偏置检波电路和接受偏置检波电路信号的逻辑电路之间。
图12是使用在同步降压开关电压调节器结合本发明瞬态滤波器电路的原理框图。
电路200包括逻辑电路165,偏置检波器电路170和175,和驱动P和N沟道场效应管121和122的驱动器155,这和图11上的电路150相似。然而,电路200还包括连在偏置检波器电路170和逻辑电路165之间瞬时滤波器电路210,代替了在图11中连在N场效应管的栅极122a和滤波器电路170之间的电路。逻辑电路165包括NAND栅极166,NOR栅极167和反相器169。瞬时滤波器电路210包括NAND栅极211和反相器212的工作方式如下。
当N沟道场效应管导通时(即VSWB是高电平时),NAND输出端166a的电压是高电平。这确保了从反相器212到NAND输出端211c的通路,这样该N沟道偏置检波器电路170正常运行(即,来自结点170a的信号为改变耦合在NAND栅极166的结点166b上)。然而,一旦NAND的输出端166a变为低电平(即VSWB是低电平,偏置滤波器输出端170a电压也是低电平),NAND的栅极211抑制从反相器212到NAND输出端211c的通路形成,这样一个栅极瞬时电压改变了偏置检波器电路170的状态,对NAND的输出端166a的电压没影响。因此,电路200可以阻碍瞬时电压影响电路运行。
因此,电路和方法已经被提供用来调节固有的瞬时电压,该电压在同步驱动电路的开关晶体管被电容感应,其中两个晶体管被异相驱动,在电流脉冲中从输入短板耦合到一个负载。
很显然在一些应用中,电容感应的瞬时信号在半桥配置的“顶部”晶体管比在底部晶体管更为重要,在图10-12的降压调节器中确有其事。比如,在半桥电机控制电路中,半桥驱动器连在电机线圈的尾部,电容感应的瞬时信号在顶部比在底部更为重要。
此外,很显然如果本发明的偏置检波器电路(即图11和12中的电路170和175)被用来分别测控场效应管121和122的其他参数,来决定场效应管是否截止或没有,而不是栅源电压,然后在一些运用中瞬态信号的其他形式需要解释。例如,如果滤波器电路用于测控场效应管121和122的漏源电压来决定场效应管截止或没有,然后在这样的电流中瞬时电流需要被容纳。在这种情况下,该电路在过滤掉这些瞬时电流可以被用。
虽然图10-12展现了本发明瞬时滤波电路作为逻辑电路132(图10)和165(图11和12)的独立部分,这不是必须的。例如,本发明的瞬时滤波电路可以并入逻辑电路,只要逻辑电路表现出滤波性来滤掉瞬态信号的影响。
此外,尽管本发明的驱动电路已经特定参照“半桥”或“推拉式电路”配置讨论过,这很显然驱动电路可以被用作开关配置的其他类型。特别的是,本发明的驱动电路可以用在应用的其他类型,需要一对晶体管被交替驱动,在电流脉冲中使功率从电源功率到零。
此外,很显然本发明的瞬时滤波电路可以包含在驱动电路中,驱动电路还包括本发明的自举电容的充电功能。
尽管本发明已通过具体的例子体现,但是上述例子只是为了说明本发明而不应限制本发明。应当指出,只要没有脱离本发明的实质并且符合权利要求中的定义,在上述例子上做适当修改仍属本发明的范畴。
Claims (6)
1.一种在半桥配置下的双功率场效应管的驱动电路,其特征是:在交替驱动第一和第二个晶体管的电路中,每一个晶体管有一个控制端来接收一个晶体管驱动信号,其中至少有一个晶体管能够耦合到适应于耦合一个电阻的输出端,该电路包括:
一个驱动输入用于接收一个驱动输入信号,该输入在第一个状态时,第一个晶体管导通,第二个晶体管截止,在第二个状态时,第一个晶体管截止,第二个晶体管导通;监测第一个晶体管去产生第一个信号的装置表明了第一个晶体管正处于运算状态,这相当于该晶体管是截止的;监测第二个晶体管去产生第二个信号的装置表明了第二个晶体管正处于运行状态,这相当于该晶体管是截止的;
这些装置耦合到第一和第二个晶体管的控制端来驱动晶体管相应驱动输入端信号,以及第一和第二个信号,因此第一个晶体管被阻碍导通直到驱动输入信号在第一个状态并且第二个信号也保持原样,第二个晶体管被阻碍导通直到驱动输入信号在第二个状态并且第一个信号也保持原样;来自第一个和第二个晶体管其中一个的装置用来防止电容感应瞬时信号影响另一个晶体管导通,即第一个和第二个晶体管其中一个的驱动装置被禁止直到另一个晶体管截止;
其中第一个和第二个晶体管是场效应管,每一个晶体管都有一个门端作为控制端,和一个相应的栅源电压;
其中瞬态信号是一个在上述第一个和第二个晶体管其中一个的门端感应出的瞬态电压信号;
其中预防装置被耦合在上述第一个和第二个晶体管其中一个的门端和其对应的测控装置之间;预防装置包括一个衰减器,该衰减器是将瞬时电压的电耦合从上述第一个和第二个晶体管其中一个的门端衰减到其对应的测控装置上;预防装置将上述第一个和第二个晶体管其中一个的门端连接到同一个晶体管的电源上,而另一个晶体管导通以至衰减瞬时电压信号;该预防装置包括一个晶体管,被上述耦合到第一个和第二个晶体管的控制端所控制;其中预防装置包括一个逻辑电路,该逻辑电路是防止一个生成的信号让上述第一个和第二个晶体管其中一个处于运算状态,这样由于耦合到驱动装置上,该晶体管会被认为是截止的,而另一个晶体管是导通的;
第一个晶体管测控装置测控第一个晶体管的栅源电压,当第一个栅源电压的大小比该晶体管的阈值电压小时会产生第一个信号;第二个晶体管测控装置测控第二个晶体管的栅源电压,当第二个栅源电压的大小比该晶体管的阈值电压小时会产生第二个信号;
其中第一个晶体管包括一个p沟道场效应晶体管,第二个晶体管包括一个n沟道场效应晶体管;
其中第一个和第二个晶体管的测控装置都是比较器。
2.根据权利要求1所述的在半桥配置下的双功率场效应管的驱动电路,其特征是:在交替驱动第一个和第二个晶体管的电路中,每一个晶体管都有一个控制端来接收一个晶体管驱动信号,至少其中有一个晶体管耦合到输出端的端口适应于耦合到一个负载上,该电路包括:
一个驱动输入用于接收一个驱动输入信号,该输入在第一个状态时,第一个晶体管导通,第二个晶体管截止,在第二个状态时,第一个晶体管截止,第二个晶体管导通;
第一个电路耦合到第一个晶体管上来测控第一个晶体管并产生第一个信号,这表明第一个晶体管处于运行状态,这可被人作为是截止的;第二个电路耦合到第二个晶体管上来测控第二个晶体管并产生第二个信号,这表明第二个晶体管处于运算状态,这可被人作为是截止的;第三个电路耦合到第一个和第二个晶体管的控制端上来驱动晶体管响应驱动输入信号,以及第一和第二个信号,因此第一个晶体管被阻碍导通直到驱动输入信号在第一个状态并且第二个信号也保持原样,第二个晶体管被阻碍导通直到驱动输入信号在第二个状态并且第一个信号也保持原样;来自第一个和第二个晶体管其中一个的第四个电路是用来防止电容感应瞬时信号影响另一个晶体管导通,即第一个和第二个晶体管其中一个的驱动装置被禁止直到另一个晶体管截止;其中第一个和第二个晶体管都是场效应晶体管,每个晶体管都有一个门端作为控制端,和一个对应的栅源电压;
其中瞬态信号是一个在上述第一个和第二个晶体管其中一个的门端感应出的瞬态电压信号;
其中第四个电路被耦合在上述第一个和第二个晶体管其中一个的门端和其对应的测控装置之间;第四个电路包括一个衰减器,该衰减器是将瞬时电压的电耦合从上述第一个和第二个晶体管其中一个的门端衰减到其对应的测控装置上;第四个电路将上述第一个和第二个晶体管其中一个的门端连接到同一个晶体管的电源上,而另一个晶体管导通以至衰减瞬时电压信号;第四个电路包括一个由上述第三个电路控制的晶体管;第四个电路被耦合在上述第一个和第二个晶体管中其中一个的测控电路和第三个电路之间;第四个电路包括一个逻辑电路,该逻辑电路是防止一个生成的信号让上述第一个和第二个晶体管其中一个处于运算状态,这样由于耦合到第三个电路上,该晶体管会被认为是截止的,而另一个晶体管是导通的。
3.根据权利要求1所述的在半桥配置下的双功率场效应管的驱动电路,其特征是:在交替驱动第一个和第二个晶体管的电路中,每一个晶体管都有一个控制端来接收一个晶体管驱动信号,至少其中有一个晶体管耦合到输出端的端口适应于耦合到一个负载上,该电路用于接收一个驱动输入信号,该输入在第一个状态时,第一个晶体管导通,第二个晶体管截止,在第二个状态时,第一个晶体管截止,第二个晶体管导通,该驱动电路包括:
产生第一个信号的装置使第一个晶体管处于运算状态就相当于处于截止状态;产生第二个信号的装置使第二个晶体管处于运行状态就相当于处于截止状态;
这些装置耦合到第一和第二个晶体管的控制端来驱动晶体管相应驱动输入端信号,以及第一和第二个信号,因此第一个晶体管被阻碍导通直到驱动输入信号在第一个状态并且第二个信号也保持原样,第二个晶体管被阻碍导通直到驱动输入信号在第二个状态并且第一个信号也保持原样;来自第一个和第二个晶体管其中一个的装置用来防止电容感应瞬时信号影响另一个晶体管导通,即第一个和第二个晶体管其中一个的驱动装置被禁止直到另一个晶体管截止;第一个和第二个晶体管都是场效应晶体管,每个晶体管都有一个门端作为控制端,和一个对应的栅源电压;
其中瞬态信号是一个在上述第一个和第二个晶体管其中一个的门端感应出的瞬态电压信号;预防装置被耦合在上述第一个和第二个晶体管其中一个的门端和其对应的测控装置之间;预防装置包括一个逻辑电路,该逻辑电路是防止一个生成的信号让上述第一个和第二个晶体管其中一个处于运算状态,这样由于耦合到驱动装置上,该晶体管会被认为是截止的,而另一个晶体管是导通的;预防装置包括一个衰减器,该衰减器是将瞬时电压的电耦合从上述第一个和第二个晶体管其中一个的门端衰减到其对应的测控装置上;预防装置将上述第一个和第二个晶体管其中一个的门端连接到同一个晶体管的电源上,而另一个晶体管导通以至衰减瞬时电压信号;该预防装置包括一个晶体管,被上述耦合到第一个和第二个晶体管的控制端所控制;
第一个晶体管测控装置测控第一个晶体管的栅源电压,当第一个栅源电压的大小比该晶体管的阈值电压小时会产生第一个信号;第二个晶体管测控装置测控第二个晶体管的栅源电压,当第二个栅源电压的大小比该晶体管的阈值电压小时会产生第二个信号;
其中第一个晶体管包括一个p沟道场效应晶体管,第二个晶体管包括一个n沟道场效应晶体管;
其中第一个和第二个晶体管的测控装置都是比较器。
4.根据权利要求1所述的在半桥配置下的双功率场效应管的驱动电路,其特征是:根据权利要求1所述的在半桥配置下的双功率场效应管的驱动电路,其特征是:在交替驱动第一个和第二个晶体管的电路中,每一个晶体管都有一个控制端来接收一个晶体管驱动信号,至少其中有一个晶体管耦合到输出端的端口适应于耦合到一个负载上,该电路用于接收一个驱动输入信号,该输入在第一个状态时,第一个晶体管导通,第二个晶体管截止,在第二个状态时,第一个晶体管截止,第二个晶体管导通,该驱动电路包括:
第一个电路耦合到第一个晶体管上来测控第一个晶体管并产生第一个信号,这表明第一个晶体管处于运行状态,这可被人作为是截止的;第二个电路耦合到第二个晶体管上来测控第二个晶体管并产生第二个信号,这表明第二个晶体管处于运行状态,这可被人作为是截止的;第三个电路耦合到第一个和第二个晶体管的控制端上来驱动晶体管响应驱动输入信号,以及第一和第二个信号,因此第一个晶体管被阻碍导通直到驱动输入信号在第一个状态并且第二个信号也保持原样,第二个晶体管被阻碍导通直到驱动输入信号在第二个状态并且第一个信号也保持原样;来自第一个和第二个晶体管其中一个的第四个电路是用来防止电容感应瞬时信号影响另一个晶体管导通,即第一个和第二个晶体管其中一个的驱动装置被禁止直到另一个晶体管截止;其中第一个和第二个晶体管都是场效应晶体管,每个晶体管都有一个门端作为控制端,和一个对应的栅源电压;
其中瞬态信号是一个在上述第一个和第二个晶体管其中一个的门端感应出的瞬态电压信号;
其中第四个电路被耦合在上述第一个和第二个晶体管其中一个的门端和其对应的测控装置之间;第四个电路包括一个衰减器,该衰减器是将瞬时电压的电耦合从上述第一个和第二个晶体管其中一个的门端衰减到其对应的测控电路上,来产生一个截止决定的信号;第四个电路将上述第一个和第二个晶体管其中一个的门端连接到同一个晶体管的电源上,而另一个晶体管导通以至衰减瞬时电压信号;第四个电路包括一个由上述第三个电路控制的晶体管;
其中预防装置被耦合在上述第一个和第二个晶体管中其中一个的测控电路和第三个电路之间;预防装置包括一个逻辑电路,该逻辑电路是防止一个生成的信号让上述第一个和第二个晶体管其中一个处于运算状态,这样由于耦合到第三个电路上,该晶体管会被认为是截止的,而另一个晶体管是导通的。
5.根据权利要求1所述的在半桥配置下的双功率场效应管的驱动电路,其特征是:在交替驱动第一个和第二个晶体管的电路中,每一个晶体管都有一个控制端来接收一个晶体管驱动信号,至少其中有一个晶体管耦合到输出端的端口适应于耦合到一个负载上,该电路用于接收一个驱动输入信号,该输入在第一个状态时,第一个晶体管导通,第二个晶体管截止,在第二个状态时,第一个晶体管截止,第二个晶体管导通,该方法包括以下几个步骤:
(a)当第一个晶体管处于运算状态即截止状态时检测响应的第一个信号;(b)当第二个晶体管处于运算状态即截止状态时检测响应的第二个信号;(c)阻碍第一个晶体管导通直到驱动输入信号在第一个状态并且第二个信号也保持原样,阻碍第二个晶体管导通直到驱动输入信号在第二个状态并且第一个信号也保持原样;(d)阻碍来自第一个和第二个晶体管其中一个的电容感应瞬时信号影响另一个晶体管导通,即第一个和第二个晶体管其中一个的驱动装置被禁止直到另一个晶体管截止;
其中第一个和第二个晶体管都是场效应晶体管,每个晶体管都有一个门端作为控制端,和一个对应的栅源电压;
其中瞬态信号是一个在上述第一个和第二个晶体管其中一个的门端感应出的瞬态电压信号;
其中步骤(d)包括将瞬时电压的电耦合从上述第一个和第二个晶体管其中一个的门端衰减到其对应的测控装置上的步骤;步骤(d)还包括耦合上述第一个和第二个其中一个的栅极到地然而上述另一个晶体管处于导通状态以致削弱瞬变电压信号的步骤;上述第一个和第二个晶体管其中一个的栅极通过使耦合在上述第一个和第二个晶体管中其中一个的栅极和地之间的晶体管变为导通并接地;步骤(d)包括防止一个生成的信号让上述第一个和第二个晶体管其中一个处于运算状态,这样由于耦合到第三个电路上,该晶体管会被认为是截止的,而另一个晶体管是导通的步骤。
6.根据权利要求1所述的在半桥配置下的双功率场效应管的驱动电路,其特征是:在交替驱动第一个和第二个晶体管的电路中,每一个晶体管都有一个控制端来接收一个晶体管驱动信号,其中至少有一个晶体管耦合到输出端的端口适应于耦合到一个负载上,该电路包括:
一个驱动输入用于接收一个驱动输入信号,该输入在第一个状态时,第一个晶体管导通,第二个晶体管截止,在第二个状态时,第一个晶体管截止,第二个晶体管导通;
第一个电路测控第一个晶体管来产生一个“截止”信号表明该晶体管处于运算状态即截止状态;第二个电路耦合到第一个和第二个晶体管的控制端来驱动晶体管响应驱动输入信号和“截止”信号,这样第二个晶体管被阻止处于导通状态直到驱动信号处于第二个状态二“截止”信号保持原样;
来自第一个和第二个晶体管其中一个的第三个电路是用来防止电容感应瞬时信号影响另一个晶体管导通,即第一个和第二个晶体管其中一个的驱动装置被禁止直到另一个晶体管截止;
其中第一个和第二个晶体管耦合在两个电源端,每一个晶体管有一个端耦合到另一个电源端,第二个端通常耦合到一个输出端的端口适应于耦合到一个负载上;
其中第三个电路耦合在第一个晶体管和第一个电路之间;
其中第三个电路耦合在第二个晶体管和第二个电路之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013102011839A CN103368362A (zh) | 2013-05-27 | 2013-05-27 | 在半桥配置下的双功率场效应管的驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013102011839A CN103368362A (zh) | 2013-05-27 | 2013-05-27 | 在半桥配置下的双功率场效应管的驱动电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103368362A true CN103368362A (zh) | 2013-10-23 |
Family
ID=49369089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013102011839A Pending CN103368362A (zh) | 2013-05-27 | 2013-05-27 | 在半桥配置下的双功率场效应管的驱动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103368362A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9525411B2 (en) | 2014-11-13 | 2016-12-20 | Analog Devices, Inc. | Power supply circuits for gate drivers |
CN107112988A (zh) * | 2014-11-07 | 2017-08-29 | 贝能思科技有限公司 | 带有低成本的预防交叉传导电路的开关驱动器 |
CN108646632A (zh) * | 2018-06-25 | 2018-10-12 | 湖北三江航天红峰控制有限公司 | 一种舵伺服系统驱动控制电路及控制方法 |
CN112417804A (zh) * | 2020-11-11 | 2021-02-26 | 天津大学 | 一种GaN HEMT缩放模型电路拓扑结构 |
EP3893381A1 (en) * | 2020-04-12 | 2021-10-13 | LSC Ecosystem Corporation | Method of dynamically controlling minimum duty cycle and related half-bridge bootstrap circuit |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050184714A1 (en) * | 2004-02-19 | 2005-08-25 | Iulia Rusu | Half bridge adaptive dead time circuit and method |
US20080074816A1 (en) * | 2006-09-25 | 2008-03-27 | Mitsubishi Electric Corporation | Semiconductor device alleviating or preventing surge voltage |
US7362598B2 (en) * | 2004-12-17 | 2008-04-22 | Artesyn Technologies, Inc. | Synchronous rectifier gate drive shutdown circuit |
CN101997420A (zh) * | 2010-11-11 | 2011-03-30 | 江苏大学 | 一种不对称半桥磁耦合驱动电路 |
US20110187280A1 (en) * | 2010-01-29 | 2011-08-04 | Averd Labs Co., Ltd. | Primary drive synchronous high-speed switching rectifying circuit for llc half-bridge power converter for driving led |
CN102543770A (zh) * | 2012-01-18 | 2012-07-04 | 浙江阳光照明电器集团股份有限公司 | 一种紧凑型荧光灯专用半桥驱动集成电路的封装方法 |
CN103107683A (zh) * | 2011-11-09 | 2013-05-15 | 上海施能电器设备厂 | 一种功率管的半桥驱动电路 |
-
2013
- 2013-05-27 CN CN2013102011839A patent/CN103368362A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050184714A1 (en) * | 2004-02-19 | 2005-08-25 | Iulia Rusu | Half bridge adaptive dead time circuit and method |
US7362598B2 (en) * | 2004-12-17 | 2008-04-22 | Artesyn Technologies, Inc. | Synchronous rectifier gate drive shutdown circuit |
US20080074816A1 (en) * | 2006-09-25 | 2008-03-27 | Mitsubishi Electric Corporation | Semiconductor device alleviating or preventing surge voltage |
US20110187280A1 (en) * | 2010-01-29 | 2011-08-04 | Averd Labs Co., Ltd. | Primary drive synchronous high-speed switching rectifying circuit for llc half-bridge power converter for driving led |
CN101997420A (zh) * | 2010-11-11 | 2011-03-30 | 江苏大学 | 一种不对称半桥磁耦合驱动电路 |
CN103107683A (zh) * | 2011-11-09 | 2013-05-15 | 上海施能电器设备厂 | 一种功率管的半桥驱动电路 |
CN102543770A (zh) * | 2012-01-18 | 2012-07-04 | 浙江阳光照明电器集团股份有限公司 | 一种紧凑型荧光灯专用半桥驱动集成电路的封装方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107112988A (zh) * | 2014-11-07 | 2017-08-29 | 贝能思科技有限公司 | 带有低成本的预防交叉传导电路的开关驱动器 |
CN107112988B (zh) * | 2014-11-07 | 2018-05-04 | 贝能思科技有限公司 | 带有预防交叉导通电路的开关驱动器 |
US9525411B2 (en) | 2014-11-13 | 2016-12-20 | Analog Devices, Inc. | Power supply circuits for gate drivers |
CN108646632A (zh) * | 2018-06-25 | 2018-10-12 | 湖北三江航天红峰控制有限公司 | 一种舵伺服系统驱动控制电路及控制方法 |
EP3893381A1 (en) * | 2020-04-12 | 2021-10-13 | LSC Ecosystem Corporation | Method of dynamically controlling minimum duty cycle and related half-bridge bootstrap circuit |
CN112417804A (zh) * | 2020-11-11 | 2021-02-26 | 天津大学 | 一种GaN HEMT缩放模型电路拓扑结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102948060B (zh) | 用于利用电流信号的前沿消隐设备控制电流路径的开关的集成电路 | |
CN104883063B (zh) | 开关电源装置 | |
US9906140B2 (en) | Power supply circuit and power supply method for switching power supply | |
CN100369370C (zh) | 用于控制功率转换器中的同步整流器的电路和方法 | |
CN103368362A (zh) | 在半桥配置下的双功率场效应管的驱动电路 | |
US8064231B2 (en) | Short circuit protection circuit for a pulse width modulation (PWM) unit | |
JP6310400B2 (ja) | プログラマブルゲートコントローラシステムおよび方法 | |
CN103248323B (zh) | 浮置栅极驱动器电路及其改善抗噪声能力的电路与方法 | |
EP1231705A2 (en) | A power converter including circuits for improved operational control of synchronous rectifiers therein | |
CN103944392A (zh) | 用于在同步回扫转换器中使用的次级控制器 | |
JP2006500890A (ja) | コンバータ回路およびその制御方法 | |
CN101002152A (zh) | 使用双向正常导通设备的具有涌入电流保护的自驱动同步整流升压变换器 | |
CN103944367A (zh) | 一种退饱和检测电路、包含其的电路及其操作方法 | |
CN105164598A (zh) | 具有多个晶体管的电压调节器 | |
CN110521097B (zh) | 零死区时间控制电路 | |
CN110165872A (zh) | 一种开关控制电路及其控制方法 | |
US20220094262A1 (en) | Bootstrap pre-charge circuit in totem-pole power factor correction converter | |
CN102957383B (zh) | D类放大器和控制方法 | |
CN101771336B (zh) | 以在观测窗中监测工作电流来控制谐振开关系统 | |
CN102055341A (zh) | 一种开关电源的控制电路及开关电源 | |
CN102624211B (zh) | 直流-直流变换器的预偏置开机电路及控制方法 | |
CN106329916B (zh) | 开关管的驱动方法及电路及电源系统 | |
CN103887973A (zh) | 控制倒灌电流产生功率管电压应力的方法及系统 | |
CN105939104B (zh) | 一种通过调整脉冲降低电磁干扰并增加峰值功率的电路 | |
CN110417265A (zh) | 一种开关电源的Vcc驱动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131023 |