CN102957383B

CN102957383B - D类放大器和控制方法

Info

Publication number: CN102957383B
Application number: CN201210303461.7A
Authority: CN
Inventors: 马克·伯克豪特; 本诺·克拉本伯格
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2011-08-25
Filing date: 2012-08-23
Publication date: 2016-01-27
Anticipated expiration: 2032-08-23
Also published as: EP2562930B1; CN102957383A; US9160290B2; US20130049718A1; EP2562930A1

Abstract

公开了用于驱动位于两个电桥之间限定的第一输出节点和第二输出节点之间的负载的D类功率放大器及其控制方法。控制器适于当在一个输出电桥中检测到过电流状态时导出放大器保持信号，并防止另一个输出电桥在两个主输出状态之间的切换。

Description

D类放大器和控制方法

技术领域

本发明涉及D类放大器，并且涉及防止D类放大器中的偶然的大电流切换。

背景技术

D类放大器通常用作消费、汽车和移动应用中的扬声器驱动器。

D类放大器是开关模式放大器，表示通常采用某种形式的脉宽调制(PWM)在电源干线之间切换输出节点。由于功率晶体管在大多数时间内全接通或全断开，这导致作为D类放大器的定义特征的高效率。开关式操作的不具有吸引力的副作用是电源干线和接地干线中的大电流瞬态的发生。与电源线和接地线中的寄生电感相结合，这些电流瞬态导致D类输出级的电源和接地端处的明显的电压偏移。

在图1(a)中示出了典型的D类半桥输出级的简化示意图。它包括连接在电源线V_SUP和输出节点之间的非常大的PMOS晶体管(M_H)和连接在接地线V_GND和输出节点之间的非常大的NMOS功率晶体管(M_L)。应当注意，仅具有NMOS晶体管的结构也是可行的。

通过将功率晶体管栅极电压(V_GH和V_GL)与阈值进行比较，两个逻辑信号“gatehigh”和“gatelow”指示对应的功率晶体管是导通(信号＝1)或断开(信号为0)。控制逻辑模块10采用输入信号“in”以及“gatehigh”和“gatelow”信号控制功率晶体管M_H，M_L的栅极驱动器12。“gatehigh”和“gatelow”信号或类似的信号在D类输出级中通常可用来实现先开后合机制(break-before-makemechanism)。

图1(a)还示出了至控制逻辑10的输入信号“enable”。这是被下拉以实现放大器的关断的信号。

在多种应用中，使用所谓的桥接式负载(Bridge-Tied-Load，BTL)配置，包括如图1(b)中所示的两个互补半桥。一个半桥A具有高压侧和低压侧晶体管M_HA，M_LA，另一个半桥B具有高压侧和低压侧晶体管M_HB、M_LB。每个半桥具有用于导出“gatehigh”和“gatelow”逻辑信号的比较器以及控制逻辑模块，但为了简化图1(b)，这些未被示出。

在BTL配置中，输出负载(例如，如图所示的扬声器)连接在两个半桥的输出节点V_OUTA和V_OUTB之间。扬声器可以被建模为电阻器和电感器(如，8Ω/68μH，4Ω/33μH)的串联连接。

通常，BTL功率级中的半桥共用相同的电源和接地管脚，并且因此共享片上接地和电源网与外部接地和电源之间的相同的寄生电感。这些寄生电感是接合线和PCB迹线的产物。

考虑到在功率晶体管M_HB和M_LA导通和大电流沿图2(a)中指示的方向流过负载时发生的情况。在这种情况中，该电流通过负载中的电感得以维持并快速地增加，但在所关注的时间量程内可以认为是恒定的。

接下来，低压侧功率晶体管M_LA打开并且随后高压侧功率晶体管M_HA闭合，在节点V_OUTA处形成上升沿。因此，该电流现在被强制在如图2(b)中所示的回路中流动，并且流过寄生电感L_SUP和L_GND的电流降为零。这种突然的电流降低引起内部电源节点V_SUPi上的正电压偏移和内部节点V_GNDi上的负电压偏移。这些电压偏移的大小取决于寄生电感的值和电流的变化速率。

接下来，高压侧功率晶体管M_HB打开并且随后低压侧功率晶体管M_LB闭合，在节点V_OUTB处形成下降沿。因此，该电流如图2(c)中所示被强制从接地流向电源，并再次流过L_SUP和L_GND，但现在沿着与图2(a)的情况相反的方向。

寄生电感L_SUP和L_GND中的这种突然的电流增加再次引起内部电源节点V_SUPi上的正电压偏移和内部节点V_GNDi上的负电压偏移。

在图3(a)中，示出了输出节点V_OUTA和V_OUTB以及内部电源和接地网V_SUPi和V_GNDi上的模拟电压瞬态。对于寄生电感L_SUP和L_GND，已经使用1nH的值，并且外部电源电压为5V。图3示出了用于非重合边沿(图3(a))和用于重合边沿(图3(b))的电压瞬态。

在图3(a)的示例中，在V_OUTA的上升沿和V_OUTB的下降沿之间存在20ns的延迟。正如可以看到的那样，两个转变在内部电源和接地网V_SUPi和V_GNDi上引起明显的电压偏移。在该情况中，在低压侧NMOS功率晶体管M_LA的节点之间出现的最大漏极-源极电压为9.2V，比电源电压高4.2V。

在图3(b)中，示出了在输出转变重合、即节点V_OUTA的上升沿和节点V_OUTB的下降沿在严格相同的时刻出现的情况中的电压瞬态。正如可以看到的那样，内部电源和接地网V_SUPi和V_GNDi上的电压偏移现在更大。在低压侧NMOS功率晶体管M_LA的节点之间的最大漏极-源极电压现在为12.2V，比之前的情况高3V。当输出转变重合并具有相反的方向时，由独立的输出转变引起的电压偏移加在一起。

功率晶体管经受大的电压过冲导致稳健性危险。特别地，NMOS晶体管是易受攻击的，因为它们通常表现为在漏极-源极电压超过临界值时触发的破坏性双极模式。

在移动应用中，三重(ternary)或BD调制是广泛优选的，因为它允许无滤波器应用。如果不施加信号，则输出信号V_OUTA和V_OUTB以50％的占空比同步地切换。在这种情况中，扬声器上的差分信号且因此输出信号为零。如果施加信号，则V_OUTA和V_OUTB的占空比沿相反的方向变化，例如，如果V_OUTA的占空比增加，则V_OUTB的占空比降低，反之亦然。这导致如示出BD调制的图4所示的在负载上的三种水平的差分信号。

因此，采用BD调制，较早描述的、其中相反的输出转变重合的临界条件看起来被避免了。然而，存在两种例外情况。将称为过电流重合的第一种例外情况在通过一个功率晶体管的电流与极限电流相相交时出现。通常，输出级配备有防止短路情况中的损坏的过电流保护装置。如果过电流保护装置被触发，则对应的功率晶体管立即被切断，以防止电流进一步增加。如果这种时间与相对的半桥的输出转变重合，则这精确地产生较早描述的临界条件。

将被称为关断重合的第二种例外情况在放大器被切断时出现。在这种情况中，所有的功率晶体管被同时地切换，并且如果此时输出电流大，则这也精确地产生较早描述的临界条件。这两种机制在实际中已经被观测到是D类放大器中的稳健性问题的原因。

发明内容

根据本发明，提供了一种用于驱动第一输出节点和第二输出节点之间的负载的D类功率放大器，包括：

第一输出半桥，包括在电源干线之间串联的高压侧第一晶体管和低压侧第二晶体管，其中第一输出节点位于第一晶体管和第二晶体管之间；

第二输出半桥，包括在电源干线之间串联的高压侧第三晶体管和低压侧第四晶体管，其中第二输出节点位于第三晶体管和第四晶体管之间；

第一输出半桥的第一控制器，用于产生用于第一输出半桥中的高压侧晶体管和低压侧晶体管的栅极驱动信号；和

第二输出半桥的第二控制器，用于产生用于第二输出半桥中的高压侧晶体管和低压侧晶体管的栅极驱动信号，

其中所述控制器适于：

当在一个输出半桥中检测到过电流状态时导出放大器保持信号，并基于保持信号防止另一个输出半桥的切换。

本发明提供了一种装置，其中防止半桥(在全电桥D类放大器中)在精确相同的时刻切换大电流。为此，半桥需要彼此通信。

本发明提供了简单的控制方法，例如可以被实现为简单的异步逻辑电路，以防止重合的大电流切换的出现，特别是在桥接式负载(BTL)D类输出级中。以这种方式，避免了在电源干线和接地干线处的感应电压偏移累加达到可能破坏性的幅度。

每个控制器可以包括用于产生放大器保持信号的异步逻辑电路。这提供了简单的实施方案。

对于每个输出半桥，异步逻辑电路可以包括第一锁存器和第二锁存器，第一锁存器用于当在低压侧晶体管中检测到过电流且放大器的输出状态处于其中该半桥将其输出节点下拉的第一状态时产生第一输出，第二锁存器用于当在高压侧晶体管中检测到过电流且该半桥的输出状态处于其中该半桥将其输出节点上拉的第二状态时产生第二输出，其中输出半桥保持信号包括第一输出和第二输出的逻辑或。

锁存器使得过电流检测信号能够为短脉冲。

控制器可以进一步适于：

采用放大器保持信号在所述另一个输出半桥离开第一和第二输出状态的切换还未开始时防止该切换；以及

在离开所述状态的所述切换已经开始但晶体管的切断还未完成时使所述另一个输出半桥返回第一或第二输出状态。

以这种方法，可以抑制输出状态之间的转变，或者甚至在所述转变仅部分地完成时反转。

控制器可以进一步适于响应于用于关断放大器的信号，仅在一个半桥输出为高且另一个半桥输出为低时相对于另一个输出半桥延迟一个输出半桥的关断。

这避免了一个半桥输出为高且另一个半桥输出为低时的关断重合。因此可以在半桥的输出不相等时避免同时关断，从而可以在它们正同相切换时同步关断。

仅在半桥输出具有预定值时延迟用于每个输出半桥的关断信号，所述预定值对于两个输出半桥来说是相同的。这意味着在半桥之间不需要通信，即所述延迟是基于相同的输出半桥的输出简单地实现的。

异步逻辑电路可以用来实现所述延迟。

本发明的放大器可以用作DC-DC升压转换器的输出级。

逻辑电路随后可以用来基于放大器输出半桥的状态产生升压级保持信号，使得在放大器的切换正在发生时防止升压级的切换。

本发明还提供了控制驱动第一输出节点和第二输出节点之间的负载的D类功率放大器的方法，该放大器包括：

第一输出半桥，包括在电源干线之间串联的高压侧第一晶体管和低压侧第二晶体管，其中第一输出节点位于第一晶体管和第二晶体管之间；和

第二输出半桥，包括在电源干线之间串联的高压侧第三晶体管和低压侧第四晶体管，其中第二输出节点位于第三晶体管和第四晶体管之间，

其中该方法包括：

对于每个输出半桥，控制该输出半桥，以限定其中该输出半桥将输出节点下拉至低压侧电源干线的第一输出状态和其中输出半桥将输出节点上拉至高压侧电源干线的第二输出状态；

当在一个输出半桥中检测到过电流状态时导出放大器保持信号，并且采用保持信号防止另一个输出半桥在第一和第二输出状态之间的切换。

附图说明

现在将参照附图详细地描述本发明的示例，在附图中：

图1示出两种已知的D类放大器设计；

图2示出图1(b)的放大器设计的切换期间的电流路径；

图3示出图1(b)的放大器设计的切换期间出现的电压的两个示例；

图4示出用于图1(b)的放大器设计的输出信号；

图5示出由控制逻辑模块实现的用于图1(a)的放大器设计的控制的状态图；

图6示出如何产生用在本发明的放大器设计中的保持信号；

图7示出用于本发明的放大器设计的控制的状态图；

图8示出如何实现用于本发明的放大器设计的控制的延迟；

图9示出本发明的用作DC-DC转换器的输出级的放大器设计；以及

图10示出如何产生用于控制DC-DC转换器的保持信号。

具体实施方式

本发明提供用于驱动位于两个半桥之间限定的第一输出节点和第二输出节点之间的负载的D类功率放大器。对于每个半桥，控制器适于当在输出半桥中检测到过电流状态时导出放大器保持信号，并且该保持信号用来防止另一个输出半桥在两个主输出状态之间的切换。

本发明基于下述认识，即为了避免过电流重合，半桥需要意识到另一个半桥是否处于转变的中间或开始转变。为此目的，可以产生标记每个转变的开始和结束的信号。该信号可以被容易地产生，因为转变期间的事件顺序是固定的。例如，在下降转变期间，发生下述事件顺序：

1.开始给高压侧晶体管的栅极放电

2.等待高压侧栅极电压与阈值电压相相交(可选的)

3.开始给低压侧晶体管的栅极充电

4.等待低压侧栅极电压达到最终值。

在上升沿期间，在高压侧晶体管和低压侧晶体管互换的情况下伴随相同的顺序。该顺序由如图5中所示的控制逻辑模块中的(已知)异步状态机执行，该异步状态机具有输入信号“in”、“gatelow”和“gatehigh”。在状态S₀期间输出低，在状态S₂期间输出高，并且在每种情况中等待下一个转变。

假设半桥的输出低，并且状态机处于状态S₀，则输入信号“in”的上升沿标记输出转变的开始。状态机跳至状态S₁，状态S₁开始低压侧栅极的放电和高压侧栅极的充电。

当高压侧栅极达到其最终值时，信号“gatehigh”变高。这标记转变的结束，并且状态机跳至状态S₂。对于下降沿，转变在输入信号“in”的下降沿之后状态机跳至状态S₃时开始。该转变在信号“gatelow”变高(即，低压侧晶体管已经接通)时结束，并且状态机跳至S₀，完成该循环。

本发明旨在防止过电流重合，并且这是通过触发过电流保护模式实现的。为此，引入两个逻辑信号“oc_high”和“oc_low”，分别标记高压侧功率晶体管或低压侧功率晶体管中的过电流的出现。“oc_high”和“oc_low”或类似信号在D类输出级中通常是可用的，如在Berkhout，M.在IEEEJournalofSolid-StateCircuits(vol.40，no.11，pp.2237-2245，2005)中的“IntegratedOvercurrentProtectionSystemforClass-DAudioPowerAmplifiers”中更详细地说明的那样。

过电流保护用来确保功率晶体管在它们的安全工作区(SOA)中工作。对于D类放大器，SOA可以被定义为电流极限。通过将低欧姆电阻器串联放置在电源线和功率晶体管之间并测量电压降，可以测量通过功率晶体管的电流。为了改善精度和能够实现整个电路积分，可以通过将每个功率晶体管的漏极-源极电压与已知流过参考电流的参考晶体管进行比较确定该电流。上文提及的文章“IntegratedOvercurrentProtectionSystemforClass-DAudioPowerAmplifiers”还提出了其中过电流逻辑另外用来在控制信号应用至控制逻辑之前处理控制信号的方法。

将在本发明的放大器中使用的过电流检测信号可以为任何类型的，包括基本电压降测量方法以及如在“IntegratedOvercurrentProtectionSystemforClass-DAudioPowerAmplifiers”中说明的更复杂的方法。

在实现过电流保护的已知方式中，当在一个输出半桥中检测到过电流时，用于该输出半桥的控制逻辑状态机的输入信号“in”被切换，以切断合适的功率晶体管和防止损坏。以这种方式，该输出半桥被切换以防止损坏。

用于保护输出半桥的相同方法用在本发明的放大器和方法中。然而，此外，在输出半桥之间存在通信，使得响应于过电流检测的一个输出半桥的切换可以在与另一个输出半桥的正常切换不同的定时瞬间发生。采用优先权方案，也可以避免响应于过电流检测的同时切换。

本发明利用将称为“hold”的逻辑信号，在一个半桥中出现过电流时变高。这用来通过防止另一个半桥切换而避免切换重合。所需要的“hold”信号可以容易地从可用信号中导出，例如，采用例如如6中所示的逻辑电路。

该电路包括两个置位复位锁存器和OR门。至每个锁存器的Set输入为逻辑与信号，该逻辑与信号要求状态机处于正确的状态并且过电流信号存在于被接通用于该状态的晶体管中，即一个锁存器由处于低输出状态S₀的状态机触发(至Set输入)并且接收到“oc_low”信号，另一个锁存器由处于高输出状态S₂的状态机触发并且接收到“oc_high”信号。如果接收到这些过电流信号中的任一个，则由OR逻辑产生保持信号。

这些锁存器是需要的，因为对应的功率晶体管一被切断，即在转变期间，“oc_low”或“oc_high”标记就变低，以便仅在下一个输出状态提供Reset。

来自半桥的保持信号被传递至另一个半桥以防止它切换。为此，如图7中所示，图5的状态机被修改。

其中电路正在工作的状态的控制是通过控制逻辑模块进行的，该控制逻辑模块产生用于控制功率晶体管栅极所需要的定时信号。

仅在保持信号为低时才允许离开状态S₀或状态S₂的转变。

此外，如果保持信号为高，则在晶体管栅极信号还未完成其改变的情况下存在从中间状态S₃和S₁回到先前的状态S₂和S₀的转变。例如，在作为从高(S₂)至低(S₀)的过渡的状态S₃中，如果高压侧晶体管在接收到保持信号仍然导通(gatehigh＝1)，则逻辑返回状态S₂。如果“gatehigh”信号已经变低，则允许转变至低状态S₀。

因此，在改进的状态机中，从状态S₀至S₁和从S₂至S₃的转变在保持信号为高时被阻止。而且，如果状态机处于状态S₁，即在输出转变已经开始之后，只要“gatelow”信号为高，即只要低压侧栅极还未完全放电，则它就可以还原至状态S₀。这类似于如上所述从状态S3和“gatehigh”信号的反转。

改进的状态机和保持信号产生在两个半桥中实现，使得来自半桥A的保持信号接入半桥B的状态机，反之亦然。

存在在两个半桥中同时检测到过电流的极小的可能性。在该情况中，两个保持信号将同时变高，产生其中两个半桥防止另一个半桥切换的死锁。这通过授予一个半桥相对于另一个半桥的优先权而得以解决。这种机制的效果已经在图3中示出，其中图3(b)示出其中重合边沿与过电流一起出现的情况，图3(a)示出采用上述(20ns延迟)解决方案实现的相同情况。

上述解决方案不解决关断重合问题。这是因为在该情况中，通常不存在任何过电流。一个解决方案将是相对于一个半桥简单地延迟另一个半桥的关断，使得最终转变可以从不重合。然而，对于扬声器应用，这具有在扬声器中产生音频关断砰砰声的潜在缺点。如果不施加信号，则两个半桥以50％的占空比同时切换，并且输出信号为零。在该情况中，实际上期望同时关断两个半桥。

一种非常简单的解决方案是仅在瞬时输出为高时延迟半桥的关断。如果瞬时输出为低，则不施加延迟。以这种方式，两个半桥在它们正同相切换时同时关断。只有在半桥的输出不相等时，延迟一个半桥的关断。延迟可以相当小，例如，为20ns的量级。

该方法不需要半桥之间的任何通信。它在输出都为高时在两个半桥中执行延迟，在输出都为低时在两个半桥中不执行延迟。当然，替换的是，可以仅在瞬时输出为低时执行延迟。

图8示出了非常简单的逻辑电路，仅在输出为高时向使能信号的下降沿施加延迟。所获得的信号(“enable_out”)可以包括施加至如图1(a)中所示的控制逻辑模块的“enable”信号，并且下降沿对应于关断命令。当“enable”信号为低时，两个功率晶体管都被切断，留下输出节点处于高阻抗状态。当“enable”信号为高时，输出节点根据输入信号“in”的值正常切换。

如图8所示，使能信号“enable_in”在采用AND逻辑与带有输出信号“out”合并之前由延迟元件延迟。

采用OR逻辑将AND结果与“enable_in”信号合并。结果是，如果“out”为高，则“enable_out”信号延长该延迟的量(因为存在信号和它本身的延迟形式的OR合并)。

图8的电路插入至控制逻辑模块的“enable”输入和用于每个半桥的控制逻辑模块之间。因此，图8的enable_out信号作为“enable”信号，施加至如图1(a)中所示的控制逻辑模块。

该方法可以与DC-DC转换器结合。

当前，与DC-DC升压转换器结合的D类放大器变得普遍，以增加输出功率。在这种装置中，实际上存在如图9中所示的共用公共电源干线的三个切换半桥。

输出级精确地如图1(b)中所示。

DC-DC升压转换器的该示例包括大NMOS和PMOS功率晶体管M_LC和M_HC、外部电感器L_BST和外部电容器C_BST。它将电源电压V_SUP升高至较大的值V_BST。为此，功率晶体管M_LC和M_HC在输出V_BST和接地之间上下切换输入节点V_IN。

通过电感L_BST的电流在V_IN的转变期间可以被认为是恒定的并在接地和V_BST之间切换。类似于D类功率级，这引起电流的大且快速的变化，这又在电流回路中的寄生电感上产生的电压偏移。典型地，DC-DC升压器输出电压V_BST和D类电源电压在片外连接至升压器电容器C_BST。

根据应用的精确几何形状，这可以转换成寄生电感器的不同网络，图9的网络仅仅是一个示例。

在移动应用中用于L_BST和C_BST的典型值分别为1μH和10μF。为了采用这些分量值传输几瓦输出功率，DC-DC升压转换器需要非常快地切换，例如，为2MHz，比D类放大器快5～6倍。此外，当升压器激活时，电流当然高或者首先使用升压器是无意义的。再一次，有意义的是避免功率级的重合切换以防止电压偏移增加。

在该情况中，最好为了放大器转变延迟DC-DC升压器的转变，因为对升高电压V_BST的要求通常没有对音频输出V_OUTA-V_OUTB的要求迫切。如果DC-DC升压转换器的转变由于D类放大器的重合转变而延迟，这可以被建模为(随机)时间干扰。可能希望DC-DC升压转换器的控制回路能够处理时间干扰。用于过电流重合的相同技术可以应用在这里。

图10中示出的电路产生指示D类放大器的一个或两个半桥正在转变的信号hold_bst。信号“hold_bst”随后被接入DC-DC升压转换器的类似于图7中示出的状态机的控制状态机。

“hold_bst”信号由放大器半桥产生，并且仅阻止(或实际上延迟)升压转换器半桥的切换。升压转换器半桥对放大器半桥的切换没有影响。结果是升压转换器仅在放大器未切换时切换。用于所有三个半桥的控制逻辑是相同的并且由图7中的状态图描述。

如图10所示，“hold_bst”信号基于放大器半桥的电流状态。对于每个半桥，在输入中间状态S₁或S₃时产生输出信号。在进入状态S₂或S₀时输出状态复位。因此，保持信号在放大器在输出状态S₀和S₂之间切换时施加至DC-DC升压转换器。

本发明可以被实现可以采用标准CMOS或任何其它类型逻辑实现的逻辑功能。

本发明可以用在D类音频放大器、DC-DC转换器及二者的组合中。

本领域的技术人员在实现该要求保护的发明时，通过研究附图、公开内容和所附的权利要求，可以理解和实现所公开的实施例的其它变型。在权利要求中，词语“包括”不排除其它元件或步骤，并且不定冠词“一个”不排除多个。单个的处理器或单元可以满足权利要求中所述的几个项目的功能。重要的是，在彼此不同的从属权利要求中所述的某些措施不表示不能有利地使用这些措施的组合。权利要求中的任何参考标记不应理解为限制范围。

Claims

1.一种用于驱动第一输出节点和第二输出节点之间的负载的D类功率放大器，包括：

第一输出半桥，包括在电源干线之间串联的高压侧第一晶体管和低压侧第二晶体管(M_HA，M_LA)，其中第一输出节点(V_OUTA)位于第一晶体管和第二晶体管之间；

第二输出半桥，包括在电源干线之间串联的高压侧第三晶体管和低压侧第四晶体管(M_HB，M_LB)，其中第二输出节点(V_OUTB)位于第三晶体管和第四晶体管之间；

其中所述控制器适于：

当在一个输出半桥中检测到过电流状态时导出放大器保持信号(hold)，并基于保持信号防止另一个输出半桥的切换；

其中每个控制器包括用于产生放大器保持信号的异步逻辑电路，

其中对于每个输出半桥，异步逻辑电路包括第一锁存器和第二锁存器，第一锁存器用于当在低压侧晶体管中检测到过电流且放大器的输出状态处于其中该半桥将其输出节点下拉的第一状态(S₀)时产生第一输出，第二锁存器用于当在高压侧晶体管中检测到过电流且该半桥的输出状态处于其中该半桥将其输出节点上拉的第二状态(S₂)时产生第二输出，其中输出半桥保持信号(hold)包括第一输出和第二输出的逻辑或。

2.根据权利要求1所述的放大器，其中控制器进一步适于：

采用放大器保持信号(hold)在所述另一个输出半桥离开第一和第二输出状态(S₀，S₂)的切换还未开始时防止该切换；以及

在离开所述状态的所述切换已经开始但晶体管的切断还未完成时使所述另一个输出半桥返回第一或第二输出状态(S₀，S₂)。

3.根据权利要求1或2所述的放大器，其中控制器进一步适于响应于用于关断放大器的信号(enable)，仅在一个半桥输出为高且另一个半桥输出为低时相对于另一个输出半桥延迟一个输出半桥的关断。

4.根据权利要求3所述的放大器，其中每个控制器包括用于仅在半桥输出具有预定值时延迟用于相应的输出半桥的关断信号的异步逻辑电路，并且其中所述预定值对于两个输出半桥来说是相同的。

5.一种DC-DC升压转换器，包括DC-DC升压级(M_HC，M_LC)和前述权利要求中任一项所述的放大器。

6.根据权利要求5所述的升压转换器，包括逻辑电路，该逻辑电路用于基于放大器输出半桥的状态产生升压级保持信号，使得在放大器的切换正在发生时防止升压级的切换。

7.一种控制驱动第一输出节点和第二输出节点之间的负载的D类功率放大器的方法，该放大器包括：

第一输出半桥，包括在电源干线之间串联的高压侧第一晶体管和低压侧第二晶体管(M_HA，M_LA)，其中第一输出节点(V_OUTA)位于第一晶体管和第二晶体管之间；和

第二输出半桥，包括在电源干线之间串联的高压侧第三晶体管和低压侧第四晶体管(M_HB，M_LB)，其中第二输出节点(V_OUTB)位于第三晶体管和第四晶体管之间，

其中该方法包括：

对于每个输出半桥，控制该输出半桥，以限定其中该输出半桥将输出节点下拉至低压侧电源干线的第一输出状态(S₀)和其中输出半桥将输出节点上拉至高压侧电源干线的第二输出状态(S₂)；

当在一个输出半桥中检测到过电流状态时导出放大器保持信号(hold)，并且采用保持信号防止另一个输出半桥在第一和第二输出状态(S₀，S₂)之间的切换；

还包括：

对于每个输出半桥，当在低压侧晶体管中检测到过电流且放大器的输出状态是其中该半桥将其输出节点下拉的状态时从锁存器产生第一输出，并且当在高压侧晶体管中检测到过电流且放大器的输出状态是其中该半桥将其输出节点上拉的状态时从锁存器产生第二输出，

其中该方法包括将输出半桥保持信号(hold)产生为第一和第二输出的逻辑或。

8.根据权利要求7所述的方法，包括：

9.根据权利要求7或8所述的方法，包括：

响应于用于关断放大器的信号，仅在一个半桥输出为高且另一个半桥输出为低时相对于另一个输出半桥延迟一个输出半桥的关断。

10.根据权利要求9所述的方法，包括：

仅在输出半桥输出具有预定值时延迟用于相应的输出半桥的关断信号，并且其中所述预定值对于两个输出半桥来说是相同的。

11.根据权利要求7或8所述的方法，其中该方法用于控制DC-DC升压转换器的输出处的放大器，该方法还包括：

基于放大器输出半桥的状态产生升压级保持信号，以及

在放大器的切换正在发生时采用升压级保持信号防止升压级的切换。