CN103367335A - 具有电源退藕功能的芯片保护环 - Google Patents

具有电源退藕功能的芯片保护环 Download PDF

Info

Publication number
CN103367335A
CN103367335A CN2013103300535A CN201310330053A CN103367335A CN 103367335 A CN103367335 A CN 103367335A CN 2013103300535 A CN2013103300535 A CN 2013103300535A CN 201310330053 A CN201310330053 A CN 201310330053A CN 103367335 A CN103367335 A CN 103367335A
Authority
CN
China
Prior art keywords
ring
ground
chip
power
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013103300535A
Other languages
English (en)
Inventor
车文毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KUNRUI ELECTRONIC SCIENCE-TECHNOLOGY Co Ltd SHANGHAI
Shanghai Quanray Electronics Co Ltd
Original Assignee
KUNRUI ELECTRONIC SCIENCE-TECHNOLOGY Co Ltd SHANGHAI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KUNRUI ELECTRONIC SCIENCE-TECHNOLOGY Co Ltd SHANGHAI filed Critical KUNRUI ELECTRONIC SCIENCE-TECHNOLOGY Co Ltd SHANGHAI
Priority to CN2013103300535A priority Critical patent/CN103367335A/zh
Publication of CN103367335A publication Critical patent/CN103367335A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

一种具有电源退藕功能的芯片保护环，包括有源区环和3层以上的金属环的叠层结构，有源区环与芯片的地焊盘相连，金属环之间有通孔，最底层的金属环或最上层的金属环是金属单环，该金属单环与芯片的地焊盘相连接，其它每层金属环均是由相互隔离的内侧的电源环和外侧的地环组成的金属双环。本发明通过电源环和地环错层交叠的双环结构，产生电源到地之间的容性寄生，在不额外占用芯片面积的情况下，形成退藕电容，减少了现有技术中，用以在芯片内部制造退藕电容所需的面积开销。

Description

具有电源退藕功能的芯片保护环
技术领域
本发明涉及专用集成电路版图设计领域，特别涉及具有电源退藕功能的芯片保护环。
背景技术
芯片保护环，指的是集成电路芯片上，用于包围整个芯片的环状结构，其作用是保护芯片在晶圆减薄划片的加工过程中免受静电和应力等物理损伤。一般来说，芯片的保护环使用金属、通孔和有源区共同组成，其具体的实现规则在芯片版图设计时定义。
图1和图2是现有的设计技术中，芯片保护环实现方法的示意图。其中，图1为俯视图。参考图1，现有技术中的芯片保护环101整体呈矩形，其四个转角处为135°的倒角。在由芯片保护环101包围形成的矩形区域，是芯片除保护环以外其余部分的版图实现。芯片除保护环以外的其余部分，至少包括芯片的地焊盘103、电源焊盘104、芯片地与保护环101之间的金属连线105，以及芯片电源与地之间的退藕电容Cd1106。
对现有技术中芯片保护环101的右侧边102作截面，可得如图2所示的叠层结构图。参考图2，芯片保护环101包括了有源区201、第一层金属202、第二层金属203、第三层金属204、……和第N（N是一个大于3的整数）层金属205，以及上述各层之间的通孔，它们是有源区201到第一层金属202之间的通孔206、第一二层金属之间的通孔207、第二三层金属之间的通孔208……第N-1和N层金属之间的通孔209。
在现有技术中，芯片保护环101中的任意一层金属均只有一个单环，且各层金属和有源区之间均通过通孔相连接，一起连到芯片的地电位。由此导致的一个弊端是，芯片保护环101只能起到物理上保护芯片的作用，而不能作为具有其它电学功能的元器件在芯片的实际工作中使用。
发明内容
为克服上述现有技术中的不足，本发明所要解决的问题是提供一种具有电源退藕功能的芯片保护环，使其在起到物理保护作用的同时，还可以作为芯片电源与地之间的退藕电容使用，成为芯片工作时，具有实际电学意义的元器件。由于退藕电容是几乎所有集成电路芯片都会使用到的元器件，将芯片保护环用作退藕电容或退藕电容的一部分，可以节省芯片内部原本用以实现退藕电容所需的面积开销。通过面积上的精简，达到降低芯片成本的目的。
为实现上述目标，本发明的技术解决方案如下：
一种具有电源退藕功能的芯片保护环，包括有源区环和3层以上的金属环的叠层结构，有源区环与芯片的地焊盘相连，金属环之间有通孔，其特征在于，最底层金属单环或最上层的金属环是金属单环，该金属单环与芯片的地焊盘相连接，其它每层金属环均是由相互隔离的内侧的电源环和外侧的地环组成的金属双环。
所述具有电源退藕功能的芯片保护环，其叠层结构包括了金属环、通孔和有源区环。其中，有源区环连接到地电位，为单环结构的地环，金属环包括了单环和双环两种不同的结构，根据其连接到电位的不同，可以区分为电源环和地环。
所述金属环，其特点是，至少包括三层金属。其中，最底层和最上层金属环中，至少有一层是地环单环。其余层次的金属环，均为电源环和地环组成的双环。
所述由电源环和地环组成的双环，其特点是，该层金属环包括了两个同心金属环，其中一个连接到芯片电源，为电源环，另一个连接到芯片地，为地环。
所述由电源环和地环组成的双环结构，其特点是，不同层次间电源环和地环之间，通过环宽度的不同形成相邻层次间电源环与地环的错层交叠结构。
所述相邻层次间，电源环与地环错层交叠结构，其特点是，在相邻层次的金属之间，电源环和电源环的宽度不同，地环和地环的宽度不同。
可选的，奇数层的电源环和电源环宽度相同，地环和地环宽度相同；偶数层的电源环和电源环宽度相同，地环和地环宽度相同。
可选的，相邻两层的电源环和地环宽度相同。
在相邻层次的电源环之间，借助通孔形成电连接；在相邻层次的地环之间，借助通孔形成电连接。
与现有技术相比，本发明的有益效果可以是：
本发明通过电源环与地环错层交叠的双环结构，产生电源到地的容性寄生，从而在不额外占用芯片面积的情况下，形成退藕电容，减少了现有技术中，用以在芯片内部制造退藕电容所需的面积开销。
附图说明
图1是现有技术芯片保护环以及芯片除保护环以外其余部分的俯视图。
图2是现有技术芯片保护环单侧横截面的叠层结构示意图。
图3是本发明一个较佳实施例的芯片保护环以及芯片除保护环以外其余部分的俯视图。
图4是本发明一个较佳实施例的单侧横截面的叠层结构示意图。
图5是本发明一个较佳实施例中，电源和地之间寄生电容的形成示意图。
具体实施方式
下面结合附图和实施例对本发明的具体实施方式做进一步的详细说明，但不应以此限制本发明的保护范围。
一种具有电源退藕功能的芯片保护环，包括有源区环和3层以上的金属环的叠层结构，有源区环与芯片的地焊盘相连，金属环之间有通孔，其特征在于最底层金属单环或最上层的金属环是金属单环，该金属单环与芯片的地焊盘相连接，其它每层金属环均是由相互隔离的内侧的电源环和外侧的地环组成的金属双环。所述的金属双环的电源环和地环的宽度不同。所述的金属双环，在相邻层次的金属环之间，电源环和电源环的宽度不同，地环和地环的宽度不同。所述的金属双环，奇数层的电源环和电源环宽度相同，地环和地环宽度相同；偶数层的电源环和电源环宽度相同，地环和地环宽度相同。所述的相邻层次的电源环和地环的宽度相同。
图3是本发明一个较佳实施例的芯片保护环以及芯片除保护环以外其余部分的俯视，如图所示，具有电源退藕功能的芯片保护环301整体呈矩形，其四个转角处为135°的倒角。由芯片保护环301包围形成的矩形区域，是芯片除保护环301以外的其余部分。芯片除保护环以外的其余部分至少包括芯片的地焊盘103、电源焊盘104、芯片地与保护环301之间的金属连线303、芯片电源与保护环303之间的金属连线304，以及芯片电源与地之间的退藕电容Cd2305。
对所述具有电源退藕功能的芯片保护环301的右侧边302作截面，得如图4所示的叠层图。如图可见，芯片保护环301包括了有源区401、五层金属和五层通孔。其中，有源区401是单环且连接到芯片地；第一层金属402为单环且连接到芯片地；第二层到第五层金属均为电源环和地环组成的双环，具体来说，第二层金属是由位于外侧的第二层地环403和位于内侧的第二层电源环407组成的双环，第三层金属是由位于外侧的第三层地环404和位于内侧的第三层电源环408组成的双环，第四层金属是由位于外侧的第四层地环405和位于内侧的第四层电源环409组成的双环，第五层金属是由位于外侧的第五层地环406和位于内侧的第五层源环410组成的双环，V11通孔411连接有源区地环401和第一层金属402，V12通孔412连接第一层金属402和第二层地环403，V13通孔413连接第二层地环403和第三层地环404，V14通孔414连接第三层地环404和第四层地环405，V15通孔415连接第四层地环405和第五层地环406。V23通孔416连接第二层电源环407和第三层电源环408，V24通孔417连接第三层电源环408和第四层电源环409，V25通孔418连接第四层电源环409和第五层电源环410。
在第二到第五层双环结构的金属环中，各层金属的电源环和地环之间通过环宽的不同形成错层交叠。具体来说，在第二层金属的双环结构中，第二层地环403为窄环，第二层电源环407为宽环，在第三层金属的双环结构中，第三层地环404为宽环，第三层电源环408为窄环，在第四层金属的双环结构中，第四层地环405为窄环，第四层电源环409为宽环，在第五层金属的双环结构中，第五层地环406为宽环，第五层电源环410为窄环。各层次间相比，第二层地环403和第四层地环405的宽度相同，第三层地环404和第五层地环406的宽度相同，第二层电源环407和第四层电源环409的宽度相同，第三层电源环408和第五层电源环410的宽度相同。
由错层交叠的双环结构可以产生电源和地之间的寄生电容。基于图4的截面叠层图，可得寄生电容的分布图如图5所示。
相邻层次的电源环和地环之间形成的叠层结构产生寄生电容。其中，第二层电源环407同第一层金属402之间产生寄生Cp1电容501，第三层地环404同第二层电源环407之间产生寄生Cp2电容502，第四层电源环409同第三层地环404之间产生寄生Cp3电容503，第五层地环406同第四层电源环409之间产生寄生Cp4电容504。
相同层次的电源环和地环之间也产生寄生电容。其中，第二层地环403同第二层电源环407之间产生寄生Cp5电容505，第三层地环404同第三层电源环408之间产生寄生Cp6电容506，第四层地环405同第四层电源环409之间产生寄生Cp7电容507，第五层地环406同第五层电源环410之间产生寄生Cp8电容508。
在本实施例中，使用电源环与地环错层交叠的双环结构带来的寄生电容之和Csum=（Cp1+Cp2+Cp3+Cp4+Cp5+Cp6+Cp7+Cp8）。相比现有技术中，芯片内部电源与地之间的Cd1退藕电容106，所述实施例只要在芯片其余部分实现值为（Cd1-Csum）的Cd2退藕电容305，即可实现与现有技术中相同程度的电源退藕能力，节省了制造容值为Csum的电容所需的芯片面积。
以上所述仅为本发明的一个较佳实施例，不应用以限定本发明的实施范围。任何本领域中具有通常知识者，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种变更和补充。因此，本发明的保护范围应当以权利要求书所界定的范围为准。

Claims (5)

1.一种具有电源退藕功能的芯片保护环，包括有源区环和3层以上的金属环的叠层结构，有源区环与芯片的地焊盘相连，金属环之间有通孔，其特征在于最底层的金属环或最上层的金属环是金属单环，该金属单环与芯片的地焊盘相连接，其它每层金属环均是由相互隔离的内侧的电源环和外侧的地环组成的金属双环。
2.根据权利要求1所述具有电源退藕功能的芯片保护环，其特征在于所述的金属双环的电源环和地环的宽度不同。
3.根据权利要求2所述具有电源退藕功能的芯片保护环，其特征在于所述的金属双环，在相邻层次的金属环之间，电源环和电源环的宽度不同，地环和地环的宽度不同。
4.根据权利要求3所述具有电源退藕功能的芯片保护环，其特征在于所述的金属双环，奇数层的电源环和电源环宽度相同，地环和地环宽度相同；偶数层的电源环和电源环宽度相同，地环和地环宽度相同。
5.根据权利要求2所述具有电源退藕功能的芯片保护环，其特征在于所述的相邻层次的电源环和地环的宽度相同。
CN2013103300535A 2013-07-31 2013-07-31 具有电源退藕功能的芯片保护环 Pending CN103367335A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013103300535A CN103367335A (zh) 2013-07-31 2013-07-31 具有电源退藕功能的芯片保护环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013103300535A CN103367335A (zh) 2013-07-31 2013-07-31 具有电源退藕功能的芯片保护环

Publications (1)

Publication Number Publication Date
CN103367335A true CN103367335A (zh) 2013-10-23

Family

ID=49368360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013103300535A Pending CN103367335A (zh) 2013-07-31 2013-07-31 具有电源退藕功能的芯片保护环

Country Status (1)

Country Link
CN (1) CN103367335A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531577A (zh) * 2013-10-30 2014-01-22 西安华芯半导体有限公司 一种集成电路的金属布线结构
CN104794253A (zh) * 2014-01-17 2015-07-22 京微雅格（北京）科技有限公司 实现芯片内部模拟模块无干扰供电的布图方法及其装置
TWI828378B (zh) * 2022-10-19 2024-01-01 財團法人工業技術研究院 電源設計架構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672911A (en) * 1996-05-30 1997-09-30 Lsi Logic Corporation Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package
CN101286483A (zh) * 2007-04-10 2008-10-15 台湾积体电路制造股份有限公司 半导体芯片及集成电路结构
US20130119449A1 (en) * 2011-11-15 2013-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with seal ring with embedded decoupling capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672911A (en) * 1996-05-30 1997-09-30 Lsi Logic Corporation Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package
CN101286483A (zh) * 2007-04-10 2008-10-15 台湾积体电路制造股份有限公司 半导体芯片及集成电路结构
US20130119449A1 (en) * 2011-11-15 2013-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with seal ring with embedded decoupling capacitor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531577A (zh) * 2013-10-30 2014-01-22 西安华芯半导体有限公司 一种集成电路的金属布线结构
CN104794253A (zh) * 2014-01-17 2015-07-22 京微雅格（北京）科技有限公司 实现芯片内部模拟模块无干扰供电的布图方法及其装置
CN104794253B (zh) * 2014-01-17 2018-01-05 京微雅格（北京）科技有限公司 实现芯片内部模拟模块无干扰供电的布图方法及其装置
TWI828378B (zh) * 2022-10-19 2024-01-01 財團法人工業技術研究院 電源設計架構

Similar Documents

Publication Publication Date Title
JP5728503B2 (ja) ３次元でパッケージされた集積回路に対するダイ間結合の間の静電放電ダメージへの感受性の低減
US8759947B2 (en) Back-side MOM/MIM devices
TW200620616A (en) Metal I/O ring structure providing on-chip decoupling capacitance
JP2001148325A (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路
TW200705636A (en) Dummy structures extending from seal ring into active circuit area of integrated circuit chip
CN103367335A (zh) 具有电源退藕功能的芯片保护环
WO2007057472A3 (en) Method and structure for charge dissipation in integrated circuits
US20120099228A1 (en) Esd protection for rf circuits
US20210118872A1 (en) Vertical noise reduction in 3d stacked semiconductor devices
US20150149976A1 (en) Layout of an integrated circuit
CN102197456B (zh) 具有对角馈线的改善的金属上金属电容器
KR101472628B1 (ko) 커패시터 내장형 기판
CN104952853A (zh) 一种新型的图案化接地屏蔽结构
EP2681766B1 (en) Distributed building blocks of r-c clamping circuitry in semiconductor die core area
WO2012054711A3 (en) Power/ground layout for chips
CN112838162A (zh) 一种圆形片上高压隔离电容
CN103151341B (zh) 系统级封装结构
KR20160101446A (ko) 실링 영역 및 디커플링 커패시터 영역을 포함하는 반도체 소자
CN203491255U (zh) 一种降噪及静电释放保护电路
Mei et al. Analysis and optimization of coupling noise in TSV array
JP5259054B2 (ja) 容量セル、および容量
US8520403B2 (en) Multi-layer semiconductor element package structure with surge protection function
CN101841970A (zh) 印刷电路板及具有该印刷电路板的电子装置
US8288814B2 (en) Via definition for semiconductor die
CN104201170A (zh) 一种立体包裹式金属-氧化层-金属电容

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131023