CN103367155B - Nmos晶体管及mos晶体管的形成方法 - Google Patents

Nmos晶体管及mos晶体管的形成方法 Download PDF

Info

Publication number
CN103367155B
CN103367155B CN201210093395.5A CN201210093395A CN103367155B CN 103367155 B CN103367155 B CN 103367155B CN 201210093395 A CN201210093395 A CN 201210093395A CN 103367155 B CN103367155 B CN 103367155B
Authority
CN
China
Prior art keywords
silicon nitride
nmos pass
tension stress
nitride layer
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210093395.5A
Other languages
English (en)
Other versions
CN103367155A (zh
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210093395.5A priority Critical patent/CN103367155B/zh
Publication of CN103367155A publication Critical patent/CN103367155A/zh
Application granted granted Critical
Publication of CN103367155B publication Critical patent/CN103367155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种NMOS晶体管及MOS晶体管的形成方法，其中所述NMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有NMOS晶体管；在所述半导体衬底上形成拉应力的氮化硅层，所述拉应力的氮化硅层覆盖所述NMOS晶体管的栅极侧壁和顶部表面；在拉应力的氮化硅层上形成保护层，所述保护层露出NMOS晶体管栅极的顶部表面的拉应力的氮化硅层；对所述NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层进行等离子体处理，提高NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层的杨氏模量；去除保护层。本发明实施例提高了拉应力层中的应力。

Description

NMOS晶体管及MOS晶体管的形成方法
技术领域
本发明涉及半导体制作领域，特别涉及一种NMOS晶体管及MOS晶体管的形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展，因此，互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor，CMOS)晶体管的栅极变得越来越细且长度变得比以往更短。为了获得较好的电学性能，通常需要通过控制载流子迁移率来提高半导体器件性能。该技术的一个关键要素是控制晶体管沟道中的应力。比如适当控制应力，提高了载流子(n-沟道晶体管中的电子，p-沟道晶体管中的空穴)迁移率，就能提高驱动电流。因而应力可以极大地提高晶体管的性能。
而现有技术中常用的引入应力的方法主要是在沟道长度方向引入应力，如双应力衬垫(DSL，DualStressLiner)技术、应力记忆技术(SMT，StressMemorizationTechnology)等。
图1～图2为现有采用应力记忆技术形成晶体管的剖面结构示意图。
参考图1，提供半导体衬底100，所述半导体衬底100上形成有晶体管10的栅极101，栅极101两侧的半导体衬底100内形成有晶体管10的源/漏区(图中未示出)，所述栅极101两侧还具有侧墙(图中未示出)。
参考图2，在所述半导体衬底100表面形成应力层102，所述应力层覆盖栅极101的表面和侧壁。
当所述晶体管10为NMOS晶体管时，所述应力层102为拉应力的氮化硅；当所述晶体管10为PMOS晶体管时，所述应力层102为压应力的氮化硅。
在形成应力层102后，对所述半导体衬底100进行退火，使应力层102中的应力转移到晶体管10的沟道区。
更多关于应力技术的应用请参考专利号为US7569443的美国专利。
现有的晶体管的形成方法中应力层102施加在沟道区的应力有限。
发明内容
本发明解决的问题是提供了一种NMOS晶体管及MOS晶体管的形成方法，提高了拉应力的氮化硅层施加在NMOS晶体管沟道区的应力。
为解决上述问题，本发明实施例提供了一种NMOS晶体管的形成方法，包括步骤：
提供半导体衬底，所述半导体衬底上形成有NMOS晶体管；
在所述半导体衬底上形成拉应力的氮化硅层，所述拉应力的氮化硅层覆盖所述NMOS晶体管的栅极侧壁和顶部表面；
在拉应力的氮化硅层上形成保护层，所述保护层露出NMOS晶体管栅极的顶部表面的拉应力的氮化硅层；
对所述NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层进行等离子体处理，提高NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层的杨氏模量；
去除保护层。
可选的，所述等离子处理采用的气体为Ar和H2。
可选的，所述Ar的流量为2000～5000sccm，H2的流量为2000～6000sccm。
可选的，所述等离子体处理的高频功率为50～200watt，低频功率为10～100watt，反应压力为1～20torr。
可选的，去除保护层和第二区域的拉应力的氮化硅层步骤之后，还包括：对所述半导体衬底进行退火。
可选的，所述退火包括第一退火和第二退火，先进行第一退火，后进行第二退火。
可选的，所述第一退火为尖峰退火，退火温度为800～1200摄氏度，退火时间为0.5～5秒。
可选的，所述第二退火为激光退火，退火温度为1000～1400摄氏度，退火时间为0.1～2毫秒。
可选的，退火后，所述拉应力的氮化硅的应力为500～1700Mpa。
可选的，等离子体处理前，所述拉应力的氮化硅的应力为0～1200Mpa。
可选的，所述拉应力的氮化硅层的厚度为150～160埃。
可选的，所述保护层的材料为二氧化硅。
可选的，所述保护层的形成方法为：形成覆盖所述拉应力的氮化硅层的保护材料层；化学机械研磨或回刻蚀所述保护材料层，露出NMOS晶体管和PMOS晶体管的栅极的顶部表面的拉应力的氮化硅层，形成保护层。
可选的，在所述半导体衬底上形成拉应力的氮化硅层步骤之前，还包括：形成覆盖所述NMOS晶体管和PMOS晶体管和半导体衬底表面的缓冲层。
可选的，所述缓冲层的材料为二氧化硅或氮氧化硅。
本发明实施例还提供了一种MOS晶体管的形成方法，包括步骤：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域形成有NMOS晶体管，所述第二区域形成有PMOS晶体管；
在所述半导体衬底上形成拉应力的氮化硅层，所述拉应力的氮化硅层覆盖所述NMOS晶体管和PMOS晶体管的栅极的侧壁和顶部表面；
在拉应力的氮化硅层上形成保护层，所述保护层露出NMOS晶体管和PMOS晶体管的栅极的顶部表面的拉应力的氮化硅层；
对所述NMOS晶体管和PMOS晶体管的栅极的顶部表面的拉应力的氮化硅层进行等离子体处理，提高NMOS晶体管和PMOS晶体管的栅极的顶部表面的拉应力的氮化硅层的杨氏模量；
去除保护层和第二区域的拉应力的氮化硅层。
可选的，所述等离子处理采用的气体为Ar和H2。
可选的，所述Ar的流量为2000～5000sccm，H2的流量为2000～6000sccm。
可选的，所述等离子体处理的高频功率为50～200watt，低频功率为10～100watt，反应压力为1～20torr。
可选的，去除保护层和第二区域的拉应力的氮化硅层步骤之后，还包括：对所述半导体衬底进行退火。
可选的，所述退火包括第一退火和第二退火，先进行第一退火，后进行第二退火。
可选的，所述第一退火为尖峰退火，退火温度为800～1200摄氏度，退火时间为0.5～5秒。
可选的，所述第二退火为激光退火，退火温度为1000～1400摄氏度，退火时间为0.1～2毫秒。
可选的，退火后，所述拉应力的氮化硅的应力为500～1700Mpa。
可选的，等离子体处理前，所述拉应力的氮化硅的应力为0～1200Mpa。
可选的，所述拉应力的氮化硅层的厚度为150～160埃。
可选的，所述保护层的材料为二氧化硅。
可选的，所述保护层的形成方法为：形成覆盖所述拉应力的氮化硅层的保护材料层；化学机械研磨或回刻蚀所述保护材料层，露出NMOS晶体管和PMOS晶体管的栅极的顶部表面的拉应力的氮化硅层，形成保护层。
可选的，在所述半导体衬底上形成拉应力的氮化硅层步骤之前，还包括：形成覆盖所述NMOS晶体管和PMOS晶体管和半导体衬底表面的缓冲层。
可选的，所述缓冲层的材料为二氧化硅或氮氧化硅。
与现有技术相比，本发明技术方案具有以下优点：
对NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层进行等离子处理，提高NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层的杨氏模量，增强了NMOS晶体管的栅极顶部表面拉应力的氮化硅层抵抗纵向(与半导体衬底垂直的方向)形变的能力，后续在进行退火时，NMOS晶体管的栅极结构发生纵向膨胀时，由于NMOS晶体管的栅极顶部表面拉应力的氮化硅层抵抗纵向形变的能力增强，NMOS晶体管的栅极顶部表面拉应力的氮化硅层不会发生形变或产生的形变较小，提高了拉应力的氮化硅层的应力，从而增大了施加在NMOS晶体管沟道区的应力。
所述等离子处理采用的气体为Ar和H2，Ar具有较大的分子量，且为惰性气体，不会化学刻蚀拉应力的氮化硅层，在等离子体处理时，Ar物理轰击NMOS晶体管的栅极和PMOS晶体管的栅极的顶部表面的拉应力的氮化硅层的表面，使拉应力的氮化硅层中的分子密度增大，提高了NMOS晶体管的栅极顶部表面拉应力的氮化硅层的杨氏模量；所述等离子处理采用的气体还包括H2，H2作为等离子体处理时的缓冲气体，防止Ar对拉应力的氮化硅层的物理刻蚀，保证拉应力的氮化硅层的表面不会损伤。
附图说明
图1～图2为现有采用应力记忆技术形成晶体管的剖面结构示意图；
图3为本发明实施例MOS晶体管的形成方法的流程示意图；
图4～图10为本发明实施例MOS晶体管的形成方法的剖面结构示意图。
具体实施方式
现有在形成应力层后，需对半导体衬底进行退火，使应力层中的应力转移到晶体管的沟道区，发明人发现，在退火的过程中，晶体管的栅极会沿与半导体衬底垂直的方向发生膨胀，使得应力层会发生变形，从而导致应力层施加在沟道区的应力减小，特别是在NMOS晶体管的形成过程中，拉应力的氮化硅层施加在NMOS晶体管沟道区的应力的减小尤为严重。
为解决上述问题，发明人提出一种NMOS晶体管及MOS晶体管的形成方法，其中所述NMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有NMOS晶体管；在所述半导体衬底上形成拉应力的氮化硅层，所述拉应力的氮化硅层覆盖所述NMOS晶体管的栅极侧壁和顶部表面；在拉应力的氮化硅层上形成保护层，所述保护层露出NMOS晶体管栅极的顶部表面的拉应力的氮化硅层；对所述NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层进行等离子体处理，提高NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层的杨氏模量；去除保护层。
对NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层进行等离子处理，提高了NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层的杨氏模量，增大了NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层抵抗形变的能力，从而增加了拉应力的氮化硅层施加在NMOS晶体管的应力，提高了NMOS晶体管的性能。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图3，图3为本发明实施例MOS晶体管的形成方法的流程示意图，包括：
步骤S201，提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域形成有NMOS晶体管，所述第二区域形成有PMOS晶体管；
步骤S202，在所述半导体衬底上形成拉应力的氮化硅层，所述拉应力的氮化硅层覆盖所述NMOS晶体管和PMOS晶体管的栅极的侧壁和顶部表面；
步骤S203，形成覆盖所述拉应力的氮化硅层的保护材料层；化学机械研磨或回刻蚀所述保护材料层，露出NMOS晶体管和PMOS晶体管的栅极的顶部表面的拉应力的氮化硅层，形成保护层；
步骤S204，对所述NMOS晶体管和PMOS晶体管的栅极的顶部表面的拉应力的氮化硅层进行等离子体处理，提高NMOS晶体管和PMOS晶体管的栅极的顶部表面的拉应力的氮化硅层的杨氏模量；
步骤S205，去除保护层和第二区域的拉应力的氮化硅层；
步骤S206，对所述半导体衬底进行退火。
图4～图10为本发明实施例MOS晶体管的形成方法的剖面结构示意图。
参考图4，提供半导体衬底300，所述半导体衬底300包括第一区域I和第二区域II，所述第一区域I形成有NMOS晶体管20，所述第二区域II形成有PMOS晶体管21。
所述半导体衬底300的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等III-V族化合物。
所述NMOS晶体管20包括：位于半导体衬底300上的栅极结构30、位于栅极结构30两侧半导体衬底300内的源漏区(图中未示出)、位于栅极结构30两侧的侧墙303。所述栅极结构30包括位于半导体衬底300表面的栅介质层301和位于栅介质层301表面的栅极302，所述栅介质层301材料为二氧化硅或高K介质层，所述栅极302的材料为多晶硅或金属。
所述PMOS晶体管21包括：位于半导体衬底300上的栅极结构31、位于栅极结构31两侧半导体衬底300内的源漏区(图中未示出)、位于栅极结构31两侧的侧墙306。所述栅极结构31包括位于半导体衬底300表面的栅介质层304和位于栅介质层304表面的栅极305，所述栅介质层304材料为二氧化硅或高K介质层，所述栅极305的材料为多晶硅或金属。
所述半导体衬底300内还形成有浅沟道隔离结构(STI)。
参考图5，在所述半导体衬底300上形成拉应力的氮化硅层307，所述拉应力的氮化硅层307覆盖所述NMOS晶体管20和PMOS晶体管21的栅极结构的侧壁和顶部表面。
未进行等离子体处理前，所述拉应力的氮化硅307的应力为0～1200Mpa。
所述拉应力的氮化硅层307的厚度为150～160埃。
在所述半导体衬底300上形成拉应力的氮化硅层307步骤之前，还包括：形成覆盖所述NMOS晶体管20和PMOS晶体管21和半导体衬底300表面的缓冲层(图中未示出)。所述缓冲层用于防止高应力氮化硅直接沉积在硅的表面而产生缺陷。
所述缓冲层的材料为二氧化硅或氮氧化硅。
PMOS晶体管21的栅极结构的侧壁和顶部表面的拉应力的氮化硅层307作为掩膜层，在后续对NMOS晶体管20栅极结构的顶部表面的拉应力的氮化硅层进行等离子体处理时保护PMOS晶体管21不会受到影响，本发明实施例中，不需要额外再形成掩膜层，节省了工艺步骤。
参考图6，在拉应力的氮化硅层307上形成保护层308，所述保护层308露出NMOS晶体管20的栅极302和PMOS晶体管的栅极307的顶部表面的拉应力的氮化硅层307。
所述保护层308是为了防止后续进行等离子体处理时NMOS晶体管20和PMOS晶体管21栅极结构的侧壁以及半导体衬底300表面的拉应力的氮化硅层受到影响。
所述保护层308的材料为二氧化硅或者其他任意合适的材料。
所述保护层308的形成过程为：形成覆盖所述拉应力的氮化硅层307的保护材料层(图中未示出)；化学机械研磨或回刻蚀所述保护材料层，露出NMOS晶体管20的栅极302和PMOS晶体管21的栅极305的顶部表面的拉应力的氮化硅层307，形成保护层308。
保护层308形成过程中，当采用化学机械研磨所述保护材料层时，以NMOS晶体管20的栅极302和PMOS晶体管21的栅极305的顶部表面的拉应力的氮化硅层307为停止层，形成的保护层308的表面与NMOS晶体管20栅极302的顶部的拉应力的氮化硅层307表面平齐。采用化学机械研磨的方法保护层308研磨终点容易控制，形成的保护层308的表面与NMOS晶体管20栅极302的顶部的拉应力的氮化硅层307表面平齐，后续进行离子注入时，使得NMOS晶体管20的栅极的侧壁的拉应力的氮化硅层307不会被注入离子影响。
保护层308形成过程中，当采用回刻蚀工艺刻蚀所述保护材料层时，形成的保护层308的表面低于NMOS晶体管20栅极302的顶部的拉应力的氮化硅层307的表面或与NMOS晶体管20栅极302的顶部的拉应力的氮化硅层307表面平齐，采用回刻蚀工艺可以防止化学机械研磨过程中对NMOS晶体管20栅极302的顶部的拉应力的氮化硅层307的损伤。
参考图7，对所述NMOS晶体管20的栅极302和PMOS晶体管21的栅极305的顶部表面的拉应力的氮化硅层307进行等离子体处理，提高NMOS晶体管20的栅极302和PMOS晶体管21的栅极305的顶部表面的拉应力的氮化硅层307的杨氏模量。
所述等离子处理采用的气体为Ar和H2。Ar具有较大的分子量，且为惰性气体，不会化学刻蚀拉应力的氮化硅层307，在等离子体处理时，Ar物理轰击NMOS晶体管20的栅极302和PMOS晶体管21的栅极305的顶部表面的拉应力的氮化硅层307的表面，使拉应力的氮化硅层307中的分子密度增大，提高了NMOS晶体管20的栅极302顶部表面拉应力的氮化硅层307的杨氏模量，增强了NMOS晶体管20的栅极302顶部表面拉应力的氮化硅层307抵抗纵向(与半导体衬底300垂直的方向)形变的能力，后续在进行退火时，NMOS晶体管20的栅极结构发生纵向膨胀时，由于NMOS晶体管20的栅极302顶部表面拉应力的氮化硅层307抵抗纵向形变的能力增强，NMOS晶体管20的栅极302顶部表面拉应力的氮化硅层307不会发生形变或产生的形变较小，提高了拉应力的氮化硅层307的应力，从而增大了施加在NMOS晶体管20沟道区的应力。
H2作为等离子体处理时的缓冲气体，防止Ar对拉应力的氮化硅层307的物理刻蚀，保证拉应力的氮化硅层307的表面不会损伤。
所述Ar的流量为2000～5000sccm，H2的流量为2000～6000sccm，所述等离子体处理的高频功率为50～200watt，低频功率为10～100watt，反应压力为1～20torr，使得等离子处理的效果最佳。
参考图8和图9，去除保护层308(图7所示)和第二区域II的拉应力的氮化硅层307。
去除保护层308采用湿法刻蚀工艺或干法刻蚀工艺。
去除第二区域II的拉应力的氮化硅层307的过程为：在拉应力的氮化硅层307表面形成掩膜层310，所述掩膜层310暴露出第二区域II的拉应力的氮化硅层307的表面；以所述掩膜层310为掩膜，去除第二区域II的拉应力的氮化硅层307。
参考图10，去除所述掩膜层310(图9所示)；对所述半导体衬底300进行退火，将拉应力的氮化硅层307中的应力记忆在NMOS晶体管20的沟道区。
所述退火包括第一退火和第二退火，先进行第一退火，后进行第二退火。
所述第一退火为尖峰退火，退火温度为800～1200摄氏度，退火时间为0.5～5秒。
所述第二退火为激光退火，退火温度为1000～1400摄氏度，退火时间为0.1～2毫秒。
退火过程中，由于NMOS晶体管20的栅极302顶部表面拉应力的氮化硅层307的杨氏模量增大，拉应力的氮化硅层307抗形变的能力增强，NMOS晶体管20栅极结构的膨胀对拉应力的氮化硅层307产生的影响较小，增大了拉应力的氮化硅层307的应力。退火后，所述拉应力的氮化硅的应力为500～1700Mpa。
退火后，去除第一区域I的拉应力的氮化硅层307。
综上，本发明实施例提供的NMOS晶体管及MOS晶体管的形成方法，对NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层进行等离子处理，提高NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层的杨氏模量，增强了NMOS晶体管的栅极顶部表面拉应力的氮化硅层抵抗纵向(与半导体衬底垂直的方向)形变的能力，后续在进行退火时，NMOS晶体管的栅极结构发生纵向膨胀时，由于NMOS晶体管的栅极顶部表面拉应力的氮化硅层抵抗纵向形变的能力增强，NMOS晶体管的栅极顶部表面拉应力的氮化硅层不会发生形变或产生的形变较小，提高了拉应力的氮化硅层的应力，从而增大了施加在NMOS晶体管沟道区的应力。
所述等离子处理采用的气体为Ar和H2，Ar具有较大的分子量，且为惰性气体，不会化学刻蚀拉应力的氮化硅层，在等离子体处理时，Ar物理轰击NMOS晶体管的栅极和PMOS晶体管的栅极的顶部表面的拉应力的氮化硅层的表面，使拉应力的氮化硅层中的分子密度增大，提高了NMOS晶体管的栅极顶部表面拉应力的氮化硅层的杨氏模量；所述等离子处理采用的气体还包括H2，H2作为等离子体处理时的缓冲气体，防止Ar对拉应力的氮化硅层的物理刻蚀，保证拉应力的氮化硅层的表面不会损伤。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (28)

1.一种NMOS晶体管的形成方法，其特征在于，包括步骤：
提供半导体衬底，所述半导体衬底上形成有NMOS晶体管；
在所述半导体衬底上形成拉应力的氮化硅层，所述拉应力的氮化硅层覆盖所述NMOS晶体管的栅极侧壁和顶部表面；
在拉应力的氮化硅层上形成保护层，所述保护层露出NMOS晶体管栅极的顶部表面的拉应力的氮化硅层；
对所述NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层进行等离子体处理，提高NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层的杨氏模量,其中，所述等离子处理采用的气体为Ar和H2；
去除保护层。
2.如权利要求1所述的NMOS晶体管的形成方法，其特征在于，所述Ar的流量为2000～5000sccm，H2的流量为2000～6000sccm。
3.如权利要求1所述的NMOS晶体管的形成方法，其特征在于，所述等离子体处理的高频功率为50～200watt，低频功率为10～100watt，反应压力为1～20torr。
4.如权利要求1所述的NMOS晶体管的形成方法，其特征在于，去除保护层和第二区域的拉应力的氮化硅层步骤之后，还包括：对所述半导体衬底进行退火。
5.如权利要求4所述的NMOS晶体管的形成方法，其特征在于，所述退火包括第一退火和第二退火，先进行第一退火，后进行第二退火。
6.如权利要求5所述的NMOS晶体管的形成方法，其特征在于，所述第一退火为尖峰退火，退火温度为800～1200摄氏度，退火时间为0.5～5秒。
7.如权利要求5所述的NMOS晶体管的形成方法，其特征在于，所述第二退火为激光退火，退火温度为1000～1400摄氏度，退火时间为0.1～2毫秒。
8.如权利要求4所述的NMOS晶体管的形成方法，其特征在于，退火后，所述拉应力的氮化硅的应力为500～1700Mpa。
9.如权利要求1所述的NMOS晶体管的形成方法，其特征在于，等离子体处理前，所述拉应力的氮化硅的应力为0～1200Mpa。
10.如权利要求1所述的NMOS晶体管的形成方法，其特征在于，所述拉应力的氮化硅层的厚度为150～160埃。
11.如权利要求1所述的NMOS晶体管的形成方法，其特征在于，所述保护层的材料为二氧化硅。
12.如权利要求1所述的NMOS晶体管的形成方法，其特征在于，所述保护层的形成方法为：形成覆盖所述拉应力的氮化硅层的保护材料层；化学机械研磨或回刻蚀所述保护材料层，露出NMOS晶体管的栅极的顶部表面的拉应力的氮化硅层，形成保护层。
13.如权利要求1所述的NMOS晶体管的形成方法，其特征在于，在所述半导体衬底上形成拉应力的氮化硅层步骤之前，还包括：形成覆盖所述NMOS晶体管和半导体衬底表面的缓冲层。
14.如权利要求13所述的NMOS晶体管的形成方法，其特征在于，所述缓冲层的材料为二氧化硅或氮氧化硅。
15.一种MOS晶体管的形成方法，其特征在于，包括步骤：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域形成有NMOS晶体管，所述第二区域形成有PMOS晶体管；
在所述半导体衬底上形成拉应力的氮化硅层，所述拉应力的氮化硅层覆盖所述NMOS晶体管和PMOS晶体管的栅极的侧壁和顶部表面；
在拉应力的氮化硅层上形成保护层，所述保护层露出NMOS晶体管和PMOS晶体管的栅极的顶部表面的拉应力的氮化硅层；
对所述NMOS晶体管和PMOS晶体管的栅极的顶部表面的拉应力的氮化硅层进行等离子体处理，提高NMOS晶体管和PMOS晶体管的栅极的顶部表面的拉应力的氮化硅层的杨氏模量,其中，所述等离子处理采用的气体为Ar和H2；
去除保护层和第二区域的拉应力的氮化硅层。
16.如权利要求15所述的MOS晶体管的形成方法，其特征在于，所述Ar的流量为2000～5000sccm，H2的流量为2000～6000sccm。
17.如权利要求15所述的MOS晶体管的形成方法，其特征在于，所述等离子体处理的高频功率为50～200watt，低频功率为10～100watt，反应压力为1～20torr。
18.如权利要求15所述的MOS晶体管的形成方法，其特征在于，去除保护层和第二区域的拉应力的氮化硅层步骤之后，还包括：对所述半导体衬底进行退火。
19.如权利要求18所述的MOS晶体管的形成方法，其特征在于，所述退火包括第一退火和第二退火，先进行第一退火，后进行第二退火。
20.如权利要求19所述的MOS晶体管的形成方法，其特征在于，所述第一退火为尖峰退火，退火温度为800～1200摄氏度，退火时间为0.5～5秒。
21.如权利要求19所述的MOS晶体管的形成方法，其特征在于，所述第二退火为激光退火，退火温度为1000～1400摄氏度，退火时间为0.1～2毫秒。
22.如权利要求18所述的MOS晶体管的形成方法，其特征在于，退火后，所述拉应力的氮化硅的应力为500～1700Mpa。
23.如权利要求15所述的MOS晶体管的形成方法，其特征在于，等离子体处理前，所述拉应力的氮化硅的应力为0～1200Mpa。
24.如权利要求15所述的MOS晶体管的形成方法，其特征在于，所述拉应力的氮化硅层的厚度为150～160埃。
25.如权利要求15所述的MOS晶体管的形成方法，其特征在于，所述保护层的材料为二氧化硅。
26.如权利要求15所述的MOS晶体管的形成方法，其特征在于，所述保护层的形成方法为：形成覆盖所述拉应力的氮化硅层的保护材料层；化学机械研磨或回刻蚀所述保护材料层，露出NMOS晶体管和PMOS晶体管的栅极的顶部表面的拉应力的氮化硅层，形成保护层。
27.如权利要求15所述的MOS晶体管的形成方法，其特征在于，在所述半导体衬底上形成拉应力的氮化硅层步骤之前，还包括：形成覆盖所述NMOS晶体管和PMOS晶体管和半导体衬底表面的缓冲层。
28.如权利要求27所述的MOS晶体管的形成方法，其特征在于，所述缓冲层的材料为二氧化硅或氮氧化硅。
CN201210093395.5A 2012-03-31 2012-03-31 Nmos晶体管及mos晶体管的形成方法 Active CN103367155B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210093395.5A CN103367155B (zh) 2012-03-31 2012-03-31 Nmos晶体管及mos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210093395.5A CN103367155B (zh) 2012-03-31 2012-03-31 Nmos晶体管及mos晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN103367155A CN103367155A (zh) 2013-10-23
CN103367155B true CN103367155B (zh) 2016-02-17

Family

ID=49368247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210093395.5A Active CN103367155B (zh) 2012-03-31 2012-03-31 Nmos晶体管及mos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN103367155B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120718A (ja) * 2004-10-19 2006-05-11 Toshiba Corp 半導体装置およびその製造方法
KR100809335B1 (ko) * 2006-09-28 2008-03-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US7538339B2 (en) * 2006-12-22 2009-05-26 International Business Machines Corporation Scalable strained FET device and method of fabricating the same
CN101996881A (zh) * 2009-08-21 2011-03-30 中芯国际集成电路制造(上海)有限公司 一种高张应力薄膜的形成方法

Also Published As

Publication number Publication date
CN103367155A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
US8071442B2 (en) Transistor with embedded Si/Ge material having reduced offset to the channel region
KR100844933B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
US7396718B2 (en) Technique for creating different mechanical strain in different channel regions by forming an etch stop layer stack having differently modified intrinsic stress
US7517766B2 (en) Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device
US7435657B2 (en) Method of fabricating transistor including buried insulating layer and transistor fabricated using the same
US8460980B2 (en) Transistor comprising an embedded semiconductor alloy in drain and source regions extending under the gate electrode
US20140131735A1 (en) Source and drain doping using doped raised source and drain regions
US7670914B2 (en) Methods for fabricating multiple finger transistors
JP2006165480A (ja) 半導体装置
US20080206943A1 (en) Method of forming strained cmos transistor
EP3188245B1 (en) Finfet and fabrication method thereof
US8039342B2 (en) Enhanced integrity of a high-K metal gate electrode structure by using a sacrificial spacer for cap removal
US8030148B2 (en) Structured strained substrate for forming strained transistors with reduced thickness of active layer
US20120161240A1 (en) Transistor Comprising an Embedded Sigma-Shaped Semiconductor Alloy Having Superior Uniformity
US9460957B2 (en) Method and structure for nitrogen-doped shallow-trench isolation dielectric
US20110101427A1 (en) Transistor including a high-k metal gate electrode structure formed prior to drain/source regions on the basis of a superior implantation masking effect
CN107591364B (zh) 半导体结构及其形成方法
US8541847B2 (en) Semiconductor device and method for fabricating the same
US7510926B2 (en) Technique for providing stress sources in MOS transistors in close proximity to a channel region
US20180019159A1 (en) Semiconductor device and manufacturing method therefor, and electronic device
CN103367155B (zh) Nmos晶体管及mos晶体管的形成方法
CN105575902A (zh) 一种半导体器件及其制造方法、电子装置
CN107437533B (zh) 半导体结构及其制造方法
KR101706450B1 (ko) 무도핑 채널을 갖는 ｍｏｓｆｅｔ을 제조하는 방법
CN105845569B (zh) 鳍式场效应晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant