CN103365069B - 制造光刻掩模的方法 - Google Patents
制造光刻掩模的方法 Download PDFInfo
- Publication number
- CN103365069B CN103365069B CN201210580668.9A CN201210580668A CN103365069B CN 103365069 B CN103365069 B CN 103365069B CN 201210580668 A CN201210580668 A CN 201210580668A CN 103365069 B CN103365069 B CN 103365069B
- Authority
- CN
- China
- Prior art keywords
- layer
- cbcd
- photoresist
- mask
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/76—Patterning of masks by imaging
- G03F1/78—Patterning of masks by imaging by charged particle beam [CPB], e.g. electron beam patterning of masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明公开了一种制造具有碳基电荷消散(CBCD)层的光刻掩模的方法。所述方法包括:提供衬底,在所述衬底上沉积不透明层,涂覆光刻胶,以及在所述光刻胶上方或者下方沉积电荷消散层。通过电子束写入图案化所述光刻胶。在对所述光刻胶进行显影期间去除所述CBCD层。本发明还公开了一种制造光刻掩模的方法。
Description
技术领域
本发明涉及半导体技术领域,更具体地,涉及制造光刻掩模的方法。
背景技术
半导体集成电路(IC)已经历了指数级增长。在IC材料和设计方面的技术进步已经产生若干代IC,每一代具有比上一代更小更复杂的电路。在IC发展的进程中,在减小几何尺寸(即,使用制造工艺能够生产的最小的元件(或线))的同时,功能密度(即,每芯片面积互连器件的数量)得到了普遍增长。总体上,这种按比例进行缩小的工艺带来了提高生产效率和降低相关成本的益处。
这种按比例缩小也增加了加工以及生产IC的复杂性,为了实现这些进步,IC加工和生产方面需要进行同样的发展。例如,在电子束光刻中,获得足够层间覆盖的需求对有效驱散积聚电荷提出了挑战。光刻胶上的来自电子束的电荷积聚使进入的电子产生偏斜并导致图案变形。因而需要在这一方面进行改进。
发明内容
为了解决现有技术中所存在的问题,根据本发明的一个方面,提供了一种制造光刻掩模的方法,所述方法包括:
提供衬底;
在所述衬底上形成不透明层;
在所述不透明层上形成光刻胶层;
形成与所述光刻胶层相邻的碳基电荷消散(CBCD)层;
通过电子束光刻图案化所述光刻胶层;
去除所述CBCD层;以及
蚀刻所述不透明层。
在可选实施例中,所述CBCD层包括选自由石墨烯、石墨和非晶碳所组成的组中的材料。
在可选实施例中,所述CBCD层包括碳基材料的同分异构物。
在可选实施例中,所述CBCD层包括迁移率大于0.01cm2/V.s的材料。
在可选实施例中,所述CBCD层具有大约0.5nm至大约50nm范围内的厚度。
在可选实施例中,所述CBCD层包括单层分子。
在可选实施例中,所述CBCD层包括多层。
在可选实施例中,形成CBCD层包括通过物理气相沉积、化学气相沉积或者液相旋涂形成。
在可选实施例中,所述方法还包括:对所述光刻胶层进行显影,其中所述CBCD层在显影期间被去除。
在可选实施例中,在对所述光刻胶进行显影之前通过湿蚀刻去除所述CBCD层。
在可选实施例中,所述CBCD层设置在所述光刻胶层的下方或上方。
在可选实施例中,所述掩模是反射式掩模。
在可选实施例中,所述衬底包括沉积在所述衬底上的多层反射层(ML)。
根据本发明的另一个方面,还提供了一种制造光刻掩模的方法,所述方法可基于透射式光刻掩模及反射式光刻掩模而设计,其中:
若光刻掩模为反射式光刻掩模,所述方法包括:在衬底的第一表面涂覆导电的氮化铬(CrN)层;在所述衬底的第二相对表面提供多层反射层(ML);在所述ML上形成不透明层;在所述不透明层上形成光刻胶层;在所述光刻胶层上方或下方形成碳基电荷消散(CBCD)层;对所述光刻胶层实施电子束写入;去除所述CBCD层和光刻胶层;以及蚀刻所述不透明层;
若光刻掩模为透射式光刻掩模,所述方法包括:在所述衬底上形成不透明层;在所述不透明层上形成光刻胶层;在所述光刻胶层上方或下方形成碳基电荷消散(CBCD)层;对所述光刻胶层实施电子束写入;去除所述CBCD层和光刻胶层;以及蚀刻所述不透明层。
在可选实施例中,所述CBCD层包括选自石墨、石墨烯和非晶碳所组成的组中的一种或多种材料。
在可选实施例中,所述CBCD层包括迁移率大于0.01cm2/V.s的材料。
在一可选实施例中,通过光刻胶显影技术去除所述CBCD层位于被溶解的光刻胶部分下方的部分。在另一可选实施例中,通过光刻胶显影技术去除所述CBCD层位于被溶解的光刻胶部分上方的部分。
在可选实施例中,通过光刻胶剥离工艺去除所述CBCD层的剩余部分。
根据本发明的又一个方面,还提供了一种制造光刻掩模的方法,所述方法包括:
提供衬底;
在所述衬底上形成不透明层;
在所述不透明层上形成碳基电荷消散(CBCD)层;
在所述CBCD层上方或下方形成光刻胶层;
通过电子束光刻图案化所述光刻胶层;
在电子束曝照后,对所述光刻胶进行显影,其中所述CBCD的一部分被显影液洗去;
蚀刻所述不透明层以形成图案化掩模;以及
在蚀刻之后,去除图案化的光刻胶和所述CBCD层的剩余部分。
附图说明
结合附图阅读下面的详细描述能够更好地理解本发明。需要说明的是,根据工业标准实践,各种部件未按比例绘制。实际上,为了讨论清楚,各种部件的尺寸可任意地增加或减少。
图1是实施本发明的一个或多个实施例的光刻系统的框图;
图2是根据本发明各方面构建的制造具有电荷消散层的光刻掩模的示例性方法的流程图;
图3a和3b示出了根据本发明各方面构建的在制造光刻掩模的不同阶段的一实施例的不同方面的截面图;
图4a和4b示出了根据本发明各方面构建的在制造光刻掩模的不同阶段的另一实施例的不同方面的截面图。
具体实施方式
以下公开提供了多种不同实施例或实例,用于实现本发明的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然,这些仅是实例并且不旨在限制本发明。例如,在以下描述中,在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例,也可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。另外,本发明可以在多个实例中重复参考符号和/或元素。这种重复用于简化和清楚,并且其本身不表示所讨论的多个实施例和/或配置之间的关系。
参考图1,电子束光刻系统100包括电子源102、电子束104、电子光柱106、腔室108、泵机组110以及目标台112。然而,其它配置以及包括其他器件或者省去其中的器件也是可能的。在本发明中,电子束光刻系统100也指电子束直写仪或电子束直写系统。电子源102提供从导电材料中射出的电子,所述电子通过加热导电材料到非常高的温度而射出,其中电子具有足够的能量来克服功函数势垒并从导电材料(热电子源)中脱离;或者通过施加足够强的电子场以致电子通过势垒(场发射源)。电子光柱106包括电磁光圈、静电透镜、电磁透镜以及成形偏转器和单元选择偏转器。电子光柱106提供了多个高斯点电子束、可变形状电子束和单元投影电子束。腔室108包括目标物装载和卸载单元,并提供了不防碍系统真空的目标物运输。泵机组110包括一个或多个泵以及为电子束直写系统提供了高真空环境。目标台112包括发动机,辊式导轨和台面;以及,目标台112在电子束光刻系统中晶圆的聚焦,使成水平和曝光工艺期间,为通过真空固定在目标台112上的目标物114在X,Y和Z方向提供了准确定位以及移动。
目标物114可以是光刻掩模或半导体晶圆。在本实施例中,目标物114是光刻掩模(称为掩模114)。总的来说,制造不同的掩模用于不同的工艺。掩模114可以是透射式掩模或反射式掩模。透射式掩模包括透明衬底和图案化的吸收(不透明)层。反射式掩模包括透明衬底、多层反射层(ML)和图案化的吸收层。当光束投向在不透明层时光束的部分或全部可被阻止。不透明层可图案化成具有一个或多个光束可通过(对透射式掩模而言)或者光束经反射ML反射(对反射式掩模而言)可通过的开口。掩模114还可以包含其它的提高分辨率的技术,例如相移掩模(PSM)和/或光接近修正(OPC)。
以下描述涉及掩模114和掩模114的制造。在本实施例中,掩模制造包括形成均厚掩模,以及将均厚掩模图案化以形成图案化的掩模。通过在适当的衬底上沉积适当的层(例如:多层反射层)来形成均厚掩模。对均厚掩模进行图案化以实施集成电路(IC)器件(或芯片)的设计。图案化的掩模被用于光刻工艺以将电路图案转移到目标物上(例如:晶圆)。可通过不同的光刻工艺将图案一次又一次地转移到多个晶圆上。若干掩模(例如,15到30个掩模组成的一组)可用于构建完整的IC器件。
图2是根据本发明的各方面构建的制造掩模300的制造方法200的流程图。图3a、3b、4a和4b是一实施例的在方法200的不同制造阶段的掩模300的截面图。参考图2到4b,共同描述了掩模300以及制造掩模300的方法200。
方法200开始于步骤202,提供衬底310。衬底310可包括低热膨胀材料(LTEM),例如TiO2、掺杂的SiO2和/或现有已知的其他低热膨胀材料。在本实施例中,衬底310是LTEM衬底。LTEM衬底310用于使因掩模加热而导致的图像变形最小化。LTEM衬底310还可包括缺陷程度低以及表面光滑的材料。另外,导电层305可设置在LTEM衬底310的下方以有利于静电吸盘。在一实施例中,导电层305包括氮化铬(CrN),但也可以是其它成分例如钽基化合物(Tacompound)。
可选地,为制造反射式掩模,多层反射层(ML,未示出)沉积在LTEM310上。多层反射层ML被配置为是若干具有高折射率的材料和具有低折射率的材料的交替层。将这两种材料配对在一起可提供谐振反射率。多层反射层ML包括多对膜,例如钼硅(Mo/Si)膜对(例如,每对膜中钼层在硅层之上或之下)。典型的膜对的数量是20-80,然而任何膜对的数量都是可以的。另外,可在ML的顶部上形成覆盖层以防止ML氧化。进一步地,可在覆盖层的顶部上形成缓冲层以在对吸收层进行图案化或修复工艺中作为蚀刻停止层,这将在下面进行描述。缓冲层具有与吸收层不同的蚀刻特性。缓冲层包括钌(Ru)、Ru化合物,例如RuB、RuSi、铬(Cr)、氧化铬和氮化铬。通常为缓冲层选择低温沉积工艺以防止ML的层间扩散。美国专利申请号13/328,166中描述了多层反射层ML的实例,在此通过引用并入本申请中。
方法200继续进行步骤204,在LTEM衬底310(或者对于一些实施例在用于反射式掩模的ML上)形成吸收(不透明)层320。吸收层320包括单膜层或多膜层,所述单膜层或多膜层从由铬、氧化铬、氮化钛、氮化钽、钽、钛或铝-铜、钯、氮化钽、氧化铝、钼(Mo)或者其它适合的材料组成的组中选择。由于具有适当的配置,吸收层320根据各种膜的蚀刻特性在之后的蚀刻工艺中将提供工艺灵活性。在本实施例中,吸收层320是单铬(Cr)层。
另外,抗反射(ARC)层(未示出)可沉积在吸收层320的上方。ARC层配置成用于减少光刻辐射的反射,光刻辐射具有比深紫外线(DUV)检测器检测到的来自吸收层320的深紫外线(DUV)范围更短的波长。ARC层可使用化合物材料,例如TaBO、Cr2O3、ITO、SiO2、SiN、TaO5或任何合适的材料。
一个或多个层305、ML、覆盖层、缓冲层、吸收层320和ARC层可用不同的方法形成,包括:物理气相沉积(PVD)工艺,诸如蒸发和DC磁控溅射;镀层工艺,诸如无极镀层或电镀;化学气相沉积(CVD)工艺,诸如大气压CVD(APCVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)或高密度等离子体CVD(HDP CVD);离子束沉积、旋涂、金属有机化合物分解(MOD)、原子层沉积(ALD)和/或现有已知的其它方法。
方法200继续进行步骤206,在吸收层320上沉积光刻胶330。光刻胶330可通过旋涂工艺紧接软烘烤(SB)工艺进行沉积。光刻胶330包括正性光刻胶或负性光刻胶。光刻胶330包括单光刻胶层或多光刻胶层。
方法200继续进行步骤208,在光刻胶330上沉积碳基电荷消散(CBCD)层340,如图3a所示。CBCD层340包括非晶碳、石墨、石墨烯(grapheme)以及任何适宜的具有迁移率μ大于0.01cm2/V.s的碳基材料的同分异构物。CBCD层340可配置成为单层分子层、单层或多层。CBCD层340的厚度在大约0.5nm到大约50nm之间。CBCD层340通过合适的技术形成,例如CVD、PVD、ALD和MOD。CBCD层340提供了具有足够的膜层粘附力和膜稳定性以适于不同类型光刻胶的导电层。
方法200继续进行步骤210,采用电子束写入技术图案化光刻胶330。例如,用如图1所示在电子束光刻系统100中的电子束104对光刻胶330进行图案化。在电子束写入期间,通过CBCD层340消散光刻胶330中的积聚电荷。
方法200继续步骤212,显影光刻胶330。电子束曝光将光刻胶330中的聚合物破坏成为通过显影液选择性溶解的碎片。显影液可根据光刻胶类型将曝光或未曝光部分去除。对于负性光刻胶,显影液不溶解曝光部分,因此曝光部分保存在衬底的上方。对于正性光刻胶,正性显影液可将曝光部分溶解,未曝光部分留在原处。通过负性显影液,可溶解未曝光部分,留下曝光部分。留下的曝光部分(或未曝光部分)限定了图案。在显影工艺期间,可通过显影液将CBCD层340溶解并完全洗去。可选地,在显影工艺之前,可通过单独的蚀刻工艺将CBCD层340去除,例如湿蚀刻。现有的各种光刻胶显影工艺不仅很容易对CBCD材料适用而且具有低缺陷的优点。
方法200进入步骤214,通过图案化的光刻胶层330蚀刻吸收层320,如图3b所示。可采用不同的方法蚀刻吸收层320,包括干蚀刻、湿蚀刻或干蚀刻及湿蚀刻的结合。干蚀刻工艺可使用含氟气体(例如,CF4、SF6、CH2F2、CHF3和/或C2F6)、含氯气体(例如Cl2、CHCl3、CCl4,和/或BCl3)、含溴气体(例如,HBr和/或CHBR3)、含氧气体、含碘气体、其它适合的气体和/或等离子体和/或它们的组合。蚀刻工艺可包括多步骤蚀刻以获得选择性的和灵活的蚀刻以及期望的蚀刻轮廓。
在另一实施例中,CBCD层340设置在光刻胶层330的下方。如图4a所示,在显影工艺期间,通过显影液或随后的吸收层蚀刻工艺将位于光刻胶被溶解部分下方的CBCD层340的部分去除。如图4b所示,蚀刻之后,在剥离光刻胶330的工艺期间将CBCD层340的剩下部分去除。
本发明提供了许多不同的制造光刻掩模的实施例,这些实施例提供了相比于现有技术的一个或多个改进。在一实施例中,一种制造光刻掩模的方法包括提供衬底,在衬底上沉积吸收层,在吸收层上涂覆光刻胶,在光刻胶上方或下方形成CBCD层。通过电子束光刻图案化光刻胶。所述光刻胶曝照在电子束下后,对CBCD层和光刻胶层进行显影以形成图案化的光刻胶。然后通过图案化的光刻胶蚀刻吸收层。
在另一实施例中,一种制造光刻掩模的方法,包括:在衬底的第一表面涂覆导电的氮化铬(CrN)层,在所述衬底的第二相对表面提供多层反射层(ML),在ML上形成不透明层,在不透明层上形成光刻胶层,在光刻胶层上方或下方形成碳基电荷消散(CBCD)层。通过电子束光刻图案化光刻胶层。所述光刻胶曝照在电子束后,对所述CDCB层和所述光刻胶层进行显影以形成图案化的光刻胶。然后通过图案化的光刻胶对吸收层进行蚀刻。
在又一实施例中,一种制造光刻掩模的方法,包括:提供衬底,在所述衬底上形成不透明层,在所述不透明层上形成碳基电荷消散(CBCD)层,在CBCD层上方或下方形成光刻胶层。通过电子束光刻图案化所述光刻胶层。在电子束曝照后,对所述光刻胶进行显影以及CBCD层位于被溶解的光刻胶部分下方或者上方的部分被显影液洗去。通过所述图案化的光刻胶对所述不透明层进行蚀刻以形成图案化掩模。在蚀刻之后,将图案化的光刻胶以及所述CBCD层的剩余部分去除。
基于上面的描述,可以发现本发明提供了一种制造具有CBCD层的光刻掩模的方法以在电子束写入工艺期间消散积聚的电荷。所述CBCD层提供了对不同类型光刻胶具有足够的膜层粘附力的电荷消散层。在形成工艺和后续的去除工艺中,所述CBCD材料提供了便捷以及低缺陷。所述CBCD材料显示了一种与光刻胶制造工艺同步进行的可行的制造工艺。所述方法显示出在图案布置误差,图案变形以及覆盖性能方面取得了提高。
以上所述概述一些实施例的特征,以使本领域技术人员能够更好地理解本发明的各个方面。本领域技术人员应该理解,他们可以很容易地将本申请公开的内容作为基础来设计或更改其他的工艺和结构,以实现与本申请介绍的实施例相同的目的和实现同样的优点。本领域技术人员还应该意识到这种等效构造并不背离本发明精神和范围,以及在不背离本发明精神和范围的情况下,可做各种改变、替代和更改。
Claims (13)
1.一种制造光刻掩模的方法,所述方法包括:
提供衬底;
在所述衬底上形成不透明层;
在所述不透明层上形成光刻胶层;
形成与所述光刻胶层相邻的碳基电荷消散CBCD层;
通过电子束光刻图案化所述光刻胶层;
去除所述CBCD层,其中,对所述光刻胶层进行显影,所述CBCD层在显影期间被去除或者在对所述光刻胶进行显影之前通过湿蚀刻去除所述CBCD层;以及
蚀刻所述不透明层,
其中,所述CBCD层包括选自由石墨烯、石墨和非晶碳所组成的组中的材料。
2.根据权利要求1所述的制造光刻掩模的方法,其中,所述CBCD层包括碳基材料的同分异构物。
3.根据权利要求1所述的制造光刻掩模的方法,其中,所述CBCD层包括迁移率大于0.01cm2/V.s的材料。
4.根据权利要求1所述的制造光刻掩模的方法,其中,所述CBCD层具有0.5nm至50nm范围内的厚度。
5.根据权利要求1所述的制造光刻掩模的方法,其中,所述CBCD层包括单层分子。
6.根据权利要求1所述的制造光刻掩模的方法,其中,所述CBCD层包括多层。
7.根据权利要求1所述的制造光刻掩模的方法,其中,形成CBCD层包括通过物理气相沉积、化学气相沉积或者液相旋涂形成。
8.根据权利要求1所述的制造光刻掩模的方法,其中,所述CBCD层设置在所述光刻胶层的上方或下方。
9.根据权利要求1所述的制造光刻掩模的方法,其中,所述掩模是反射式掩模。
10.根据权利要求9所述的制造光刻掩模的方法,其中,所述衬底包括沉积在所述衬底上的多层反射层ML。
11.一种制造光刻掩模的方法,所述方法可基于透射式光刻掩模及反射式光刻掩模而设计,其中:
若光刻掩模为反射式光刻掩模,则所述方法包括:
在衬底的第一表面涂覆导电的氮化铬CrN层;
在所述衬底的第二相对表面提供多层反射层ML;
在所述ML上形成不透明层;
在所述不透明层上形成光刻胶层;
在所述光刻胶层上方或下方形成碳基电荷消散CBCD层;
对所述光刻胶层实施电子束写入;
去除所述CBCD层和光刻胶层;以及
蚀刻所述不透明层;
若光刻掩模为透射式光刻掩模,则所述方法包括:
在所述衬底上形成不透明层;
在所述不透明层上形成光刻胶层;
在所述光刻胶层上方或下方形成碳基电荷消散CBCD层;
对所述光刻胶层实施电子束写入;
去除所述CBCD层和光刻胶层,其中,通过光刻胶显影技术去除所述CBCD层位于被溶解的光刻胶部分下方的部分,或者,通过光刻胶显影技术去除所述CBCD层位于被溶解的光刻胶部分上方的部分;以及
蚀刻所述不透明层,
通过光刻胶剥离工艺去除所述CBCD层的剩余部分和所述光刻胶的剩余部分,
其中,所述CBCD层包括选自石墨,石墨烯和非晶碳所组成的组中的一种或多种材料。
12.根据权利要求11所述的制造光刻掩模的方法,其中,所述CBCD层包括迁移率大于0.01cm2/V.s的材料。
13.一种制造光刻掩模的方法,所述方法包括:
提供衬底;
在所述衬底上形成不透明层;
在所述不透明层上形成碳基电荷消散CBCD层;
在所述CBCD层上方或下方形成光刻胶层;
通过电子束光刻图案化所述光刻胶层;
在电子束曝照后,对所述光刻胶进行显影,其中所述CBCD的一部分被显影液洗去;
蚀刻所述不透明层以形成图案化掩模;以及
在蚀刻之后,去除图案化的光刻胶和所述CBCD层的剩余部分,
所述CBCD层包括选自石墨、石墨烯和非晶碳所组成的组中的一种或多种材料。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/437,565 US20130260289A1 (en) | 2012-04-02 | 2012-04-02 | Method of making a lithography mask |
US13/437,565 | 2012-04-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103365069A CN103365069A (zh) | 2013-10-23 |
CN103365069B true CN103365069B (zh) | 2016-10-05 |
Family
ID=49235485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210580668.9A Active CN103365069B (zh) | 2012-04-02 | 2012-12-27 | 制造光刻掩模的方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130260289A1 (zh) |
CN (1) | CN103365069B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150146179A1 (en) * | 2013-11-25 | 2015-05-28 | Takao Utsumi | Low energy electron beam lithography |
JP6027150B2 (ja) | 2014-06-24 | 2016-11-16 | 内海 孝雄 | 低エネルギー電子ビームリソグラフィ |
US9529250B2 (en) * | 2014-10-31 | 2016-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | EUV mask with ITO absorber to suppress out of band radiation |
JP7265493B2 (ja) * | 2017-07-17 | 2023-04-26 | エーエスエムエル ネザーランズ ビー.ブイ. | 情報を測定する装置及び方法 |
CN109164674A (zh) * | 2018-08-30 | 2019-01-08 | 无锡中微掩模电子有限公司 | 一种集成电路相移掩模制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6812473B1 (en) * | 1999-06-30 | 2004-11-02 | Hoya Corporation | Electron beam drawing mask blank, electron beam drawing mask, and method of manufacturing the same |
CN101771022A (zh) * | 2008-12-30 | 2010-07-07 | 日立环球储存科技荷兰有限公司 | 采用石墨烯的电路结构及其制造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4285988A (en) * | 1977-11-30 | 1981-08-25 | Ppg Industries, Inc. | Stained glass photomasks and method of making by electrodealkalization |
JP2902727B2 (ja) * | 1990-05-30 | 1999-06-07 | 株式会社日立製作所 | 荷電粒子線照射方法及び観察方法 |
US7105442B2 (en) * | 2002-05-22 | 2006-09-12 | Applied Materials, Inc. | Ashable layers for reducing critical dimensions of integrated circuit features |
DE102007028800B4 (de) * | 2007-06-22 | 2016-11-03 | Advanced Mask Technology Center Gmbh & Co. Kg | Maskensubstrat, Photomaske und Verfahren zur Herstellung einer Photomaske |
-
2012
- 2012-04-02 US US13/437,565 patent/US20130260289A1/en not_active Abandoned
- 2012-12-27 CN CN201210580668.9A patent/CN103365069B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6812473B1 (en) * | 1999-06-30 | 2004-11-02 | Hoya Corporation | Electron beam drawing mask blank, electron beam drawing mask, and method of manufacturing the same |
CN101771022A (zh) * | 2008-12-30 | 2010-07-07 | 日立环球储存科技荷兰有限公司 | 采用石墨烯的电路结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130260289A1 (en) | 2013-10-03 |
CN103365069A (zh) | 2013-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8679707B2 (en) | Method of fabricating a lithography mask | |
US20230367194A1 (en) | Extreme ultraviolet mask with reduced wafer neighboring effect | |
US20220365414A1 (en) | Protection layer on low thermal expansion material (ltem) substrate of extreme ultraviolet (euv) mask | |
CN103365069B (zh) | 制造光刻掩模的方法 | |
JP5493009B2 (ja) | 設計規則違反を低減するために多重露光及び遮断マスクの手法を用いる半導体デバイス製造 | |
TW201541199A (zh) | 保護膜結構及其形成方法及保護膜-罩幕結構 | |
CN111902772A (zh) | 掩模坯料、相移掩模及半导体器件的制造方法 | |
US20230251563A1 (en) | Euv photo masks and manufacturing method thereof | |
US9354507B2 (en) | Extreme ultraviolet lithography process and mask | |
US8916482B2 (en) | Method of making a lithography mask | |
JP2016206449A (ja) | パターン形成方法 | |
US20140272683A1 (en) | Method Of Fabricating Mask | |
US20210364906A1 (en) | Euv photo masks and manufacturing method thereof | |
CN106468854A (zh) | 掩膜及其制造方法 | |
JPH0463349A (ja) | フォトマスクブランクおよびフォトマスク | |
CN108073032B (zh) | 相位移光掩模的形成方法 | |
CN112394614A (zh) | 掩膜版、掩膜版缺陷修复方法、掩膜版的使用方法以及半导体结构 | |
US20240053669A1 (en) | Euv photo masks and manufacturing method thereof | |
CN103885284B (zh) | 堆叠掩模 | |
TWI760057B (zh) | 反射遮罩及其製造方法 | |
KR20080025545A (ko) | 그레이톤 블랭크 마스크와 포토마스크 및 그 제조방법 | |
TW202422207A (zh) | 反射光罩及其製造方法 | |
US20080203386A1 (en) | Method of forming a patterned resist layer for patterning a semiconductor product |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |