CN103354978A - 信号处理器及信号处理方法 - Google Patents

信号处理器及信号处理方法 Download PDF

Info

Publication number
CN103354978A
CN103354978A CN2012800083520A CN201280008352A CN103354978A CN 103354978 A CN103354978 A CN 103354978A CN 2012800083520 A CN2012800083520 A CN 2012800083520A CN 201280008352 A CN201280008352 A CN 201280008352A CN 103354978 A CN103354978 A CN 103354978A
Authority
CN
China
Prior art keywords
frequency
signal
amplifier
inverted
switching signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012800083520A
Other languages
English (en)
Inventor
川崎研一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103354978A publication Critical patent/CN103354978A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种信号处理器，其包括：多个频率转换器，其对输入信号进行频率转换以输出转换信号；以及输出部，其合成从所述多个频率转换器输出的所述转换信号并输出复合信号，其中，所述多个频率转换器形成于单片半导体芯片中，并且所述多个频率转换器进行频率转换以转换成处于不同频带的转换信号。

Description

信号处理器及信号处理方法
技术领域
本发明涉及一种信号处理器及一种信号处理方法，具体而言，涉及例如使得可容易地在半导体芯片中进行高速数据传输的一种信号处理器及一种信号处理方法。
背景技术
作为在半导体芯片之间进行数据交换的方法的示例，存在一种以并行方式进行数据传输的方法及一种以串行方式进行数据传输的方法。
与以串行方式进行数据传输的情形相比，在以并行方式进行数据传输的情形中，可高速地进行数据传输。
此外，在以并行方式进行数据传输时，可通过增大总线宽度而更高速地进行数据传输。
然而，与以串行方式进行数据传输的情形相比，在以并行方式进行数据传输的情形中，半导体芯片中的布线数目或半导体芯片的管脚数目增大。
此外，如果在以并行方式进行数据传输时总线宽度增大，则难以调整并行传输的数据(并行数据)的每一位的传输或接收的时序。
如上所述，由于在以并行方式进行数据传输时半导体芯片中的布线数目或半导体芯片的管脚数目增大，因此当对半导体芯片中的布线数目或半导体芯片的管脚数目存在限制时，采用以串行方式进行数据传输的方法。
同时，在以串行方式传输并行数据的情形中，需要在传输侧处进行P/S(并行/串行)转换以将并行数据转换成串行数据，且需要在接收侧处进行S/P(串行/并行)转换以将串行传输的数据(串行数据)转换成并行数据。
作为用于进行P/S转换及S/P转换的半导体芯片，存在一种被称为SERDES(串行器/解串器)的半导体芯片(例如，参见NPL1)。
图1是图示现有技术中SERDES的构造示例的方框图。
在图1中，SERDES具有串行器10及解串器20。
串行器10具有位转换器11、P/S转换器12、驱动器13及焊盘。
例如，将8位并行数据从高阶应用(图未示出)提供至位转换器11。
位转换器11将来自高阶应用的8位(宽度)并行数据转换成10位并行数据，以防止0或1(低或高)在串行数据中持续很长时间，并将所述10位并行数据提供至P/S转换器12。
P/S转换器12将来自位转换器11的所述10位并行数据转换成串行数据并将所述串行数据提供至驱动器13。
驱动器13根据来自P/S转换器12的串行数据进行驱动并根据所述串行数据输出信号。
驱动器13的输出端连接至焊盘(电极)14，且从驱动器13输出的信号通过焊盘14及设置于焊盘14中的布线被输出至SERDES之外。
解串器20具有焊盘21、接收器22、均衡器23、CDR(Clock and DataRecovery，时钟及数据恢复)24、S/P转换器25、字对齐部(word alignmentsection)26及位转换器27。
从另一SERDES输出的串行数据的信号例如通过焊盘21被提供至接收器22。
接收器22接收通过焊盘21所提供的信号并将所述信号提供至均衡器23。
均衡器23均衡来自接收器22的信号并将结果提供至CDR24。
CDR24根据从均衡器23提供的信号产生时钟，并根据所述时钟将串行数据输出至S/P转换器25。
S/P转换器25将来自CDR24的所述串行数据转换成并行数据，并将所述并行数据提供至字对齐部26。
字对齐部26对来自S/P转换器25的并行数据进行字对齐，并将例如所获得的10位并行数据作为结果提供至位转换器27。
位转换器27通过进行位转换器11的转换的逆转换，将来自字对齐部26的10位并行数据转换成8位并行数据，并将所述8位并行数据提供至高阶应用。
然而，近年来高阶应用中所处理的数据量增大，即数据传输速度增大。
为高速地传输数据，需增大SERDES的工作速度。
然而，如果SERDES的工作速度增大，则从焊盘14及焊盘21延伸至SERDES之外的布线中的信号的衰减变大且信号的频带变宽。因此，由于(阻抗)匹配变难，因此容易发生反射或辐射。
此外，为补偿信号等的衰减，需在SERDES中设置均衡器23。
此处，如果信号等的衰减不大，则无需在SERDES中设置均衡器23。然而，为增大SERDES的工作速度，由于信号等的衰减变大，因此需要在SERDES中设置均衡器23。
此外，为增大SERDES的工作速度，需要增大SERDES中作为用于处理串行信号的部件的P/S转换器12、驱动器13、接收器22、CDR24及S/P转换器25的工作速度。然而，在此种情形中，所述用于处理串行数据的功能块的功耗增大。
因此，SERDES的工作速度的增大受可提供至SERDES的电能的限制，且难以使速度进一步增大。
[引用列表]
[非专利文献]
[NPL1]“R.Palmer、J.Poulton、W.J.Eylesl、A.M.Fuller1、T.Greer、M.Horowitz、M.Kellam、F.Quan、F.Zarkeshvari，“A14mW6.25Gb/sTransceiver in90nm CMOS for Serial Chip-to-Chip Communications”，2007IEEE International Solid-State Circuits Conference，DIGEST OFTECHNICAL PAPERS，ISSCC2007”
发明内容
[技术问题]
如上所述，由于功耗而难以在SERDES中进行高速率数据传输(高速数据传输)。此外，在除SERDES之外的半导体芯片中，同样由于功耗而类似地难以进行高速数据传输。
因此，期望容易地进行高速数据传输成为可能。
[问题的解决方案]
本发明的第一实施例涉及一种单片半导体芯片，所述单片半导体芯片中形成有对输入信号进行频率转换以输出转换信号的多个频率转换器。在信号处理器中，所述多个频率转换器进行频率转换以转换成处于不同频带的转换信号，且从所述多个频率转换器输出的转换信号被合成以输出复合信号。
本发明的第一实施例还涉及一种信号处理方法，所述方法包括：通过信号处理器的多个频率转换器进行频率转换以转换成处于不同频带的转换信号，所述信号处理器是其中形成有所述多个频率转换器的单片半导体芯片，所述多个频率转换器用于对输入信号进行频率转换以输出转换信号；合成从所述多个频率转换器输出的所述转换信号以输出复合信号。
根据上述第一实施例，所述信号处理器的所述多个频率转换器进行频率转换以转换成处于不同频带中的转换信号，所述信号处理器是其中形成有所述多个频率转换器的单片半导体芯片，所述多个频率转换器用于对输入信号进行频率转换以输出转换信号。随后，从所述多个频率转换器输出的所述转换信号被合成以输出复合信号。
本发明的第二实施例涉及一种单片半导体芯片，所述单片半导体芯片中形成有多个频率转换器，所述多个频率转换器对通过对输入信号进行频率转换所获得的转换信号进行频率转换以输出所述输入信号。在所述信号处理器中，所述多个频率转换器对处于不同频带中的转换信号进行频率转换。向所述多个频率转换器中的每一者至少分配通过合成处于不同频带的多个转换信号所获得的复合信号的至少欲通过所述频率转换器进行频率转换的频带中的转换信号。
本发明的第二实施例还涉及一种信号处理方法，所述方法包括：通过信号处理器的多个频率转换器对处于不同频带的转换信号进行频率转换，所述信号处理器是其中形成有所述多个频率转换器的单片半导体芯片，所述多个频率转换器用于对通过对输入信号进行频率转换所获得的转换信号进行频率转换以输出所述输入信号；以及向所述多个频率转换器中的每一者至少分配通过合成处于不同频带的多个转换信号所获得的复合信号的至少欲通过所述频率转换器进行频率转换的频带中的转换信号。
根据上述第二实施例，所述信号处理器的所述多个频率转换器对处于不同频带中的转换信号进行频率转换，所述信号处理器是其中形成有多个频率转换器的单片半导体芯片，所述多个频率转换器用于对通过对输入信号进行频率转换所获得的转换信号进行频率转换以输出所述输入信号。在此种情形中，向所述多个频率转换器中的每一者至少分配通过合成处于不同频带的多个转换信号所获得的复合信号的至少欲通过所述频率转换器进行频率转换的频带中的转换信号。
本发明的第三实施例涉及一种单片半导体芯片，所述单片半导体芯片中形成有对输入信号进行频率转换以输出转换信号的多个第一频率转换器以及对所述转换信号进行频率转换以输出所述输入信号的多个第二频率转换器。所述多个第一频率转换器进行频率转换以转换成处于不同频带中的转换信号，从所述多个第一频率转换器输出的所述转换信号被合成，并输出复合信号。所述多个第二频率转换器对处于不同频带中的所述转换信号进行频率转换。向所述多个频率转换器中的每一者至少分配来自另一半导体芯片的复合信号的至少欲通过所述频率转换器进行频率转换的频带中的转换信号。
根据本发明的第三实施例，所述信号处理器的所述多个第一频率转换器进行频率转换以转换成处于不同频带的转换信号，所述信号处理器是其中形成有所述多个第一频率转换器及所述多个第二频率转换器的单片半导体芯片，所述多个第一频率转换器用于对输入信号进行频率转换以输出转换信号，所述多个第二频率转换器对所述转换信号进行频率转换以输出所述输入信号。随后，从所述多个第一频率转换器输出的所述转换信号被合成以输出复合信号。另一方面，所述多个第二频率转换器对处于不同频带中的所述转换信号进行频率转换。向所述多个频率转换器中的每一者至少分配来自另一半导体芯片的复合信号的至少欲通过所述频率转换器进行频率转换的频带中的转换信号。
[本发明的有利效果]
根据本发明的第一～第三实施例，可容易地进行高速数据传输。
附图说明
[图1]
图1是图示现有技术中SERDES的示例的构造的方框图。
[图2]
图2是图示根据本发明实施例的信号处理器的构造的方框图。
[图3]
图3是图示发射器51及接收器61的构造示例的方框图。
[图4]
图4是图示可被用作放大器73及放大器81的RF放大器的构造示例的电路图。
[图5]
图5是图示60G放大器的幅值特性(60GHz Gain)及输入端子T1侧处的反射系数S11的大小(60GHz S11)以及80G放大器的幅值特性(80GHz Gain)及输入端子T1侧处的反射系数S11的大小(80GHz S11)的视图。
[图6]
图6是图示60G放大器的输入端子T1侧处的反射系数S11的相位(60GHzS11)及输出端子T2侧处的反射系数S22的相位(60GHz S22)以及在80G放大器的输入端子T1侧处的反射系数S11的相位(80GHz S11)及输出端子T2侧处的反射系数S22的相位(80GHz S22)的视图。
[图7]
图7是图示60G放大器的反射系数S11(60GHz Amp S11)及反射系数S22(60GHz Amp S22)的每一轨迹以及80G放大器的反射系数S11(80GHzAmp S11)及反射系数S22(80GHz Amp S22)的每一轨迹的史密斯圆图。
[图8]
图8是图示60G放大器的反射系数S11(60GHz Amp S11)及反射系数S22(60GHz Amp S22)的每一轨迹以及80G放大器的反射系数S11(80GHzAmp S11)及反射系数S22(80GHz Amp S22)的每一轨迹的史密斯圆图。
[图9]
图9是图示仅由连接点形成的合成器41的构造示例的电路图，所述连接点在60G发射放大器及80G发射放大器的输出连接线之间进行连接。
[图10]
图10是图示用于模拟以测量60G发射放大器及80G发射放大器的参数的电路的电路图，所述模拟是针对合成器41而进行，合成器41仅由在60G发射放大器及80G发射放大器的输出连接线之间进行连接的连接点形成。
[图11]
图11是图示60G发射放大器、80G发射放大器及合成器41的幅值特性的视图。
[图12]
图12是图示60G发射放大器、80G发射放大器及合成器41的相位特性的视图。
[图13]
图13是图示仅由连接点形成的分离器42的构造示例的电路图，所述连接点在60G接收放大器及80G接收放大器的输入连接线之间进行连接。
[图14]
图14是图示用于模拟以测量60G接收放大器及80G接收放大器的参数的电路的电路图，所述模拟是针对分离器42而进行，分离器42仅由在60G接收放大器与80G接收放大器的输入连接线之间进行连接的连接点而形成。
[图15]
图15是图示60G接收放大器、80G接收放大器及分离器42的幅值特性的视图。
[图16]
图16是图示60G接收放大器、80G接收放大器及分离器42的相位特性的视图。
具体实施方式
<根据本发明实施例的信号处理器>
图2是图示根据本发明实施例的信号处理器的构造示例的方框图。
在图2中，信号处理器是例如用作SERDES的单片半导体芯片。
此外，在图2中，与图1所示的部件相对应的部件被提供有相同的附图标记，且在下文中将适当地省略其解释。
图2所示的信号处理器包括多个、例如三个SERDES部311、312及313、合成器41及分离器42。这些SERDES部311～313、合成器41及分离器42形成于例如CMOS(Complementary Metal Oxide Semiconductor；互补金属氧化物半导体)上，所述CMOS是单片半导体芯片。
SERDES部311具有串行器50及解串器60。
串行器50具有位转换器11、P/S转换器12及发射器51。
因此，串行器50与图1所示串行器10的相同之处在于设置有位转换器11及P/S转换器12，而与图1所示串行器10的不同之处在于设置发射器51来取代驱动器13及焊盘14。
将串行数据从P/S转换器12提供至发射器51。
发射器51对来自P/S转换器12的作为基带信号(处于预定频带的信号)的串行数据进行频率转换，并输出作为处于高频带的信号的转换信号(该转换信号比预定频带处于更高频带)。
因此，发射器51用作对基带信号进行频率转换以转换成作为处于高频带的信号的转换信号的频率转换器。
从发射器51输出的转换信号通过电缆线(布线)提供至合成器41。
解串器60具有接收器61、CDR24、S/P转换器25、字对齐部26及位转换器27。
因此，解串器60与图1所示解串器20的相同之处在于设置有CDR24、S/P转换器25、字对齐部26及位转换器27，而与图1所示解串器20的不同之处在于设置接收器61来取代接收器22及均衡器23。
至少转换信号从分离器42被提供至接收器61。
接收器61对来自分离器42的转换信号进行频率转换，并输出作为基带信号的串行数据。
因此，接收器61用作对作为处于高频带的信号的转换信号进行频率转换以转换成基带信号的频率转换器。
将从接收器61输出的串行数据提供至CDR24，并以与图1所示解串器20的情形中相同的方式对其进行处理。
SERDES部312及313类似于SERDES部311而形成。
然而，在SERDES部312中，对应于发射器51的发射器进行频率转换，以转换成与其他SERDES部311及313的频带处于不同频带的转换信号。
此外，在SERDES部312中，对应于接收器61的接收器进行频率转换，以转换成与其他SERDES部311及313的频带处于不同频带的转换信号。
SERDES部313也同样如此。
在下文中，利用下标i将SERDES部31i的位转换器11、P/S转换器12、CDR24、S/P转换器25、字对齐部26、位转换器27、串行器50、发射器51、解串器60及接收器61(对应于这些元件的方框)分别适当地表达为位转换器11i、P/S转换器12i、CDR24i、S/P转换器25i、字对齐部26i、位转换器27i、串行器50i、发射器51i、解串器60i及接收器61i。
此外，从SERDES部31i的发射器51i输出的转换信号的中心频率被表达为fsi，且欲通过SERDES部31i的接收器61i进行频率转换的转换信号的中心频率被表达为fri。
频率fs1、fs2及fs3彼此不同，且频率fr1、fr2及fr3也彼此不同。
此外，频率fsi(此处i＝1、2、3)与频率fri′(此处I′＝1，2，3)可不同或相等。
在通过公共(同一)传输路径发射或接收欲被调整的复合信号时，如果频率fsi与fri′对于所有i与i′的组合均不同，则可在图2所示的信号处理器中同时进行数据的发射及接收。然而，如果频率fsi与fri′即使对于i与i′的组合之一相等，则需要在图2所示的信号处理器中以时分方式(半双工通信)进行数据的发射及接收。
此外，在用于向/从图2所示的信号处理器发射/接收数据且被构造成类似于图2所示信号处理器的另一信号处理器中，如果对应于频率fsi及fri的频率分别被表示为频率fsi′及fri′，则频率fsi与fri′相互匹配且频率fri与fsi′相互匹配。
合成器41合成从SERDES部311～313的发射器511～513输出的转换信号并输出复合信号。
此处，合成器41可由BPF(Band Pass Filter；带通滤波器)(此处为三个BPF)及连接点形成，所述带通滤波器用于将从SERDES部31i的发射器51i输出且中心频率为频率fsi的转换信号的频带限制到预定带宽，所述连接点连接三个BPF的输出连接线，所述三个BPF用于限制例如从发射器511～513输出的转换信号的频带。
现在，将设置于合成器41中的三个BPF中用于限制从发射器51i输出且中心频率为频率fsi的转换信号的频带的BPF表达为BPF#i。随后，在由三个BPF#1、BPF#2及BPF#3及连接所述三个BPF#1～BPF#3的输出连接线的连接点形成的合成器41中，从发射器51i输出的转换信号的频带被BPF#i限制。随后，在连接所述三个BPF#1～BPF#3的输出连接线的连接点处合成从所述三个BPF#1～BPF#3输出的转换信号。
此外，例如合成器41可形成为不包括BPF。换言之，合成器41可仅由发射器511～513的输出的连接点形成。下文中将对此进行详细说明。
从合成器41输出的复合信号、即通过对从发射器511～513输出的转换信号进行频率复合而获得的信号通过电缆或以无线方式经由焊盘(图未示出)传输至另一信号处理器。
通过电缆或以无线方式传输的复合信号通过焊盘(图未示出)从另一信号处理器提供至分离器42。
分离器42至少将提供至分离器42的复合信号中所包括的、欲通过接收器61i进行频率转换的频带中的转换信号(即，将频率fri作为中心频率的转换信号)分配至SERDES部311～313的接收器611～613中的每一者。
此处，分离器42例如可由BPF(Band Pass Filter；带通滤波器)(此处为三个BPF)及连接点形成，所述带通滤波器用于从复合信号中提取将频率fri作为中心频率且欲通过SERDES部31i的接收器61i进行频率转换的转换信号，所述连接点使所述三个BPF的输入连接线进行连接。
现在，将设置于分离器42中的三个BPF中用于提取将频率fri作为中心频率的转换信号的BPF表达为BPF′#i。随后，在由三个BPF′#1、BPF′#2及BPF′#3以及连接所述三个BPF′#1～BPF′#3的输入连接线的连接点形成的分离器42中，将复合信号从连接所述三个BPF′#1～BPF′#3的输入连接线的连接点提供至所述三个BPF′#1～BPF′#3中的每一者。随后，在BPF′#1中，提取将频率fri作为中心频率的转换信号并随后将其提供(分配)至接收器61i。
此外，例如分离器42可形成为不包括BPF。换言之，分离器42可仅由接收器611～613的输入连接点形成。在下文中将对此进行详细说明。
在以如上所述方式构造的信号处理器中，例如，将8位并行数据从高阶应用提供至位转换器111～113中的每一者。
位转换器11i将来自高阶应用的8位并行数据转换成10位并行数据并将所述10位并行数据提供至P/S转换器12i。
P/S转换器12i将来自位转换器11的所述10位并行数据转换成串行数据并将所述串行数据提供至发射器51i。
发射器51i对所述串行数据进行频率转换，以转换成将频率fsi作为中心频率的转换信号并将所述转换信号通过电缆线提供至合成器41，所述串行数据是来自P/S转换器12的基带信号。
合成器41合成从发射器511～513输出的转换信号并输出复合信号。
从合成器41输出的所述复合信号通过电缆或以无线方式被传输至另一信号处理器。
另一方面，将通过电缆或以无线方式传输的所述复合信号从另一信号处理器提供至分离器42。
分离器42至少将提供至分离器42的复合信号中所包括的、将频率fri作为中心频率的转换信号分配至接收器61i。
接收器61i对来自分离器42的信号中所包括的且将频率fri作为中心频率的转换信号进行频率转换，以转换成作为基带信号的串行数据，并通过CDR24i将所述串行数据提供至S/P转换器25i。
S/P转换器25i将通过CDR24i提供的所述串行数据转换成10位并行数据，并通过字对齐部26i将所述10位并行数据提供至位转换器27。
位转换器27将通过字对齐部26提供的所述10位并行数据转换成8位并行数据，并将所述8位并行数据提供至高阶应用。
如上所述，在信号处理器中，串行数据(其为基带信号)通过所述多个(三个)发射器511～513被频率转换成处于不同频带的转换信号，且从发射器511～513输出的转换信号被合成，并输出复合信号。
此外，将至少从另一信号处理器传输的复合信号中所包括的且欲通过接收器61i进行频率转换的频带中的转换信号分配至接收器61i，且欲通过接收器61i进行频率转换的频带中的转换信号被接收器611～613频率转换成串行数据，所述串行数据是基带信号。
因此，可容易地进行高速数据传输。
换言之，与图1中的SERDES相比，图2所示的信号处理器具有所述多个(三个)SERDES部311～313，以作为与图1所示SERDES进行相同的P/S转换及S/P转换的部件。因此，与图1中的SERDES相比，可在不增大作为串行数据处理部件的P/S转换器12、CDR24及S/P转换器25的处理速度(因此，不增大用于处理串行数据的每一部件的功耗)的情况下对数据进行三次处理。简单而言，可在同一周期中对数据进行三次处理。
此外，如在图2所示的信号处理器中，例如可通过在图1所示的SERDES中简单地设置三个串行器10及三个解串器20来进行高速数据传输。
然而，例如，当图1所示的SERDES中设置有三个串行器10及三个解串器20时，焊盘14及焊盘21的数目增大。因此，根据例如在作为SERDES的半导体芯片中的布线数目或半导体芯片的管脚数目的限制，可能难以设置三个串行器10及三个解串器20。
与之相比，在图2所示的信号处理器中，串行数据(其为基带信号)通过三个发射器511～513被频率转换成处于不同频带的转换信号，从发射器511～513输出的转换信号通过合成器41合成，且输出复合信号。
因此，无论设置多少个SERDES部，用于输出复合信号的焊盘的数目均为一个。换言之，焊盘的数目不会增大。
此外，在图2所示的信号处理器中，分离器42将至少复合信号中所包括的且欲通过接收器61i进行频率转换的频带中的转换信号分配至接收器61i，且接收器611～613中的每一者对欲通过接收器61i进行频率转换的频带中的转换信号进行频率转换以转换成串行数据，所述串行数据是基带信号，所述复合信号是通过合成处于不同频带的转换信号获得的并从另一信号处理器传输来的。
因此，无论设置多少个SERDES部，用于将从另一信号处理器传输的复合信号输入(提供)至分离器42的焊盘数目为均一个。换言之，焊盘的数目不会增大。
如上所述，无论设置多少个SERDES部，如图2所示的信号处理器的半导体芯片的管脚数目均不会增大。
此外，在图2所示的信号处理器中，在串行信号(其为基带信号)被频率转换成处于不同频带的转换信号之后，从所述多个(三个)发射器511～513中的每一者发射所述串行信号。因此，与在图1所示的SERDES中通过增大工作速度来传输串行数据的情形相比，具有以下优点：例如可通过调整通过频率转换获得的转换信号的频带而容易地解决传输路径特性的缺点(例如，在传输路径中频率有大或小的衰减)。
此处，尽管在图2中的信号处理器中设置有三个SERDES部311～313，然而也可在所述信号处理器中设置两个SERDES部或四个或更多个SERDES部。
此外，图2所示的信号处理器与另一信号处理器之间的复合信号的发射或接收可通过电缆或以无线方式进行。在以无线方式发射及接收的情形中，可使用独立的天线(用于发射的天线以及用于接收的天线)或可使用一根公共天线来发射及接收复合信号。
此外，在图2所示信号处理器与另一信号处理器之间的复合信号的发射及接收以无线方式进行时，空气及各种波导(例如介质波导)可被用作无线传输路径。专利JP-A-2010-103982中公开了介质波导的示例。
此外，尽管在图2中的SERDES部31i中设置有串行器50i及解串器60i两者，然而在需要时可在SERDES部31i中设置仅串行器50i或解串器60i。
在仅串行器50i设置于SERDES部31i中时，信号处理器可形成为不包括分离器42。在仅解串器60i设置于SERDES部31i中时，信号处理器可形成为不包括合成器41。
<发射器51及接收器61的构造示例>
图3是图示图2所示发射器51及接收器61的构造示例的方框图。
发射器51及接收器61例如在基带信号与处于毫米波带的信号之间进行频率转换。
此外，处于毫米波带的信号是频率约为30～300GHz的信号，即波长约为1～10mm的信号。由于处于毫米波带的信号具有高频率，因此可进行高速数据传输。此外，在以无线方式进行发射及接收的情形中，例如可将约1mm的焊接线用作天线。
发射器51具有振荡器71、混合器72及放大器73。
在下文中，设置于发射器51i中的振荡器71、混合器72及放大器73分别被适当地记作振荡器71i、混合器72i及放大器73i。
振荡器71例如通过振荡产生在毫米波带中的载波并将其提供至混合器72。
从发射器511～513输出的转换信号的中心频率fs1～fs3分别与由设置于发射器511～513中的振荡器711～713所产生的载波的频率相对应。
因此，振荡器711～713所产生的载波的频率不同。
将载波从振荡器71提供至混合器72，并将串行数据(其为基带信号)从P/S转换器12(图2)提供至混合器72。
此处，假设提供至混合器72的串行数据的数据速率例如约为2.5～5.0Gbps，优选地将由振荡器71所产生的载波的频率设定为例如30GHz或更高，从而使得通过在发射器511～513中对此种串行数据进行频率转换所获得的转换数据之间的干扰可降低，且每一转换信号可从通过合成所述转换信号所获得的复合信号中分离。
混合器72混合串行数据与来自振荡器71的载波(将来自振荡器71的载波乘以串行数据)，以根据所述串行数据调制来自振荡器71的载波，并将所获得的调制信号作为结果提供至放大器73，所述所获得的调制信号即通过对所述串行数据(其为基带信号)进行频率转换以转换成与来自振荡器71的载波相对应的频带中的RF(Radio Frequency；射频)信号所获得的转换信号。
放大器73放大作为来自混合器72的转换信号的RF信号，并在放大之后输出作为转换信号的RF信号。
从放大器73输出的转换信号被提供至合成器41。合成器41合成从放大器731～733输出的作为转换信号的RF信号。
另一方面，接收器61具有放大器81、振荡器82及混合器83。
在下文中，设置于接收器61i中的放大器81、振荡器82及混合器83被分别适当地记作放大器81i、振荡器82i及混合器83i。
至少将从另一信号处理器传输的复合信号的RF信号提供至放大器81i，所述RF信号包括欲通过接收器61i进行频带转换的频带中的转换信号。
放大器81放大提供至放大器81的RF信号并将通过放大获得的RF信号提供至振荡器82及混合器83，且所述经放大的RF信号是欲通过接收器61i进行频率转换的频带中的转换信号。
振荡器82对来自放大器81的作为输入信号的转换信号(RF信号)进行操作。振荡器82通过振荡产生与作为输入信号的转换信号(载波)同步的再现载波(reproduction carrier)并将所述再现载波提供至混合器83，所述再现载波即与用于经频率转换以转换成转换信号的载波相对应的再现载波。
混合器83将来自放大器81的转换信号与来自振荡器82的再现载波混合(将来自放大器81的转换信号乘以来自振荡器82的再现载波)，以解调所述转换信号(调制信号)，并将所获得的调制信号作为结果提供至CDR24，所述所获得的调制信号即通过对所述转换信号进行频率转换以转换成基带信号所获得的串行数据(图2)。
<放大器73及放大器81的构造的示例>
图4是图示图3中的放大器73及放大器81所采用的RF放大器的构造示例的电路图。
由于放大器73及放大器81是放大RF信号的RF放大器，因此二者可相似地形成。
在图4中，电容器C1的一端连接至RF放大器的输入端子T1，且电容器C1的另一端连接至线圈L1的一端。线圈L1的另一端连接至DC电源Vcc1的正极端子，DC电源Vcc1的负极端子接地。
电容器C1与线圈L1之间的连接点连接至FET(MOS FET)#1的门极，FET#1的源极接地。
FET#1的漏极连接至FET(MOS FET)#2的源极，且FET#2的门极及漏极分别连接至线圈L2的一端及另一端。
此外，FET#1及FET#2的基板接地。
FET#2的门极与线圈L2之间的连接点连接至DC电源Vcc2的正极端子，DC电源Vcc2的负极端子接地。
FET#2的漏极与线圈L2之间的连接点连接至电容器C2的一端，且电容器C2的另一端连接至RF放大器的输出端子T2。
图4所示的RF放大器可用于级联连接。因此，在需要时放大器73与放大器81中的每一者可仅由一个图4所示的RF放大器、或由多个图4所示RF放大器的级联连接形成。
此外，当放大器73或放大器81仅由一个图4所示的RF放大器形成时，电阻器R1与电阻器R2中的每一者的一端分别连接至输入端子T1与输出端子T2，而另一端接地。
此外，当放大器73或放大器81由多个图4所示RF放大器的级联连接形成时，电阻器R1与电阻器R2中的每一者的一端分别连接至第一RF放大器的输入端子T1与末级RF放大器的输出端子T2，而另一端接地。
在下文中，为便于解释，假设放大器73与放大器81中的每一者仅由一个图4所示的RF放大器形成。
由于放大器73或放大器81放大处于毫米波带的RF信号(其为高频信号)，因此可将电感负载用作作为此种放大器73或放大器81的RF放大器的输入侧负载或输出侧负载。
在所述毫米波带中，电感小的线圈可用作电感负载，且此种线圈可容易地形成于CMOS上。
在图4所示的RF放大器中，线圈L1是输入侧处的电感负载，且线圈L2是输出侧处的电感负载。
在将电感负载用作RF放大器的输入侧负载时，RF放大器的输入侧处的频率特性会变为带通型特性，例如BPF。因此，可从输入(提供)至RF放大器的RF信号中分离出一部分频带中的信号并放大所述信号。
此外，在将电感负载用作RF放大器的输出侧负载时，RF放大器的输出侧处的频率特性会变为带通型特性，例如BPF。因此，可限制从RF放大器输出的RF信号的频带。
如上所述，如图3所示的放大器73或放大器81，通过采用RF放大器，输入侧处或输出侧处的频率特性变为带通型特性，其中输入侧处或输出侧处的负载为电感负载。因此，合成器41或分离器42可仅由在各连接线之间进行连接的连接点简单地形成，而不包括上述图2中的BPF。
此外，如果作为连接至合成器41的发射器51的放大器73的RF放大器被形成为使输入侧处与输出侧处的频率特性中的至少输出侧处的频率特性变为带通型特性，则合成器41可形成为不包括BPF。
因此，作为连接至合成器41的发射器51的放大器73的RF放大器中的输入侧负载，可采用不是电感负载的负载，换言之，可使用电阻器取代线圈L1。
此外，如果作为连接至合成器42的接收器61的放大器81的RF放大器被形成为使输入侧处与输出侧处的频率特性中的至少输入侧处的频率特性变成带通型特性，则分离器42可形成为不包括BPF。
因此，作为连接至分离器42的接收器61的放大器81的RF放大器中的输出侧负载，可采用不是电感负载的负载，换言之，可使用电阻器取代线圈L2。
然而，在作为接收器61的放大器81的RF放大器中，当需要等于或大于预定值的增益时，优选地采用电感负载作为输出侧负载以取代电阻器。
此外，在图4所示的RF放大器中，S参数(分散参数)中的从输出端子T2到输入端子T1的转移系数S12的值变小。
<转换器41及分离器42>
接下来，将阐述采用图4中的RF放大器作为图3中的放大器73及放大器81、仅由在各连接线之间进行连接的连接点而无需BPF形成合成器41及分离器42。
此外，为便于解释，以下将重点对所述三个发射器511～513中的所述两个发射器511及512进行解释。
此外，假设发射器511对基带信号进行频率转换，以转换成作为中心频率fs1为60GHz的频带中的转换信号(在下文中，也被称为60G带信号)的RF信号，且发射器512对基带信号进行频率转换，以转换成作为中心频率fs1不同于60GHz、而是80GHz的频带中的转换信号(在下文中，也被称为80G带信号)的RF信号。
类似地，在所述三个接收器611～613中，也重点对所述两个接收器611及612进行解释。假设接收器611对60G带信号进行频率转换以转换成基带信号，且接收器612对80G带信号进行频率转换以转换成基带信号。
在此种情形中，尽管发射器511的放大器731放大60G带信号，且发射器512的放大器732放大80G带信号，然而发射器511的放大器731与发射器512的放大器732区别于作为放大60G带信号的放大器731的RF放大器与作为放大80G带信号的放大器732的RF放大器之处仅在于线圈L1及线圈L2的电感。
换言之，采用电感适于放大60G带信号的线圈作为用作放大60G带信号的放大器731的RF放大器的线圈L1及线圈L2，且采用电感适以放大80G带信号的线圈作为用作放大80G带信号的放大器732的RF放大器的线圈L1及线圈L2。
接收器611的放大器811及接收器612的放大器812也同样如此。
在下文中，作为放大60G带信号的放大器731的RF放大器也被称为60G发射放大器，且作为放大80G带信号的放大器732的RF放大器也被称为80G发射放大器。
类似地，作为放大60G带信号的放大器811的RF放大器也被称为60G接收放大器，且作为放大80G带信号的放大器812的RF放大器也被称为80G接收放大器。
此外，在下文中，60G发射放大器与60G接收放大器也被统称为60G放大器，且80G发射放大器与80G接收放大器也被统称为80G放大器。
图5、图6、图7及图8是图示用于测量60G放大器及80G放大器的各种参数的模拟的模拟结果的视图。
此外，在模拟中，如图4所示，电阻器R1与AC电源P1的串联电路连接至输入端子T1，且电阻器R2与AC电源P2的串联电路连接至输出端子T2，且需要时在改变AC电源P1及P2的频率的同时测量60G放大器及80G放大器的各种参数。
图5图示60G放大器的幅值特性(60GHz Gain)及输入端子T1侧处的反射系数S11的大小(绝对值)(60GHz S11)，以及80G放大器的幅值特性(80GHz Gain)及输入端子T1侧处的反射系数S11的大小(80GHz S11)。
60G放大器的幅值特性与80G放大器的幅值特性之间的隔离可被优选地设定为使得在进行频率复合之后，当放大后的60G带信号及放大后的80G带信号通过传输路径传输时，可在接收侧处接收在60G放大器中被放大后的60G带信号与在80G放大器中被放大后的80G带信号中的每一者。
图6图示60G放大器的输入端子T1侧处的反射系数S11的相位(60GHzS11)及输出端子T2侧处的反射系数S22的相位(60GHz S22)，以及80G放大器的输入端子T1侧处的反射系数S11的相位(80GHz S11)及输出端子T2侧处的反射系数S22的相位(80GHz S22)。
图7是图示60G放大器的反射系数S11(60GHz Amp S11)及反射系数S22(60GHz Amp S22)的每一轨迹、以及80G放大器的反射系数S11(80GHz Amp S11)及反射系数S22(80GHz Amp S22)的每一轨迹的史密斯圆图，所述各反射系数是在将AC电源P1及P2的频率从59GHz改变为61GHz的同时进行测量。
根据图7，80G放大器对于59GHz～61GHz信号的反射系数S11及反射系数S12的大小(绝对值)接近1.0。因此，59GHz～61GHz的信号(即60G带信号)在80G放大器的输入侧处及输出侧处几乎被反射。
图8是图示60G放大器的反射系数S11(60GHzAmp S11)及反射系数S22(60GHz Amp S22)的每一轨迹、以及80G放大器的反射系数S11(80GHz Amp S11)及反射系数S22(80GHz Amp S22)的每一轨迹的史密斯圆图，所述各反射系数在将AC电源P1及P2的频率从79GHz改变为81GHz的同时进行测量。
根据图8，60G放大器对于79GHz～81GHz信号的反射系数S11及反射系数S12的大小(绝对值)充分大，然而其不与图7所示的80G放大器的反射系数S11及反射系数S12一样大。因此，79GHz～81GHz的信号(即80G带信号)在60G放大器的输入侧处及输出侧处被充分反射。
如上所述，由于60G放大器及80G放大器的输入侧处及输出侧处的频率特性变为带通型特性，因此80G带信号在60G放大器的输入侧处及输出侧处被反射，且60G带信号在80G放大器的输入侧处及输出侧处被反射。
因此，当60G发射放大器与80G发射放大器的输出连接线简单地相互连接时，从60G发射放大器输出的60G带信号在80G发射放大器的输出侧处被反射，且从80G发射放大器输出的80G带信号在60G发射放大器的输出侧处被反射。因此，从60G发射放大器输出的60G带信号与从80G发射放大器输出的80G带信号的合成可仅通过连接60G发射放大器与80G发射放大器的输出连接线来进行。
此外，当通过合成60G带信号与80G带信号所获得的复合信号被提供至将60G接收放大器与80G接收放大器的输入连接线简单地相互连接的连接点处时，复合信号中所包括的80G带信号在60G接收放大器的输入侧处被反射，且复合信号中所包括的60G带信号在80G接收放大器的输入侧处被反射。因此，可仅通过连接60G接收放大器与80G接收放大器的输入连接线，就可以将复合信号中所包括的60G带信号分配至60G接收放大器，并且将复合信号中所包括的80G带信号分配至80G接收放大器。
换言之，用于将从60G发射放大器输出的60G带信号与从80G发射放大器输出的80G带信号合成的合成器41可仅由连接点形成而不包括BPF，所述连接点在60G发射放大器与80G发射放大器的输出连接线之间进行连接。
此外，用于分配复合信号中所包括的60G带信号及80G带信号的分离器42可仅由连接点形成而不包括BPF，所述连接点在60G发射放大器与80G发射放大器的输入连接线之间进行连接。
如上所述，通过采用图4所示的RF放大器作为图3所示的发射器51的放大器73及接收器61的放大器81，合成器41可仅由使发射器511～513的各输出连接线之间进行连接的连接点形成而不包括BPF，且分离器42可仅由使接收器611～613的各输入连接线之间进行连接的连接点形成而不包括BPF。
通过仅用使各连接线之间进行连接的连接点形成合成器41及分离器42，可将形成图2所示信号处理器的SERDES部311～313、合成器41及分离器42形成于小尺寸的单片半导体芯片(例如CMOS)上。
图9是图示仅由使60G发射放大器与80G发射放大器的输出连接线之间进行连接的连接点形成的合成器41的构造示例的电路图。
此外，在图9中，通过将上标符号(′)添加至图4所示RF放大器的组件的附图标记，将由此得到的附图标记提供给与图4所示RF放大器的组件相对应的60G发射放大器的组件，并且通过双上标符号(″)添加至图4所示RF放大器的组件的附图标记，并将由此得到的附图标记提供给与图4所示RF放大器的组件相对应的80G发射放大器的组件。
在图9中，合成器41仅由在60G发射放大器与80G发射放大器的输出连接线之间进行连接的连接点形成。
图10是图示用于模拟以测量60G发射放大器及80G发射放大器的各种参数的电路的电路图，所述模拟是针对合成器41(图9)进行，合成器41仅由在60G发射放大器与80G发射放大器的输出连接线之间进行连接的连接点形成。
在图10中，用于测量参数的AC电源P1′、P1″及P2连接至图9所示的电路。
图11及图12是图示用于测量60G发射放大器及80G发射放大器的各种参数的模拟的模拟结果的视图，所述模拟是通过以下方式进行：利用图10所示的电路来模拟仅由在60G发射放大器与80G发射放大器的输出连接线之间进行连接的连接点形成的合成器41(图9)。
换言之，图11图示传输通过(穿过)60G发射放大器的信号的幅值特性(60GHz thru)、传输通过80G发射放大器的信号的幅值特性(80GHzthru)、在60G发射放大器的输入侧处所反射的信号的幅值特性(60GHz inreturn)、在80G发射放大器的输入侧处所反射的信号的幅值特性(80GHzin return)、以及从合成器41的输出侧反射(至60G发射放大器侧及80G发射放大器侧)的信号的幅值特性(output return)。
图12图示在60G发射放大器的输入侧处所反射的信号的相位特性(60GHz in return phase)、在80G发射放大器的输入侧处所反射的信号的相位特性(80GHz in return phase)及从合成器41的输出侧所反射的信号的相位特性(output return phase)。
图13是图示仅由在60G接收放大器与80G接收放大器的输入连接线之间进行连接的连接点形成的分离器42的构造示例的电路图。
此外，在图13中，将上标符号(′)添加至图4所示RF放大器的组件的附图标记，并将由此得到的附图标记提供给与图4所示RF放大器的组件相对应的60G接收放大器的组件，并且将双上标符号(″)添加至图4所示RF放大器的组件的附图标记，并将由此得到的附图标记提供给与图4所示RF放大器的组件相对应的80G接收放大器的组件。
在图13中，分离器42仅由在60G接收放大器与80G接收放大器的输入连接线之间进行连接的连接点形成。
图14是图示用于模拟以测量60G接收放大器及80G接收放大器的各种参数的电路的电路图，所述模拟是针对分离器42(图13)进行，分离器42仅由在60G接收放大器与80G接收放大器的输入连接线之间进行连接的连接点形成。
在图14中，用于测量参数的AC电源P1、P2′及P2″连接至图13所示的电路。
图15及图16是图示用于测量60G接收放大器及80G接收放大器的各种参数的模拟的模拟结果的视图，所述模拟是通过以下方式进行：即利用图14所示的电路来模拟仅由在60G接收放大器与80G接收放大器的输入连接线之间进行连接的连接点形成的分离器42(图13)。
换言之，图15图示传输通过(穿过)60G接收放大器的信号的幅值特性(60GHz thru)、传输通过80G接收放大器的信号的幅值特性(80GHzthru)、在60G接收放大器的输出侧处所反射的信号的幅值特性(60GHz outreturn)、在80G接收放大器的输出侧处所反射的信号的幅值特性(80GHzout return)、以及在分离器42的输入侧处所反射的信号的幅值特性(inputreturn)。
图16图示在60G接收放大器的输出侧处所反射的信号的相位特性(60GHz out return phase)、在80G接收放大器的输出侧处所反射的信号的相位特性(80GHz out return phase)、以及在分离器42的输入侧处所反射的信号的相位特性(input return phase)。
此外，本发明的各实施例并非仅限于上述各实施例，且在不背离本发明范围的情况下可作出各种变化。
换言之，尽管在本实施例中已阐述将本发明应用于单个处理器且所述单个处理器是用作SERDES的单片半导体芯片的情形，然而本发明也可应用于除SERDES之外的半导体芯片。
本发明所包含的主题与2011年2月17日向日本专利局提出申请的日本优先权专利申请案JP2011-032340中所公开的主题相关，所述日本优先权专利申请案的全部内容以引用方式并入本文中。
所属领域的技术人员应理解，可根据设计要求及其他因素对本发明进行各种修改、组合、子组合及改变，只要其属于随附权利要求书或其等同物的范围内即可。
附图标记列表：
10：串行器
11：位转换器
12：P/S转换器
13：驱动器
14：焊盘
20：解串器
21：焊盘
22：接收器
23：均衡器
24：CDR
25：S/P转换器
26：字对齐部
27：位转换器
311、312、313：SERDES部
41：合成器
42：分离器
50：串行器
51：发射器
60：解串器
61：接收器
71：振荡器
72：混合器
73，81：放大器
82：振荡器
83：混合器

Claims (21)

1.一种信号处理器，其包括：
多个频率转换器，其对输入信号进行频率转换以输出转换信号；以及
输出部，其合成从所述多个频率转换器输出的所述转换信号并输出复合信号，
其中，所述多个频率转换器形成于单片半导体芯片中，并且
所述多个频率转换器进行频率转换以转换成处于不同频带的转换信号。
2.如权利要求1所述的信号处理器，其中，所述频率转换器中的每一者对作为所述输入信号的处于预定频带的信号进行频率转换，并输出比所述预定频带处于更高频带的转换信号。
3.如权利要求2所述的信号处理器，其中，在所述半导体芯片中还形成有用于合成所述转换信号并输出所述复合信号的合成部。
4.如权利要求3所述的信号处理器，其中，所述合成部是在所述多个频率转换器的各输出连接线之间进行连接的连接点。
5.如权利要求4所述的信号处理器，其中，
所述频率转换器中的每一者具有用于放大所述转换信号的放大器，以及
所述放大器在输入侧与输出侧中的至少输出侧处具有电感负载。
6.如权利要求2所述的信号处理器，其中，
在所述半导体芯片中还形成有用于将并行数据转换成串行数据的多个P/S转换器，以及
所述频率转换器之一对从所述P/S转换器之一输出的作为基带信号的所述串行数据进行频率转换。
7.如权利要求2所述的信号处理器，其中，所述复合信号是以无线方式传输。
8.如权利要求7所述的信号处理器，其中，所述复合信号是通过介质波导传输。
9.如权利要求2所述的信号处理器，其中，所述频率转换器进行频率转换，以将所述基带信号转换成所处频带等于或高于30GHz的所述转换信号。
10.一种信号处理方法，其包括：
通过多个频率转换器进行频率转换以转换成处于不同频带的转换信号，所述多个频率转换器用于对输入信号进行频率转换以输出转换信号；
在通过信号处理器的所述频率转换器对所述输入信号进行频率转换之后输出所述转换信号；以及
合成从所述多个频率转换器输出的所述转换信号以输出复合信号；
其中，提供用于对输入信号进行频率转换以输出转换信号的所述多个频率转换器以及用于合成从所述多个频率转换器输出的所述转换信号并输出复合信号的输出部，以及
所述多个频率转换器形成于单片半导体芯片中。
11.一种信号处理器，其包括：
多个频率转换器，其对通过对输入信号进行频率转换所获得的转换信号进行频率转换以输出所述输入信号，其中，
所述多个频率转换器形成于单片半导体芯片中，
所述多个频率转换器对处于不同频带的转换信号进行频率转换，以及
向所述多个频率转换器中的每一者至少分配通过合成处于不同频带的多个转换信号所获得的复合信号的欲通过所述频率转换器进行频率转换的频带中的转换信号。
12.如权利要求11所述的信号处理器，其中，所述频率转换器中的每一者对作为比预定频带处于更高频带的信号的所述转换信号进行频率转换并输出处于所述预定频带的信号。
13.如权利要求12所述的信号处理器，其中，在所述半导体芯片中还形成有分配部，所述分配部向所述多个频率转换器中的每一者至少分配欲通过所述频率转换器进行频率转换的频带中的转换信号。
14.如权利要求13所述的信号处理器，其中，所述分配部是在所述多个频率转换器的各输入连接线之间进行连接的连接点。
15.如权利要求14所述的信号处理器，其中，
所述频率转换器中的每一者具有用于放大输入至所述频率转换器的信号的放大器，以及
所述放大器在输入侧与输出侧的至少输入侧处具有电感负载。
16.如权利要求12所述的信号处理器，其中，
所述半导体芯片中还形成有用于将串行数据转换成并行数据的多个S/P转换器，以及
所述频率转换器之一对欲通过所述频率转换器进行频率转换的频带中的转换信号进行频率转换以转换成作为基带信号的所述串行数据，并将所述频率转换后的所述串行数据提供至所述S/P转换器之一。
17.如权利要求12所述的信号处理器，其中，所述复合信号是以无线方式传输。
18.如权利要求17所述的信号处理器，其中，所述复合信号是通过介质波导传输。
19.如权利要求12所述的信号处理器，其中，所述频率转换器进行频率转换，以将所处频带等于或高于30GHz的转换信号转换成基带信号。
20.一种信号处理方法，其包括：
通过多个频率转换器进行频率转换以转换成处于不同频带的转换信号，所述多个频率转换器用于对通过对输入信号进行频率转换所获得的转换信号进行频率转换以输出所述输入信号；
向所述多个频率转换器中的每一者至少分配通过合成处于不同频带的多个转换信号所获得的复合信号的欲通过所述频率转换器进行频率转换的频带中的转换信号；以及
通过所述频率转换器对所述转换信号进行频率转换以输出所述输入信号，
其中，信号处理器向所述多个频率转换器中的每一者至少分配通过合成处于不同频带的多个转换信号所获得的复合信号的欲通过所述频率转换器进行频率转换的频带中的转换信号，以及
所述多个频率转换器形成于单片半导体芯片中。
21.一种信号处理器，其包括：
多个第一频率转换器，其对输入信号进行频率转换以输出转换信号；以及
多个第二频率转换器，其对所述转换信号进行频率转换以输出所述输入信号，
其中，所述多个第一频率转换器及所述多个第二频率转换器形成于单片半导体芯片中，
所述多个第一频率转换器进行频率转换以转换成处于不同频带的转换信号，
从所述多个第一频率转换器输出的所述转换信号被合成，并输出复合信号，
所述多个第二频率转换器对处于不同频带的所述转换信号进行频率转换，以及
向所述多个频率转换器中的每一者至少分配来自另一半导体芯片的复合信号的至少欲通过所述频率转换器进行频率转换的频带中的转换信号。
CN2012800083520A 2011-02-17 2012-02-08 信号处理器及信号处理方法 Pending CN103354978A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-032340 2011-02-17
JP2011032340A JP2012175172A (ja) 2011-02-17 2011-02-17 信号処理装置、及び、信号処理方法
PCT/JP2012/000844 WO2012111278A1 (en) 2011-02-17 2012-02-08 Signal processor and signal processing method

Publications (1)

Publication Number Publication Date
CN103354978A true CN103354978A (zh) 2013-10-16

Family

ID=46672225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012800083520A Pending CN103354978A (zh) 2011-02-17 2012-02-08 信号处理器及信号处理方法

Country Status (7)

Country Link
US (1) US8952732B2 (zh)
EP (1) EP2676374A1 (zh)
JP (1) JP2012175172A (zh)
CN (1) CN103354978A (zh)
BR (1) BR112013020397A2 (zh)
RU (1) RU2013137455A (zh)
WO (1) WO2012111278A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104586388A (zh) * 2015-01-26 2015-05-06 山东大学齐鲁医院 一种基于脑电图识别的疲劳驾驶检测系统
CN107395225A (zh) * 2017-07-18 2017-11-24 成都天锐星通科技有限公司 一种信号处理电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8854096B1 (en) * 2013-10-24 2014-10-07 Analog Devices Technology System and method of clock generation in high speed serial communication
JP7189684B2 (ja) 2018-05-28 2022-12-14 株式会社アドバンテスト フロントエンド回路、テストボード、テストシステム、コンピュータおよびプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101035104A (zh) * 2006-03-06 2007-09-12 华为技术有限公司 扩频正交频分复用混合系统
CN101479620A (zh) * 2006-05-04 2009-07-08 佐治亚科技研究公司 用于几千兆位无线系统的接收机组件及方法
JP2010103982A (ja) * 2008-09-25 2010-05-06 Sony Corp ミリ波伝送装置、ミリ波伝送方法、ミリ波伝送システム
CN101741782A (zh) * 2009-11-24 2010-06-16 东南大学 双层多载波超宽带无线通信方法
CN101902259A (zh) * 2010-05-21 2010-12-01 南京邮电大学 低速数据系统和高速数据系统下行同频发送装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62143527A (ja) * 1985-12-18 1987-06-26 Nec Corp 同相合成方式
JP2000332812A (ja) 1999-05-24 2000-11-30 Nec Corp 統合伝送装置と統合伝送装置を利用したｌａｎ通信装置および電話通信装置と通信方法
KR100376298B1 (ko) * 1999-09-13 2003-03-17 가부시끼가이샤 도시바 무선통신시스템
EP1738471B1 (en) * 2004-04-13 2010-05-26 Maxlinear, Inc. Method and apparatus for dc offset removal
CN101980455B (zh) * 2009-05-25 2014-11-19 三洋电机株式会社 利用自适应阵列天线接收信号的接收装置
JP5530128B2 (ja) 2009-07-31 2014-06-25 株式会社小糸製作所 蛍光体および発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101035104A (zh) * 2006-03-06 2007-09-12 华为技术有限公司 扩频正交频分复用混合系统
CN101479620A (zh) * 2006-05-04 2009-07-08 佐治亚科技研究公司 用于几千兆位无线系统的接收机组件及方法
JP2010103982A (ja) * 2008-09-25 2010-05-06 Sony Corp ミリ波伝送装置、ミリ波伝送方法、ミリ波伝送システム
CN101741782A (zh) * 2009-11-24 2010-06-16 东南大学 双层多载波超宽带无线通信方法
CN101902259A (zh) * 2010-05-21 2010-12-01 南京邮电大学 低速数据系统和高速数据系统下行同频发送装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
R.PALMER1,J.POULTON1,W.J.DALLY,J.EYLES1,A.M.FULLER等: "A 14mW 6.25 Gb/s transceiver in 90nm CMOS for serial chip-to-chip communications", 《SOLID-STATE CIRCUITS CONFERENCE, 2007. ISSCC 2007. DIGEST OF TECHNICAL PAPERS. IEEE INTERNATIONAL》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104586388A (zh) * 2015-01-26 2015-05-06 山东大学齐鲁医院 一种基于脑电图识别的疲劳驾驶检测系统
CN107395225A (zh) * 2017-07-18 2017-11-24 成都天锐星通科技有限公司 一种信号处理电路
CN107395225B (zh) * 2017-07-18 2019-05-21 成都天锐星通科技有限公司 一种信号处理电路

Also Published As

Publication number Publication date
EP2676374A1 (en) 2013-12-25
BR112013020397A2 (pt) 2016-10-25
RU2013137455A (ru) 2015-02-20
WO2012111278A1 (en) 2012-08-23
US8952732B2 (en) 2015-02-10
US20130342244A1 (en) 2013-12-26
JP2012175172A (ja) 2012-09-10

Similar Documents

Publication Publication Date Title
JP4715994B2 (ja) ドハティ増幅器並列運転回路
US9172355B2 (en) Transmission circuit and signal transmission and reception circuit
US8712350B2 (en) RF amplifier with digital filter for polar transmitter
US8873339B2 (en) Method and apparatus for a clock and signal distribution network for a 60 GHz transmitter system
CN106208987A (zh) 具有并行功能的功率放大器的组合输出匹配网络和滤波器
US10498298B1 (en) Time-division duplexing using dynamic transceiver isolation
EP2897296B1 (en) Transmitter
CN103354978A (zh) 信号处理器及信号处理方法
US9319255B2 (en) Transmitter, signal-synthesizing circuit, and signal-synthesizing method
Hannula et al. Performance analysis of frequency-reconfigurable antenna cluster with integrated radio transceivers
JP2015046895A (ja) 構成可能なアンテナインターフェース
CN117318848B (zh) 3mm频段的3D异构芯片、射频收发模块及通信设备
CN108631734A (zh) 一种基于多耦合传输线的毫米波宽带混频器
US10305432B1 (en) Balanced RF amplifier using a common mode choke
CN115700998B (zh) 多尔蒂功率放大器及射频前端模块
Deferm et al. Design, implementation and measurement of a 120 GHz 10 Gb/s phase-modulating transmitter in 65 nm LP CMOS
US8723602B2 (en) Method and apparatus for a class-E load tuned beamforming 60 GHz transmitter
US9559643B2 (en) Amplifier circuit
Flament et al. A 1.2 GHz semi-digital reconfigurable FIR bandpass filter with passive power combiner
CN105680888A (zh) 一种采用cmos工艺实现的太赫兹发射机电路
JP6233353B2 (ja) 信号処理装置、及び、信号処理方法
CN219843602U (zh) 谐波抑制电路以及电子器件
Park 260 GHz spatially combined transmitter with a V-band distributed OOK modulator
CN115549617A (zh) 推挽功率放大电路及射频前端模组
US20050270106A1 (en) Power amplification circuit for output terminal of an RFIC

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20131016

RJ01 Rejection of invention patent application after publication