CN103325426A - 基于ddr2sdram阵列分段存储的无缝采集方法 - Google Patents

Abstract

本发明公开了一种基于DDR2SDRAM阵列分段存储的无缝采集方法，采用多个由存储器DDR2SDRAM、三维波形数字图像处理器与三维数据点阵组成的存储映射单体，流水线式地轮流进行波形数据存储、映射，采集系统不会因映射等操作停止采集，减小死区时间，实现了无缝采集。其中DDR2SDRAM划分为多个存储单元，每个存储单元存储触发得到的一幅波形，在不加大死区时间的情况下，提高了存储深度。采用本发明的示波器，在慢速时基档位时利用DDR2SDRAM阵列的分段存储和多个DDR2SDRAM的轮流存储实现无缝采集，在快速时基档位时利用DDR2SDRAM阵列的分段存储即可实现短时间内的无缝采集。

Description

基于DDR2SDRAM阵列分段存储的无缝采集方法

技术领域

本发明属于数据采集技术领域，更为具体地讲，涉及一种基于DDR2SDRAM（Double-Data-Rate Two Synchronous Dynamic Random Access Memory，第二代双倍数据率同步动态随机存储内存）阵列分段存储的无缝采集方法。

背景技术

目前在时域测量中，数字存储示波器的应用越来越广泛。在衡量数字存储示波器性能的指标之中，波形捕获率显得尤为重要。波形捕获率即单位时间内示波器所能捕获并显示的波形幅数，通常以波形幅数/秒（wfms/s）表示。它表征数字存储示波器单位时间内所捕获并显示的波形信息量的多少。波形捕获率越高，表示数字示波器捕获偶发信号或非周期信号的能力越大。

波形捕获率与采集过程的“死区时间”有着密切关系。图1是波形采集中死区时间的示意图。如图1所示，死区时间就是指数字存储示波器在两次采集过程之间存在的较大时间间隙，这段时间间隙产生的原因是采集系统在完成一次完整采集过程之后，处理器需要对采集数据进行映射等处理，采集系统暂停数据采集。对于一个采集系统，采集一幅波形需要时间T_acq，死区时间为t_d，那么波形捕获率V_capt满足：V_capt＝1/(T_cap+t_d)。由此可见，波形捕获率与死区时间存在负相关关系，即在采样率一定的情况下，死区时间越短，波形捕获率越高，采集系统捕捉偶发信号的能力就越强。特别情况下，当“死区时间”减为零时，波形捕获率达到最大，即实现了无缝采集。

传统数字荧光示波器（Digital Phosphor Oscilloscope，简称DPO）具有较高的波形捕获率和较短的死区时间。图2是数字荧光示波器架构图。如图2所示，数字荧光示波器采用数据采集、映射与数据处理协同工作的并行结构，将波形采集、映射过程放到协处理器中，解放了微处理器，一定程度上降低了死区时间，提高了波形捕获率，但是在波形数据映射等环节仍然存在不小的死区时间。

图3是无缝采集技术的示意图。如图3所示，当采集系统在完成一次采集后，能够在下一次有效触发到来前启动新一轮的采集，并且采集状态处于等待触发状态，与此同时，系统的显示不漏掉任何一次采集信息，并且整个过程能持续地、周而复始运行，那么这样的采集和显示过程就被称为为“无缝采集”。现有的无缝采集技术中采用多体交叉来并行采集存储数据，采用FIFO（FirstInput First Output，先入先出队列）存储采样数据，由于FIFO容量较小，一次触发只能采集很少的波形数据，这种示波器对于慢速时基档位采样率的提高有着较大限制。例如一个数字荧光示波器FIFO的存储深度是80Kpts，最大实时采样率是4Gsps，这就意味着在最大实时采样率下示波器可以连续采集的信号时间长度只有20us(采样时间=存储深度/采样率)。设示波器屏幕上有12格，则在时基档慢于1us/div时，为了满足采样时间的需要，就不得不降低采样率。而采样速率较低则很容易丢失波形数据的毛刺、抖动等细节信息。如果要提高慢速时基档位的采样率，就必须增大存储深度，但是当存储深度增大到一定地步时，由于需要处理的波形数据量变多，波形处理速度就会变慢，死区时间也随之变大。如何解决存储深度与死区时间之间的矛盾成为当前示波器采集领域的重要问题。

发明内容

本发明的目的在于克服现有技术的不足，提供一种基于DDR2SDRAM阵列分段存储的无缝采集方法，利用多个存储映射单体轮流承担波形数据存储、映射任务，使采集系统不会因为映射等操作停止采集工作，减小采集系统的死区时间，提高系统波形捕获能力。

为实现上述发明目的，本发明提供一种基于DDR2SDRAM阵列分段存储的无缝采集方法，其特征在于包括：

（1）、将DDR2SDRAM、TD-WDGP（Three Dimension Waveform DigitalGraphics Processor，三维波形数字图像处理器）、GDM（Graphics Digital Matrix，三维数据点阵）组成存储映射单体；示波器采集系统采用多个存储映射单体并行进行采样数据的存储与映射，存储映射单体的配置数量为N≥f_s/f_m+1，其中，f_s为ADC（Analog Digital Converter，模数转换器）采样速率，f_m为TD-WDGP与GDM对采样点的映射速率；根据实际情况将每个存储映射单体中的DDR2SDRAM平均划分为L个存储单元，每个单元DDR2SDRAM存储一次有效触发得到的采样数据，采样点数记为D；在FPGA（Field Programmable Gate Array，现场可编程门阵列）内部设置DDR2控制器；

（2）、采集系统对波形进行持续的ADC采样，每次有效触发得到的采样数据经降速处理后存储于FPGA的FIFO中，FIFO可缓存的采样点数记为M，根据实际情况设置，且M≤D，当FIFO缓存的采样点数达到M，DDR2控制器从FIFO读取采样数据，作为一幅波形数据存入数据流控制选择器当前选择的存储映射单体的DDR2SDRAM的存储单元中；DDR2SDRAM共计可存储L幅波形数据，每幅波形数据包括D个采样点；

（3）、当前DDR2SDRAM存满后，数据流控制选择器重新选择空闲存储映射单体接收采样数据，与此同时DDR2SDRAM存满的存储映射单体中的TD-WDGP和GDM对DDR2SDRAM中的L幅波形数据进行映射与送显；示波器配置两个显示存储器，轮流接收存储映射单体发送的波形数据；

（4）、存储映射单体送显完毕后，恢复空闲状态，等待数据流控制选择器的再次选中。

其中，存储映射单体对采样数据的存储与映射包括以下步骤：

2.1)、存储映射单体被数据流控制选择器选中后，DDR2控制器向DDR2SDRAM写入从FIFO读取的采样数据；DDR2SDRAM边存储边对内存进行检测，如果内存未存满则继续存储数据，如果内存存满，进入步骤2.2）；

2.2）、TD-WDGP和GDM对DDR2SDRAM中的L幅波形数据进行映射；

2.3）、GDM将映射得到的波形数据送入显示存储器中，同时GDM中的三维数据库清零；

2.4）、送显完成后，存储映射单体进行初始化，恢复空闲状态，等待数据流控制选择器的再次选中。

其中，TD-WDGP和GDM对DDR2SDRAM中的L幅波形数据进行映射包括：

TD-WDGP从DDR2SDRAM读取一个采样点，根据时间信息和幅值大小计算出该采样点在GDM中的对应地址，根据对应地址在GDM读出该采样点的概率信息值，累加一个概率步进值得到更新概率信息值，概率步进值根据实际情况设置，再将更新概率信息值重新写入该采样点在GDM中的对应地址；

映射过程采用流水线方式，TD-WDGP从DDR2SDRAM读取一个采样点后，在该采样点转入对应地址计算的同时从DDR2SDRAM读取下一个采样点；

映射过程的时钟满足f_s≤f_p，其中，f_s为ADC采样速率，f_p为GDM向示波器显示模块的送显速率。

进一步地，所述的FIFO写入数据和读出数据的时钟满足

其中f_d为采样数据写入FIFO的速率，f_c为DDR2控制器从FIFO读取采样数据的速率，t_char为DDR2SDRAM的预充电时间，t_refr为DDR2SDRAM的刷新时间；FIFO的缓存时间 $\frac{M}{f_d}\≥t_{\mathrm{ctar}}+t_{\mathrm{refr}}.$

本发明的发明目的是这样实现的：

本发明基于DDR2SDRAM阵列分段存储的无缝采集方法，采用多个由DDR2SDRAM、TD-WDGP与GDM组成的存储映射单体，流水线式地轮流进行波形数据存储、映射，采集系统不会因映射等操作停止采集，减小死区时间。其中DDR2SDRAM划分为多个存储单元，每个存储单元存储触发得到的一幅波形，在不加大死区时间的情况下，提高了存储深度。

本发明基于DDR2SDRAM阵列分段存储的无缝采集方法具有以下有益效果：

①、在慢速时基档位时，DDR2SDRAM通过分段存储，提高了示波器的存储深度，同时由于采用多个DDR2SDRAM进行轮流进行采样数据存储，采集系统不会因映射等操作停止采集，减小死区时间，从而解决存储深度与死区时间的矛盾，实现了无缝采集。

②、当示波器处于不需要深存储的快速时基档位时，利用DDR2SDRAM分段存储，每个DDR2SDRAM中都存储了上万幅波形，即使只使用一个DDR2SDRAM，也实现了短时间内的无缝采集技术，适应于低成本的无缝采集方案。

附图说明

图1是波形采集中死区时间的示意图；

图2是数字荧光示波器架构图；

图3是无缝采集技术的示意图；

图4是本发明基于DDR2SDRAM阵列分段存储的无缝采集方法的一种具体实施方式系统结构图；

图5是图4所示多个存储映射单体的工作示意图；

图6是单个存储映射单体的工作流程图；

图7是DDR2SDRAM分段存储示意图；

图8是采样数据存储示意图；

图9是DDR2SDRAM分段存储波形捕获示意图；

图10是三维波形数据映射流程图；

图11是多个采样点的三维波形映射工作示意图；

图12是本发明基于DDR2SDRAM阵列分段存储的无缝采集方法的一个具体实施例模块结构图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

图4是本发明基于DDR2SDRAM阵列分段存储的无缝采集方法一种具体实施方式系统结构图。如图4所示，基于DDR2SDRAM阵列分段存储的无缝采集方法的硬件系统结构中，将DDR2SDRAM41、TD-WDGP42、GDM43组成存储映射单体4，示波器采集系统采用多个存储映射单体41并行进行采样数据的存储与映射。在FPGA内部设置DDR2控制器2，本实施例中使用Verilog HDL编程语言实现的。

采集系统对波形进行持续的ADC采样，每次有效触发的采样点数为D，得到的采样数据经降速处理后存储于FPGA的FIFO1中，FIFO1可缓存的采样点数记为M，根据实际情况设置，且M≤D，当FIFO1缓存的采样点数达到M，DDR2控制器2从FIFO1读取采样数据，作为一幅波形数据存入数据流控制选择器3当前选择的存储映射单体4的DDR2SDRAM41的存储单元中。每个DDR2SDRAM41共计可存储L幅波形数据，每幅波形数据包括D个采样点。

当前DDR2SDRAM41存满后，数据流控制选择器3重新选择空闲存储映射单体4接收采样数据，使采样数据能够被连续存储。与此同时DDR2SDRAM41存满的存储映射单体4中的TD-WDGP42和GDM43对DDR2SDRAM41中的L幅波形数据进行映射与送显。示波器配置两个显示存储器5，轮流接收存储映射单体发送的波形数据，当接收到多幅波形数据，则将波形数据叠加。每次刷新显示周期结束时显示控制器对显示存储器进行切换，将当前显示存储器中的所有波形数据叠加显示。存储映射单体4送显完毕后，恢复空闲状态，等待数据流控制选择器3的再次选中。

图5是图4所示多个存储映射单体的工作示意图。如图5所示，多个存储映射单体采用的是流水线工作，存储映射单体a的DDR2SDRAM41对采样得到的波形数据进行存储，存满后由TD-WDGP42和GDM43对波形数据进行映射，同时数据流控制选择器3重新选择存储映射单体b对波形数据进行存储，当存储映射单体b转向波形数据映射时，再选择存储映射单体c存储波形数据，以此类推。

可以看出，要保证波形数据的不间断存储与映射，存储映射单体4的配置数量与采样存储及映射处理的时间有关，存储映射单体4的DDR2SDRAM41每次存储L幅波形数据，每幅波形数据包括D个采样点，在采样的同时存储映射单体对采样得到的波形数据进行存储，每次采样存储的时间为L×D×T_m，其中T_m为采样周期，TD-WDGP42和GDM43对L幅波形数据进行映射所需的时间为L×D×T_s，其中T_s为单个采样点映射所需的时间，因此在采样系统中，要实现波形数据的不间断存储与映射，存储映射单体的配置数量为：

N≥L×D×T_m/L×D×T_s+1＝T_m/T_s+1＝f_s/f_m+1

其中，f_s为ADC采样速率，f_m为TD-WDGP42与GDM43对采样点的映射速率。

如图5所示，本实施例中存储映射单体4的映射速率f_m为ADC采样速率f_s的1/3，因此配置四个存储映射单体4即能实现波形数据的不间断存储与映射。在实际工程运用中，为使系统更加可靠，也可配置更多的存储映射单体4。

图6是单个存储映射单体的工作流程图。如图6所示，存储映射单体对采样数据的存储与映射包括以下步骤：

步骤S601：数据流控制选择器选中空闲的存储映射单体。

步骤S602：DDR2控制器向该空闲存储映射单体的DDR2SDRAM写入从FIFO读取的采样数据；DDR2SDRAM边存储边对内存进行检测，如果内存未存满则继续存储数据，如果内存存满，进入步骤603。

步骤S603：TD-WDGP和GDM对DDR2SDRAM中的L幅波形数据进行映射。

步骤S604：GDM将映射得到的波形数据送入显示存储器中，同时GDM中的三维数据库清零。

步骤S605：送显完成后，存储映射单体进行初始化，恢复空闲状态。

步骤S606：存储映射单体等待数据流选择控制器的再次选中。

本发明基于DDR2SDRAM阵列分段存储的无缝采集方法，所采用的DDR2SDRAM被划分为多个小单元进行波形数据的存储。图7是DDR2SDRAM分段存储示意图。如图7所示，DDR2SDRAM的存储空间被划分成一张L*D的表。L表示存储单元个数，即DDR2SDRAM最多能存储的波形幅数；D表示触发一次采集到的波形数据中的采样点数，一次触发采集得到的数据作为一幅波形数据存储在DDR2SDRAM的一个存储单元中。对于第一次采集到的数据存放在DDR2SDRAM中首地址是0的第一个存储单元中，第二次触发采集到的数据存放在DDR2中首地址为D的第二个存储单元中，以此类推。每次触发之后，DDR2控制器将要访问的DDR2SDRAM存储单元的首地址值会被初始化相应的值，如在本DDR2SDRAM进行第n次触发，DDR控制器所要访问的DDR2SDRAM地址为(n-1)×D。

在实际工程应用中，一个示波器通常会采用多种触发方式、采样频率等参数，一次有效触发得到的采样点数也不尽相同，DDR2SDRAM可以根据示波器的设置采取不同的划分方式，以满足实际情况的需要。

图8是采样数据存储示意图。如图8所示，ADC采样得到的数据经过降速处理后在WR_Clk（写时钟信号）f_d下送入FPGA中的FIFO存储，FIFO可缓存的采样点数记为M，根据实际情况设置，且M≤D。当FIFO中的采样点数达到预设值M时，可编程标志位被置为高电平，此时DDR2控制器就可以读取FIFO中的数据。FIFO的RD_En(读使能信号)和RD_Clk（读时钟信号）是由DDR2控制器发出的，在DDR2SDRAM初始化完成后准备接收数据时，DDR2控制器会根据监听到的Prog_Full高低决定是否进行写操作，当Prog_Full为高，即FIFO存满数据时，DDR2控制器发出FIFO_En信号使FIFO读有效，FIFO中的数据在读时钟RD_Clk下以f_c的速率经由Dout传送至DDR2控制器。DDR2控制器发出差分时钟信号CK/CKN给DDR2SDRAM，在此时钟信号下，DDR2控制器和DDR2SDRAM进行采样数据的传输。在对DDR2SDRAM进行突发式写操作时，为了避免FIFO可能会被读空从而导致写入DDR2中的数据错误。FIFO中一般需要预先缓存一定的数据。DDR2控制器每次向DDR2SDRAM中写入触发一次采集到的数据，即将一幅波形数据存入DDR2SDRAM的一个存储单元中。DDR2SDRAM在写完一个存储单元之后会进行预充电和刷新，在DDR2SDRAM预充电的时候，FIFO可以缓存触发采集到的波形数据，待FIFO可编程标志位为高电平的时候，DDR2SDRAM就可以进行新一轮的写操作。

在采样数据写入FIFO中的期间，DDR2会完成一次预充电（用时t_char）和一次刷新操作（用时t_refr）。在刷新和预充电的时候，DDR2SDRAM不能进行数据存储。为尽量减小死区时间，DDR2控制器应该能够及时读取FIFO中的数据，因此FIFO写入数据和读出数据的时钟满足：同时，FIFO的缓存时间应该大于等于预充电时间和刷新时间之和，即：

图9是DDR2SDRAM分段存储波形捕获示意图。如图9所示，采用本发明基于DDR2SDRAM阵列分段存储的无缝采集方法进行波形捕获，采集系统可以在高采样率下捕获到连续单次触发的波形，并将这些波形数据存储在DDR2SDRAM中，不会遗漏重要信息，采集系统的波形捕获率大大提升。

本发明基于DDR2SDRAM阵列分段存储的无缝采集方法中，存储映射单体对波形数据的映射过程由TD-WDGP和GDM完成。图10是三维波形数据映射流程图。如图10所示，三维波形数据的映射包括以下步骤：

步骤S101：TD-WDGP从DDR2SDRAM读取一个采样点；

步骤S102：TD-WDGP根据时间信息和幅值大小计算出该采样点在GDM中的对应地址；

步骤S103：TD-WDGP根据对应地址在GDM读出该采样点的概率信息值；

步骤S104：TD-WDGP在该采样点的概率信息值基础上累加一个概率步进值得到更新概率信息值，其中概率步进值根据实际情况设置；

步骤S105：TD-WDGP将更新概率信息值重新写入该采样点在GDM中的对应地址，该采样点映射完成。

通常情况下，三维波形数据映射在系统时钟下串行执行共需要5T_sys，其中T_sys为系统时钟周期。本发明中，存储映射单体每次映射的采样点数为L×D，为提高映射效率，映射过程也可采用流水线工作流程。图11是多个采样点的三维波形映射工作示意图。如图11所示，TD-WDGP从DDR2SDRAM读取一个采样点后，在该采样点转入对应地址计算的同时从DDR2SDRAM读取下一个采样点。如在t1时刻，读取采样点1的数据；在t2时刻计算采样点1对应在GDM的地址，读取采样点2的数据；在t3时刻读出采样点1对应在GDM地址下的概率信息，同时计算采样点2对应在GDM中的地址，读出采样点3的数据，依次类推；在t5时刻采样点1进行概率信息更新完成映射过程，采样点2完成概率信息的累加，读出采样点3对应GDM地址下的概率信息值，计算采样点4对应GDM下的地址，读出采样点5的数据。三维波形数据映射过程不断循环t1～t5时间段操作，每个采样点的映射所需的时间等效成一个系统周期T_sys。在此情况下，存储映射单体的配置数量为N≥f_s/f_sys+1，其中

记GDM中数据送入显示存储器的工作时钟为f_p，在GDM数据送显的同时GDM中的三维数据库清零。为进一步减小死区时间，那么必须在DDR2SDRAM数据进行映射时，GDM中的数据已经送显并清零完毕，不需等待，那么时钟应满足： $\frac{L*D}{f_s}\≥\frac{L*D}{f_p},$ 即f_s≤f_p。

实施例

图12是本发明基于DDR2SDRAM阵列分段存储的无缝采集方法的一个具体实施例模块结构图。如图12所示，采用AT84AD001作ADC采样芯片，Xilinx的XC6VLX240T、XC6S45T作为FPGA芯片，DDR2SDRAM作为存储器，OMAP-L138作为DSP芯片，LCD为显示装置。XC6VLX240T主要实现对ADC采样、DDR2SDRAM的控制，并且完成采样数据的映射。四组DDR2SDRAM、TD-WDGP4、GDM构成存储映射单体。XC6S45T主要是实现显存的功能，配置两个DDR作为显示存储器。OMAP-L138主要实现数据处理功能。

采样芯片在FPGA控制下采集数据并将数据传到空闲存储映射单体的DDR2SDRAM中存储，在DDR2SDRAM存满数据的时候，FPGA中的DDR2控制器禁止再往当前DDR2SDRAM写入采样数据，选择新的空闲存储映射单体继续写入采样数据，FPGA中的协处理器DPX模块访问已满的DDR2SDRAM获取采样数据，并刷新FPGA（XC6VLX240T）中的三维图形库中信息，这些信息在刷新LCD显示的时候被送入显存中。在时基档是5ns/div时，在最高采样率1GSPS下，根据专利“一种并行结构数字存储示波器波形捕获率的测试方法”(申请公布号:CN102890258A)提供的方法，测得波形捕获率为2,000,000wfms/s左右，达到无缝采集的要求。可见，由于采用分段存储的DDR2阵列无缝采集数据，采样系统无需等待采样数据映射处理，一直处于采样存储状态，使得“死区时间”减为零，可以大大提高示波器捕获偶发信号的能力，减少测量人员的测试时间。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (4)

1.一种基于DDR2SDRAM阵列分段存储的无缝采集方法，其特征在于包括以下步骤：

（1）、将DDR2SDRAM、TD-WDGP、GDM组成存储映射单体；示波器采集系统采用多个存储映射单体并行进行采样数据的存储与映射，存储映射单体的配置数量为N≥f_s/f_m+1，其中，f_s为ADC采样速率，f_m为TD-WDGP与GDM对采样点的映射速率；根据实际情况将每个存储映射单体中的DDR2SDRAM平均划分为L个存储单元，每个单元DDR2SDRAM存储一次有效触发得到的采样数据，采样点数记为D；在FPGA内部设置DDR2控制器；

（2）、采集系统对波形进行持续的ADC采样，每次有效触发得到的采样数据经降速处理后存储于FPGA的FIFO中，FIFO可缓存的采样点数记为M，根据实际情况设置，且M≤D，当FIFO缓存的采样点数达到M，DDR2控制器从FIFO读取采样数据，作为一幅波形数据存入数据流控制选择器当前选择的存储映射单体的DDR2SDRAM的存储单元中；DDR2SDRAM共计可存储L幅波形数据，每幅波形数据包括D个采样点；

（3）、当前DDR2SDRAM存满后，数据流控制选择器重新选择空闲存储映射单体接收采样数据，与此同时DDR2SDRAM存满的存储映射单体中的TD-WDGP和GDM对DDR2SDRAM中的L幅波形数据进行映射与送显；示波器配置两个显示存储器，轮流接收存储映射单体发送的波形数据；

（4）、存储映射单体送显完毕后，恢复空闲状态，等待数据流控制选择器的再次选中。

2.根据权利要求1所述的无缝采集方法，其特征在于，所述的存储单体对采样数据的存储与映射包括以下步骤：

2.1)、存储映射单体被数据流控制选择器选中后，DDR2控制器向DDR2SDRAM写入从FIFO读取的采样数据；DDR2SDRAM边存储边对内存进行检测，如果内存未存满则继续存储数据，如果内存存满，进入步骤2.2）；

2.2）、TD-WDGP和GDM对DDR2SDRAM中的L幅波形数据进行映射；

2.3）、GDM将映射得到的波形数据送入显示存储器中，同时GDM中的三维数据库清零；

2.4）、送显完成后，存储映射单体进行初始化，恢复空闲状态，等待选择器的再次选中。

3.根据权利要求2所述的无缝采集方法，其特征在于，TD-WDGP和GDM对DDR2SDRAM中的L幅波形数据进行映射包括：

TD-WDGP从DDR2SDRAM读取一个采样点，根据时间信息和幅值大小计算出该采样点在GDM中的对应地址，根据对应地址在GDM读出该采样点的概率信息值，累加一个概率步进值得到更新概率信息值，概率步进值根据实际情况设置，再将更新概率信息值重新写入该采样点在GDM中的对应地址；

映射过程采用流水线方式，TD-WDGP从DDR2SDRAM读取一个采样点后，在该采样点转入对应地址计算的同时从DDR2SDRAM读取下一个采样点；

映射过程的时钟满足f_s≤f_p。

4.根据权利要求1至3任一所述的无缝采集方法，其特征在于，所述的FIFO写入数据和读出数据的时钟满足

其中f_d为采样数据写入FIFO的速率，f_c为DDR2控制器从FIFO读取采样数据的速率，t_char为DDR2SDRAM的预充电时间，t_refr为DDR2SDRAM的刷新时间；FIFO的缓存时间 $\frac{M}{f_d}\≥t_{\mathrm{char}}+t_{\mathrm{refr}}.$

Images